CN116453950A - 一种准垂直二极管的制备方法 - Google Patents
一种准垂直二极管的制备方法 Download PDFInfo
- Publication number
- CN116453950A CN116453950A CN202310451245.5A CN202310451245A CN116453950A CN 116453950 A CN116453950 A CN 116453950A CN 202310451245 A CN202310451245 A CN 202310451245A CN 116453950 A CN116453950 A CN 116453950A
- Authority
- CN
- China
- Prior art keywords
- photoresist
- cathode
- layer
- thickness
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 44
- 238000005530 etching Methods 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 230000004888 barrier function Effects 0.000 claims abstract description 12
- 230000005540 biological transmission Effects 0.000 claims abstract description 11
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims abstract description 5
- 229910052594 sapphire Inorganic materials 0.000 claims abstract description 4
- 239000010980 sapphire Substances 0.000 claims abstract description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 4
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 4
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 21
- 238000009987 spinning Methods 0.000 claims description 18
- 238000004519 manufacturing process Methods 0.000 claims description 17
- 238000001704 evaporation Methods 0.000 claims description 12
- 230000008020 evaporation Effects 0.000 claims description 9
- 238000001259 photo etching Methods 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 7
- 238000005566 electron beam evaporation Methods 0.000 claims description 6
- 238000004151 rapid thermal annealing Methods 0.000 claims description 6
- 238000005275 alloying Methods 0.000 claims description 3
- 238000009616 inductively coupled plasma Methods 0.000 claims description 3
- 238000002955 isolation Methods 0.000 claims description 3
- 239000012298 atmosphere Substances 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims description 2
- 238000001883 metal evaporation Methods 0.000 claims description 2
- 238000001465 metallisation Methods 0.000 claims description 2
- 239000000463 material Substances 0.000 abstract description 7
- 230000005533 two-dimensional electron gas Effects 0.000 abstract description 6
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 229910002601 GaN Inorganic materials 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
- H01L29/66204—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
- H01L29/66204—Diodes
- H01L29/66219—Diodes with a heterojunction, e.g. resonant tunneling diodes [RTD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8613—Mesa PN junction diodes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明属于半导体元器件技术领域，具体涉及一种准垂直二极管的制备方法，包括以下具体步骤：选取蓝宝石或碳化硅作为衬底层；在衬底层上，生长缓冲层,然后依次生长沟道层、氮化铝薄膜以及超晶格匹配的势垒层，从而形成3‑6组异质结层，之后生长一层高掺导电的传输层，最后生长低掺杂的漂移层，形成外延结构；在所述外延结构上设置阴极台面；对所述阴极台面上表面甩光刻胶，并对光刻胶进行阴极曝光，在阴极槽内形成光刻胶掩模；光刻胶显影结束后再次进行烘胶，使光刻胶具有更强的抗刻蚀能力。通过多沟道的异质结层所带来的形成的多个并联二维电子气通路，进而使材料方阻显著降低，降低所制备器件的导通电阻，提高电流驱动能力。
Description
技术领域
本发明属于半导体元器件技术领域，具体涉及一种准垂直二极管的制备方法。
背景技术
近年来，人们对GaN垂直器件的兴趣不断增加，因为它们本质上可以利用垂直方向上的耗尽实现小面积的高击穿电压，不存在表面陷阱，更稳定，并且具有良好的热性能。
通过多沟道异质结所带来的形成的多个并联二维电子气通路，进而使材料方阻显著降低，降低所制备器件的导通电阻，提高电流驱动能力；通过掺杂和缓变组分设计可以提高沟道之间的连通性，有效降低源极接入电阻，提高器件的线性特性；每层沟道中二维电子气(2DEG)对应的栅极阈值电压不同，导电沟道越多可提供的逻辑状态越多，有望制成多值逻辑器件；顶层沟道中的2DEG存在屏蔽效应，使得底层沟道不受表面的影响，改善由于表面陷阱导致的器件特性退化。而采用AllnGaN/AllnN材料形成的异质结构，可以实现与GaN的近超晶格匹配生长，不存在应力，提高可靠性，更易实现多沟道并联结构。
发明内容
本发明的目的在于提供一种准垂直二极管的制备方法，克服了现有技术的不足，通过多沟道的异质结层所带来的形成的多个并联二维电子气通路，进而使材料方阻显著降低，降低所制备器件的导通电阻，提高电流驱动能力。
为解决上述问题，本发明所采取的技术方案如下：
一种准垂直二极管的制备方法，包括以下具体步骤：
步骤1：选取蓝宝石或碳化硅作为衬底层；
步骤2：在衬底层上，生长缓冲层,然后依次生长沟道层、氮化铝薄膜以及超晶格匹配的势垒层，从而形成3-6组异质结层，之后生长一层高掺导电的传输层，最后生长低掺杂的漂移层，形成外延结构；
步骤3：在所述外延结构上设置阴极台面；
步骤4：对所述阴极台面上表面甩光刻胶，并对光刻胶进行阴极曝光，在阴极槽内形成光刻胶掩模；
步骤5：光刻胶显影结束后再次进行烘胶，使光刻胶具有更强的抗刻蚀能力；
步骤6：采用Cl基刻蚀工艺将光刻胶形成的图形转移到传输层上；
步骤7：在露出的结构的阴极区域内淀积金属，形成阴极；
步骤8：进行阳极金属淀积，形成阳极。
进一步，所述步骤二中沟道层的厚度为8-10nm，所述势垒层的厚度为5-10μm，所述传输层的厚度为1-2μm，所述漂移层的厚度为1-4μm。
进一步，步骤3中阴极台面的制作具体包括以下步骤：
(1)采用甩胶机在3500转/min的转速下甩光刻胶，得到光刻胶掩模；再采用NSR1755I7A光刻机进行曝光，形成台面有源区的掩模图形；
(2)然后将做好掩模的基片采用ICP98c型感应耦合等离子体刻蚀机在Cl2等离子体以1nm/s的刻蚀速率进行台面隔离，刻蚀深度为1μm，形成所述阴极台面。
进一步，步骤7中阴极的制作具体包括以下步骤：
(1)采用甩胶机在5000转/min的转速下甩光刻胶，得到厚度为0.8μm的光刻胶掩模；
(2)在温度为80℃的高温烘箱中烘10min，采用NSR1755I7A光刻机进行曝光，形成阴极极区域掩模图形；
(3)采用Ohmiker-50电子束蒸发台以0.1nm/s的蒸发速率进行阴极电极制作，阴极金属依次选用Ti/Al/Ni/Au，其中Ti厚度为20nm，Al厚度为160nm，Ni厚度为55nm，Au厚度为45nm；欧姆接触金属蒸发完成后进行金属剥离，得到完整的阴极电极；
(4)再用RTP500快速热退火炉，在870℃的N2气氛中进行30s的快速热退火，对欧姆接触金属进行合金，完成阴极电极的制作。
进一步，步骤8中阳极的制作具体包括以下步骤：
(1)采用甩胶机在5000转/min的转速下甩光刻胶，得到厚度为0.8μm的光刻胶掩模；
(2)在温度为80℃的高温烘箱中烘10min，采用NSR1755I7A光刻机进行曝光，形成阳极区域掩模图形；
(3)采用Ohmiker-50电子束蒸发台以0.1nm/s的蒸发速率进行栅金属的蒸发，栅金属依次选用Ni/Au，其中Ni厚度为45nm，Au厚度为200nm；蒸发完成后进行金属剥离，得到完整的阳极电极。
本发明与现有技术相比较，具有以下有益效果：
1.本发明中传输层下表面与周期性出现的多沟道的异质结层直接接触，通过多沟道的异质结层所带来的形成的多个并联二维电子气通路，进而使材料方阻显著降低，降低所制备器件的导通电阻，提高电流驱动能力。
2.本发明所制备的超晶格结构实现传输层电阻下降的准垂直二极管，采用超晶格匹配材料，具有不影响结晶质量的前提下降低导通电阻的优势。
附图说明
图1为一种具有超晶格结构的准垂直二极管的结构示意图。
图中：1、衬底层；2、缓冲层；3、沟道层；4、氮化铝薄膜；5、势垒层；6、传输层；7、漂移层；8、阳极；9、阴极。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例1
如图1所示，本发明所述一种准垂直二极管的制备方法，包括以下具体步骤：
步骤1：选取蓝宝石或碳化硅作为衬底层1；
步骤2：在衬底层1上，生长缓冲层2,然后依次生长厚度为8nm的沟道层3、氮化铝薄膜4以及超晶格匹配的厚度为5μm的势垒层5，从而形成3-6组异质结层，之后生长一层高掺导电的厚度为1μm的传输层6，最后生长低掺杂的厚度为1μm的漂移层7，形成外延结构；
势垒层5为n型掺杂的超晶格匹配势垒层5，所述的沟道层3为厚度较薄的氮化镓层，3-6组异质结层依次叠于所述衬底层1上。
步骤3：在所述外延结构上设置阴极9台面；
阴极9台面的制作具体包括以下步骤：
(1)采用甩胶机在3500转/min的转速下甩光刻胶，得到光刻胶掩模；再采用NSR1755I7A光刻机进行曝光，形成台面有源区的掩模图形；
(2)然后将做好掩模的基片采用ICP98c型感应耦合等离子体刻蚀机在Cl2等离子体以1nm/s的刻蚀速率进行台面隔离，刻蚀深度为1μm，形成所述阴极9台面。
步骤4：采用甩胶机在5000转/min的转速下甩光刻胶，得到厚度为0.8μm的光刻胶掩模；在温度为80℃的高温烘箱中烘10min，采用NSR1755I7A光刻机进行曝光，形成阴极9极区域掩模图形；采用Ohmiker-50电子束蒸发台以0.1nm/s的蒸发速率进行阴极9电极制作，阴极9金属依次选用Ti/Al/Ni/Au，其中Ti厚度为20nm，Al厚度为160nm，Ni厚度为55nm，Au厚度为45nm；欧姆接触金属蒸发完成后进行金属剥离，得到完整的阴极9电极；再用RTP500快速热退火炉，在870℃的N2气氛中进行30s的快速热退火，对欧姆接触金属进行合金，完成阴极9电极的制作。
步骤5：采用甩胶机在5000转/min的转速下甩光刻胶，得到厚度为0.8μm的光刻胶掩模；在温度为80℃的高温烘箱中烘10min，采用NSR1755I7A光刻机进行曝光，形成阳极8区域掩模图形；采用Ohmiker-50电子束蒸发台以0.1nm/s的蒸发速率进行栅金属的蒸发，栅金属依次选用Ni/Au，其中Ni厚度为45nm，Au厚度为200nm；蒸发完成后进行金属剥离，得到完整的阳极8电极。
本实施例中传输层6下表面与周期性出现的多沟道的异质结层直接接触，通过多沟道的异质结层所带来的形成的多个并联二维电子气通路，进而使材料方阻显著降低，降低所制备器件的导通电阻，提高电流驱动能力。
实施例2
本实施例所公开的具有超晶格结构的准垂直二极管及其制备方法与实施例1基本一致，唯有区别的是：具有4组异质结层，且其中沟道层3的厚度为10nm，势垒层5的厚度为8μm，传输层6的厚度为1μm，漂移层7的厚度为1μm。
实施例3
本实施例所公开的具有超晶格结构的准垂直二极管及其制备方法与实施例1基本一致，唯有区别的是：具有5组异质结层，且其中沟道层3的厚度为10nm，势垒层5的厚度为8μm，传输层6的厚度为2μm，漂移层7的厚度为4μm。
实施例4
本实施例所公开的具有超晶格结构的准垂直二极管及其制备方法与实施例1基本一致，唯有区别的是：具有6组异质结层，且其中沟道层3的厚度为8nm，势垒层5的厚度为5μm，传输层6的厚度为2μm，漂移层7的厚度为4μm。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
Claims (5)
1.一种准垂直二极管的制备方法，其特征在于：包括以下具体步骤：
步骤1：选取蓝宝石或碳化硅作为衬底层；
步骤2：在衬底层上，生长缓冲层,然后依次生长沟道层、氮化铝薄膜以及超晶格匹配的势垒层，从而形成3-6组异质结层，之后生长一层高掺导电的传输层，最后生长低掺杂的漂移层，形成外延结构；
步骤3：在所述外延结构上设置阴极台面；
步骤4：对所述阴极台面上表面甩光刻胶，并对光刻胶进行阴极曝光，在阴极槽内形成光刻胶掩模；
步骤5：光刻胶显影结束后再次进行烘胶，使光刻胶具有更强的抗刻蚀能力；
步骤6：采用Cl基刻蚀工艺将光刻胶形成的图形转移到传输层上；
步骤7：在露出的结构的阴极区域内淀积金属，形成阴极；
步骤8：进行阳极金属淀积，形成阳极。
2.根据权利要求1所述的一种准垂直二极管的制备方法，其特征在于：所述步骤二中沟道层的厚度为8-10nm，所述势垒层的厚度为5-10μm，所述传输层的厚度为1-2μm，所述漂移层的厚度为1-4μm。
3.根据权利要求1所述的一种准垂直二极管的制备方法，其特征在于：步骤3中阴极台面的制作具体包括以下步骤：
(1)采用甩胶机在3500转/min的转速下甩光刻胶，得到光刻胶掩模；再采用NSR1755I7A光刻机进行曝光，形成台面有源区的掩模图形；
(2)然后将做好掩模的基片采用ICP98c型感应耦合等离子体刻蚀机在Cl2等离子体以1nm/s的刻蚀速率进行台面隔离，刻蚀深度为1μm，形成所述阴极台面。
4.根据权利要求1所述的一种准垂直二极管的制备方法，其特征在于：步骤7中阴极的制作具体包括以下步骤：
(1)采用甩胶机在5000转/min的转速下甩光刻胶，得到厚度为0.8μm的光刻胶掩模；
(2)在温度为80℃的高温烘箱中烘10min，采用NSR1755I7A光刻机进行曝光，形成阴极极区域掩模图形；
(3)采用Ohmiker-50电子束蒸发台以0.1nm/s的蒸发速率进行阴极电极制作，阴极金属依次选用Ti/Al/Ni/Au，其中Ti厚度为20nm，Al厚度为160nm，Ni厚度为55nm，Au厚度为45nm；欧姆接触金属蒸发完成后进行金属剥离，得到完整的阴极电极；
(4)再用RTP500快速热退火炉，在870℃的N2气氛中进行30s的快速热退火，对欧姆接触金属进行合金，完成阴极电极的制作。
5.根据权利要求1所述的一种准垂直二极管的制备方法，其特征在于：步骤8中阳极的制作具体包括以下步骤：
(1)采用甩胶机在5000转/min的转速下甩光刻胶，得到厚度为0.8μm的光刻胶掩模；
(2)在温度为80℃的高温烘箱中烘10min，采用NSR1755I7A光刻机进行曝光，形成阳极区域掩模图形；
(3)采用Ohmiker-50电子束蒸发台以0.1nm/s的蒸发速率进行栅金属的蒸发，栅金属依次选用Ni/Au，其中Ni厚度为45nm，Au厚度为200nm；蒸发完成后进行金属剥离，得到完整的阳极电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310451245.5A CN116453950A (zh) | 2023-04-25 | 2023-04-25 | 一种准垂直二极管的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310451245.5A CN116453950A (zh) | 2023-04-25 | 2023-04-25 | 一种准垂直二极管的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116453950A true CN116453950A (zh) | 2023-07-18 |
Family
ID=87130021
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310451245.5A Withdrawn CN116453950A (zh) | 2023-04-25 | 2023-04-25 | 一种准垂直二极管的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116453950A (zh) |
-
2023
- 2023-04-25 CN CN202310451245.5A patent/CN116453950A/zh not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110148625B (zh) | 一种氧化镓垂直结型场效应晶体管及其制备方法 | |
| CN106158923A (zh) | 基于多二维沟道的增强型GaN FinFET | |
| JP2018026562A (ja) | 半導体装置および半導体装置の製造方法 | |
| CN112713190A (zh) | 一种垂直结构氮化镓hemt器件的制备方法 | |
| CN117352547A (zh) | 具有刻蚀停止层的p-GaN有源钝化GaN HEMT器件及其制备方法 | |
| CN111668303A (zh) | 一种高线性hemt器件及其制备方法 | |
| CN110364574B (zh) | 基于P-GaN帽层和浮空金属环的AlGaN/GaN异质结肖特基二极管器件 | |
| JP2005311029A (ja) | 窒化物半導体装置及びその製造方法 | |
| CN116230750A (zh) | 一种垂直阶梯场板高压GaN基二极管及其制作方法 | |
| US9236433B2 (en) | Semiconductor devices in SiC using vias through N-type substrate for backside contact to P-type layer | |
| CN114121656B (zh) | 一种基于硅衬底的新型hemt器件的制备方法及器件 | |
| CN116453950A (zh) | 一种准垂直二极管的制备方法 | |
| CN114725022A (zh) | 一种基于GaOx-GaN的CMOS反相器的制备方法 | |
| CN115084224A (zh) | 一种垂直结构的NiO/Ga2O3 JFET及其制备方法 | |
| CN115458596A (zh) | 基于Fin-JFET栅结构HEMT及其制作方法 | |
| CN113659013A (zh) | p型氧化物介质复合混合阳极的肖特基二极管及制作方法 | |
| KR20220125032A (ko) | Hemt 소자 및 이의 제조 방법 | |
| CN111668304A (zh) | 一种高线性mis-hemt器件及其制备方法 | |
| CN111668305A (zh) | 一种高线性mis-hemt器件及其制备方法 | |
| CN108242466B (zh) | 场发射器件及其制作方法 | |
| WO2021227673A1 (zh) | 一种高线性hemt器件及其制备方法 | |
| CN116682864A (zh) | 一种具有缓变Al组分的准垂直二极管及其制作方法 | |
| CN116153970B (zh) | 半导体外延结构及制备方法和半导体器件 | |
| CN219832664U (zh) | 一种基于氧处理的高性能p-GaN栅增强型晶体管 | |
| CN110676307B (zh) | 肖特基二极管的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20230718 |
|
| WW01 | Invention patent application withdrawn after publication |