CN116417353A - 一种半导体封装结构的制备方法 - Google Patents
一种半导体封装结构的制备方法 Download PDFInfo
- Publication number
- CN116417353A CN116417353A CN202310369299.7A CN202310369299A CN116417353A CN 116417353 A CN116417353 A CN 116417353A CN 202310369299 A CN202310369299 A CN 202310369299A CN 116417353 A CN116417353 A CN 116417353A
- Authority
- CN
- China
- Prior art keywords
- hole
- layer
- substrate
- chip
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 47
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 34
- 238000002360 preparation method Methods 0.000 title claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 98
- 238000000034 method Methods 0.000 claims abstract description 74
- 239000004033 plastic Substances 0.000 claims abstract description 65
- 229920003023 plastic Polymers 0.000 claims abstract description 65
- 230000008569 process Effects 0.000 claims abstract description 59
- 238000007789 sealing Methods 0.000 claims abstract description 37
- 229920002120 photoresistant polymer Polymers 0.000 claims description 62
- 229910000679 solder Inorganic materials 0.000 claims description 24
- 238000004519 manufacturing process Methods 0.000 claims description 23
- 239000000463 material Substances 0.000 claims description 20
- 210000004400 mucous membrane Anatomy 0.000 claims description 15
- 238000000197 pyrolysis Methods 0.000 claims description 10
- 238000005520 cutting process Methods 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229920001296 polysiloxane Polymers 0.000 claims description 4
- -1 polysiloxane Polymers 0.000 claims description 4
- 229920005989 resin Polymers 0.000 claims description 4
- 239000011347 resin Substances 0.000 claims description 4
- 239000002390 adhesive tape Substances 0.000 claims description 3
- 238000009713 electroplating Methods 0.000 claims description 3
- 239000003973 paint Substances 0.000 claims description 3
- 229920002379 silicone rubber Polymers 0.000 claims description 3
- 239000003921 oil Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 205
- 238000011161 development Methods 0.000 description 7
- 230000018109 developmental process Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 239000002994 raw material Substances 0.000 description 4
- 239000002893 slag Substances 0.000 description 4
- 238000004528 spin coating Methods 0.000 description 4
- ICXAPFWGVRTEKV-UHFFFAOYSA-N 2-[4-(1,3-benzoxazol-2-yl)phenyl]-1,3-benzoxazole Chemical compound C1=CC=C2OC(C3=CC=C(C=C3)C=3OC4=CC=CC=C4N=3)=NC2=C1 ICXAPFWGVRTEKV-UHFFFAOYSA-N 0.000 description 3
- 239000012790 adhesive layer Substances 0.000 description 3
- 238000004132 cross linking Methods 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- RTZKZFJDLAIYFH-UHFFFAOYSA-N Diethyl ether Chemical compound CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- KXGFMDJXCMQABM-UHFFFAOYSA-N 2-methoxy-6-methylphenol Chemical compound [CH]OC1=CC=CC([CH])=C1O KXGFMDJXCMQABM-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- 239000004698 Polyethylene Substances 0.000 description 1
- 239000004721 Polyphenylene oxide Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 229920001568 phenolic resin Polymers 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229920002577 polybenzoxazole Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920000570 polyether Polymers 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 229920000915 polyvinyl chloride Polymers 0.000 description 1
- 239000004800 polyvinyl chloride Substances 0.000 description 1
- 238000011112 process operation Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229920002545 silicone oil Polymers 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 239000004945 silicone rubber Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- 229920006337 unsaturated polyester resin Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
本发明提供一种半导体封装结构的制备方法，至少包括以下步骤：提供基板和通孔模具；在所述基板的一侧表面设置通孔模具和第一芯片；所述通孔模具和所述第一芯片同层设置；在所述基板设置有所述通孔模具和所述第一芯片的一侧表面形成塑封层，所述塑封层至少包覆所述通孔模具的侧部和所述第一芯片的侧部；去除所述基板和所述通孔模具，在所述塑封层形成通孔。本发明提供的半导体封装结构的制备方法能够提高半体封装结构的可靠性差及降低工艺成本。
Description
技术领域
本发明涉及半导体封装技术领域，具体涉及一种半导体封装结构的制备方法。
背景技术
随着近年来可携式电子产品的蓬勃发展，各类相关产品逐渐朝向高密度、高性能以及轻、薄、短、小的趋势而走，各式各样的三维结构的封装也因而推陈出新。而大幅降低成本的晶圆级封装(Wafer Leve l Package，WLP)也渐渐受到重视。除了一般目前常用硅晶通孔之外，具有类似垂直堆叠应用的树脂成型的晶圆通孔,三维结构封装架构也是晶圆级封装的发展之一。由于晶圆级封装的应用着眼于高密度互连线，再加上为了直接从二维结构扇出晶圆级封装制程改成三维架构，需再在塑封层中进行钻孔，以将上下层线路导通连接，再进行后续工艺预计会是较简易快速的方式。
但是，现有技术中采用激光照射在塑封层中形成通孔，塑封层的材料对于不同波长的激光的吸收率皆不同，其高热能的加工特性容易导致通孔的底部及侧壁产生熔渣，熔渣受限于塑封层材料的影响，半导体封装结构的可靠性较差；其次，在形成通孔的过程中会造成通孔的深度不均匀，须透过红外线对塑封层两侧的重布线金属线路进行标记及对位，半导体封装结构的工艺成本较高。
因此，亟需一种方案解决在半导体封装结构的制备过程中，采用激光照射在塑封层中形成通孔而导致半体封装结构的可靠性差及工艺成本高的问题。
发明内容
因此，本发明要解决的技术问题在于克服现有技术中半体封装结构的可靠性差及工艺成本高的缺陷，从而提供一种半导体封装结构的制备方法。
本发明提供一种半导体封装结构的制备方法，至少包括以下步骤：提供基板和通孔模具；在所述基板的一侧表面设置通孔模具和第一芯片；所述通孔模具和所述第一芯片同层设置；在所述基板设置有所述通孔模具和所述第一芯片的一侧表面形成塑封层，所述塑封层至少包覆所述通孔模具的侧部和所述第一芯片的侧部；去除所述基板和所述通孔模具，在所述塑封层形成通孔。
可选的，所述通孔模具通过以下步骤形成：提供载板；在所述载板的一侧形成光阻膜层；在所述载板的一侧形成光阻膜层之后，在所述光阻膜层形成初始通孔；在所述光阻膜层形成初始通孔之后，填充所述初始通孔，以形成所述通孔模具，所述通孔模具还覆盖所述光阻膜层背离所述载板的一侧表面；去除所述载板和所述光阻膜层。
可选的，在所述光阻膜层形成初始通孔的步骤包括：对所述光阻膜层进行曝光处理；进行曝光处理之后，对所述光阻膜层进行显影处理，以在所述光阻膜层形成初始通孔。
可选的，在所述光阻膜层形成初始通孔的步骤包括：对所述光阻膜层进行曝光处理；进行曝光处理之后，对所述光阻膜层进行显影处理，以在所述光阻膜层形成初始通孔。
可选的，所述通孔模具包括若干连接部和若干通孔本体；若干所述连接部将若干所述通孔本体连接成一体；所述第一芯片包括第一芯片本体和第一芯片焊盘；半导体封装结构的制备方法还包括：在所述基板的一侧表面设置通孔模具和第一芯片之前，在所述基板的一侧表面形成粘膜层；部分所述第一芯片焊盘嵌入所述粘膜层；若干连接部位于所述粘膜层背离所述基板的一侧表面。
可选的，所述通孔本体的横截面的形状为圆形；所述通孔本体的直径为50um-100um；所述通孔本体的深度为100um-150um。
可选的，所述通孔模具的材料包括聚硅氧烷、硅橡胶、硅树脂、硅油或硅漆。
可选的，还包括：对所述通孔模具进行切割处理，以在所述通孔模具形成开口；所述开口适于在所述基板的一侧表面设置通孔模具和第一芯片的过程中放置所述第一芯片。
可选的，对所述通孔模具进行切割处理的步骤包括：采用切片机对所述通孔模具进行切割。
可选的，还包括：去除所述载板和所述光阻膜层之前，对所述通孔模具进行固化处理。
可选的，所述固化处理的温度为60℃-75℃，时间为60min-90min。
可选的，还包括：形成所述塑封层之后，去除所述基板和所述粘膜层；去除所述基板和所述粘膜层之后，去除所述通孔模具。
可选的，去除所述基板和粘膜层工艺的步骤包括：对所述基板和粘膜层进行热解工艺处理；进行热解工艺处理之后，将所述基板和所述粘膜层与所述通孔模具和所述第一芯片剥离。
可选的，进行热解工艺处理的温度为170℃-185℃；时间为60s-120s。
可选的，去除所述通孔模具的步骤包括：采用胶带粘贴撕除所述通孔模具。
可选的，还包括：填充所述通孔，以在所述通孔形成导电层。
可选的，填充所述通孔的工艺包括电镀工艺。
可选的，还包括以下步骤：在所述塑封层的两侧表面分别形成第一重布线结构和第二重布线结构。
可选的，填充所述通孔之后，在所述塑封层朝向所述导电层的一侧形成第一重布线结构；形成第一重布线结构之后，对所述塑封层背离所述第一重布线结构的一侧进行减薄处理；进行减薄处理之后，在所述塑封层背离所述第一重布线结构的一侧形成第二重布线结构。
可选的，还包括以下步骤：在所述第一重布线结构背离所述基板的一侧表面形成焊球；在所述第二重布线结构背离所述基板的一侧表面形成第二芯片；所述第二芯片包括第二芯片本体和第二芯片焊盘，第二芯片焊盘与所述第二重布线结构电连接；或者，在所述第一重布线结构背离所述基板的一侧表面形成焊球；在所述第二重布线结构背离所述基板的一侧表面形成焊球；或者，在所述第一重布线结构背离所述基板的一侧表面形成焊球；在所述第二重布线结构背离所述基板的一侧表面形成导电柱。
本发明技术方案，具有如下优点：
本发明提供的一种半导体封装结构的制备方法，所述通孔模具为成品模具，在所述基板的一侧表面设置通孔模具和第一芯片；在所述基板设置有所述通孔模具和所述第一芯片的一侧表面形成塑封层；去除所述基板和所述通孔模具，在所述塑封层形成通孔。半导体封装结构的制备过程中，无须采用激光照射，降低半导体封装结构的工艺成本；其次，避免激光照射在形成通孔的过程中造成通孔的深度不均匀以及在通孔的底部及侧壁产生熔渣，提高半导体封装结构的可靠性。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的半导体封装结构的制备方法的流程图；
图2至图18为本发明实施例提供的半导体封装结构的制备过程的结构示意图。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
本发明实施例提供一种半导体封装结构的制备方法，参考图1，至少包括以下步骤：
S1：提供基板和通孔模具；
S2：在所述基板的一侧表面设置通孔模具和第一芯片；所述通孔模具和所述第一芯片同层设置；
S3：在所述基板设置有所述通孔模具和所述第一芯片的一侧表面形成塑封层，所述塑封层至少包覆所述通孔模具的侧部和所述第一芯片的侧部；
S4：去除所述基板和所述通孔模具，在所述塑封层中形成通孔。
在本实施例中，所述通孔模具为成品模具，在所述基板的一侧表面设置通孔模具和第一芯片；在所述基板设置有所述通孔模具和所述第一芯片的一侧表面形成塑封层；去除所述基板和所述通孔模具，在所述塑封层形成通孔。半导体封装结构的制备过程中，无须采用激光照射，降低半导体封装结构的工艺成本；其次，避免激光照射在形成通孔的过程中造成通孔的深度不均匀以及在通孔的底部及侧壁产生熔渣，提高半导体封装结构的可靠性。
所述通孔模具包括若干连接部和若干通孔本体；若干所述连接部将若干所述通孔本体连接成一体；所述第一芯片包括第一芯片本体和第一芯片焊盘；半导体封装结构的制备方法还包括：在所述基板的一侧表面设置通孔模具和第一芯片之前，在所述基板的一侧表面形成粘膜层；部分所述第一芯片焊盘嵌入所述粘膜层；若干连接部位于所述粘膜层背离所述基板的一侧表面。
半导体封装结构的制备方法还包括：填充所述通孔，以在所述通孔形成导电层。
半导体封装结构的制备方法还包括：还包括以下步骤：在所述塑封层的两侧表面分别形成第一重布线结构和第二重布线结构。
在一个实施例中，填充所述通孔之后，在所述塑封层朝向所述导电层的一侧形成第一重布线结构；形成第一重布线结构之后，对所述塑封层背离所述第一重布线结构的一侧进行减薄处理；进行减薄处理之后，在所述塑封层背离所述第一重布线结构的一侧形成第二重布线结构。
还包括以下步骤：在所述第一重布线结构背离所述基板的一侧表面形成焊球；在所述第二重布线结构背离所述基板的一侧表面形成第二芯片；所述第二芯片包括第二芯片本体和第二芯片焊盘，第二芯片焊盘与所述第二重布线结构电连接；或者，在所述第一重布线结构背离所述基板的一侧表面形成焊球；在所述第二重布线结构背离所述基板的一侧表面形成焊球；或者，在所述第一重布线结构背离所述基板的一侧表面形成焊球；在所述第二重布线结构背离所述基板的一侧表面形成导电柱。
下面结合图2-图18详细介绍半导体封装结构的制备方法。
参考图2，提供载板1。
所述载板1的材料包括金属合金、石英、陶瓷、硅基、玻璃、有机树脂或纤维布。在其他实施例中，所述载板的材料包括其他材料。
在一个实施例中，所述载板1的厚度大于或等于1.5mm。采用厚度大于或等于1.5mm的载板，能够提高所述载板对所述光阻膜层和通孔模具的支撑性能。
在本实施例中，所述载板1的横截面的形状包括圆形；所述载板1的直径为299.5mm-301mm，例如为299.5mm、300mm或301mm。在后续形成光阻膜层以及对所述光阻膜层进行曝光处理和显影处理的过程中，进行曝光处理和显影处理的面积小，能够节约原料，降低工艺生产成本。在其他实施例中，所述载板的横截面的形状包括其他形状。
参考图3，在所述载板1的一侧形成光阻膜层2。
形成光阻膜层2的工艺包括旋涂工艺。采用旋涂工艺在所述载板1的一侧形成光阻膜层2，能够提高形成光阻膜层2的均匀性。
在一个实施例中，所述光阻膜层2包括正型光阻膜层或负型光阻膜层。正型光阻膜层在进行曝光处理后内部分子键会断裂，发生曝光的部分进行显影处理之后，在所述正型光阻膜层中形成初始通孔；负型光阻剂在进行曝光处理后内部分子之间发生交联反应而紧密的结合在一起，未发生曝光的部分的分子之间没有交联作用，进行显影处理之后，在所述负型光阻膜层中形成初始通孔。
在一个实施例中，所述光阻膜层2的材料包括聚乙烯、聚氯乙烯、酚醛树脂、环氧树脂、不饱和聚酯树脂、聚酰亚胺、聚对苯撑苯并二噁唑或苯并环丁烯。
在一个实施例中，所述光阻膜层2的厚度为100um-150um，例如为100um、120um、140um或150um。若所述光阻膜层2的厚度过大，浪费资源且工艺成本高；若所述光阻膜层2的厚度过小，后续形成通孔本体的深度较小，使得塑封层和位于塑封层中的导电层的高度较小，半导体封装结构较薄，容易造成半导体封装结构的不稳定性。
参考图4，在所述光阻膜层2形成初始通孔3。
在所述载板1的一侧形成光阻膜层2之后，在所述光阻膜层2形成初始通孔3。
在本实施例中，在所述光阻膜层2形成初始通孔3的步骤包括：对所述光阻膜层2进行曝光处理；进行曝光处理之后，对所述光阻膜层2进行显影处理，以在所述光阻膜层形成初始通孔。
在一个实施例中，所述曝光处理采用紫外线照射或蓝光照射。对所述光阻膜层采用紫外线照射或蓝光照射进行曝光处理的过程中，部分所述光阻膜层内部的分子键未发生断裂或者部分述光阻膜层内部的分子之间发生交联反应。
在一个实施例中，所述显影处理采用Na2CO3溶液或K2CO3溶液，所述Na2CO3或K2CO3的质量百分比浓度为1％-1.5％，例如为1％、1.3％或1.5％；温度为28℃-32℃，例如为28℃、30℃或32℃，时间为48s-55s，例如为48s、50s或55s。
参考图5，填充所述初始通孔3，以形成所述通孔模具4，所述通孔模具4还覆盖所述光阻膜层2背离所述载板1的一侧表面。
在所述光阻膜层2形成初始通孔3之后，填充所述初始通孔3，以形成所述通孔模具4，所述通孔模具4还覆盖所述光阻膜层2背离所述载板1的一侧表面。
在本实施例中，所述通孔模具4包括若干连接部41和若干通孔本体42；若干所述连接部41将若干所述通孔本体42连接成一体。
在一个实施例中，所述通孔本体42的横截面的形状为圆形。后续通孔本体42在所述塑封层中形成通孔的横截面的形状也为圆形，这样能够节约填充通孔所用的原料，降低工艺生产成本。
在一个实施例中，所述通孔本体42的直径为50um-100um，例如为50um、80um或100um。若所述通孔本体的直径过大，填充通孔本体所用的原料多，降低生产成本的作用减弱；若所述通孔本体的直径过小，后续在塑封层中形成通孔且在通孔中形成导电层的过程中，避免孔口处提早封口，提高半导体封装结构的可靠性的作用较弱。
在一个实施例中，所述通孔本体42的深度为100um-150um，例如为100um、130um或150um。若所述通孔本体的深度过大，填充通孔所用的原料多，降低生产成本的作用减弱；若所述通孔本体的深度过小，在塑封层中形成的导电层以及塑封层的高度较小，使得半导体封装结构较薄，容易造成半导体封装结构的不稳定性。
在一个实施例中，所述通孔模具4的材料包括聚硅氧烷、硅橡胶、硅树脂、硅油或硅漆。在其他实施例中，所述通孔模具的材料包括其他有机高分子材料。
填充通孔模具4的工艺包括旋涂工艺。采用旋涂工艺填充形成通孔模具4，能够提高形成通孔模具4的均匀性。
形成通孔模具4之后，对所述通孔模具4进行固化处理。有利于后续去除所述光阻膜层，实现通孔模具4与光阻膜层2的分离。
在一个实施例中，所述固化处理的温度为60℃-75℃，例如为60℃、70℃或75℃；所述固化处理的时间为60min-90min，例如为60min、80min或90min。
参考图6，去除所述载板1和所述光阻膜层2。
对所述通孔模具4进行固化处理之后，去除所述载板1和所述光阻膜层2，形成通孔模具4。
去除所述载板1和所述光阻膜层2之后，对所述通孔模具4进行切割处理，以在所述通孔模具形成开口(图中未示意)；所述开口适于在所述基板的一侧表面设置通孔模具4和第一芯片的过程中放置所述第一芯片(参考图9)。
在一个实施例中，对所述通孔模具4进行切割处理的步骤包括：采用切片机对所述通孔模具4进行切割。
参考图7，提供基板5。
在一个实施例中，所述基板5包括半导体基板，例如硅基板。在其他实施例中，所述基板包括其他材料的基板。
在一个实施例中，所述基板5的厚度为1mm-2mm，例如为1mm、1.5mm或2mm。
在本实施例中，所述基板5的横截面的形状包括圆形。在其他实施例中，所述基板的横截面的形状包括其他形状。
在本实施例中，所述基板5的直径为300mm-301mm，例如为300mm或301mm。
参考图8，在所述基板5的一侧表面形成粘膜层6。
所述粘膜层6的材料包括聚醚醚铜、苯并环丁烯、聚苯并恶唑和聚醯亚胺中的一种或几种的组合。
在一个实施例中，所述粘膜层6的厚度为5um-10um，例如为5um、8um或10um。
参考图9，在所述基板5的一侧表面设置通孔模具4和第一芯片7。
在所述基板5的一侧表面形成粘膜层6之后，在所述基板5的一侧表面设置通孔模具4和第一芯片7，所述通孔模具4和所述第一芯片7同层设置，且所述通孔模具4和所述第一芯片7在所述基板5背离所述粘膜层6的一侧间隔设置。
所述第一芯片7包括第一芯片本体71和第一芯片焊盘72，部分所述第一芯片焊盘72嵌入所述粘膜层6；所述通孔模具4包括若干连接部41和若干通孔本体42；若干连接部41位于所述粘膜层6背离所述基板5的一侧表面。
参考图10，在所述基板5设置有所述通孔模具4和所述第一芯片7的一侧表面形成塑封层8。
在所述基板5的一侧表面设置通孔模具4和第一芯片7之后，在所述基板5设置有所述通孔模具4和所述第一芯片7的一侧表面形成塑封层8。所述塑封层8至少包覆所述通孔模具4的侧部和所述第一芯片7的侧部。
在一个实施例中，所述塑封层8的材料包括环氧树脂。
在一个实施例中，所述塑封层8的厚度与所述第一芯片7的厚度的比值为0.2-0.5。若所述塑封层8的厚度与所述第一芯片7的厚度的比值过大，所述塑封层8与所述第一芯片7之间容易产生热应力，提高半导体封装结构的可靠性的作用较弱；若所述塑封层8的厚度与所述第一芯片7的厚度的比值过小，塑封层8对第一芯片7的保护作用较弱。
参考图11，去除所述基板5和所述粘膜层6。
所述基板设置有所述通孔模具4和所述第一芯片7的一侧表面形成塑封层8之后，去除所述基板5和所述粘膜层6。
去除所述基板5和粘膜层6的步骤包括：对所述基板和粘膜层进行热解工艺处理；进行热解工艺处理之后，将所述基板和所述粘膜层与所述通孔模具和所述第一芯片剥离。对所述基板5和粘膜层6进行热解工艺处理之后，所述基板5可回收继续使用，成本较低且工艺操作简单。
在一个实施例中，进行热解工艺处理的温度为170℃-185℃，例如为170℃、180℃或185℃；时间为60s-120s，例如为60s、100s或120s。
去除所述基板5和所述粘膜层6之后，去除所述通孔模具4。去除所述通孔模具4之后，在所述塑封层8形成通孔9。
在一个实施例中，去除所述通孔模具4的步骤包括：采用胶带粘贴撕除所述通孔模具。方便操作，简化工艺生产流程。
参考图12，填充所述通孔9，以在所述通孔9形成导电层10。
去除所述通孔模具4之后，填充所述通孔9，以在所述通孔9形成导电层10。
在一个实施例中，去除所述通孔模具4之后，在所述通孔9的侧壁及底部沉积阻碍层；在所述通孔9的侧壁及底部沉积阻碍层之后，在所述通孔9的侧壁及底部沉积晶种层；在所述通孔9的侧壁及底部沉积晶种层之后，填充所述通孔9，以在所述通孔9形成导电层10；
在一个实施例中，沉积阻碍层的工艺包括物理气相沉积工艺；沉积晶种层的工艺包括物理气相沉积工艺；填充所述通孔的工艺包括电镀工艺。
在一个实施例中，所述阻碍层的材料包括Ti或TiN；所述晶种层的材料包括铜。
在一个实施例中，所述导电层10的材料为金属材料，例如为铜、铜合金、钖、镍和镍合金中的一种或几种的组合。
参考图13，在所述塑封层8朝向所述导电层10的一侧形成第一重布线结构11。
填充所述通孔9之后，在所述塑封层8朝向所述导电层10的一侧形成第一重布线结构11。所述导电层10和所述第一芯片7均与所述第一重布线结构11电连接。
所述第一重布线结构11包括第一介质层和位于所述第一介质层中的第一重布线，所述第一介质层的层数可以为一层或若干层，相应的，第一重布线的层数可以为一层或若干层。本实施例中以第一介质层的层数为三层、第一重布线的层数为三层作为示意。需要说明的是，在其他实施例中，第一介质层的层数可以为若干层，第一重布线的层数可以为若干层。
在本实施例中，所述导电层10与部分第一重布线电连接，所述第一芯片焊盘72与部分第一重布线电连接。与第一芯片焊盘72电连接的部分第一重布线和与导电层10电连接的部分第一重布线不同层设置。在其他实施例中，与第一芯片焊盘电连接的部分第一重布线和与导电层电连接的部分第一重布线可以位于同层。
在一个实施例中，形成第一重布线结构11的工艺包括微影工艺。
在一个实施例中，第一介质层的材料为绝缘材料，例如为聚酰亚胺、聚对苯撑苯并二噁唑或苯并环丁烯；所述第一重布线的材料包括铜。
在所述塑封层8朝向所述导电层10的一侧形成第一重布线结构11之后，在所述第一重布线结构11背离所述基板的一侧表面形成焊球12。所述焊球与所述第一重布线结构11电连接。具体的，所述焊球与所述第一重布线电连接。
在本实施例中，所述焊球的数量未4个，在其他实施例中，所述焊球的数量为任意个，对所述焊球的数量不做限制。
参考图14，对所述塑封层8背离所述第一重布线结构11的一侧进行减薄处理。
在所述第一重布线结构11背离所述基板的一侧表面形成焊球12之后，对所述塑封层8背离所述第一重布线结构11的一侧进行减薄处理。
在其他实施例中，可以是，填充所述通孔之后，对所述塑封层进行减薄处理直至暴露出导电层和第一芯片本体背离所述第一芯片焊盘的一侧，对所述塑封层进行减薄处理之后，在所述塑封层8的一侧形成第一重布线结构；也可以是，在所述塑封层8朝向所述导电层的一侧形成第一重布线结构之后，在所述第一重布线结构背离所述基板的一侧表面形成焊球之前，对所述塑封层进行减薄处理直至暴露出导电层和第一芯片本体背离所述第一芯片焊盘的一侧。
参考图15，在所述塑封层8背离所述第一重布线结构11的一侧形成第二重布线结构13。
进行减薄处理之后，在所述塑封层8背离所述第一重布线结构11的一侧形成第二重布线结构13。
所述第二重布线结构13包括第二介质层和位于所述第二介质层中的第二重布线，所述第二介质层的层数可以为一层或若干层，相应的，第二重布线的层数可以为一层或若干层。本实施例中以第二介质层的层数为三层、第二重布线的层数为三层作为示意。需要说明的是，在其他实施例中，第二介质层的层数可以为若干层，第二重布线的层数可以为若干层。
在本实施例中，所述导电层10与第二重布线结构13电连接，具体的，所述导电层10与第二重布线电连接。
在一个实施例中，形成第二重布线结构13的工艺包括微影工艺。
在一个实施例中，第二介质层的材料为绝缘材料，例如为聚酰亚胺、聚对苯撑苯并二噁唑或苯并环丁烯；所述第二重布线的材料包括铜。
在其他实施例中，可以是，对所述塑封层进行减薄处理之后，在所述塑封层的两侧依次形成第一重布线结构和第二重布线结构，或者，对所述塑封层进行减薄处理之后，在所述塑封层朝向所述导电层的两侧同时形成第一重布线结构和第二重布线结构，形成第一重布线结构和第二重布线结构之后，在所述第一重布线结构背离所述基板的一侧表面形成焊球。
参考图16，在所述第二重布线结构13背离所述基板5的一侧表面形成第二芯片14。
在所述塑封层8背离所述第一重布线结构11的一侧形成第二重布线结构13之后，在所述第二重布线结构13背离所述基板5的一侧表面形成第二芯片14。
所述第二芯片14包括第二芯片本体141和第二芯片焊盘142。所述第二芯片14与第二重布线结构13电连接。具体的，所述第二芯片焊盘142与第二重布线电连接。
在本实施例中，与第二芯片焊盘142电连接的部分第二重布线和与导电层10电连接的部分第二重布线不同层设置。在其他实施例中，与第二芯片焊盘电连接的部分第一重布线和与导电层电连接的部分第一重布线可以位于同层。
参考图17，在所述第二重布线结构13背离所述基板5的一侧表面形成导电连接结构15。
所述导电连接结构包括导电柱151和互联球152。所述第二重布线结构13与所述导电连接结构15电连接，具体的，所述第二重布线与导电柱151电连接。
参考图18，在所述第二重布线结构13背离所述基板5的一侧表面形成焊球17。
所述第二重布线结构13与所述焊球17电连接。具体的，所述第二重布线与所述焊球17电连接。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。
Claims (10)
1.一种半导体封装结构的制备方法，其特征在于，至少包括以下步骤：
提供基板和通孔模具；
在所述基板的一侧表面设置通孔模具和第一芯片；所述通孔模具和所述第一芯片同层设置；
在所述基板设置有所述通孔模具和所述第一芯片的一侧表面形成塑封层，所述塑封层至少包覆所述通孔模具的侧部和所述第一芯片的侧部；
去除所述基板和所述通孔模具，在所述塑封层形成通孔。
2.根据权利要求1所述的半导体封装结构的制备方法，其特征在于，所述通孔模具通过以下步骤形成：
提供载板；
在所述载板的一侧形成光阻膜层；
在所述载板的一侧形成光阻膜层之后，在所述光阻膜层形成初始通孔；
在所述光阻膜层形成初始通孔之后，填充所述初始通孔，以形成所述通孔模具，所述通孔模具还覆盖所述光阻膜层背离所述载板的一侧表面；
去除所述载板和所述光阻膜层。
3.根据权利要求2所述的半导体封装结构的制备方法，其特征在于，在所述光阻膜层形成初始通孔的步骤包括：对所述光阻膜层进行曝光处理；进行曝光处理之后，对所述光阻膜层进行显影处理，以在所述光阻膜层形成初始通孔。
4.根据权利要求1所述的半导体封装结构的制备方法，其特征在于，所述通孔模具包括若干连接部和若干通孔本体；若干所述连接部将若干所述通孔本体连接成一体；
所述第一芯片包括第一芯片本体和第一芯片焊盘；
半导体封装结构的制备方法还包括：在所述基板的一侧表面设置通孔模具和第一芯片之前，在所述基板的一侧表面形成粘膜层；部分所述第一芯片焊盘嵌入所述粘膜层；若干连接部位于所述粘膜层背离所述基板的一侧表面；
优选的，所述通孔本体的横截面的形状为圆形；所述通孔本体的直径为50um-100um；所述通孔本体的深度为100um-150um；
优选的，所述通孔模具的材料包括聚硅氧烷、硅橡胶、硅树脂、硅油或硅漆。
5.根据权利要求2所述的半导体封装结构的制备方法，其特征在于，还包括：对所述通孔模具进行切割处理，以在所述通孔模具形成开口；所述开口适于在所述基板的一侧表面设置通孔模具和第一芯片的过程中放置所述第一芯片；
优选的，对所述通孔模具进行切割处理的步骤包括：采用切片机对所述通孔模具进行切割。
6.根据权利要求2所述的半导体封装结构的制备方法，其特征在于，还包括：去除所述载板和所述光阻膜层之前，对所述通孔模具进行固化处理；
优选的，所述固化处理的温度为60℃-75℃，时间为60min-90min。
7.根据权利要求4所述的半导体封装结构的制备方法，其特征在于，还包括：形成所述塑封层之后，去除所述基板和所述粘膜层；去除所述基板和所述粘膜层之后，去除所述通孔模具；
优选的，去除所述基板和粘膜层工艺的步骤包括：对所述基板和粘膜层进行热解工艺处理；进行热解工艺处理之后，将所述基板和所述粘膜层与所述通孔模具和所述第一芯片剥离；
优选的，进行热解工艺处理的温度为170℃-185℃；时间为60s-120s；
优选的，去除所述通孔模具的步骤包括：采用胶带粘贴撕除所述通孔模具。
8.根据权利要求1所述的半导体封装结构的制备方法，其特征在于，还包括：填充所述通孔，以在所述通孔形成导电层；
优选的，填充所述通孔的工艺包括电镀工艺。
9.根据权利要求8所述的半导体封装结构的制备方法，其特征在于，还包括以下步骤：在所述塑封层的两侧表面分别形成第一重布线结构和第二重布线结构；
优选的，填充所述通孔之后，在所述塑封层朝向所述导电层的一侧形成第一重布线结构；形成第一重布线结构之后，对所述塑封层背离所述第一重布线结构的一侧进行减薄处理；进行减薄处理之后，在所述塑封层背离所述第一重布线结构的一侧形成第二重布线结构。
10.根据权利要求9所述的半导体封装结构的制备方法，其特征在于，还包括以下步骤：
在所述第一重布线结构背离所述基板的一侧表面形成焊球；在所述第二重布线结构背离所述基板的一侧表面形成第二芯片；所述第二芯片包括第二芯片本体和第二芯片焊盘，第二芯片焊盘与所述第二重布线结构电连接；
或者，在所述第一重布线结构背离所述基板的一侧表面形成焊球；在所述第二重布线结构背离所述基板的一侧表面形成焊球；
或者，在所述第一重布线结构背离所述基板的一侧表面形成焊球；在所述第二重布线结构背离所述基板的一侧表面形成导电柱。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310369299.7A CN116417353B (zh) | 2023-04-07 | 2023-04-07 | 一种半导体封装结构的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310369299.7A CN116417353B (zh) | 2023-04-07 | 2023-04-07 | 一种半导体封装结构的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116417353A true CN116417353A (zh) | 2023-07-11 |
| CN116417353B CN116417353B (zh) | 2023-11-03 |
Family
ID=87050962
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310369299.7A Active CN116417353B (zh) | 2023-04-07 | 2023-04-07 | 一种半导体封装结构的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116417353B (zh) |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007060812A1 (ja) * | 2005-11-22 | 2007-05-31 | Sony Corporation | 半導体装置および半導体装置の製造方法 |
| US20080169546A1 (en) * | 2007-01-15 | 2008-07-17 | Samsung Electronics Co., Ltd. | Stack type semiconductor chip package having different type of chips and fabrication method thereof |
| US20080315385A1 (en) * | 2007-06-22 | 2008-12-25 | Texas Instruments Incorporated | Array molded package-on-package having redistribution lines |
| KR20120041020A (ko) * | 2010-10-20 | 2012-04-30 | 하나 마이크론(주) | 반도체 패키지 및 그 제조 방법 |
| CN103985723A (zh) * | 2014-05-20 | 2014-08-13 | 苏州晶方半导体科技股份有限公司 | 封装方法以及封装结构 |
| US20140264940A1 (en) * | 2010-12-21 | 2014-09-18 | Samsung Electronics Co., Ltd. | Semiconductor package and package on package having the same |
| US20160035666A1 (en) * | 2014-07-30 | 2016-02-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packages with molding structures and methods of forming the same |
| US20180310413A1 (en) * | 2015-09-29 | 2018-10-25 | Dai Nippon Printing Co., Ltd. | Wiring structure and method of manufacturing the same, semiconductor device, multilayer wiring structure and method of manufacturing the same, semiconductor element mounting substrate, method of forming pattern structure, imprint mold and method of manufacturing the same, imprint mold set, and method of manufacturing multilayer wiring board |
| US20180337135A1 (en) * | 2015-12-22 | 2018-11-22 | Intel Corporation | Ultra small molded module integrated with die by module-on-wafer assembly |
| US20190206833A1 (en) * | 2015-12-23 | 2019-07-04 | Intel IP Corporation | Eplb/ewlb based pop for hbm or customized package stack |
| US20200075539A1 (en) * | 2018-09-04 | 2020-03-05 | Ningbo Semiconductor International Corporation | Wafer level package structure and wafer level packaging method |
| CN110970312A (zh) * | 2018-09-28 | 2020-04-07 | 台湾积体电路制造股份有限公司 | 封装件及其形成方法 |
| CN115648532A (zh) * | 2022-10-31 | 2023-01-31 | 长电科技管理有限公司 | 半导体封装注塑模具、注塑装置及半导体封装注塑方法 |
| US20230092164A1 (en) * | 2021-09-17 | 2023-03-23 | Zhuhai Access Semiconductor Co., Ltd | Package substrate based on molding process and manufacturing method thereof |
-
2023
- 2023-04-07 CN CN202310369299.7A patent/CN116417353B/zh active Active
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007060812A1 (ja) * | 2005-11-22 | 2007-05-31 | Sony Corporation | 半導体装置および半導体装置の製造方法 |
| US20080169546A1 (en) * | 2007-01-15 | 2008-07-17 | Samsung Electronics Co., Ltd. | Stack type semiconductor chip package having different type of chips and fabrication method thereof |
| US20080315385A1 (en) * | 2007-06-22 | 2008-12-25 | Texas Instruments Incorporated | Array molded package-on-package having redistribution lines |
| KR20120041020A (ko) * | 2010-10-20 | 2012-04-30 | 하나 마이크론(주) | 반도체 패키지 및 그 제조 방법 |
| US20140264940A1 (en) * | 2010-12-21 | 2014-09-18 | Samsung Electronics Co., Ltd. | Semiconductor package and package on package having the same |
| CN103985723A (zh) * | 2014-05-20 | 2014-08-13 | 苏州晶方半导体科技股份有限公司 | 封装方法以及封装结构 |
| US20160035666A1 (en) * | 2014-07-30 | 2016-02-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packages with molding structures and methods of forming the same |
| US20180310413A1 (en) * | 2015-09-29 | 2018-10-25 | Dai Nippon Printing Co., Ltd. | Wiring structure and method of manufacturing the same, semiconductor device, multilayer wiring structure and method of manufacturing the same, semiconductor element mounting substrate, method of forming pattern structure, imprint mold and method of manufacturing the same, imprint mold set, and method of manufacturing multilayer wiring board |
| US20180337135A1 (en) * | 2015-12-22 | 2018-11-22 | Intel Corporation | Ultra small molded module integrated with die by module-on-wafer assembly |
| US20190206833A1 (en) * | 2015-12-23 | 2019-07-04 | Intel IP Corporation | Eplb/ewlb based pop for hbm or customized package stack |
| US20200075539A1 (en) * | 2018-09-04 | 2020-03-05 | Ningbo Semiconductor International Corporation | Wafer level package structure and wafer level packaging method |
| CN110970312A (zh) * | 2018-09-28 | 2020-04-07 | 台湾积体电路制造股份有限公司 | 封装件及其形成方法 |
| US20230092164A1 (en) * | 2021-09-17 | 2023-03-23 | Zhuhai Access Semiconductor Co., Ltd | Package substrate based on molding process and manufacturing method thereof |
| CN115648532A (zh) * | 2022-10-31 | 2023-01-31 | 长电科技管理有限公司 | 半导体封装注塑模具、注塑装置及半导体封装注塑方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116417353B (zh) | 2023-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6730997B2 (en) | Method of transferring ultra-thin substrates and application of the method to the manufacture of a multi-layered thin film device | |
| US11127664B2 (en) | Circuit board and manufacturing method thereof | |
| WO2019062238A1 (zh) | 一种晶圆级系统封装方法以及封装结构 | |
| TW201630147A (zh) | 在孔穴中具有由可模造材料所囊封的電路模組的插入物及製造方法 | |
| TWI694557B (zh) | 半導體基板、半導體封裝件及其製造方法 | |
| WO2022012538A1 (zh) | 多芯片3d封装结构及其制作方法 | |
| CN107527891A (zh) | 半导体器件和方法 | |
| TWI264782B (en) | Substrate sheet material for a semiconductor device and a manufacturing method thereof, a molding method using a substrate sheet material, a manufacturing method of semiconductor devices | |
| CN108831870A (zh) | 具有ubm的封装件和形成方法 | |
| TW201806090A (zh) | 封裝結構 | |
| CN109786274A (zh) | 半导体器件及其制造方法 | |
| CN111128749A (zh) | 使用可光刻键合材料的晶圆级封装方法 | |
| CN116417353B (zh) | 一种半导体封装结构的制备方法 | |
| CN106024727A (zh) | 具有ubm的封装件及其形成方法 | |
| TW202212553A (zh) | 移除抗蝕劑層的方法及製造半導體結構的方法 | |
| CN109411367A (zh) | 半导体封装结构及其形成方法 | |
| CN109037082B (zh) | 封装结构及其形成方法 | |
| WO2022095695A1 (zh) | Mcm封装结构及其制作方法 | |
| CN113471160A (zh) | 芯片封装结构及其制作方法 | |
| CN115692222A (zh) | 芯片封装结构及制备方法 | |
| CN108962772B (zh) | 封装结构及其形成方法 | |
| CN113611615A (zh) | 芯片封装结构的制作方法 | |
| EP1041620A2 (en) | Method of transferring ultrathin substrates and application of the method to the manufacture of a multi-layer thin film device | |
| CN116417352B (zh) | 一种半导体封装结构的制备方法 | |
| TWI593073B (zh) | 用於形成半導體封裝的方法、封裝設備以及晶片系統 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |