CN116417352B - 一种半导体封装结构的制备方法 - Google Patents

一种半导体封装结构的制备方法 Download PDF

Info

Publication number
CN116417352B
CN116417352B CN202310368577.7A CN202310368577A CN116417352B CN 116417352 B CN116417352 B CN 116417352B CN 202310368577 A CN202310368577 A CN 202310368577A CN 116417352 B CN116417352 B CN 116417352B
Authority
CN
China
Prior art keywords
micro
chip
channel
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310368577.7A
Other languages
English (en)
Other versions
CN116417352A (zh
Inventor
康志龙
姚大平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Zhongke Zhixin Integration Technology Co ltd
Original Assignee
Jiangsu Zhongke Zhixin Integration Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Zhongke Zhixin Integration Technology Co ltd filed Critical Jiangsu Zhongke Zhixin Integration Technology Co ltd
Priority to CN202310368577.7A priority Critical patent/CN116417352B/zh
Publication of CN116417352A publication Critical patent/CN116417352A/zh
Application granted granted Critical
Publication of CN116417352B publication Critical patent/CN116417352B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565Moulds

Abstract

本发明提供一种半导体封装结构的制备方法,至少包括以下步骤:提供基板和微流道模具;在所述基板的一侧表面设置微流道模具和芯片;所述微流道模具和所述芯片不同层设置;在所述基板设置有所述芯片和所述微流道模具的一侧表面形成塑封层,所述塑封层至少包覆所述微流道模具和所述芯片的侧部;去除所述微流道模具,在所述塑封层形成微流道。本发明提供的半导体封装结构的制备方法能够降低半导体封装结构的开发成本,且提高半导体封装结构的可靠性。

Description

一种半导体封装结构的制备方法
技术领域
本发明涉及半导体封装技术领域,具体涉及一种半导体封装结构的制备方法。
背景技术
随着科技的进步,电子芯片精密化以及小型化,皆面临单位面积高散热需求,若无法有效散热,会导致产品过热进而损坏。快速增加的芯片系统散热已经成为先进电子芯片系统研发和应用中的一项重大挑战。
目前,将微流道设计制备在硅基转接板中或带有TSV(硅通孔)的转接板中,这样会增大半导体封装结构的封装面积及增加工艺复杂度,使得半导体封装结构的开发成本高;其次,在形成微流道的过程中采用到激光照射,使得半导体封装结构的可靠性较差。
发明内容
因此,本发明要解决的技术问题在于克服现有技术中半导体封装结构的开发成本高以及可靠性差的缺陷,从而提供一种半导体封装结构的制备方法。
本发明提供一种半导体封装结构的制备方法,至少包括以下步骤:提供基板和微流道模具;在所述基板的一侧表面设置微流道模具和芯片;所述微流道模具和所述芯片不同层设置;在所述基板设置有所述芯片和所述微流道模具的一侧表面形成塑封层,所述塑封层至少包覆所述微流道模具和所述芯片的侧部;去除所述微流道模具,在所述塑封层形成微流道。
可选的,所述微流道模具通过以下步骤形成:提供载板;在所述载板的一侧形成光阻膜层;对所述光阻膜层进行曝光处理;对所述光阻膜层进行曝光处理之后,对所述光阻膜层进行显影处理,以在所述光阻膜层形成初始微流道;在所述光阻膜层形成初始微流道之后,填充所述初始微流道;去除所述载板和所述光阻膜层,形成所述微流道模具。
可选的,所述微流道模具包括主流道部和若干支流道部;所述主流道部将若干所述支流道部连接成一体;所述支流道部的底部与所述芯片背离所述基板一侧表面接触。
可选的,所述主流道部的高度为100um-150um;所述支流道部的高度为100um-150um。
可选的,所述主流道部的宽度为200um-300um。
可选的,所述支流道部的宽度自远离所述芯片的一侧至朝向所述芯片的一侧逐渐增大,所述支流道部的宽度为100um-300um。
可选的,所述微流道模具的材料包括聚甲基丙烯酸甲酯、聚二甲基硅氧烷、聚对苯二甲酸乙烯酯、聚碳酸酯或聚苯乙烯。
可选的,还包括:在所述微流道的侧部和底部形成第一疏水层。
可选的,所述第一疏水层的厚度为3.4um-3.6um。
可选的,所述第一疏水层的材料为钛或铜。
可选的,还包括:在所述微流道的侧部和底部形成第一疏水层之后,在所述微流道背离所述基板的一侧形成盖板。
可选的,所述盖板朝向所述微流道的一侧表面设置第二疏水层,所述第二疏水层与所述第一疏水层连接,形成封闭结构。
可选的,在所述基板设置有所述芯片和所述微流道模具的一侧表面形成塑封层之后,去除所述微流道模具之前,对所述塑封层进行减薄处理,直至暴露处所述微流道模具的表面。
可选的,去除微流道模具的步骤包括:采用橡胶吸嘴真空吸取微流道模具。
可选的,在所述基板的一侧表面设置微流道模具和芯片的步骤包括:在所述基板的一侧表面设置芯片;在所述基板的一侧表面设置芯片之后,在所述基板的一侧表面设置微流道模具。
可选的,所述芯片包括芯片本体和芯片焊盘;所述微流道模具位于所述芯片本体背离所述芯片焊盘的一侧;所述塑封层还包覆所述芯片本体朝向所述微流道模具的顶部表面。
可选的,半导体封装结构的制备方法还包括:在所述基板的一侧表面设置芯片之前,在所述基板的一侧表面形成粘膜层;所述芯片焊盘嵌入部分所述粘膜层。
可选的,还包括:在所述芯片背离所述微流道的一侧形成重布线结构;所述芯片焊盘嵌入部分所述重布线结构,且所述芯片焊盘与所述重布线结构电连接;形成所述重布线结构之后,在所述重布线结构背离所述芯片的一侧形成若干焊球,所述焊球与部分所述重布线结构电连接。
可选的,还包括:形成盖板之后,形成重布线结构之前,去除所述基板和所述粘膜层。
本发明技术方案,具有如下优点:
本发明提供的一种半导体封装结构的制备方法,所述微流道模具为成品模具,在所述基板的一侧表面设置微流道模具和芯片;在所述基板设置有所述芯片和所述微流道模具的一侧表面形成塑封层;去除所述微流道模具,在所述塑封层形成微流道。通过使用微流道模具,在塑封层形成之前先用微流道模具实现占位,后续再去除微流道模具使微流道一次成型,这样能够降低工艺复杂度,从而降低半导体封装结构的开发成本。特别是,可以应用于复杂图形的微流道形成,相比于现有技术先形成塑封层再刻蚀形成微流道的方式,可节省刻蚀步骤,能够避免刻蚀工艺所容易造成的各种风险和缺陷;其次,上述半导体封装结构的制备过程中,无须采用激光照射,提高半导体封装结构的可靠性。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案,下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施方式,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的半导体封装结构的制备方法的流程图;
图2至图19为本发明实施例提供的半导体封装结构的制备过程的结构示意图。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
在本发明的描述中,需要说明的是,术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。此外,术语“第一”、“第二”、“第三”仅用于描述目的,而不能理解为指示或暗示相对重要性。
在本发明的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本发明中的具体含义。
此外,下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
本发明实施例提供一种半导体封装结构的制备方法,参考图1,至少包括以下步骤:
S1:提供基板和微流道模具;
S2:在所述基板的一侧表面设置微流道模具和芯片;所述微流道模具和所述芯片不同层设置;
S3:在所述基板设置有所述芯片和所述微流道模具的一侧表面形成塑封层,所述塑封层至少包覆所述微流道模具和所述芯片的侧部;
S4:去除所述微流道模具,在所述塑封层形成微流道。
在本实施例中,所述微流道模具为成品模具,在所述基板的一侧表面设置微流道模具和芯片;在所述基板设置有所述芯片和所述微流道模具的一侧表面形成塑封层;去除所述微流道模具,在所述塑封层形成微流道。通过使用微流道模具,在塑封层形成之前先用微流道模具实现占位,后续再去除微流道模具使微流道一次成型,这样能够降低工艺复杂度,从而降低半导体封装结构的开发成本。特别是,可以应用于复杂图形的微流道形成,相比于现有技术先形成塑封层再刻蚀形成微流道的方式,可节省刻蚀步骤,能够避免刻蚀工艺所容易造成的各种风险和缺陷;其次,上述半导体封装结构的制备过程中,无须采用激光照射,提高半导体封装结构的可靠性。
在一个实施例中,所述微流道模具通过以下步骤形成:提供载板;在所述载板的一侧形成光阻膜层;对所述光阻膜层进行曝光处理;对所述光阻膜层进行曝光处理之后,对所述光阻膜层进行显影处理,以在所述光阻膜层形成初始微流道;在所述光阻膜层形成初始微流道之后,填充所述初始微流道;去除所述载板和所述光阻膜层,形成所述微流道模具。
在所述基板的一侧表面设置微流道模具和芯片的步骤包括:在所述基板的一侧表面设置芯片;在所述基板的一侧表面设置芯片之后,在所述基板的一侧表面设置微流道模具。所述微流道模具和所述芯片不同层设置。
在一个实施例中,所述芯片包括芯片本体和芯片焊盘;所述微流道模具位于所述芯片本体背离所述芯片焊盘的一侧;所述塑封层还包覆所述芯片本体朝向所述微流道模具的顶部表面。
半导体封装结构的制备方法还包括:在所述基板的一侧表面设置芯片之前,在所述基板的一侧表面形成粘膜层;所述芯片焊盘嵌入部分所述粘膜层。
在所述基板设置有所述芯片和所述微流道模具的一侧表面形成塑封层之后,去除所述微流道模具之前,对所述塑封层进行减薄处理,直至暴露处所述微流道模具的表面。
下面结合图2-图19详细介绍半导体封装结构的制备方法。
参考图2,提供载板1。
所述载板1的材料包括金属合金、石英、陶瓷、硅基、玻璃、有机树脂或纤维布。在其他实施例中,所述载板的材料包括其他材料。
在本实施例中,所述载板1的横截面的形状包括圆形;所述载板1的直径为299.5mm-301mm例如为299.5mm、300mm或301mm。在后续形成光阻膜层以及对所述光阻膜层进行曝光处理和显影处理的过程中,进行曝光处理和显影处理的面积小,能够节约原料,降低工艺生产成本。在其他实施例中,所述载板的横截面的形状包括其他形状。
参考图3,在所述载板1的一侧形成光阻膜层2。
形成光阻膜层2的工艺包括旋涂工艺。采用旋涂工艺在所述载板1的一侧形成光阻膜层2,能够提高形成光阻膜层2的均匀性。
在一个实施例中,所述光阻膜层2包括正型光阻膜层或负型光阻膜层。正型光阻膜层在进行曝光处理后内部分子键会断裂,发生曝光的部分进行显影处理之后,在所述正型光阻膜层中形成初始微流道;负型光阻剂在进行曝光处理后内部分子之间发生交联反应而紧密的结合在一起,未发生曝光的部分的分子之间没有交联作用,进行显影处理之后,在所述负型光阻膜层中形成初始微流道。
在一个实施例中,所述光阻膜层2的材料包括聚乙烯、聚氯乙烯、酚醛树脂、环氧树脂、不饱和聚酯树脂、聚酰亚胺、聚对苯撑苯并二噁唑或苯并环丁烯。
在一个实施例中,所述光阻膜层2的厚度为100um-150um,例如为100um、130um、或150um。若所述光阻膜层2的厚度过大,浪费资源且工艺成本高;若所述光阻膜层2的厚度过小,形成微流道模具的深度较小,使得后续在塑封层形成微流道的深度较小,芯片大量散热时,局部发热干涸容易造成微流道堵塞。
参考图4,对所述光阻膜层2进行曝光处理。
在所述载板1的一侧形成光阻膜层2之后,对所述光阻膜层2进行曝光处理。
在一个实施例中,所述曝光处理采用紫外线照射或蓝光照射。对所述光阻膜层2采用紫外线照射或蓝光照射进行曝光处理的过程中,部分所述光阻膜层2内部的分子键未发生断裂或者部分述光阻膜层2内部的分子之间发生交联反应。
参考图5,对所述光阻膜层2进行显影处理,以在所述光阻膜层2形成初始微流道3。
对所述光阻膜层2进行曝光处理之后,对所述光阻膜层2进行显影处理,以在所述光阻膜层2形成初始微流道3。
在一个实施例中,所述显影处理采用Na2CO3或K2CO3溶液,所述Na2CO3或K2CO3的质量百分比浓度为1%-1.5%,例如为1%、1.3%或1.5%;温度为28℃-32℃,例如为28℃、30℃或32℃,时间为48s-55s,例如为48s、50s或55s。
参考图6,填充所述初始微流道3,以在所述载板1的一侧形成所述微流道模具4。
对所述光阻膜层2进行显影处理之后,填充所述初始微流道3,以在所述载板1的一侧形成所述微流道模具4。
在一个实施例中,所述微流道模具4的材料包括聚甲基丙烯酸甲酯、聚二甲基硅氧烷、聚对苯二甲酸乙烯酯、聚碳酸酯或聚苯乙烯。
在本实施例中,所述微流道模具4包括主流道部41和若干支流道部42;所述主流道部41将若干所述支流道部42连接成一体。所述支流道部42的底部与所述芯片7背离所述基板5一侧表面接触;这样,去除微流道模具4后,即可在塑封层8中形成微流道9,微流道9相应的具有若干支流道和连接支流道的主流道,并且支流道的底部与芯片7背离所述基板5一侧表面接触。如此通过少量的面积与芯片7接触即可实现芯片7的散热。一方面增加了塑封层8的占比,塑封保护效果更强;另一方面由于仅支流道的底部与芯片7背面接触,支流道的横截面积远比主流道小,减少了微流道9渗漏造成对芯片7破坏的风险。
在一个实施例中,所述主流道部41的高度为100um-150um;所述支流道部42的高度为100um-150um。示例性的,所述主流道部41的高度为100um、130um或150um;所述支流道部42的高度为100um、130um或150um。若所述微流道模具4的高度过大,填充初始微流道所用的原料多,降低生产成本的作用减弱;若所述微流道模具4的高度过小,后续在塑封层形成微流道的高度较小,芯片大量散热时,局部发热干涸容易造成微流道堵塞。。
在一个实施例中,所述主流道部41的宽度为200um-300um。示例性的,所述主流道部41的宽度为200um、250um或300um。
在一个实施例中,所述支流道部42的宽度自远离所述芯片7的一侧至朝向所述芯片7的一侧逐渐增大。这样所述支流道部42采用渐扩式设计,在芯片工作产生大量热量时,能够防止微流道内气泡回流,延缓微流道局部干涸;其次,所述支流道部42采用渐扩式设计,能够提升42%的芯片与微流道的热传导性能。
需要说明的是,在本发明中涉及支流道部42的附图中,为了简便显示,所述支流道部42的宽度自远离所述芯片7的一侧至朝向所述芯片7的一侧相等;实际上,所述支流道部42的宽度自远离所述芯片7的一侧至朝向所述芯片7的一侧逐渐增大,所述支流道部42在所述支流道部42的高度方向的截面形状呈梯形。
在一个实施例中,所述支流道部42的宽度为100um-300um。示例性的,所述支流道部42的宽度为100um、200um、250um或300um。
在一个实施例中,填充初始微流道3的工艺包括旋涂工艺。采用旋涂工艺填充初始微流道3形成微流道模具4,能够提高形成微流道模具4的均匀性。
形成微流道模具4之后,对所述微流道模具4进行固化处理。有利于后续去除所述光阻膜层2,实现微流道模具4与光阻膜层2的分离。
在一个实施例中,所述固化处理的温度为60℃-75℃,例如为60℃、65℃或70℃;所述固化处理的时间为60mi n-95mi n,例如为60mi n、70mi n、80mi n或90mi n。
参考图7,去除所述载板1和所述光阻膜层2,形成所述微流道模具4。
对所述微流道模具4进行固化处理之后,去除所述载板1和所述光阻膜层2,形成所述微流道模具4。
在其他实施例中,可以不对所述微流道模具进行固化处理;填充初始微流道之后,去除载板和光阻膜层,形成微流道模具。
参考图8,提供基板5。
在一个实施例中,所述基板5包括半导体基板,例如硅基板。在其他实施例中,所述基板包括其他材料的基板。
在一个实施例中,所述基板5的厚度为1mm-2mm,例如为1mm、1.5mm或2mm。
在本实施例中,所述基板5的横截面的形状包括圆形。在其他实施例中,所述基板的横截面的形状包括其他形状。
在本实施例中,所述基板5的直径为300mm-301mm,例如为300mm或301mm。
参考图9,在所述基板5的一侧表面形成粘膜层6。
所述粘膜层6的材料包括聚醚醚铜、苯并环丁烯、聚苯并恶唑和聚酰亚胺中的一种或几种的组合。
在一个实施例中,所述粘膜层6的厚度为5um-10um,例如为5um、8um或10um。
参考图10,在所述粘膜层6背离所述基板5的一侧表面设置芯片7。
在所述基板5的一侧表面形成粘膜层6之后,在所述粘膜层6背离所述基板5的一侧表面设置芯片7。
所述芯片7包括芯片本体71和芯片焊盘72;所述芯片焊盘72嵌入部分所述粘膜层6。避免芯片焊盘72受沾污,保护芯片焊盘72。
参考图11,在所述芯片7背离基板5的一侧表面设置微流道模具4。
在所述粘膜层6背离所述基板5的一侧表面设置芯片7之后,在所述芯片7背离基板5的一侧表面设置微流道模具4。具体的,所述微流道模具4位于所述芯片本体71背离所述芯片焊盘72的一侧。
在本实施例中,所述微流道模具4和所述芯片7不同层设置。在自然对流下,透过芯片7的背面有较大的散热面积,故在芯片7的背面加装微流道进行散热,可以有实质的改善半导体封装结构的热效能的效益。
在本实施例中,所述微流道模具4包括主流道部41和若干支流道部42;所述支流道部42的底部与所述芯片7背离所述基板5一侧表面接触。具体的,所述支流道部42的底部与所述芯片本体71背离所述基板5一侧表面接触。
参考图12,在所述基板5设置有所述芯片7和所述微流道模具4的一侧表面形成塑封层8。
在所述芯片7背离基板5的一侧表面设置微流道模具4之后,在所述基板5设置有所述芯片7和所述微流道模具4的一侧表面形成塑封层8,所述塑封层8至少包覆所述微流道模具4和所述芯片7的侧部。
在本实施例中,所述塑封层8还包覆所述芯片本体71朝向所述微流道模具4的顶部表面;形成塑封层8的过程中,所述塑封层8还包覆所述微流道模具4的顶部表面。
参考图13,对所述塑封层8进行减薄处理。
在所述基板5设置有所述芯片7和所述微流道模具4的一侧表面形成塑封层8之后,对所述塑封层8进行减薄处理,直至暴露处所述微流道模具4的表面。
参考图14,去除所述微流道模具4。
对所述塑封层8进行减薄处理之后,去除所述微流道模具4,在所述塑封层形成微流道9。
在一个实施例中,去除微流道模具4的步骤包括:采用橡胶吸嘴真空吸取微流道模具。
参考图15,在所述微流道9的侧部和底部形成第一疏水层10。
去除所述微流道模具4之后,在所述微流道9的侧部和底部形成第一疏水层10。由于芯片在工作过程中散发热量,且芯片散发的热量与微流道9的流体达到快速热交换形成水膜,在所述微流道9的侧部和底部形成第一疏水层10,避免水膜粘在微流道9的侧壁被蒸发形成蒸气压力,提高微流道9对芯片7的散热能力。
在一个实施例中,所述第一疏水层10的厚度为3.4um-3.6um,例如为3.4um、3.5um或3.6um。若所述第一疏水层10的厚度过大,在所述微流道的内部容易积累热量,若所述第一疏水层10的厚度过小,提高微流道对芯片的散热能力的作用减弱。
在一个实施例中,所述第一疏水层10的材料为钛或铜。
参考图16,在所述微流道9背离所述基板5的一侧形成盖板11。
在所述微流道9的侧部和底部形成第一疏水层10之后,在所述微流道9背离所述基板5的一侧形成盖板11。
在本实施例中,所述盖板11朝向所述微流道9的一侧表面设置第二疏水层12,所述第二疏水层12与所述第一疏水层10连接,形成封闭结构。
所述第二疏水层12与所述第一疏水层10的材料相同,上述对第一疏水层10的材料作出说明,在此不做具体说明。
参考图17,去除所述基板5和所述粘膜层6。
在所述微流道9背离所述基板5的一侧形成盖板11之后,去除所述基板5和所述粘膜层6。
在一个实施例中,去除所述基板5和所述粘膜层6的步骤包括:采用激光烧蚀所述基板5和所述粘膜层6,以将所述基板5和所述粘膜层6与所述芯片7分离。
在一个实施例中,激光烧蚀的时间为100s-120s,例如为100s、110s或120s。
参考图18,在所述芯片7背离所述微流道9的一侧形成重布线结构13。
去除所述基板5和所述粘膜层6之后,在所述芯片7背离所述微流道9的一侧形成重布线结构13。
所述重布线结构13包括介质层和位于所述介质层中的重布线,所述介质层的层数可以为一层或若干层,相应的,重布线的层数可以为一层或若干层。本实施例中以介质层的层数为三层、重布线的层数为三层作为示意。需要说明的是,在其他实施例中,介质层的层数可以为若干层,重布线的层数可以为若干层。
在本实施例中,所述芯片焊盘72嵌入部分所述重布线结构13,且所述芯片焊盘72与所述重布线结构13电连接。具体的,所述芯片焊盘72与部分重布线电连接。
在一个实施例中,形成重布线结构13的工艺包括微影工艺。
在一个实施例中,介质层的材料为绝缘材料,例如为聚酰亚胺、聚对苯撑苯并二噁唑和苯并环丁烯中的任意一种或几种的组合;重布线的材料包括铜。
参考图19,在所述重布线结构13背离所述芯片7的一侧形成若干焊球14。
形成重布线结构13之后,在所述重布线结构13背离所述芯片7的一侧形成若干焊球14。所述焊球14与部分所述重布线结构13电连接。具体的,所述焊球14与部分重布线电连接。
形成所述焊球14的工艺包括电镀工艺、植球工艺、印刷工艺或激光烧球工艺。
在一个实施例中,焊球14的材料为金属材料,例如为金、银、铜、铝、锡和镍中的一种或多种的组合。
在本实施例中,形成若干焊球14之后,对所述半导体封装结构进行切割处理,以形成单颗芯片扇出型封装。进一步提高半导体封装结构的散热性能。
在一个实施例中,进行切割处理的步骤包括:采用钻石刀或激光对所述半导体封装结构进行切割。在其他实施例中,进行切割处理的步骤包括其他方式。
显然,上述实施例仅仅是为清楚地说明所作的举例,而并非对实施方式的限定。对于所属领域的普通技术人员来说,在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (19)

1.一种半导体封装结构的制备方法,其特征在于,至少包括以下步骤:
提供基板和微流道模具;
在所述基板的一侧表面设置微流道模具和芯片;所述微流道模具和所述芯片不同层设置;
在所述基板设置有所述芯片和所述微流道模具的一侧表面形成塑封层,所述塑封层至少包覆所述微流道模具和所述芯片的侧部;
去除所述微流道模具,在所述塑封层形成微流道。
2.根据权利要求1所述的半导体封装结构的制备方法,其特征在于,所述微流道模具通过以下步骤形成:
提供载板;
在所述载板的一侧形成光阻膜层;
对所述光阻膜层进行曝光处理;
对所述光阻膜层进行曝光处理之后,对所述光阻膜层进行显影处理,以在所述光阻膜层形成初始微流道;
在所述光阻膜层形成初始微流道之后,填充所述初始微流道;
去除所述载板和所述光阻膜层,形成所述微流道模具。
3.根据权利要求1所述的半导体封装结构的制备方法,其特征在于,所述微流道模具包括主流道部和若干支流道部;所述主流道部将若干所述支流道部连接成一体;所述支流道部的底部与所述芯片背离所述基板一侧表面接触。
4.根据权利要求3所述的半导体封装结构的制备方法,其特征在于,所述主流道部的高度为100um-150um;所述支流道部的高度为100um-150um。
5.根据权利要求3所述的半导体封装结构的制备方法,其特征在于,所述主流道部的宽度为200um-300um。
6.根据权利要求3所述的半导体封装结构的制备方法,其特征在于,所述支流道部的宽度自远离所述芯片的一侧至朝向所述芯片的一侧逐渐增大,所述支流道部的宽度为100um-300um。
7.根据权利要求1所述的半导体封装结构的制备方法,其特征在于,所述微流道模具的材料包括聚甲基丙烯酸甲酯、聚二甲基硅氧烷、聚对苯二甲酸乙烯酯、聚碳酸酯或聚苯乙烯。
8.根据权利要求1所述的半导体封装结构的制备方法,其特征在于,还包括:在所述微流道的侧部和底部形成第一疏水层。
9.根据权利要求8所述的半导体封装结构的制备方法,其特征在于,所述第一疏水层的厚度为3.4um-3.6um。
10.根据权利要求8所述的半导体封装结构的制备方法,其特征在于,所述第一疏水层的材料为钛或铜。
11.根据权利要求1-10任意一项所述的半导体封装结构的制备方法,其特征在于,还包括:在所述微流道的侧部和底部形成第一疏水层之后,在所述微流道背离所述基板的一侧形成盖板。
12.根据权利要求11所述的半导体封装结构的制备方法,其特征在于,所述盖板朝向所述微流道的一侧表面设置第二疏水层,所述第二疏水层与所述第一疏水层连接,形成封闭结构。
13.根据权利要求1所述的半导体封装结构的制备方法,其特征在于,在所述基板设置有所述芯片和所述微流道模具的一侧表面形成塑封层之后,去除所述微流道模具之前,对所述塑封层进行减薄处理,直至暴露处所述微流道模具的表面。
14.根据权利要求13所述的半导体封装结构的制备方法,其特征在于,去除微流道模具的步骤包括:采用橡胶吸嘴真空吸取微流道模具。
15.根据权利要求1所述的半导体封装结构的制备方法,其特征在于,在所述基板的一侧表面设置微流道模具和芯片的步骤包括:在所述基板的一侧表面设置芯片;在所述基板的一侧表面设置芯片之后,在所述基板的一侧表面设置微流道模具。
16.根据权利要求15所述的半导体封装结构的制备方法,其特征在于,所述芯片包括芯片本体和芯片焊盘;所述微流道模具位于所述芯片本体背离所述芯片焊盘的一侧;所述塑封层还包覆所述芯片本体朝向所述微流道模具的顶部表面。
17.根据权利要求16所述的半导体封装结构的制备方法,其特征在于,半导体封装结构的制备方法还包括:在所述基板的一侧表面设置芯片之前,在所述基板的一侧表面形成粘膜层;所述芯片焊盘嵌入部分所述粘膜层。
18.根据权利要求16所述的半导体封装结构的制备方法,其特征在于,
还包括:在所述芯片背离所述微流道的一侧形成重布线结构;所述芯片焊盘嵌入部分所述重布线结构,且所述芯片焊盘与所述重布线结构电连接;形成所述重布线结构之后,在所述重布线结构背离所述芯片的一侧形成若干焊球,所述焊球与部分所述重布线结构电连接。
19.根据权利要求17所述的半导体封装结构的制备方法,其特征在于,还包括:形成盖板之后,形成重布线结构之前,去除所述基板和所述粘膜层。
CN202310368577.7A 2023-04-07 2023-04-07 一种半导体封装结构的制备方法 Active CN116417352B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310368577.7A CN116417352B (zh) 2023-04-07 2023-04-07 一种半导体封装结构的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310368577.7A CN116417352B (zh) 2023-04-07 2023-04-07 一种半导体封装结构的制备方法

Publications (2)

Publication Number Publication Date
CN116417352A CN116417352A (zh) 2023-07-11
CN116417352B true CN116417352B (zh) 2023-10-13

Family

ID=87054324

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310368577.7A Active CN116417352B (zh) 2023-04-07 2023-04-07 一种半导体封装结构的制备方法

Country Status (1)

Country Link
CN (1) CN116417352B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103358467A (zh) * 2012-04-06 2013-10-23 矽品精密工业股份有限公司 用于封装半导体组件的铸模装置
CN111863749A (zh) * 2020-08-28 2020-10-30 中国电子科技集团公司第五十八研究所 一种具备微流道散热功能的扇出型器件及其制作方法
CN111987113A (zh) * 2019-05-21 2020-11-24 伊鲁米那股份有限公司 具有活性表面的传感器
CN218039099U (zh) * 2022-08-02 2022-12-13 广东汇芯半导体有限公司 一种智能功率模块的塑封模具

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10707171B2 (en) * 2015-12-22 2020-07-07 Intel Corporation Ultra small molded module integrated with die by module-on-wafer assembly
US11177192B2 (en) * 2018-09-27 2021-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device including heat dissipation structure and fabricating method of the same
WO2021061474A1 (en) * 2019-09-26 2021-04-01 Illumina, Inc. Fabricating wafers with electrical contacts on a surface parallel to an active surface

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103358467A (zh) * 2012-04-06 2013-10-23 矽品精密工业股份有限公司 用于封装半导体组件的铸模装置
CN111987113A (zh) * 2019-05-21 2020-11-24 伊鲁米那股份有限公司 具有活性表面的传感器
CN111863749A (zh) * 2020-08-28 2020-10-30 中国电子科技集团公司第五十八研究所 一种具备微流道散热功能的扇出型器件及其制作方法
CN218039099U (zh) * 2022-08-02 2022-12-13 广东汇芯半导体有限公司 一种智能功率模块的塑封模具

Also Published As

Publication number Publication date
CN116417352A (zh) 2023-07-11

Similar Documents

Publication Publication Date Title
US9136154B2 (en) Substrateless power device packages
US7271034B2 (en) Semiconductor device with a high thermal dissipation efficiency
US8580612B2 (en) Chip assembly
US11328969B2 (en) Semiconductor device and manufacturing method thereof
US9355881B2 (en) Semiconductor device including a dielectric material
CN106098625B (zh) 等离子划片的芯片包封结构及制作方法
CN111244050B (zh) 芯片级集成微流体散热模块及制备方法
JP2005026269A (ja) 半導体装置およびその製造方法
KR20190119031A (ko) 칩들을 본딩하기 위한 방법 및 디바이스
US9024437B2 (en) Chip package and method for forming the same
US7060530B2 (en) Semiconductor package having a resin cap member
CN111952194A (zh) 一种射频芯片液冷散热工艺
CN110148588B (zh) 一种扇出型天线封装结构及其封装方法
TWI553793B (zh) 陶瓷基板、封裝基板、半導體晶片封裝件及其製造方法
CN110148587B (zh) 扇出型天线封装结构及封装方法
CN116417352B (zh) 一种半导体封装结构的制备方法
CN107993937B (zh) 一种临时键合工艺的辅助结构及利用该结构的晶圆加工方法
CN112635417A (zh) 散热结构及其制备方法、芯片封装结构及芯片封装方法
US9391000B2 (en) Methods for forming silicon-based hermetic thermal solutions
CN113161306B (zh) 芯片的高效散热结构及其制备工艺
CN112117250B (zh) 芯片封装结构及其制作方法
CN114171412A (zh) 扇出式封装方法及封装结构
CN116417353B (zh) 一种半导体封装结构的制备方法
TWM610828U (zh) 半導體元件封裝結構
KR101054565B1 (ko) 반도체 패키지 및 그의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant