CN108831870A - 具有ubm的封装件和形成方法 - Google Patents

具有ubm的封装件和形成方法 Download PDF

Info

Publication number
CN108831870A
CN108831870A CN201810576177.4A CN201810576177A CN108831870A CN 108831870 A CN108831870 A CN 108831870A CN 201810576177 A CN201810576177 A CN 201810576177A CN 108831870 A CN108831870 A CN 108831870A
Authority
CN
China
Prior art keywords
dielectric layer
layer
metal
integrated circuit
circuit die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810576177.4A
Other languages
English (en)
Other versions
CN108831870B (zh
Inventor
余振华
李建裕
郭宏瑞
黄立贤
陈宪伟
叶德强
刘重希
郑心圃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN108831870A publication Critical patent/CN108831870A/zh
Application granted granted Critical
Publication of CN108831870B publication Critical patent/CN108831870B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)

Abstract

本发明讨论了封装件结构和形成封装件结构的方法。根据一些实施例，封装件结构包括集成电路管芯、至少横向密封集成电路管芯的密封剂、位于集成电路管芯和密封剂上的再分布结构、连接至再分布结构的连接件支撑金属以及位于连接件支撑金属上的外部连接件。再分布结构包括远离密封剂和集成电路管芯设置的介电层。连接件支撑金属具有位于介电层的表面上的第一部分并且具有在穿过介电层的开口中延伸的第二部分。连接件支撑金属的第一部分具有在远离介电层的表面的方向上延伸的倾斜侧壁。本发明的实施例还涉及具有UBM的封装件和形成方法。

Description

具有UBM的封装件和形成方法
本申请是于2015年7月22日日提交的申请号为201510434802.8的名称为“具有UBM的封装件和形成方法”的发明专利申请的分案申请。
技术领域
本发明的实施例涉及集成电路器件，更具体地，涉及具有UBM的封装件和形成方法。
背景技术
半导体器件用于各种电子应用中，作为实例，诸如个人计算机、手机、数码相机和其他电子设备。通常通过在半导体衬底上方依次沉积绝缘或介电层、导电层和半导体材料层以及使用光刻图案化各个材料层以在材料层上形成电路组件和元件来制造半导体器件。通常在单个半导体晶圆上制造数十或数百个集成电路。通过沿着划线锯切集成电路来分割单独的管芯。例如，然后单独地或以多芯片模块或以其他封装类型来分别封装单独的管芯。
通过不断减小最小部件尺寸，半导体工业不断提高各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成度，这允许更多组件集成到给定区域内，。在一些应用中，诸如集成电路管芯的这些较小的电子组件也可能需要比过去的封装件利用更小面积的较小的封装件。
发明内容
本发明的实施例提供了一种封装件结构，包括：集成电路管芯；密封剂，至少横向密封所述集成电路管芯；再分布结构，位于所述集成电路管芯和所述密封剂上，所述再分布结构包括远离所述密封剂和所述集成电路管芯设置的第一介电层；连接件支撑金属，连接至所述再分布结构，所述连接件支撑金属具有位于所述第一介电层的第一表面上的第一部分并且具有在穿过所述第一介电层的开口中延伸的第二部分，所述连接件支撑金属的所述第一部分具有倾斜侧壁，所述倾斜侧壁在远离所述第一介电层的所述第一表面的方向上延伸；以及外部连接件，位于所述连接件支撑金属上。
本发明的另一实施例提供了一种封装件结构，包括：复合结构，包括集成电路管芯和至少横向密封所述集成电路管芯的密封材料；再分布结构，位于所述复合结构上，所述再分布结构的第一表面远离所述复合结构；球下金属(UBM)，位于所述再分布结构上，所述UMB具有位于所述第一表面上的第一部分，所述第一部分的侧壁与所述第一表面形成非垂直角度，在所述UBM内部测量所述非垂直角度；粘合层，位于所述UBM的所述第一部分上；第一介电层，位于所述再分布结构上并且邻接所述粘合层；以及外部电连接件，设置为穿过所述第一介电层并且位于所述UBM上。
本发明的又一实施例提供了一种方法，包括：用密封剂密封集成电路管芯；在所述集成电路管芯和所述密封剂上形成再分布结构，所述再分布结构包括金属化图案和位于所述金属化图案上的第一介电层，所述第一介电层具有远离所述集成电路管芯和所述密封剂的第一表面；在所述再分布结构上形成球下金属(UBM)，所述UBM具有位于所述第一表面上的第一部分和第二部分，所述第二部分设置在穿过所述第一介电层的开口中并且至所述金属化图案，所述UBM的所述第一部分的侧壁表面与所述第一介电层的所述第一表面非垂直；在所述第一介电层的所述第一表面上和所述UBM的所述第一部分上形成第二介电层；以及形成通过穿过所述第二介电层的开口并且至所述UBM的外部电连接件。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1至图14是根据一些实施例的在用于形成封装件结构的工艺期间的中间步骤的截面图。
图15是根据一些实施例的封装件结构的截面图。
图16是根据一些实施例的封装件结构的截面图。
具体实施方式
以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作相应的解释。
可以在具体上下文中讨论本文中讨论的实施例，即，具有扇出型或扇入型晶圆级封装件的封装件结构。其他实施例涉及其他应用，诸如对阅读本发明之后的本领域普通技术人员而言将显而易见的不同封装件类型或不同配置。应该注意，本文中讨论的实施例可以不必示出可能存在于结构中的每个组件或部件。例如，诸如当其中一个组件的讨论可能足以表达实施例的各方面时，图中可以省略多个组件。此外，本文中讨论的方法实施例可能讨论为以特定顺序实施；然而，可以以任何逻辑顺序实施其他方法实施例。
图1至图14示出了根据一些实施例的在用于形成封装件结构的工艺期间的中间步骤的截面图。图1示出了载体衬底20和形成在载体衬底20上的释放层22。载体衬底20可以是玻璃载体衬底、陶瓷载体衬底等。载体衬底20可以是晶圆。释放层22可以由聚合物基材料形成，可以从在随后步骤中将形成的上面的结构一起去除释放层22与载体衬底20。在一些实施例中，释放层22是诸如光热转换(LTHC)释放涂层的环氧化物基热释放材料，该材料在被加热时失去其粘性。在其他实施例中，释放层22可以是紫外(UV)胶，当紫外(UV)胶暴露于UV光时，失去其粘性。释放层22可以作为液体进行分配并且被固化，可以是层压在载体衬底20上的层压膜，或者可以是类似物。可以在释放层22上形成或分配粘合剂24。粘合剂24可以是管芯附接膜(DAF)、胶、聚合物材料等。
集成电路管芯26通过粘合剂24粘合至载体衬底20(例如，通过释放层22)。如图所示，粘合一个集成电路管芯26，并且在其他实施例中，可以粘合更多的集成电路管芯。在将集成电路管芯26粘合至载体衬底20之前，可以根据适用的制造工艺处理集成电路管芯26以在集成电路管芯26中形成集成电路。例如，集成电路管芯26包括块状半导体衬底、绝缘体上半导体(SOI)衬底、多层衬底或梯度衬底等。衬底的半导体可以包括任何半导体材料，诸如像硅、锗等的元素半导体；包括SiC、GaAs、GaP、InP、InAs、锑化铟、SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP等的化合物半导体或合金半导体；或它们的组合。诸如晶体管、二极管、电容器、电阻器等的器件可以形成在半导体衬底中和/或上，并且可以由例如半导体衬底上的一个或多个介电层中的金属化图案形成的互连结构互连，以形成集成电路。
集成电路管芯26还包括诸如铝焊盘的焊盘28，制造至焊盘28的外部连接。焊盘28位于可以称为集成电路管芯26的有源侧的一侧上。钝化膜30位于集成电路管芯26上并且位于部分焊盘28上。开口穿过钝化膜30至焊盘28。诸如导电柱的管芯连接件32(例如，包括诸如铜的金属)位于穿过钝化膜30的开口中并且机械和电连接至相应的焊盘28。例如，可以通过镀等形成管芯连接件32。管芯连接件32电连接集成电路管芯26的集成电路。为了清楚和简化的目的，在集成电路管芯26上示出了一个焊盘28和一个管芯连接件32，并且本领域普通技术人员将容易理解，可以存在多于一个的焊盘28和多于一个的管芯连接件32。
介电材料34位于集成电路管芯26的有源侧上(诸如位于钝化膜30和管芯连接件32上)。介电材料34横向密封管芯连接件32，并且介电材料34与集成电路管芯26横向上共端点。介电材料34可以是诸如聚苯并恶唑(PBO)、聚酰亚胺、苯并环丁烯(BCB)等的聚合物。在其他实施例中，介电材料34由诸如氮化硅的氮化物；诸如氧化硅、磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、硼掺杂的磷硅酸盐玻璃(BPSG)等的氧化物等形成。可以通过诸如旋涂、化学汽相沉积(CVD)、层压等或它们的组合的任何可接受的沉积工艺形成介电材料34。可以诸如通过锯切或切割来分割集成电路管芯26，并且使用例如拾取和放置工具通过粘合剂24将集成电路管芯26粘合至载体衬底20。
在图2中，在集成电路管芯26周围的粘合剂24上和/或在集成电路管芯26上的各种组件上形成密封剂36。密封剂36可以是模塑料、环氧化物等并且可以通过压缩模塑、传递模塑等施加。在固化之后，密封剂36可以经受研磨工艺以暴露管芯连接件32。在研磨工艺之后，管芯连接件32、介电材料34和密封剂36的顶面共面。在一些实施例中，例如，如果管芯连接件32已经暴露，可以省略研磨。
在图3中，形成再分布结构的第一介电层38和第一金属化图案40。图3和下面的图示出了再分布结构的示例性配置，并且在其他实施例中，再分布结构可以包括诸如图15和图16中示出的任何数量的介电层、金属化图案和通孔。
在密封剂36、介电材料34和管芯连接件32上形成第一介电层38。在一些实施例中，第一介电层38由聚合物形成，聚合物可以是使用光刻掩模可以容易地图案化的诸如PBO、聚酰亚胺、BCB等的光敏材料。在其他实施例中，第一介电层38由诸如氮化硅的氮化物；诸如氧化硅、PSG、BSG、BPSG的氧化物等形成。可以通过旋涂、层压、CVD等或它们的组合形成第一介电层38。然后图案化第一介电层38以形成开口，从而暴露管芯连接件32的部分。可以通过可接受的工艺进行图案化，诸如当介电层是光敏材料时通过将第一介电层38暴露于光或者例如通过使用各向异性蚀刻的蚀刻。
在第一介电层38上形成具有通孔42的第一金属化图案40。作为实例，为了形成第一金属化图案40和通孔42，在第一介电层38上方形成晶种层(未示出)。在一些实施例中，晶种层是金属层，其可以是单层或包括由不同材料形成的多个子层的复合层。在一些实施例中，晶种层包括钛层和位于钛层上方的铜层。可以使用例如物理汽相沉积(PVD)等形成晶种层。然后在晶种层上形成光刻胶并且图案化光刻胶。光刻胶可以通过旋涂等形成并且可以暴露于光以用于图案化。光刻胶的图案对应于第一金属化图案40。图案化形成了穿过光刻胶的开口以暴露晶种层。在光刻胶的开口中和晶种层的暴露部分上形成导电材料。可以通过诸如电镀或化学镀等的镀形成导电材料。导电材料可以包括如铜、钛、钨、铝等的金属。然后，去除光刻胶和晶种层的其上未形成导电材料的部分。可以通过诸如使用氧等离子体等的可接受的灰化或剥离工艺去除光刻胶。一旦去除光刻胶，诸如通过使用可接受的蚀刻工艺(诸如通过湿蚀刻或干蚀刻)去除晶种层的暴露部分。晶种层的剩余部分和导电材料形成第一金属化图案40和通孔42。在穿过下面的层(例如，第一介电层38)的开口中形成通孔42。
可以通过重复用于形成第一介电层38和第一金属化图案40的工艺而在再分布结构中形成具有通孔的一个或多个额外的金属化图案和介电层。可以在如讨论的金属化图案的形成期间形成通孔。因此，通孔可以互连和电连接各个金属化图案。示出一个介电层(例如，第一介电层38)和一个金属化图案(例如，第一金属化图案40)是为了方便和简单说明。
在图4中，在第一金属化图案40和第一介电层38上形成第二介电层44。在一些实施例中，第二介电层44由聚合物形成，聚合物可以是使用光刻掩模可以容易地图案化的诸如PBO、聚酰亚胺、BCB等的光敏材料。在其他实施例中，第二介电层44由诸如氮化硅的氮化物；诸如氧化硅、PSG、BSG、BPSG的氧化物等形成。可以通过旋涂、层压、CVD等或它们的组合形成第二介电层44。然后图案化第二介电层44以形成开口46，从而暴露第一金属化图案40的部分。可以通过可接受的工艺进行图案化，诸如当介电层是光敏材料时通过将第二介电层44暴露于光或者例如通过使用各向异性蚀刻的蚀刻。
图5至图13示出了球下金属(UBM)56以及位于相应的UBM 56上的外部电连接件66的形成。在图5中，在第二介电层44上方和在开口46中(例如，在第二介电层44的侧壁上和在第一金属化图案40上)形成晶种层48。在一些实施例中，晶种层48是金属层，其可以是单层或包括由不同材料形成的多个子层的复合层。在一些实施例中，晶种层48包括钛层和位于钛层上方的铜层。可以使用例如PVD等形成晶种层48。
在图6中，然后在晶种层48上形成光刻胶50。在该实施例中，光刻胶50是负性光刻胶材料。可以通过旋涂等在晶种层上形成光刻胶50。
在图7中，在晶种层48上图案化光刻胶50。可以将光刻胶50暴露于光并且随后显影光刻胶50以用于图案化。使用负性光刻胶，在图案化之后保留光刻胶50的暴露于光的部分。在暴露于光之后，显影光刻胶50以去除光刻胶50的可溶部分，从而使得光刻胶50的非可溶部分保留在晶种层48上，光刻胶50的非可溶部分具有穿过光刻胶50的开口52。开口52可以具有倾斜侧壁54，例如，不与位于光刻胶50下面的主表面(诸如，晶种层48和/或第二介电层44的主表面)垂直的侧壁。如示出的，倾斜侧壁54在远离下面的主表面延伸的方向上朝向开口向内倾斜。倾斜侧壁54与正下面的开口52的表面的相应角度θ小于90°，诸如介于约60°和约85°之间。光刻胶50的图案对应于UBM 56或将形成的其他金属化图案。
在图8中，在光刻胶50的相应的开口52中和在晶种层48上形成UBM56和上金属化图案58。诸如通过诸如电镀或化学镀等的镀，在光刻胶50的开口52中和在晶种层48的暴露部分上形成导电材料。导电材料可以包括如铜、钛、钨、铝等的金属。UBM 56和上金属化图案58也可以具有与光刻胶50的倾斜侧壁54对应的倾斜侧壁。因此，由UBM 56和上金属化图案58的侧壁与下面的主表面形成的角度可以小于90°，诸如介于约60°和约85°之间。
然后，在图9中，去除光刻胶50。可以通过诸如使用氧等离子体等的可接受的灰化或剥离工艺去除光刻胶。在图10中，去除其上未形成导电材料的晶种层48的部分。例如，通过使用可接受的蚀刻工艺(诸如通过湿蚀刻或干蚀刻)去除晶种层48的暴露部分。晶种层48的剩余部分和导电材料形成UBM 56和上金属化图案58。如图所示的，在穿过第二介电层44的开口46中和在第一金属化图案40上形成UBM 56和它们的相应的晶种层48的部分。因此，UBM 56可以电连接至第一金属化图案40。
在图11中，在UBM 56和上金属化图案58的外表面上形成粘合层60。粘合层60可以是氧化物。例如，当UBM 56和上金属化图案58包括铜时，粘合层60可以包括氧化铜。可以通过使用诸如氧化处理等的可接受的处理来形成粘合层60。在一些实施例中，UBM 56和上金属化图案58的表面可以暴露于包含氧物质的等离子体，例如，氧(O2)等离子体、臭氧(O3)等离子体、诸如氮气(N2)和氧气(O2)的组合的惰性气体和含氧气体的组合等。可以使用其他处理，并且可以形成其他粘合层。
在图12中，在UBM 56、上金属化图案58和第二介电层44上形成第三介电层62。在一些实施例中，第三介电层62由聚合物形成，聚合物可以是使用光刻掩模可以容易地图案化的诸如PBO、聚酰亚胺、BCB等的光敏材料。在其他实施例中，第三介电层62由诸如氮化硅的氮化物；诸如氧化硅、PSG、BSG、BPSG的氧化物等形成。可以通过旋涂、层压、CVD等或它们的组合形成第三介电层62。然后图案化第三介电层62以形成开口64，从而暴露UMB 56的部分和/或位于UBM 56上的粘合层60的部分。可以通过可接受的工艺进行图案化，诸如当介电层是光敏材料时通过将第三介电层62暴露于光或者例如通过使用各向异性蚀刻的蚀刻。
在图13中，去除粘合层60的通过开口64暴露的部分，并且通过开口64在UBM 56上形成外部电连接件66。在一些实施例中，当例如通过球安装工艺期间的熔化来形成外部电连接件66时，去除粘合层60的暴露部分。在一些实施例中，外部电连接件66可以包括使用可接受的球落工艺形成在UBM 56上的诸如焊料(诸如无铅焊料)的可低温回流材料。在一些实施例中，外部电连接件66是球栅阵列(BGA)球、可控塌陷芯片连接(C4)凸块、微凸块等。在额外的实施例中，外部电连接件66可以包括金属柱。
在图14中，实施载体衬底脱粘以使载体衬底20从封装件结构分离(脱粘)。根据一些实施例，脱粘包括将诸如激光或UV光的光投射到释放层22上，从而使得释放层22在光的热量下分解，并且载体衬底20可以被去除。
虽然未示出，然后可以将该结构翻转并且放置在胶带上，并且被分割。本领域普通技术人员将理解，可以在载体衬底20上同时形成许多这样的封装件结构，并且因此可以从其他封装件分割(诸如通过锯切或切割)诸如图14中示出的单独的封装件。
图15示出了根据一些实施例的封装件结构的另一截面图。在图15中示出的实施例中，再分布结构包括额外的介电层和金属化图案。为了形成该封装件结构，可以通过以上关于图1至图3讨论的步骤继续进行工艺。然后，可以在第一介电层38和第一金属化图案40上形成第二介电层70。第二介电层70可以是与以上关于第一介电层38描述的相同或相似的材料并且可以以相同或相似的方式形成。然后，诸如以与以上关于第一介电层38讨论的相同或相似的方式图案化第二介电层70以形成开口，从而暴露第一金属化图案40的部分。诸如以与以上关于第一金属化图案40和通孔42描述的相同或相似的材料和相同或相似的方式，在第二介电层70上和在穿过第二介电层70的开口中形成第二金属化图案72和通孔74。通孔74将第一金属化图案40电连接至第二金属化图案72。然后可以如以上关于图4至图14讨论的继续进行该工艺，其中，第二介电层44和第三介电层62分别对应于图15中的第三介电层76和第四介电层78。
图16示出了根据一些实施例的封装件结构的进一步的截面图。在图16中示出的实施例中，再分布结构包括额外的介电层和金属化图案。为了形成该封装件结构，可以通过以上关于图1至图3讨论的步骤继续进行工艺。然后，可以在第一介电层38和第一金属化图案40上形成第二介电层70。第二介电层70可以是与以上关于第一介电层38描述的相同或相似的材料并且可以以相同或相似的方式形成。然后，诸如以与以上关于第一介电层38讨论的相同或相似的方式图案化第二介电层70以形成开口，从而暴露第一金属化图案40的部分。诸如以与以上关于第一金属化图案40和通孔42描述的相同或相似的材料和相同或相似的方式，在第二介电层70上和在穿过第二介电层70的开口中形成第二金属化图案72和通孔74。通孔74将第一金属化图案40电连接至第二金属化图案72。
然后，可以在第二介电层70和第二金属化图案72上形成第三介电层80。第三介电层80可以是与以上关于第一介电层38描述的相同或相似的材料并且可以以相同或相似的方式形成。然后，诸如以与以上关于第一介电层38讨论的相同或相似的方式图案化第三介电层80以形成开口，从而暴露第二金属化图案72的部分。诸如以与以上关于第一金属化图案40和通孔42描述的相同或相似的材料和相同或相似的方式，在第三介电层80上和在穿过第三介电层80的开口中形成第三金属化图案82和通孔84。通孔84将第二金属化图案72电连接至第三金属化图案82。然后可以如以上关于图4至图14讨论的继续进行该工艺，其中，第二介电层44和第三介电层62分别对应于图16中的第四介电层86和第五介电层88。
实施例可以实现优势。通过在UBM 56和上金属化图案58上形成粘合层60，第三介电层62可以具有至UBM 56和上金属化图案58的增大的粘性，这可以转而减少第三介电层62的分层。此外，通过具有UBM 56和上金属化图案58的倾斜侧壁，更多的表面区域可以是可用的，第三介电层62可以粘合至该表面区域，这可以进一步减少分层。而且，诸如当第三介电层62是PBO或另一聚合物层时，UBM 56的倾斜侧壁可以减少UBM 56上的第三介电层62的隆起或其他堆积。这可以改进第三介电层62的均匀性，这可以改进封装件的可靠性。
第一封装件是一种封装件结构。该封装件结构包括集成电路管芯、至少横向密封集成电路管芯的密封剂、位于集成电路管芯和密封剂上的再分布结构、连接至再分布结构的连接件支撑金属以及位于连接件支撑金属上的外部连接件。再分布结构包括远离密封剂和集成电路管芯设置的第一介电层。连接件支撑金属具有位于第一介电层的第一表面上的第一部分并且具有在穿过第一介电层的开口中延伸的第二部分。连接件支撑金属的第一部分具有在远离第一介电层的第一表面的方向上延伸的倾斜侧壁。
在上述封装件结构中，其中，所述封装件结构还包括：粘合层，位于所述连接件支撑金属的所述第一部分的至少部分上；以及第二介电层，位于所述第一介电层和所述粘合层上，所述外部连接件设置为通过穿过所述第二介电层的开口。
在上述封装件结构中，其中，所述封装件结构还包括：粘合层，位于所述连接件支撑金属的所述第一部分的至少部分上；以及第二介电层，位于所述第一介电层和所述粘合层上，所述外部连接件设置为通过穿过所述第二介电层的开口，其中，所述连接件支撑金属包括铜，并且所述粘合层是氧化铜。
在上述封装件结构中，其中，所述封装件结构还包括：粘合层，位于所述连接件支撑金属的所述第一部分的至少部分上；以及第二介电层，位于所述第一介电层和所述粘合层上，所述外部连接件设置为通过穿过所述第二介电层的开口，其中，所述外部连接件直接连接至所述连接件支撑金属。
在上述封装件结构中，其中，在所述连接件支撑金属内部测量的由所述倾斜侧壁和所述第一表面形成的角度在从60度至85度的范围内。
在上述封装件结构中，其中，所述再分布结构还包括：金属化图案，所述第一介电层位于所述金属化图案上，所述连接件支撑金属机械和电连接至所述金属化图案。
另一实施例是一种封装件结构。该封装件结构包括复合结构、位于复合结构上的再分布结构以及位于再分布结构上的球下金属(UBM)。复合结构包括集成电路管芯和至少横向密封集成电路管芯的密封材料。再分布结构的第一表面远离复合结构。UMB具有位于第一表面上的第一部分。第一部分的侧壁与第一表面形成非垂直角度，并且在UBM内部测量非垂直角度。粘合层位于UBM的第一部分上。第一介电层位于再分布结构上并且邻接粘合层。外部电连接件设置为穿过第一介电层并且位于UBM上。
在所述封装件结构中，其中，所述非垂直角度在从60度至85度的范围内。
在所述封装件结构中，其中，所述外部电连接件直接连接所述UBM。
在所述封装件结构中，其中，所述外部电连接件是焊球。
在所述封装件结构中，其中，所述再分布结构包括金属化图案和位于所述金属化图案上的第二介电层，所述再分布结构的所述第一表面是所述第二介电层的表面，所述UBM还具有设置在穿过所述第二介电层的开口中并且至所述金属化图案的第二部分。
在所述封装件结构中，其中，所述UBM包括铜，并且所述粘合层包括氧化铜。
进一步实施例是一种方法。该方法包括用密封剂密封集成电路管芯以及在集成电路管芯和密封剂上形成再分布结构。再分布结构包括金属化图案和位于金属化图案上的第一介电层。第一介电层具有远离集成电路管芯和密封剂的第一表面。该方法还包括在再分布结构上形成球下金属(UBM)。UBM具有位于第一表面上的第一部分和设置在穿过第一介电层的开口中并且至金属化图案的第二部分。UBM的第一部分的侧壁表面非垂直于第一介电层的第一表面。该方法还包括在第一介电层的第一表面上和UBM的第一部分上形成第二介电层，以及形成通过穿过第二介电层的开口并且至UBM的外部电连接件。
在上述方法中，其中，所述方法还包括：在所述UBM的所述第一部分上形成粘合层，所述第二介电层邻接所述粘合层。
在上述方法中，其中，所述方法还包括：在所述UBM的所述第一部分上形成粘合层，所述第二介电层邻接所述粘合层，其中，所述UBM包括铜，并且所述粘合层包括氧化铜。
在上述方法中，其中，所述方法还包括：在形成所述第二介电层之前，对所述UBM实施氧化处理。
在上述方法中，其中，所述方法还包括：在形成所述第二介电层之前，将所述UBM暴露于含氧等离子体。
在上述方法中，其中，所述外部电连接件形成为直接连接至所述UBM。
在上述方法中，其中，形成所述UBM包括：在所述第一介电层的所述第一表面上形成负性光刻胶；将所述负性光刻胶的部分曝光于辐射；在所述曝光之后，显影所述负性光刻胶，其中，在所述显影之后，所述负性光刻胶具有穿过所述负性光刻胶的开口，所述开口具有光刻胶侧壁；以及在所述开口中镀导电材料以形成所述UBM，所述UBM的所述第一部分的所述侧壁表面对应于所述光刻胶侧壁。
在上述方法中，其中，所述侧壁表面与所述第一介电层的所述第一表面形成角度，在所述UBM内部测量的所述角度为从60度至85度。
上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中他们可以做出多种变化、替换以及改变。

Claims (10)

1.一种封装件结构，包括：
集成电路管芯；
密封剂，至少横向密封所述集成电路管芯；
再分布结构，位于所述集成电路管芯和所述密封剂上，所述再分布结构包括远离所述密封剂和所述集成电路管芯设置的第一介电层；
第二介电层，位于所述第一介电层上；
连接件支撑金属，连接至所述再分布结构，所述连接件支撑金属具有位于所述第一介电层的第一表面上的第一部分，所述连接件支撑金属的所述第一部分具有掩埋在所述第二介电层中的倾斜侧壁，所述倾斜侧壁在远离所述第一介电层的所述第一表面的方向上延伸；以及
外部连接件，位于所述连接件支撑金属上并且设置为通过穿过所述第二介电层的开口。
2.根据权利要求1所述的封装件结构，还包括：
粘合层，位于所述连接件支撑金属的所述第一部分的至少部分上并与上面的所述第二介电层邻接。
3.根据权利要求2所述的封装件结构，其中，所述连接件支撑金属包括铜，并且所述粘合层是氧化铜。
4.根据权利要求2所述的封装件结构，其中，所述外部连接件直接连接至所述连接件支撑金属。
5.根据权利要求1所述的封装件结构，其中，所述连接件支撑金属还具有在穿过所述第一介电层的开口中延伸的第二部分，并且在所述连接件支撑金属内部测量的由所述倾斜侧壁和所述第一表面形成的角度在从60度至85度的范围内。
6.根据权利要求1所述的封装件结构，其中，所述再分布结构还包括：
金属化图案，所述第一介电层位于所述金属化图案上，所述连接件支撑金属机械和电连接至所述金属化图案。
7.根据权利要求1所述的封装件结构，其中，所述外部电连接件是焊球。
8.一种形成封装件结构的方法，包括：
用密封剂密封集成电路管芯；
在所述集成电路管芯和所述密封剂上形成再分布结构，所述再分布结构包括具有远离所述密封剂和所述集成电路管芯的第一表面的第一介电层；
在所述再分布结构上形成球下金属(UBM)，所述球下金属具有位于所述第一表面上的第一部分，所述球下金属的所述第一部分具有倾斜侧壁，所述倾斜侧壁在远离所述第一介电层的所述第一表面的方向上延伸；在所述第一介电层的所述第一表面上形成第二介电层，使得所述球下金属的第一部分的倾斜侧壁掩埋在所述第二介电层中；以及
形成通过穿过所述第二介电层的开口并且至所述球下金属的外部电连接件。
9.根据权利要求8所述的方法，其中，所述再分布结构还包括：
金属化图案，所述第一介电层位于所述金属化图案上，所述球下金属机械和电连接至所述金属化图案，并且
所述球下金属还具有第二部分，所述第二部分设置在穿过所述第一介电层的开口中并且至所述金属化图案。
10.根据权利要求8所述的方法，还包括：
在所述球下金属的所述第一部分上形成粘合层，所述第二介电层邻接所述粘合层。
CN201810576177.4A 2014-09-15 2015-07-22 具有ubm的封装件和形成方法 Active CN108831870B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201462050550P 2014-09-15 2014-09-15
US62/050,550 2014-09-15
US14/605,848 2015-01-26
US14/605,848 US10269752B2 (en) 2014-09-15 2015-01-26 Package with UBM and methods of forming
CN201510434802.8A CN105428329B (zh) 2014-09-15 2015-07-22 具有ubm的封装件和形成方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201510434802.8A Division CN105428329B (zh) 2014-09-15 2015-07-22 具有ubm的封装件和形成方法

Publications (2)

Publication Number Publication Date
CN108831870A true CN108831870A (zh) 2018-11-16
CN108831870B CN108831870B (zh) 2021-04-02

Family

ID=55455492

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201510434802.8A Active CN105428329B (zh) 2014-09-15 2015-07-22 具有ubm的封装件和形成方法
CN201810576177.4A Active CN108831870B (zh) 2014-09-15 2015-07-22 具有ubm的封装件和形成方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201510434802.8A Active CN105428329B (zh) 2014-09-15 2015-07-22 具有ubm的封装件和形成方法

Country Status (4)

Country Link
US (2) US10269752B2 (zh)
KR (1) KR101711278B1 (zh)
CN (2) CN105428329B (zh)
TW (1) TWI574312B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111081553A (zh) * 2019-12-06 2020-04-28 联合微电子中心有限责任公司 一种半隐埋微凸点结构及其制备方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10147692B2 (en) 2014-09-15 2018-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Package with UBM and methods of forming
US10269752B2 (en) 2014-09-15 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Package with UBM and methods of forming
CN106024727B (zh) * 2015-03-27 2018-10-26 台湾积体电路制造股份有限公司 具有ubm的封装件及其形成方法
US9922896B1 (en) 2016-09-16 2018-03-20 Taiwan Semiconductor Manufacturing Company, Ltd. Info structure with copper pillar having reversed profile
TWI616997B (zh) * 2017-03-01 2018-03-01 力成科技股份有限公司 植球製程
DE102018105166B4 (de) * 2017-11-15 2024-01-18 Taiwan Semiconductor Manufacturing Co., Ltd. Zwei vorrichtungen zu einem halbleiter-package und verfahren zur herstellung eines halbleiter-package
US10529650B2 (en) 2017-11-15 2020-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method
KR102450570B1 (ko) 2018-10-02 2022-10-07 삼성전자주식회사 반도체 패키지
KR102530322B1 (ko) 2018-12-18 2023-05-10 삼성전자주식회사 반도체 패키지
CN112582283B (zh) * 2019-09-29 2023-11-21 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构
US11635566B2 (en) * 2019-11-27 2023-04-25 Taiwan Semiconductor Manufacturing Co., Ltd. Package and method of forming same
US20220319954A1 (en) * 2021-03-31 2022-10-06 Texas Instruments Incorporated Package heat dissipation

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6489229B1 (en) * 2001-09-07 2002-12-03 Motorola, Inc. Method of forming a semiconductor device having conductive bumps without using gold
US20030166332A1 (en) * 2002-03-01 2003-09-04 Ho-Ming Tong Bump fabrication method
US20050040527A1 (en) * 2003-08-21 2005-02-24 Min-Lung Huang [chip structure]
US20070069346A1 (en) * 2005-09-23 2007-03-29 Stats Chippac Ltd. Integrated circuit solder bumping system
CN102130101A (zh) * 2009-12-01 2011-07-20 新科金朋有限公司 围绕凸块形成区形成具有多层ubm的凸块结构的半导体器件和方法
CN102376638A (zh) * 2010-08-12 2012-03-14 台湾积体电路制造股份有限公司 集成电路元件的形成方法
CN103137582A (zh) * 2011-12-02 2013-06-05 台湾积体电路制造股份有限公司 封装件中的凸块导线直连结构
CN103367301A (zh) * 2012-03-29 2013-10-23 台湾积体电路制造股份有限公司 集成电路器件中的细长凸块
US20140035127A1 (en) * 2012-08-01 2014-02-06 Infineon Technologies Ag Chip package and a method for manufacturing a chip package

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08181423A (ja) 1994-12-27 1996-07-12 Nippon Telegr & Teleph Corp <Ntt> はんだバンプ実装用端子電極構造
US6331490B1 (en) * 1998-03-13 2001-12-18 Semitool, Inc. Process for etching thin-film layers of a workpiece used to form microelectric circuits or components
GB2411767B (en) 2002-12-20 2006-11-01 Agere Systems Inc Structure and method for bonding to copper interconnect structures
US7465654B2 (en) * 2004-07-09 2008-12-16 Megica Corporation Structure of gold bumps and gold conductors on one IC die and methods of manufacturing the structures
US7582556B2 (en) 2005-06-24 2009-09-01 Megica Corporation Circuitry component and method for forming the same
CN1901162B (zh) 2005-07-22 2011-04-20 米辑电子股份有限公司 连续电镀制作线路组件的方法及线路组件结构
US7947978B2 (en) 2005-12-05 2011-05-24 Megica Corporation Semiconductor chip with bond area
US8836146B2 (en) 2006-03-02 2014-09-16 Qualcomm Incorporated Chip package and method for fabricating the same
US7901956B2 (en) * 2006-08-15 2011-03-08 Stats Chippac, Ltd. Structure for bumped wafer test
TWI370515B (en) 2006-09-29 2012-08-11 Megica Corp Circuit component
US8274162B2 (en) 2007-01-20 2012-09-25 Triquint Semiconductor, Inc. Apparatus and method for reduced delamination of an integrated circuit module
US20090096098A1 (en) * 2007-10-15 2009-04-16 Advanced Chip Engineering Technology Inc. Inter-connecting structure for semiconductor package and method of the same
US8580657B2 (en) 2008-09-23 2013-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Protecting sidewalls of semiconductor chips using insulation films
US7858441B2 (en) 2008-12-08 2010-12-28 Stats Chippac, Ltd. Semiconductor package with semiconductor core structure and method of forming same
US7977783B1 (en) 2009-08-27 2011-07-12 Amkor Technology, Inc. Wafer level chip size package having redistribution layers
US8354750B2 (en) * 2010-02-01 2013-01-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stress buffer structures in a mounting structure of a semiconductor device
JP5582811B2 (ja) 2010-02-15 2014-09-03 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法
US8193639B2 (en) 2010-03-30 2012-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy metal design for packaging structures
US8786081B2 (en) * 2011-07-27 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method and device for circuit routing by way of under-bump metallization
US9117682B2 (en) * 2011-10-11 2015-08-25 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of packaging semiconductor devices and structures thereof
US10015888B2 (en) 2013-02-15 2018-07-03 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect joint protective layer apparatus and method
US9953907B2 (en) 2013-01-29 2018-04-24 Taiwan Semiconductor Manufacturing Company, Ltd. PoP device
US8916972B2 (en) 2013-03-12 2014-12-23 Taiwan Semiconductor Manufacturing Company, Ltd. Adhesion between post-passivation interconnect structure and polymer
US9196587B2 (en) * 2013-03-14 2015-11-24 Maxim Integrated Products, Inc. Semiconductor device having a die and through substrate-via
US20150279793A1 (en) * 2014-03-27 2015-10-01 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US10269752B2 (en) 2014-09-15 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Package with UBM and methods of forming
KR102307062B1 (ko) * 2014-11-10 2021-10-05 삼성전자주식회사 반도체 소자, 반도체 소자 패키지 및 조명 장치

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6489229B1 (en) * 2001-09-07 2002-12-03 Motorola, Inc. Method of forming a semiconductor device having conductive bumps without using gold
US20030166332A1 (en) * 2002-03-01 2003-09-04 Ho-Ming Tong Bump fabrication method
US20050040527A1 (en) * 2003-08-21 2005-02-24 Min-Lung Huang [chip structure]
US20070069346A1 (en) * 2005-09-23 2007-03-29 Stats Chippac Ltd. Integrated circuit solder bumping system
CN102130101A (zh) * 2009-12-01 2011-07-20 新科金朋有限公司 围绕凸块形成区形成具有多层ubm的凸块结构的半导体器件和方法
CN102376638A (zh) * 2010-08-12 2012-03-14 台湾积体电路制造股份有限公司 集成电路元件的形成方法
CN103137582A (zh) * 2011-12-02 2013-06-05 台湾积体电路制造股份有限公司 封装件中的凸块导线直连结构
CN103367301A (zh) * 2012-03-29 2013-10-23 台湾积体电路制造股份有限公司 集成电路器件中的细长凸块
US20140035127A1 (en) * 2012-08-01 2014-02-06 Infineon Technologies Ag Chip package and a method for manufacturing a chip package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111081553A (zh) * 2019-12-06 2020-04-28 联合微电子中心有限责任公司 一种半隐埋微凸点结构及其制备方法

Also Published As

Publication number Publication date
TW201621990A (zh) 2016-06-16
CN105428329B (zh) 2018-05-25
US11152323B2 (en) 2021-10-19
KR20160031947A (ko) 2016-03-23
CN108831870B (zh) 2021-04-02
US20160079190A1 (en) 2016-03-17
KR101711278B1 (ko) 2017-02-28
US20190252341A1 (en) 2019-08-15
CN105428329A (zh) 2016-03-23
US10269752B2 (en) 2019-04-23
TWI574312B (zh) 2017-03-11

Similar Documents

Publication Publication Date Title
CN105428329B (zh) 具有ubm的封装件和形成方法
US11469208B2 (en) Method of manufacturing semiconductor package structure
US10861830B2 (en) Semiconductor device
US10515930B2 (en) Three-layer package-on-package structure and method forming same
US10090284B2 (en) Semiconductor device and method of manufacture
TWI703680B (zh) 半導體封裝件及其形成方法
TWI593082B (zh) 半導體元件及製造方法
CN111883481B (zh) 3d封装件结构及其形成方法
TWI500091B (zh) 封裝一半導體裝置之方法及封裝裝置
TWI630664B (zh) 封裝結構及其形成方法
CN105789062A (zh) 封装件结构及其形成方法
TW202038348A (zh) 天線整合式封裝結構及其製造方法
CN106952833A (zh) 三维芯片堆叠的方法和结构
CN113056097A (zh) 半导体器件及其形成方法
TW201806090A (zh) 封裝結構
TW201642450A (zh) 晶片封裝體及其製造方法
CN109786274B (zh) 半导体器件及其制造方法
CN106024727B (zh) 具有ubm的封装件及其形成方法
TW201742167A (zh) 電子封裝件及其製法
TWI767823B (zh) 半導體裝置及半導體裝置製造方法
US20200006225A1 (en) Semiconductor Device and Method of Manufacture

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant