TWI574312B - 具有球下金屬層（ｕｂｍ）的封裝及其形成方法 - Google Patents

具有球下金屬層（ｕｂｍ）的封裝及其形成方法 Download PDF

Info

Publication number
TWI574312B
TWI574312B TW104130392A TW104130392A TWI574312B TW I574312 B TWI574312 B TW I574312B TW 104130392 A TW104130392 A TW 104130392A TW 104130392 A TW104130392 A TW 104130392A TW I574312 B TWI574312 B TW I574312B
Authority
TW
Taiwan
Prior art keywords
dielectric layer
ubm
layer
package
integrated circuit
Prior art date
Application number
TW104130392A
Other languages
English (en)
Other versions
TW201621990A (zh
Inventor
余振華
李建裕
郭宏瑞
黃立賢
陳憲偉
葉德強
劉重希
鄭心圃
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201621990A publication Critical patent/TW201621990A/zh
Application granted granted Critical
Publication of TWI574312B publication Critical patent/TWI574312B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)

Description

具有球下金屬層(UBM)的封裝及其形成方法
本揭露係關於具有UBM的封裝及其形成方法。
半導體裝置係用於許多電子應用中，例如個人電腦、行動電話、數位相機、以及其他電子設備。半導體裝置的製造典型係藉由在半導體基板上方依序沉積絕緣或介電層、傳導層以及材料的半導體體層，並且使用微影蝕刻將不同的材料層圖案化，以於其上形成電路組件與元件。典型係在半導體晶圓上製造數十或數百個積體電路。藉由沿著切割線切割積體電路而將個別晶粒單粒化。而後，例如，將個別晶粒分別封裝、封裝為多晶片模組、或是其他型式的封裝。
半導體工業藉由持續縮小最小特徵尺寸而繼續改良各種電子組件(例如，電晶體、二極體、電阻器、電容器等)的整合密度，使得在給定面積上整合更多的組件。在一些應用中，較小的電子組件，例如積體電路晶粒，亦需要較小的封裝，其使用比習知封裝更小的面積。
本揭露的一些實施例係提供一種封裝結構，其包括積體電路晶粒；封裝物，其至少側向封裝該積體電路晶粒；重佈結構， 其係位在該積體電路精力與該封裝物上，該重佈結構係包括第一介電層，其位置係遠離該封裝物與該積體電路晶粒；連接物支撐金屬層，其係耦合至該重佈結構，該連接物支撐金屬層具有第一部分於該第一介電層的第一表面上，以及具有第二部分，其延伸於穿過該第一介電層的開口中，該連接物支撐金屬層的該第一部分具有傾斜側壁，其係以遠離該第一介電層的該第一表面之方向延伸；以及外部連接物，其係位在該連接物支撐金屬層上。
本揭露的一些實施例係提供一種封裝結構，其包括複合物結構，其包括積體電路晶粒以及封裝材料，其至少側向封裝該積體電路晶粒；重佈結構，其係位在該複合結構上，該重佈結構的第一表面係遠離該複合結構；球下金屬層(under ball metallization)，其係位在該重佈結構上，該UBM具有第一部分於該第一表面上，該第一部分的側壁與該第一表面形成非垂直角度，該非垂直角度係從內部向該UBM所量測；黏著層，其係位在該UBM的該第一部分上；第一介電層，其係位在該重佈結構上，並且鄰接該黏著層；以及外部電連接物，其係穿過該第一介電層且位在該UBM上。
本揭露的一些實施例係提供一種方法，其包括以封裝物封裝積體電路晶粒；在該積體電路晶粒與該封裝物上形成重佈結構，該重佈結構係包括金屬化圖案以及在該金屬化圖案上的第一介電層，該第一介電層具有第一表面，其係遠離該積體電路晶粒與該封裝物；在該重佈結構上形成球下金屬層(UBM)，該UBM具有第一部分於該第一表面上，以及具有第二部分，其係位在開口中，穿過該第一介電層至該金屬化圖案，該UBM的該第一部分具有側壁表面，其係非垂直於該第一介電層的該第一表面；在該第一介電層的該第一表面上以及在該UBM的第一部分上，形成第二介電層；以及形成外部電連接物，其穿過開口，該開口係穿過該第二介電層至該UBM。
20‧‧‧載體基板
22‧‧‧釋放層
24‧‧‧黏著劑
26‧‧‧積體電路晶粒
28‧‧‧墊
30‧‧‧鈍化膜
32‧‧‧晶粒連接物
34‧‧‧介電材料
36‧‧‧封裝物
38‧‧‧第一介電層
40‧‧‧第一金屬化圖案
42‧‧‧通路
44‧‧‧第二介電層
46‧‧‧開口
48‧‧‧晶種層
56‧‧‧UBM
66‧‧‧外部電連接物
50‧‧‧光阻
52‧‧‧開口
54‧‧‧傾斜側壁
58‧‧‧上金屬化圖案
60‧‧‧黏著層
62‧‧‧第三介電層
64‧‧‧開口
66‧‧‧外部電連接物
70‧‧‧第二介電層
72‧‧‧第二金屬化圖案
74‧‧‧通路
76‧‧‧第三介電層
78‧‧‧第四介電層
80‧‧‧第三介電層
82‧‧‧第三金屬化圖案
84‧‧‧通路
86‧‧‧第四介電層
88‧‧‧第五介電層
由以下詳細說明與附隨圖式得以最佳了解本揭露之各方面。注意，根據產業之標準實施方式，各種特徵並非依比例繪示。實際上，為了清楚討論，可任意增大或縮小各種特徵的尺寸。
圖1至圖14係根據一些實施例說明在形成封裝結構的製程過程中之中間步驟的剖面圖。
圖15係根據一些實施例說明封裝結構的剖面圖。
圖16係根據一些實施例說明封裝結構的剖面圖。
以下揭示內容提供許多不同的實施例或範例，用於實施本申請案之不同特徵。元件與配置的特定範例之描述如下，以簡化本申請案之揭示內容。當然，這些僅為範例，並非用於限制本申請案。例如，以下描述在第二特徵上或上方形成第一特徵可包含形成直接接觸的第一與第二特徵之實施例，亦可包含在該第一與第二特徵之間形成其他特徵的實施例，因而該第一與第二特徵並非直接接觸。此外，本申請案可在不同範例中重複元件符號與/或字母。此重複係為了簡化與清楚之目的，而非支配不同實施例與/或所討論架構之間的關係。
再者，本申請案可使用空間對應語詞，例如「之下」、「低於」、「較低」、「高於」、「較高」等類似語詞之簡單說明，以描述圖式中一元件或特徵與另一元件或特徵的關係。空間對應語詞係用以包括除了圖式中描述的位向之外，裝置於使用或操作中之不同位向。裝置或可被定位(旋轉90度或是其他位向)，並且可相應解釋本申請案使用的空間對應描述。
本文所述之實施例可討論為特定內容，稱為具有扇出或扇入晶圓層級封裝之層疊封裝或是晶粒封裝架構。其他實施例考量 其他應用，例如不同的封裝型式或是不同的架構，其對於該技藝之技術人士而言在讀取本揭露之後係為明顯的。應理解本文所述的實施例不需要說明存在於結構中的每個組件或特徵。例如，當討論組件之一可足以傳達實施例的各方面時，可在圖式中省略複數個相同的組件。再者，本文所述的方法實施例之討論係以特定順序進行；然而，其他方法實施例可以任何邏輯順序進行。
圖1至圖14係根據一些實施例說明形成封裝結構的製程過程之中間步驟的剖面圖。圖1係說明載體基板20以及形成於載體基板20上的釋放層22。載體基板20可為玻璃載體基板、陶瓷載體基板、或類似物。載體基板20可為晶圓。釋放層22可為聚合物為基底的材料所形成，可從後續步驟所形成的覆蓋結構沿著載體結構20而將其移除。在一些實施例中，釋放層22係環氧化合物為基底的熱釋放材料，當其被加熱時會失去其黏著性質，例如光熱轉換(Light-to-Heat-Conversion，LTHC)釋放塗覆。在其他實施例中，釋放層22可為紫外光(UV)膠，當其暴露至UV光時會失去其黏著性質。釋放層22可被調配成為液體並且硬化、可為壓層在載體基板20上的壓層膜、或可為類似物。可在釋放層22上，形成或調配黏著劑24。黏著劑24可為晶粒附接膜(DAF)、黏膠、聚合物材料、或類似物。
積體電路晶粒26係藉由黏著劑24而黏附至載體基板20(例如，經由釋放層22)。如圖所示，黏附一個積體電路晶粒26，在其他實施例中，可黏附更多的積體電路晶粒。在黏附至載體基板20之前，可根據可應用的製造製程處理積體電路晶粒26，以形成積體電路晶粒26中的積體電路。例如，積體電路晶粒26係包括大塊半導體基板、絕緣體上半導體(SOI)基板、多層或梯度基板、或類似物。基板的半導體可包含任何半導體材料，例如元素半導體，例如矽、鍺、或類似物；化合物或合金半導體，其包含SiC、GaAs、GaP、InP、 InAs、銻化銦、SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、以及/或GaInAsP；類似物；或其組合。可在半導體基板中以及/或在半導體基板上，形成例如電晶體、二極體、電容器、電阻器等之裝置，並且可藉由例如在半導體基板上的一或多個介電層中之金屬化圖案所形成的互連結構而互連該裝置，以形成積體電路。
積體電路晶粒26進一步包括墊28，例如鋁墊，形成外部連接至該墊。墊28係在積體電路晶粒26的主動側上。鈍化膜30係在積體電路晶粒26上以及在部分的墊28上。開口係穿過鈍化膜30至墊28。晶粒連接物32，例如傳導柱(例如，包括金屬，例如銅)，係在穿過鈍化膜30的開口中，以及機械耦合且電耦合至個別的墊28。例如，可藉由鍍方法或類似方法，形成晶粒連接物32。晶粒連接物32係電耦合積體電路晶粒26的積體電路。為了清楚說明與簡化，圖式說明積體電路晶粒26上的一個墊28與一個晶粒連接物32，該技藝中具有通常技術者可輕易理解可有超過一個墊28與超過一個晶粒連接物32存在。
介電材料34係在積體電路晶粒26的主動側上，例如在鈍化膜30與晶粒連接物32上。介電材料34係側向封裝晶粒連接物32，以及介電材料34係側向與積體電路晶粒26共同終止。介電材料34可為聚合物，例如聚苯并噁唑(polybenzoxazole，PBO)、聚亞醯胺、苯并環丁烯(benzocyclobutene，BCB)、或類似物。在其他實施例中，介電材料34係由氮化物，例如氮化矽；氧化物，例如氧化矽、磷矽酸鹽玻璃(PSG)、硼矽酸鹽玻璃(BSG)、硼摻雜的磷矽酸鹽玻璃(BPSG)、或類似物；或類似物而形成。可藉由任何可接受的沉積製程，例如旋塗、化學氣相沉積(CVD)、壓層、類似方法、或其組合，而形成介電材料34。例如，可藉由切割而將積體電路晶粒26單粒化，並且使用取放工具(pick-and-place tool)而藉由黏著劑24將其黏附至載體基板20。
在圖2中，在積體電路晶粒26附近的黏著劑24上以及/ 或在積體電路晶粒26上的各種元件上，形成封裝物36。封裝物36可為模塑料、環氧化合物、或類似物，並且可藉由壓縮成形、轉移成形、或類似方法而施加封裝物36。在硬化之後，可對封裝物36進行研磨製成，以暴露晶粒連接物32。在研磨製程之後，晶粒連接物32、介電材料34與封裝物36的頂部表面係共平面。例如，在一些實施例中，如果晶粒連接物32已經暴露，則可省略研磨。
在圖3中，形成重佈結構的第一介電層38與第一金屬化圖案40。圖3及其後之圖式係說明重佈結構的例示架構，以及在其他實施例中，重佈結構可包括任何數目的介電層、金屬化圖案以及通路，如圖15與16所示。
在封裝物36、介電材料34以及晶粒連接物32上，形成第一介電層38。在一些實施例中，第一介電層38係由聚合物形成，期可為光敏材料，例如PBO、聚亞醯胺、BCB、或類似物，可使用光微影蝕刻遮罩而輕易將其圖案化。在其他實施例中，第一介電層38係由氮化物，例如氮化矽；氧化物，例如氧化矽、PSG、BSG、BPSG；或類似物而形成。可藉由旋塗、壓層、CVD、類似方法、或其組合，而形成第一介電層38。而後，將第一介電層38圖案化而形成開口，暴露部分的電連接物32。該圖案化為可接受的製程，例如當介電層微光敏材料時，將第一介電層38暴露至光，或是使用非等向性蝕刻之蝕刻方法。
在第一介電層38上，形成具有通路42的第一金屬化圖案40。形成第一金屬化圖案40與通路42的例子，在第一介電層38上方，形成晶種層(未繪示)。在一些實施例中，晶種層係金屬層，其可為單層，或是包括由不同材料所形成之複數個子層的複合層。在一些實施例中，晶種層包括鈦層，以及在鈦層上方的銅層。例如，可使用物理氣相沉積(PVD)或類似方法，形成晶種層。而後，在晶種層上， 形成且圖案化光阻。可藉由旋塗或類似方法形成光阻，並且可將其暴露至光用於圖案化。光阻的圖案係對應於第一金屬化圖案40。圖案化形成穿過光阻的開口以暴露晶種層。在光阻的開口中以及在晶種層的暴露部分上，形成傳導材料。可藉由鍍方法，例如電鍍或是無電鍍，或類似方法，形成傳導材料。傳導材料可包括金屬，例如銅、鈦、鎢、鋁、或類似物。而後，移除光阻以及未有傳導材料形成於其上的部分晶種層。藉由可接受的灰化或剝除製程，例如使用氧氣電漿或類似方法，移除光阻。一旦移除光阻，使用可接受的蝕刻製程，例如濕式或乾式蝕刻，移除晶種層的暴露部分。晶種層的剩餘部分與傳導材料形成第一金屬化圖案40與通路42。在穿過下層，例如第一介電層38，的開口中，形成通路42。
藉由重複形成第一介電層38與第一金屬化圖案40的製程，在重佈結構中，形成具有通路與介電層之一或多個附加金屬化圖案。如前所述，可在形成金屬化圖案的過程中，形成通路。因此，通路可互連且電耦合不同的金屬化圖案。例如第一介電層38的一介電層以及例如第一金屬化圖案40的一金屬化圖案之描述係為了簡化說明。
在圖4中，在第一金屬化圖案40與第一介電層38上，形成第二介電層44。在一些實施例中，第二介電層44係由聚合物形成，其可為光敏材料，例如PBO、聚亞醯胺、BCB、或類似物，可使用微影蝕刻遮罩而輕易將其圖案化。在其他實施例中，第二介電層44係由氮化物，例如氮化矽；氧化物，例如氧化矽、PSG、BSG、BPSG；或類似物而形成。可藉由旋塗、壓層、CVD、類似方法、或其組合，形成第二介電層44。而後，將第二介電層44圖案化而形成開口46，以暴露部分的第一金屬化圖案40。圖案化為可接受的製程，例如當介電層為光敏材料時，將第二介電層44暴露至光，或是使用例如非等向性蝕刻的蝕刻方法。
圖5至13係說明球下金屬層(under ball metallization，UBM)的形成以及在個別UBM 56上的外部電連接物66。在圖5中，在第二介電層44上方以及在開口46中，例如在第二介電層44的側壁上以及在第一金屬化圖案40上，形成晶種層48。在一些實施例中，晶種層48係金屬層，其可為單層，或是包括由不同材料所形成之複數個子層的複合層。在一些實施例中，晶種層48係包括鈦層，以及在鈦層上方的銅層。例如，可使用PVD或類似方法，形成晶種層48。
在圖6中，而後在晶種層48上，形成光阻50。在此實施例中，光阻50為負光阻材料。可藉由旋塗或類似方法，在晶種層上，形成光阻50。
在圖7中，將光阻50圖案化在晶種層48上。可將光阻50曝光，而後顯影用於圖案化。使用負光阻，在圖案化之後，保留光阻50的曝光部分。在曝光之後，將光阻50顯影，以移除光阻50的可溶部分，因而光阻50的不可溶部分保留在晶種層48上，具有穿過光阻50的開口52。開口52可具有傾斜側壁54，例如未垂直於光阻50下方的主要表面之側壁，該主要表面例如晶種層48與/或第二介電層44。如圖所示，傾斜側壁54係以延伸離開下方主要表面的方向，向內朝向開口傾斜。傾斜側壁54與開口52中的正下方表面之角度θ係小於90度，例如在約60度與約85度之間。光阻50的圖案係對應於UBM 56或是後續將形成的其他金屬化圖案。
在圖8中，在光阻50的個別開口52中以及在晶種層48上，形成UBM 56與上金屬化圖案58。藉由鍍方法，例如電鍍或是無電鍍、或類似方法，在光阻50的開口52中以及在晶種層48的暴露部分上，形成傳導材料。傳導材料可包括金屬，例如銅、鈦、鎢、鋁、或類似物。UBM 56與上金屬化圖案58亦可具有傾斜側壁，其係對應於光阻50的傾斜側壁54。因此，由UBM 56及上金屬化圖案58與下方主 要表面所形成的角度可小於90度，例如在約60度與約85度之間。
而後，在圖9中，移除光阻50。藉由可接受的灰化或剝除製程，例如使用氧氣電漿或類似方法，移除光阻。在圖10中，移除未有傳導材料形成於其上的晶種層48之部分。例如，藉由可接受的蝕刻製程，例如濕式或乾式蝕刻，移除晶種層48之暴露部分。晶種層48的剩餘部分與傳導材料形成UBM 56以及上金屬化圖案58。如圖所示，在穿過第二介電層44的開口46中以及在第一金屬化圖案40上，以晶種層48的對應部分，形成UBM 56。因此，UBM 56可電耦合至第一金屬化圖案40。
在圖11中，在UBM 56與上金屬化圖案58的外表面上，形成黏著層60。黏著層60可為氧化物。例如，當UBM 56與上金屬化圖案58包括銅時，黏著層60可包括氧化銅。藉由可接受的處理，例如氧化處理或類似方法，可形成黏著層60。在一些實施例中，UBM 56與上金屬化圖案58的表面可暴露至含有氧物種的電漿，例如氧氣(O2)電漿、臭氧(O3)電漿、鈍氣與含氧氣體的組合，例如氮氣(N2)與氧氣(O2)的組合、或類似物。可使用其他處理，以及可形成其他黏著層。
在圖12中，在UBM 56、上金屬化圖案58以及第二介電層44上，形成第三介電層62。在一些實施例中，第三介電層62係由聚合物形成，其可為光敏材料，例如PBO、聚亞醯胺、BCB、或類似物，使用微影蝕刻遮罩可輕易將其圖案化。在其他實施例中，第三介電層62係由氮化物，例如氮化矽；氧化物，例如氧化矽、PSG、BSG、BPSG；或類似物而形成。可藉由旋塗、壓層、CVD、類似方法、或其組合，形成第三介電層62。而後，將第三介電層62圖案化而形成開口64，以暴露部分的UBM 56以及/或在UBM 56上部分的黏著層60。圖案化為可接受的製程，例如當介電層為光敏材料時，將第三 介電層62暴露至光，或使用非等向性蝕刻的蝕刻方法。
在圖13中，移除經由開口24暴露的部分黏著層60，以及在UBM 56上形成外部電連接物66穿過開口64。在一些實施例中，當外部電連接物66形成時，藉由例如球架製程中的助焊劑，移除黏著層60的暴露部分。在其他實施例中，使用可接受的植球製程，外部電連接物66可包含形成在UBM 56上的低溫可回銲材料，例如焊料，例如無鉛焊料。在一些實施例中，外部電連接物66為球柵陣列(BGA)球、受控的塌陷晶片連接(C4)凸塊、微凸塊、或類似物。在其他實施例中，外部電連接物66可包含金屬柱。
在圖14中，進行載體基板脫層，使得載體基板20從封裝結構脫落(脫層)。根據一些實施例，脫層包含將光，例如雷射光或是UV光，投射在釋放層22上，因而在光熱下，釋放層22分解，並且可移除載體基板20。
雖未繪示，而後，可將結構翻轉並且置放在膠帶上並且將其單粒化。該技藝中具有通常技術者理解可在載體基板20上同時形成多個封裝結構，因而可藉由切割，將個別封裝從其他封裝單粒化。
圖15係根據一些實施例，說明封裝結構的另一剖面圖。在圖15所示的實施例中，重佈結構包括附加的介電層與金屬化圖案。為了形成此封裝結構，可進行圖1至3所述之步驟。而後，可在第一介電層38與第一金屬化圖案40上，形成第二介電層70。第二介電層70可為與上述第一介電層38相同或類似的材料，以及第二介電層70的形成方式可與上述第一介電層38的形成方式相同或類似。而後，以與上述第一介電層38相同或類似的方式，將第二介電層70圖案化，形成開口，以暴露部分的第一金屬化圖案40。例如，用與上述第一金屬化圖案40與通路42相同或類似的方式，在第二介電層70上以及在穿過第 二介電層70的開口中，形成具有通路74的第二金屬化圖案72。通路74係將第一金屬化圖案40電耦合至第二金屬化圖案72。進行如圖4至14所述之步驟的製程，其中第二介電層44與第三介電層62係分別對應於第三介電層76與第四介電層78，如圖15所示。
圖16係根據一些實施例說明封裝結構的另一剖面圖。在圖16所示的實施例中，重佈結構包括其他的介電層與金屬化圖案。為了形成此封裝結構，可進行上述圖1至3所示的步驟之製程。而後，可在第一介電層38與第一金屬化圖案40上，形成第二介電層70。可用與上述第一介電層38相同或類似的材料形成第二介電層70，並且可用與上述第一介電層38相同或類似的方式，形成第二介電層70。而後，可用與上述第一介電層38相同或類似的方式，將第二介電層70圖案化而形成開口，暴露部分的第一金屬化圖案40。可用與上述第一金屬化圖案40與通路相同或相似的材料以及相同或相似的方式，在第二介電層70上以及在穿過第二介電層70的開口中，形成具有通路74的第二金屬化圖案72。通路74係將第一金屬化圖案40電耦合至第二金屬化圖案72。
而後，可在第二介電層70與第二金屬化圖案72上，形成第三介電層80。可用與上述第一介電層38相同或相似的材料以及相同或相似的方式，形成第三介電層80。而後，可用與上述第一介電層38相同或相似的方式，將第三介電層80圖案化而形成開口，以暴露部分的第二金屬化圖案72。可用與上述金屬化圖案40與通路42相同或相似的材料以及相同或相似的方式，在第三介電層80以及在穿過第三介電層80的開口中，形成具有通路84的第三金屬化圖案82。通路84係將第二金屬化圖案72電耦合至第三金屬化圖案82。而後，可進行上述圖4至14所示之製程，其中第二介電層44與第三介電層62係分別對應於第四介電層86與第五介電層88，如圖16所示。
實施例可達到優點。藉由在UBM 56與上金屬化圖案58上形成黏著層60，第三介電層62對於UBM 56與上金屬化圖案58的黏附性增加，其可減少第三介電層62的脫層。再者，藉由具有UBM 56與上金屬化圖案58的傾斜側壁，第三介電層62可黏附更多個表面積，其可進一步減少脫層。同樣地，例如，當第三介電層62係PBO或其他聚合物層時，UBM 56的傾斜側壁可減少UBM 56上第三介電層62的隆起或是其他積聚。此可改良第三介電層62的均勻性，其可改良封裝的可信賴度。
第一實施例係封裝結構。該封裝結構包括積體電路晶粒、封裝物，其至少側向封裝該積體電路晶粒、在該積體電路晶粒與該封裝物上的重佈結構、耦合至該重佈結構的連接物支撐金屬化，以及在該連接物支撐金屬層上的外部連接物。該重佈結構包括第一介電層，其位置係遠離該封裝物與該積體電路晶粒。該連接物支撐金屬層具有第一部分於該第一介電層的第一表面上，以及具有第二部分延伸於穿過該第一介電層的開口中。該連接物支撐金屬層的第一部分具有傾斜側壁，其延伸方向係遠離該第一介電層的第一表面。
另一實施例係封裝結構。該封裝結構包括複合結構、在該複合結構上的重佈結構，以及在該重佈結構上的球下金屬層(under ball metallization，UBM)。該複合結構係包括積體電路晶粒與封裝材料，其至少側向封裝該積體電路晶粒。該重佈結構的第一表面係遠離該複合結構。UBM在該第一表面上具有第一部分。該第一部分的側壁與該第一表面形成非垂直角度，並且係從內部向UBM量測該非垂直角度。黏著層係在UBM的該第一部分上。第一介電層係在該重佈結構上，並且鄰接該黏著層。外部電連接物係位於穿過該第一介電層並且在該UBM上。
另一實施例係方法。該方法包括以封裝物封裝積體電 路晶粒，以及在該積體電路晶粒與該封裝物上形成重佈結構。該重佈結構包括金屬化圖案，以及在該金屬化圖案上的第一介電層。該第一介電層具有第一表面，其係遠離該積體電路晶粒與該封裝物。該方法進一步包括在該重佈結構上，形成球下金屬層(UMB)。UBM具有第一部分於該第一表面上，以及具有第二部分，其係位於穿過該第一介電層至該金屬化圖案的開口中。UBM的該第一部份具有側壁表面，其係非垂直於該第一介電層的該第一表面。該方法進一步包括在該第一介電層的該第一表面上以及在UBM的該第一部分上，形成第二介電層，以及形成穿過開口的外部電連接物，該開口穿過該第二介電層至該UBM。
前述說明概述一些實施例的特徵，因而該技藝之技術人士可更加理解本揭露的各方面。該技藝的技術人士應理解其可輕易使用本揭露作為設計或修飾其他製程與結構的基礎，而產生與本申請案相同之目的以及/或達到相同優點。該技藝之技術人士亦應理解此均等架構並不脫離本揭露的精神與範圍，並且其可進行各種改變、取代與變化而不脫離本揭露的精神與範圍。
24‧‧‧黏著劑
26‧‧‧積體電路晶粒
28‧‧‧墊
30‧‧‧鈍化膜
32‧‧‧晶粒連接物
34‧‧‧介電材料
36‧‧‧封裝物
38‧‧‧第一介電層
40‧‧‧第一金屬化圖案
42‧‧‧通路
48‧‧‧晶種層
56‧‧‧凸塊下金屬層(UBM)
58‧‧‧上金屬化圖案
60‧‧‧黏著層
66‧‧‧外部電連接物
70‧‧‧第二介電層
72‧‧‧第二金屬化圖案
74‧‧‧通路
76‧‧‧第三介電層
78‧‧‧第四介電層

Claims (10)

  1. 一種封裝結構，其包括：積體電路晶粒；封裝物，其至少側向封裝該積體電路晶粒；重佈結構，其係位在該積體電路晶粒與該封裝物上，該重佈結構係包括第一介電層，其位置係遠離該封裝物與該積體電路晶粒；連接物支撐金屬層，其係耦合至該重佈結構，該連接物支撐金屬層具有第一部分於該第一介電層的第一表面上，以及具有第二部分，其延伸於穿過該第一介電層的開口中，該連接物支撐金屬層的該第一部分具有傾斜側壁，其係以遠離該第一介電層的該第一表面之方向延伸；黏著層，其係位在該連接物支撐金屬層之至少部分的該第一部分上；以及外部連接物，其係位在該連接物支撐金屬層上。
  2. 如請求項1所述的封裝結構，進一步包括第二介電層，其係位在該第一介電層與該黏著層上，該外部連接物係穿過開口，該開口係穿過該第二介電層。
  3. 如請求項1所述的封裝結構，其中該傾斜側壁與該第一表面形成的角度係在約60度至85度的範圍中，其是從該連接物支撐金屬層內部所量測。
  4. 如請求項1所述的封裝結構，其中該重佈結構進一步包括金屬化圖案，該第一介電層係位在該金屬化圖案上，該連接物支撐金屬層係機械耦合且電耦合至該金屬化圖案。
  5. 一種封裝結構，其包括： 複合物結構，其包括積體電路晶粒以及封裝材料，該封裝材料至少側向封裝該積體電路晶粒；重佈結構，其係位在該複合結構上，該重佈結構的第一表面係遠離該複合結構；球下金屬層(under ball metallization，UBM)，其係位在該重佈結構上，該UBM具有第一部分於該第一表面上，該第一部分的側壁與該第一表面形成非垂直角度，該非垂直角度係從該UBM內部所量測；黏著層，其係位在該UBM的該第一部分上；第一介電層，其係位在該重佈結構上，並且鄰接該黏著層；以及外部電連接物，其係穿過該第一介電層且位在該UBM上。
  6. 如請求項5所述的封裝結構，其中該外部電連接物係直接耦合該UBM。
  7. 一種製造封裝結構的方法，其包括：以封裝物封裝積體電路晶粒；在該積體電路晶粒與該封裝物上形成重佈結構，該重佈結構係包括金屬化圖案以及在該金屬化圖案上的第一介電層，該第一介電層具有第一表面，其係遠離該積體電路晶粒與該封裝物；在該重佈結構上形成球下金屬層(UBM)，該UBM具有第一部分於該第一表面上，以及具有第二部分，其係位在開口中，穿過該第一介電層至該金屬化圖案，該UBM的該第一部分具有側壁表面，其係非垂直於該第一介電層的該第一表面；在該UBM的該第一部分上形成黏著層；在該第一介電層的該第一表面上以及在該UBM的第一部分上，形成第二介電層；以及 形成外部電連接物，其穿過開口，該開口係穿過該第二介電層至該UBM，其中該第二介電層係鄰接該黏著層。
  8. 如請求項7所述的方法，其中該外部電連接物係直接形成耦合至該UBM。
  9. 如請求項7所述的方法，進一步包括在形成該第二介電層之前，在該UBM上進行氧化處理，或進一步包括在形成該第二介電層之前，將該UBM暴露至含氧電漿。
  10. 如請求項7所述的方法，其中形成該UBM係包括：在該第一介電層的該第一表面上，形成負光阻；將部分的該負光阻暴露至輻射；在該暴露之後，將該負光阻顯影，其中在該顯影之後，該負光阻具有開口穿過光阻側壁；以及將傳導材料鍍在該開口中，以形成該UBM，該UBM的該第一部分的該側壁表面係對應於該光阻側壁。
TW104130392A 2014-09-15 2015-09-15 具有球下金屬層（ｕｂｍ）的封裝及其形成方法 TWI574312B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201462050550P 2014-09-15 2014-09-15
US14/605,848 US10269752B2 (en) 2014-09-15 2015-01-26 Package with UBM and methods of forming

Publications (2)

Publication Number Publication Date
TW201621990A TW201621990A (zh) 2016-06-16
TWI574312B true TWI574312B (zh) 2017-03-11

Family

ID=55455492

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104130392A TWI574312B (zh) 2014-09-15 2015-09-15 具有球下金屬層（ｕｂｍ）的封裝及其形成方法

Country Status (4)

Country Link
US (2) US10269752B2 (zh)
KR (1) KR101711278B1 (zh)
CN (2) CN108831870B (zh)
TW (1) TWI574312B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10147692B2 (en) 2014-09-15 2018-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Package with UBM and methods of forming
US10269752B2 (en) 2014-09-15 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Package with UBM and methods of forming
CN106024727B (zh) * 2015-03-27 2018-10-26 台湾积体电路制造股份有限公司 具有ubm的封装件及其形成方法
US9922896B1 (en) 2016-09-16 2018-03-20 Taiwan Semiconductor Manufacturing Company, Ltd. Info structure with copper pillar having reversed profile
TWI616997B (zh) * 2017-03-01 2018-03-01 力成科技股份有限公司 植球製程
DE102018105166B4 (de) * 2017-11-15 2024-01-18 Taiwan Semiconductor Manufacturing Co., Ltd. Zwei vorrichtungen zu einem halbleiter-package und verfahren zur herstellung eines halbleiter-package
US10529650B2 (en) 2017-11-15 2020-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method
KR102450570B1 (ko) 2018-10-02 2022-10-07 삼성전자주식회사 반도체 패키지
KR102530322B1 (ko) 2018-12-18 2023-05-10 삼성전자주식회사 반도체 패키지
CN112582283B (zh) * 2019-09-29 2023-11-21 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构
US11635566B2 (en) * 2019-11-27 2023-04-25 Taiwan Semiconductor Manufacturing Co., Ltd. Package and method of forming same
CN111081553A (zh) * 2019-12-06 2020-04-28 联合微电子中心有限责任公司 一种半隐埋微凸点结构及其制备方法
US20220319954A1 (en) * 2021-03-31 2022-10-06 Texas Instruments Incorporated Package heat dissipation

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200847352A (en) * 2007-01-20 2008-12-01 Triquint Semiconductor Inc Apparatus and method for reduced delamination of an integrated circuit module
TW200917441A (en) * 2007-10-15 2009-04-16 Advanced Chip Eng Tech Inc Inter-connecting structure for semiconductor package and method of the same
TW201431036A (zh) * 2013-01-29 2014-08-01 Taiwan Semiconductor Mfg 堆疊式封裝裝置及成型一堆疊式封裝裝置之方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08181423A (ja) 1994-12-27 1996-07-12 Nippon Telegr & Teleph Corp <Ntt> はんだバンプ実装用端子電極構造
US6331490B1 (en) * 1998-03-13 2001-12-18 Semitool, Inc. Process for etching thin-film layers of a workpiece used to form microelectric circuits or components
US6489229B1 (en) * 2001-09-07 2002-12-03 Motorola, Inc. Method of forming a semiconductor device having conductive bumps without using gold
TW525284B (en) * 2002-03-01 2003-03-21 Advanced Semiconductor Eng Bump process
WO2004059708A2 (en) 2002-12-20 2004-07-15 Agere Systems Inc. Structure and method for bonding to copper interconnect structures
TWI260078B (en) * 2003-08-21 2006-08-11 Advanced Semiconductor Eng Chip structure
US7465654B2 (en) * 2004-07-09 2008-12-16 Megica Corporation Structure of gold bumps and gold conductors on one IC die and methods of manufacturing the structures
US7582556B2 (en) 2005-06-24 2009-09-01 Megica Corporation Circuitry component and method for forming the same
TWI320219B (en) 2005-07-22 2010-02-01 Method for forming a double embossing structure
US7566650B2 (en) * 2005-09-23 2009-07-28 Stats Chippac Ltd. Integrated circuit solder bumping system
US7947978B2 (en) 2005-12-05 2011-05-24 Megica Corporation Semiconductor chip with bond area
US8575018B2 (en) * 2006-02-07 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming bump structure with multi-layer UBM around bump formation area
US8836146B2 (en) 2006-03-02 2014-09-16 Qualcomm Incorporated Chip package and method for fabricating the same
US7901956B2 (en) * 2006-08-15 2011-03-08 Stats Chippac, Ltd. Structure for bumped wafer test
TWI370515B (en) 2006-09-29 2012-08-11 Megica Corp Circuit component
US8580657B2 (en) 2008-09-23 2013-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Protecting sidewalls of semiconductor chips using insulation films
US7858441B2 (en) 2008-12-08 2010-12-28 Stats Chippac, Ltd. Semiconductor package with semiconductor core structure and method of forming same
US7977783B1 (en) 2009-08-27 2011-07-12 Amkor Technology, Inc. Wafer level chip size package having redistribution layers
US8354750B2 (en) * 2010-02-01 2013-01-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stress buffer structures in a mounting structure of a semiconductor device
JP5582811B2 (ja) 2010-02-15 2014-09-03 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法
US8193639B2 (en) 2010-03-30 2012-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy metal design for packaging structures
US8598030B2 (en) * 2010-08-12 2013-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. Process for making conductive post with footing profile
US8786081B2 (en) * 2011-07-27 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method and device for circuit routing by way of under-bump metallization
US9117682B2 (en) * 2011-10-11 2015-08-25 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of packaging semiconductor devices and structures thereof
US8598715B2 (en) * 2011-12-02 2013-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace structures in packaging
US10015888B2 (en) 2013-02-15 2018-07-03 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect joint protective layer apparatus and method
US8922006B2 (en) * 2012-03-29 2014-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Elongated bumps in integrated circuit devices
US8912087B2 (en) * 2012-08-01 2014-12-16 Infineon Technologies Ag Method of fabricating a chip package
US8916972B2 (en) 2013-03-12 2014-12-23 Taiwan Semiconductor Manufacturing Company, Ltd. Adhesion between post-passivation interconnect structure and polymer
US9196587B2 (en) * 2013-03-14 2015-11-24 Maxim Integrated Products, Inc. Semiconductor device having a die and through substrate-via
US20150279793A1 (en) * 2014-03-27 2015-10-01 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US10269752B2 (en) 2014-09-15 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Package with UBM and methods of forming
KR102307062B1 (ko) * 2014-11-10 2021-10-05 삼성전자주식회사 반도체 소자, 반도체 소자 패키지 및 조명 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200847352A (en) * 2007-01-20 2008-12-01 Triquint Semiconductor Inc Apparatus and method for reduced delamination of an integrated circuit module
TW200917441A (en) * 2007-10-15 2009-04-16 Advanced Chip Eng Tech Inc Inter-connecting structure for semiconductor package and method of the same
TW201431036A (zh) * 2013-01-29 2014-08-01 Taiwan Semiconductor Mfg 堆疊式封裝裝置及成型一堆疊式封裝裝置之方法

Also Published As

Publication number Publication date
US20160079190A1 (en) 2016-03-17
KR101711278B1 (ko) 2017-02-28
KR20160031947A (ko) 2016-03-23
US20190252341A1 (en) 2019-08-15
CN108831870A (zh) 2018-11-16
US11152323B2 (en) 2021-10-19
CN108831870B (zh) 2021-04-02
US10269752B2 (en) 2019-04-23
TW201621990A (zh) 2016-06-16
CN105428329B (zh) 2018-05-25
CN105428329A (zh) 2016-03-23

Similar Documents

Publication Publication Date Title
TWI574312B (zh) 具有球下金屬層（ｕｂｍ）的封裝及其形成方法
US11444057B2 (en) Package structures and methods of forming
US11164832B2 (en) Package with UBM and methods of forming
US11908795B2 (en) Package structures and method of forming the same
US9859267B2 (en) Package structures and methods of forming the same
US9768133B1 (en) Semiconductor package and method of forming the same
US20200279750A1 (en) Metal Oxide Layered Structure and Methods of Forming the Same
KR102210975B1 (ko) 반도체 패키지 내의 도전성 비아 및 그 형성 방법
TWI741538B (zh) 半導體元件及其形成方法
US11355475B2 (en) Singulation and bonding methods and structures formed thereby
TWI575664B (zh) 封裝結構及其形成方法
US20240021597A1 (en) Molded Dies in Semiconductor Packages and Methods of Forming Same
TWI548006B (zh) 形成半導體裝置之方法