CN1162871A - Pll电路和降pll电路噪声的装置 - Google Patents

Pll电路和降pll电路噪声的装置 Download PDF

Info

Publication number
CN1162871A
CN1162871A CN96121331A CN96121331A CN1162871A CN 1162871 A CN1162871 A CN 1162871A CN 96121331 A CN96121331 A CN 96121331A CN 96121331 A CN96121331 A CN 96121331A CN 1162871 A CN1162871 A CN 1162871A
Authority
CN
China
Prior art keywords
voltage
frequency
signal
trigger
reference clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN96121331A
Other languages
English (en)
Other versions
CN1287526C (zh
Inventor
市原正贵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1162871A publication Critical patent/CN1162871A/zh
Application granted granted Critical
Publication of CN1287526C publication Critical patent/CN1287526C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

分频器输出a2送到DFF9的输入端，输入到分频器7的时钟a1由反相器11反相后送到DFF9的C输入端。分频器输出b2送到DFF10的D输入端，输入到分频器8的时钟b1由反相器12反相后送到DFF10的C输入端。DFF9的Q输出和DFF10的Q输出送到相位比较器1分别作为输出信号a3和输出信号b3。按此方式，分频器输出a2和b2在滞后输入时钟a1和b1半周期处送到相位比较器1作为输出信号a3和b3。

Description

PLL电路和降PLL电路噪声的装置
本发明涉及一种PLL电路，特别地，本发明涉及用于降低PLL频率综合器噪声的PLL电路技术。
按常规，例如在JP-A-127719/1992中公开的该发明已被用作该类型的一种PLL电路，该PLL电路包括一个压控振荡器，一个分频器，用于对压控振荡器的输出进行分频，一个相位比较器，用于将分频器输出信号的相位同一参考时钟的相位比较，并检测该相位差，一电荷泵电路，由该相位比较器的输出信号驱动，以及一个环路滤波器，用于平滑该电荷泵电路的输出。该PLL电路根据该环路滤波器的输出电压控制该压控振荡器的频率。
图4表示公开在JP-A-127719/1992中的PLL电路的一般组成。在图4中，数字1是一个相位比较器。数字2是一个电荷泵，数字3是一个环路滤波器。数字4是一个压控振荡器(以下称为VCO)。数字5是一个预定标器。数字6是一个参考时钟产生单元。数字7是一分频器。数字8是第二分频器。a1是预定标器5的输出信号(输入到分频器7的时钟)。b1是参考时钟产生单元6的参考时钟(输入到分频器8的时钟)。a2是分频器7的输出信号(分频输出)。b2是分频器8的输出信号(分频输出)。
在该PLL电路中，VCO4的输出信号由予定标器5除以L然后再由分频器7除以N。来自参考时钟产生单元6的参考时钟由分频器8除以M。L，M和N是自然数。相位比较器1输入分频器输出a2和b2并输出正比于a2和b2相位差的电压。电荷泵2按照相位比较器1的输出电压被驱动。环路滤波器3平滑电荷泵2的输出并形成VCO4的控制电压。按此方式，组成了该PLL(锁相环)，并且负反馈被施加到相位比较器1，以便稳定该输入的相位差。VCO的输出频率在此是按下式计算的：fo＝fr×N·L/M。在该表示式中，fr表示该参考时钟产生单元6的产生频率。
然而，在像这种普通的PLL电路中，分频器输出a2和b2直接用作相位比较器1的一个输入信号。因此PLL电路直接遭受由于在分频器7或8中逻辑值反转时产生大跳动和过调引起的影响以及一个大的相位噪声被附加到VCO4的输出。
参照图5A-E来说明这个过程。图5A表示输入到分频器7和8的输入时钟a1和b1。图5B表示从分频器7和8的分频输出a2和b2。当分频器7或8由输入时钟a1或b1触发时(图5 At1处)分频器输出信号a2或b2的改变少许滞后(图5 Bt2处)。图5C表示由于在分频器7或8中逻辑反转时产生大跳动和过调引起的噪声。该噪声恰巧在输入到分频器7和8的时钟a1和b1起动之后该分频器输出信号a2和b2发生改变时产生的，而这是合乎逻辑的。
因此，如在放大了的图5D和E中所说明的那样，由分频器7和8中产生的噪声引起的作用在于使得分频器输出信号的相位发生跳动。结果，当这些相位进行比较，PLL运行时，如图6所说明的那样，附加的噪声分量以及正常输出包括在VCO4的输出。
本发明的目的在于解决上述任务。
此外，本发明的目的在于提供一种PLL电路技术，使用这种电路，由一个分频器产生的并附加到压缩振荡器输出的噪声将明显降低。
本发明的目的通过降低PLL电路中由分频器形成的噪声的噪声降低方法达到，该方法包括：时钟信号产生步骤，产生相应一输入控制电压的一时钟信号；分频步骤，在用所说时钟信号的前沿和后沿中的任一个进行触发的同时分频所说时钟信号，并产生第一分频信号；延迟步骤，获取所说第一分频信号，并在用所说时钟信号的没有被用作所说分频步骤的触发脉冲的前沿和后沿之一触发的同时迟延所说分频信号；参考时钟产生步骤，产生一参考频率的参考时钟；以及控制电压产生步骤，产生对应在所说被延迟的分频信号和所说参考时钟之间相位差的控制电压。
此外，本发明的目的通过降低PLL电路中由分频器形成的噪声的噪声降低方法达到，所说噪声降低方法包括：时钟信号产生步骤，产生相应一输入控制电压的一时钟信号；第一分频步骤，分频所说时钟信号用于予定标和产生一第一分频信号；第二分频步骤，在用所说第一分颁信号的所说前沿和后沿之一进行触发的同时分频所说第一分频信号并产生所说第二分频信号；延迟步骤，在用所说第二分频信号的没有被用作所说分频步骤的触发脉冲的前沿和后沿之一进行触发的同时延迟所说第二分频信号；参考时钟产生步骤，产生一参考频率的一参考时钟；以及控制电压产生步骤，产生对应在所说被延迟的第二分频信号和所说参考时钟之间的相位差的控制电压。
在上述方法中，该噪声降低方法还可以包括第三分频步骤，在用所说参考时钟信号的前沿和后沿中的任一个进行触发的同时分频所说参考时钟，并输出所说第三分频信号；以及第二延迟步骤，在用所说参考时钟信号的没有被用作所说第三分频步骤的触发脉冲的前沿和后沿之一进行触发的同时延迟并输出所说第三分频信号，其中所说控制电压产生步骤包括产生相应在所说被延迟的第二分频信号和所说被延迟的第三分频信号之间的相位差的控制电压的步骤。
为实现上述方法，第一PLL电路包括压控振荡装置，分频装置，由该压控振荡装置的输出信号的前沿和后沿中的任一个进行触发，用于分频和输出该压控振荡装置的输出信号，触发器装置，由该压控振荡器装置的输出信号的没有被用作该分频器的触发脉冲的前沿和后沿之一进行触发，用于得到并输出该分频装置的输出信号，参考时钟产生装置，相位比较装置，用于识别来自触发装置的输出信号以及来自参考时钟产生装置的参考时钟作为输入并输出相应相位差的电压，以及平滑装置，用于平滑相位比较装置的输出电压并使该输出电压为压控振荡装置的控制电压。
在该第一PLL电路中，当假定分频装置由压控振荡装置的输出信号的前沿进行触发时，该触发器装置就由该压控振荡器装置的输出信号的后沿进行触发，得到并输出分频装置的输出信号。
此外，在该第一PLL电路中，压控振荡装置相应图1中的VCO4。分频装置相应分频器7。触发装置相应反相器11和DFF9。参考时钟产生装置相应参考时钟产生单元6。相位比较装置相应相位比较器1。平滑装置相应电荷泵2和环路滤波器3。
第二PLL电路包括：一压控振荡装置，一予定标器，用于分频和输出压控振荡装置的输出信号，分频装置，由予定标器的输出信号的前沿和后沿中的任一个进行触发，用于分频和输出予定标器的输出信号，触发装置，由予定标器的输出信号的没有被用作该分频装置的触发脉冲的前沿和后沿之一进行触发，用于得到并输出分频器装置的输出信号，该予定标器的输出信号参考时钟产生装置，相位比较装置，用于识别来自触发装置的输出信号以及来自参考时钟产生装置的参考时钟作为输入并输出相应相位差的电压，以及平滑装置，用于平滑相位比较器装置的输出电压，并使该输出电压为压控振荡装置的控制电压。
在该第二PLL电路中，当假定分频装置由予定标器的输出信号的前沿进行触发时，该触发器装置就由予定标器输出信号的后沿进行触发，得到并输出分频装置的输出信号。
此外，在该第二PLL电路中，压控振荡装置相应图1 VCO4。予定标器相应于予定标器5。分频装置相应分频器7。触发装置相应于没有被用作反相器11和DFF9触发装置的压控振荡装置。参考时钟产生装置相应参考时钟产生单元6，相位比较装置相应相位比较器1。平滑装置相应电荷泵2和环路滤波器3。
第三PLL电路包括压控振荡装置，第一分频装置，由压控振荡装置输出信号的前沿和后沿中的任一个进行触发，用于分频并输出压控振荡装置的输出信号，第一触发的装置，由压控振荡装置输出信号的没有被用作第一分频装置的触发脉冲的前沿和后沿之一进行触发，用于得到并输出第一分频装置的输出信号；参考时钟振荡装置，第二分频装置，由参考时钟产生装置的参考时钟的前沿和后沿中的任一个进行触发，用于分频并输出来自参考时钟产生装置的参考时钟，第二触发装置，由参考时钟产生装置的参考时钟的没有被用作第二分频装置的触发脉冲的前沿和后沿之一进行触发，用于得到并输出第二分频装置的输出信号，相位比较装置，用于识别来自第一触发装置的输出信号以及来自第二触发装置的输出信号作为输入并输出相应相位差的电压，以及平滑装置，用于平滑来自相位比较装置的输出电压并使该输出电压为压控振荡装置的控制电压。
在该第三PLL电路中，当假定第一分频装置由压控振荡装置的输出信号的前沿进行触发时，第一触发装置就由压控振荡装置的前沿进行触发，得到并输出第一分频装置的输出信号。此外，当假定第二分频装置由参考时钟的前沿进行触发时，第二触发器装置就由参考时钟的后沿进行触发，得到并输出第二分频装置的输出信号。
在该第三PLL电路中，压控振荡装置相应图1中的VCO4。第一分频装置相应分频器7。第一触发器装置相应反相器11和DFF9。参考时钟产生装置相应参考时钟产生单元6。第二分频装置相应分频器8，第二触发器装置相应反相器12和DFF10。相位比较装置相应相位比较器4。平滑装置相应电荷泵2和环路滤波器3。
第四PLL电路包括压控振荡装置，一予定标器，用于输出压控振荡装置的输出信号，第一分频装置，由予定标器的输出信号的前沿和后沿中的任一个进行触发，用于分频并输出该予定标器的输出信号，第一触发器装置，由该予定标器输出信号的没有被用作第一分频装置的触发脉冲的前沿和后沿之一进行触发，用于得到并输出第一分频装置的输出信号；参考时钟产生装置，第二分频装置，由参考时钟产生装置的参考时钟的前沿和后沿中的任一个进行触发，用于分频并输出参考时钟产生装置的参考时钟，第二触发器装置，由参考时钟产生装置的参考时钟的没有被用作第二分频装置的触发脉冲的前沿和后沿之一进行触发，用于得到并输出第二分频装置的输出信号；相位比较装置，用于识别来自第一触发器装置的输出信号以及来自第二触发器装置的输出信号作为输入并输出相应相位差的电压，以及平滑装置，用于平滑来自相位比较装置的输出电压，并使该输出电压为压控振荡装置的控制电压。
在该第四电路中，当假定第一分频装置由予定标器的输出信号的前沿进行触发时，第一触发器装置就由予定标器的输出信号的后沿进行触发，得到并输出第一分频装置的输出信号。此外，当假定第二分频装置由参考时钟的前沿进行触发时；第二触发的装置就由参考时钟的后沿进行触发，得到并输出第二分频装置的输出信号。
在该第四PLL电路中，压控振荡装置相应图1中的VCO4。予定标器相应予定标器5。第一分频装置相应分频器7。第一触发器装置相应反相器11和DFF9。参考时钟振荡装置相应参考时钟振荡单元6。第二分频装置相应分频器8。第二触发器装置相应反相器12和DFF10。相位比较装置相应相位比较器1。平滑装置相应电荷泵2和环路滤波器3。
根据理解以下详细说明和附图将更清楚本发明上述的以及其他的目的，特征和优点，其中：
图1是表示本发明实施例的方块图；
图2A-2G是用于说明该实施例操作的时间图；
图3是说明实施例的寄生降低效应的图；
图4是普通PLL电路的方块图；
图5A-5E是说明普通PLL电路的操作的时间图；
图6是说明普通PLL电路问题的图。
以下参照该实施例详细说明本发明。图1是表示本发明实施例PLL电路的方块图。在图1和图4中，相同符号表示相同的构成元件，但在图4中未说明相同的构成元件。
在该实施例中，D触发器(以下称作DFF)9和10以及反向器11和12附加到图4所示普通电路构成中。分频器输出a2送到DFF9的D输入端。输入到分频器7的时钟a1被反相器11反相然后送到DFF9的C输入端。分频器输出b2被送到DFF10的D输入端。输入到分频器8的输入时钟b1被反相器12反相然后送到DFF10的C输入端。DFF9的Q输出以及DFF10的Q输出送到相位比较器1分别作为输出信号a3和b3。
在PLL电路的DFF9中，分频器输出a2与由反相器11反相输入时钟a1而产生的时钟同步之后该输入a2输出到相位比较器1作为输出信号a3。
在该DFF10中，分频器输出b2与由反相输入时钟b1产生的时钟同步，该输入时钟b1通过反相器12送到分频器8，然后该输入b2输出到相位比较器1作为输出信号b3。当DFF′S9和10以及分频器7和8由驱动时钟前沿触发时，分频器7和8分别由输入时钟a1和b1的后沿触发。DFF′S9和10由输入时钟a1和b1的前沿触发。
参照图2说明处理，图2A，B，C，D，E相应图5A，B，C，D，E，图2F和G表示触发器9和10的输出信号a3和b3。如在该时间图中所示，在该DFF9中，分频器输出a2在滞后输入时钟a1半周期的t3处输入，并被用作输出信号a3。在DFF10中，分频器输出b2在滞后输入时钟b1半周期的t3处输入，并被用作输出信号b3。
图2D，E和G分别为图B，C，F的放大。如在图2D，E和G中所示，在该PLL电路中，分频器7和8中的噪声在分频器的输出a2和b2中产生频率跳动。然当该分频器的输出a2和b2在滞后输入时钟a1和b1半周期处被DFF′9和10接收并作为输出信号a3和b3送到相位比较器1时，该相位跳动急剧降低。按此方式，附加到VCO4输出的相位噪声急剧降低，如图3所示那样。
在该实施例中，假定分频器7和8一起用驱动时钟的前沿触发而不用后沿触发。此外在该实施例中，假定予定标器被予先设置到分频器7，这样可省略该予定器5。再者在该实施例中，分频器8，DFF10和反相器12是对参考时钟b1设置的，该时钟b1是由参考时钟产生单元6产生的高的频率fr提供的。通过指定产生单元6的任一低值频率fr可将分频器8，DFF10以及反相器12省去。
如上所述，在本发明中，分频装置的输出信号是在当噪声小的时刻被取出到触发装置，然后给出到相位比较装置。结果可显著降低由分频器的噪声产生的加到压控振荡器输出的相位噪声。

Claims (14)

1.一种PLL电路包括：
压控振荡装置，用于产生并输出相应输入控制电压的频率的信号；
分频装置，由所说压控振荡装置的输出信号的前沿和后沿中的任一个进行触发，用于对所说压控振荡装置的所说输出信号进行分频；
触发装置，由所说压控振荡器装置的所说输出信号的没有被用作所说分频器装置的触发脉冲触发的前沿和后沿之一进行触发，用于得到并输出所说分频装置的所说输出信号；
参考时钟产生装置，用于产生参考频率的参考时钟；以及相位比较装置，用于输出相应所说触发装置的输出信号和所说参考时钟之间的相位差的电压。
2.权利要求1的PLL电路，还包括平滑装置，用于平滑所说相位比较装置的输出电压，并输出该被平滑的电压作为所说压控振荡装置的控制电压。
3.一种PLL电路包括：
压控振荡装置，用于产生并输出相应输入控制电压的频率的信号；
予定标器，用于对所说压控振荡装置的所说输出信号进行分频；
分频装置，由所说予定标器的所说输出信号的前沿和后沿中的任一个进行触发，用于分频并输出所说予定标器的所说输出信号；
触发装置，由所说予定标器的所说输出信号的没有被用作所说分频器装置的触发脉冲触发的前沿和后沿之一进行触发，用于得到并输出所说分频装置的所说输出信号。
参考时钟产生装置，用于产生参考频率的参考时钟；以及相位比较装置，用于输出相应所说触发装置的输出信号和所说参考时钟之间的相位差的电压。
4.权利要求3的PLL电路，还包括平滑装置，用于平滑所说相位比较装置的输出电压，并输出该被平滑的电压作为所说压控振荡装置的控制电压。
5.一种PLL电路包括：
压控振荡装置，用于产生并输出相应输入控制电压的频率的信号；
第一分频装置，由所说压控振荡装置的所说输出信号的前沿和后沿中的任一个进行触发，用于对所说压控振荡装置的所说输出信号进行分频；
第一触发装置，由所说压控振荡器装置的所说输出信号的没有被用作所说第一分频器装置的触发脉冲触发的前沿和后沿之一进行触发，用于得到并输出所说第一分频装置的所说输出信号；
参考时钟产生装置，用于产生参考频的参考时钟；
第二分频装置，由所说参考时钟的前沿和后沿中的任一个进行触发，用于分频所说参考时钟；
第二触发装置，由来自所说参考时钟产生装置的所说参考时钟的没有被用作所说分频装置的触发脉冲触发的前沿和后沿之一进行触发，用于得到并输出所说第二分频装置的所说输出信号；以及
相位比较装置，用于输出相应所说第一触发装置的输出信号和所说第二触发装置的输出信号之间的相应差的电压。
6.权利要求5的PLL电路，还包括平滑装置，用于输出所说相位比较装置的输出电压，并输出所说被平滑的电压作为所说压控振荡装置的控制电压。
7.一种PLL电路包括：
压控振荡装置，用于产生并输出相应输入控制电压的频率的信号；
一予定标器，用于分频并输出所说压控振荡装置的所说输出信号；
第一分频装置，由所说予定标器的所说输出信号的前沿和后沿中的任一个进行触发，用于对所说予定标器的所说输出信号进行分频；
第一触发装置，由所说予定标器的所说输出没有被用作所说第一分频装置的触发脉冲触发的信号的所说前沿和后沿之一进行触发，用于得到并输出所说第一分频装置的所说输出信号；
参考时钟产生装置，用于产生参考频率的参考时钟；
第二分频装置，由所说参考时钟的前沿和后沿中的任一个进行触发，用于分频并输出来自所说参考时钟产生装置的所说参考时钟；
第二触发装置，由所说来自所说参考时钟产生装置的所说参考时钟的没有被用作所说第二分频装置的触发脉冲触发的所说前沿和后沿之一进行触发，用于得到并输出所说第二分频装置的所说输出信号；以及
相位比较装置，用于输出相应在所说第一触发装置的所说输出信号和所说第二触发装置的输出信号之间的相位差的电压。
8.权利要求7的PLL电路，还包括平滑装置，用于平滑所说相位比较装置的所说输出电压并输出所说被平滑的电压作为所说压控振荡装置的控制电压。
9.一种降低在具有分频器的PLL电路中的噪声的噪声降低方法，所说噪声降低方法包括：
一时钟信号产生步骤，产生相应一输入控制电压的时钟信号；
一分频步骤，在用所说时时钟信号的前沿和后沿中的任一个进行触发的同时分频所说时钟信号并产生第一分频信号；
一延迟步骤，取得所说第一分频信号，并在用所说时钟信号的没有被用作所说分频步骤的触发脉冲的所说前沿和后沿之一进行触发的同时延迟所说分频信号；
一参考时钟产生步骤，产生一参考频率的一参考时钟；以及
一控制电压产生步骤，产生相应在所说被延迟的分频信号和所说参考时钟之间相位差的一控制电压。
10.权利要求9的噪声降低方法，还包括平滑控制电压步骤。
11.权利要求9的噪声降低方法，还包括：
一第二分频步骤，在用所说参考时钟的前沿和后沿中的任一个进行触发的同时分频所说参考时钟信号并产生第二分频信号；以及
第二延迟步骤，取得所说第二分频信号，并在用所说参考时钟的没有被用作所说第二分频步骤的触发脉冲的前沿和后沿之一进行触发之后延迟并输出所说第二分频信号以及
其中所说控制电压产生步骤包括产生相应在所说被延迟的第一分频信号和所说被延迟的第二分频信号之间相位差的一控制电压。
12.一种降低在具有分频器的PLL电路中的噪声的噪声降低方法，所说噪声降低方法包括：
一时钟信号产生步骤，产生相应一输入控制电压的时钟信号；
一第一分频步骤，分频所说时钟信号，用于予定标并产生第一分频信号；
一第二分频频步骤，在用所说第一分频信号的所说前沿和后沿中的任一个进行触发的同时分频所说第一分频信号，并产生所说第二分频信号；
一延迟步骤，在用所说第二分频信号的没有被用作所说分频步骤的触发脉冲的前沿和后沿之一进行触发的同时延迟所说第二分频信号；
一参考时钟产生步骤，产生一参考频率的一参考时钟；以及
一控制电压产生步骤，产生相应在所说被延迟的第二分频信号和所说参考时钟之间相位差的控制电压。
13.权利要求12的噪声降低方法，还包括平滑一控制电压的步骤。
14.权利要求12的噪声降低方法，还包括：
第三分频步骤，在用所说参考时钟信号的所说前沿和后沿中的任一个进行触发的同时分频所说参考时钟，并输出所说第三分频信号；以及
一第二延迟步骤，在用所说参考时钟的没有被用作所说第三分频步骤的触发脉冲的前沿和后沿之一进行触发的同时延迟并输出所说第三分频信号，该参考时钟信号以及
其中所说控制电压产生步骤包括产生相应在所说被延迟的第二分频信号和所说被延迟的第三分频信号之间的相位差的控制电压。
CNB961213310A 1995-12-15 1996-12-14 Pll电路和降pll电路噪声的装置 Expired - Fee Related CN1287526C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP326971/95 1995-12-15
JP7326971A JP2836555B2 (ja) 1995-12-15 1995-12-15 Ｐｌｌ回路

Publications (2)

Publication Number Publication Date
CN1162871A true CN1162871A (zh) 1997-10-22
CN1287526C CN1287526C (zh) 2006-11-29

Family

ID=18193851

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB961213310A Expired - Fee Related CN1287526C (zh) 1995-12-15 1996-12-14 Pll电路和降pll电路噪声的装置

Country Status (7)

Country Link
US (1) US6249560B1 (zh)
JP (1) JP2836555B2 (zh)
KR (1) KR100256838B1 (zh)
CN (1) CN1287526C (zh)
AU (1) AU722717B2 (zh)
CA (1) CA2192881C (zh)
TW (1) TW332950B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6784751B2 (en) * 2001-09-18 2004-08-31 Nokia Corporation Method and apparatus providing resampling function in a modulus prescaler of a frequency source
US7088797B2 (en) * 2002-09-10 2006-08-08 Broadcom Corporation Phase lock loop with cycle drop and add circuitry
US7643591B2 (en) * 2006-07-26 2010-01-05 International Business Machines Corproation Transition balancing for noise reduction /Di/Dt reduction during design, synthesis, and physical design
US20080111597A1 (en) * 2006-11-09 2008-05-15 International Business Machines Corporation Systems and Arrangements for Controlling a Phase Locked Loop
US7823107B2 (en) * 2007-10-19 2010-10-26 International Business Machines Corporation Transition balancing for noise reduction/Di/Dt reduction during design, synthesis, and physical design
KR100983055B1 (ko) * 2008-08-28 2010-09-17 전자부품연구원 무선통신 시스템용 주파수 분주기 및 이의 구동방법
JP6435683B2 (ja) * 2014-07-23 2018-12-12 株式会社ソシオネクスト Ｐｌｌ回路および半導体集積回路
US9571109B2 (en) * 2015-03-27 2017-02-14 International Business Machines Corporation Voltage controlled oscillator runaway prevention

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63281519A (ja) * 1987-05-13 1988-11-18 Noboru Yamaguchi 同期クロック信号発生装置
US4791488A (en) * 1987-08-12 1988-12-13 Rca Licensing Corporation Line-locked clock signal generation system
US4888564A (en) * 1987-11-06 1989-12-19 Victor Company Of Japan, Ltd. Phase-locked loop circuit
JP2748676B2 (ja) 1990-09-19 1998-05-13 日本電気株式会社 Ｐｌｌ回路
US5216387A (en) * 1991-09-10 1993-06-01 John Fluke Mfg. Co., Inc. Noise reduction method and apparatus for phase-locked loops
JPH066213A (ja) * 1992-06-22 1994-01-14 Hitachi Ltd Ｐｌｌ回路のロック検出回路
JP2859082B2 (ja) * 1993-05-17 1999-02-17 日本電気アイシーマイコンシステム株式会社 ビットクロック再生装置

Also Published As

Publication number Publication date
JP2836555B2 (ja) 1998-12-14
AU7531596A (en) 1997-06-19
US6249560B1 (en) 2001-06-19
KR100256838B1 (ko) 2000-05-15
JPH09167961A (ja) 1997-06-24
AU722717B2 (en) 2000-08-10
CA2192881C (en) 2000-07-04
KR970055559A (ko) 1997-07-31
CA2192881A1 (en) 1997-06-16
CN1287526C (zh) 2006-11-29
TW332950B (en) 1998-06-01

Similar Documents

Publication Publication Date Title
CA1173917A (en) Digital frequency divider suitable for a frequency synthesizer
US4271382A (en) Speed control circuit for phase-locked loop motor drive systems
US5530383A (en) Method and apparatus for a frequency detection circuit for use in a phase locked loop
CN1287526C (zh) Pll电路和降pll电路噪声的装置
US20040012423A1 (en) Phase locked loop circuit using fractional frequency divider
JPH0255976B2 (zh)
EP1391043B1 (en) Fractional-n synthesiser and method of synchronisation of the output phase
JP2817676B2 (ja) Ｐｌｌ周波数シンセサイザ
US6316982B1 (en) Digital clock with controllable phase skew
CN1035595A (zh) Nπ鉴相/鉴频器
US6952121B1 (en) Prescaling for dividing fast pulsed signal
US6346833B1 (en) Frequency multiplier circuit
CN1205751C (zh) 锁相环电路
CN1476171A (zh) 锁相环频率合成器
CN1113053A (zh) 频率合成器
JP4067616B2 (ja) モータ速度制御装置
JP3516785B2 (ja) 周波数シンセサイザ装置
CN1277353C (zh) 一种基于全数字逻辑电路的倍频系统
CN2511048Y (zh) 可输出具相差180度脉冲的除频装置
JP2910098B2 (ja) Ｐｌｌ回路
JPH0443716A (ja) 周波数逓倍回路
CN2735665Y (zh) 适用源信号频率低而倍频的倍数要大的2n次倍频装置
KR950007610B1 (ko) 텔레비젼 수상기의 2배속 편향동기신호발생 시스템
JP5325607B2 (ja) 周波数同期ループ回路、速度ディスクリミネータ回路、モータ駆動装置
JPH07162304A (ja) Ｐｌｌ周波数シンセサイザ回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20061129

Termination date: 20131214