CN116250079A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN116250079A
CN116250079A CN202180065550.XA CN202180065550A CN116250079A CN 116250079 A CN116250079 A CN 116250079A CN 202180065550 A CN202180065550 A CN 202180065550A CN 116250079 A CN116250079 A CN 116250079A
Authority
CN
China
Prior art keywords
metal layer
oxide
ceramic
semiconductor device
ceramic plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180065550.XA
Other languages
English (en)
Other versions
CN116250079A9 (zh
Inventor
高桥圣一
下田将義
矶崎诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN116250079A publication Critical patent/CN116250079A/zh
Publication of CN116250079A9 publication Critical patent/CN116250079A9/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/10—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on aluminium oxide
    • C04B35/111—Fine ceramics
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/10—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on aluminium oxide
    • C04B35/111—Fine ceramics
    • C04B35/117—Composites
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/10—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on aluminium oxide
    • C04B35/111—Fine ceramics
    • C04B35/117—Composites
    • C04B35/119—Composites with zirconium oxide
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B37/00—Joining burned ceramic articles with other burned ceramic articles or other articles by heating
    • C04B37/02—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles
    • C04B37/021—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles in a direct manner, e.g. direct copper bonding [DCB]
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B37/00—Joining burned ceramic articles with other burned ceramic articles or other articles by heating
    • C04B37/02—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles
    • C04B37/023—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles characterised by the interlayer used
    • C04B37/025—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles characterised by the interlayer used consisting of glass or ceramic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3201—Alkali metal oxides or oxide-forming salts thereof
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3205—Alkaline earth oxides or oxide forming salts thereof, e.g. beryllium oxide
    • C04B2235/3206—Magnesium oxides or oxide-forming salts thereof
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3224—Rare earth oxide or oxide forming salts thereof, e.g. scandium oxide
    • C04B2235/3225—Yttrium oxide or oxide-forming salts thereof
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3231—Refractory metal oxides, their mixed metal oxides, or oxide-forming salts thereof
    • C04B2235/3244—Zirconium oxides, zirconates, hafnium oxides, hafnates, or oxide-forming salts thereof
    • C04B2235/3246—Stabilised zirconias, e.g. YSZ or cerium stabilised zirconia
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3262—Manganese oxides, manganates, rhenium oxides or oxide-forming salts thereof, e.g. MnO
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/34—Non-metal oxides, non-metal mixed oxides, or salts thereof that form the non-metal oxides upon heating, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3418—Silicon oxide, silicic acids, or oxide forming salts thereof, e.g. silica sol, fused silica, silica fume, cristobalite, quartz or flint
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/70—Aspects relating to sintered or melt-casted ceramic products
    • C04B2235/72—Products characterised by the absence or the low content of specific components, e.g. alkali metal free alumina ceramics
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/70—Aspects relating to sintered or melt-casted ceramic products
    • C04B2235/80—Phases present in the sintered or melt-cast ceramic products other than the main phase
    • C04B2235/85—Intergranular or grain boundary phases
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/02—Aspects relating to interlayers, e.g. used to join ceramic articles with other articles by heating
    • C04B2237/04—Ceramic interlayers
    • C04B2237/06—Oxidic interlayers
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32—Ceramic
    • C04B2237/34—Oxidic
    • C04B2237/343—Alumina or aluminates
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/40—Metallic
    • C04B2237/407—Copper
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/54—Oxidising the surface before joining
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/59—Aspects relating to the structure of the interlayer
    • C04B2237/592—Aspects relating to the structure of the interlayer whereby the interlayer is not continuous, e.g. not the whole surface of the smallest substrate is covered by the interlayer
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/72—Forming laminates or joined articles comprising at least two interlayers directly next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Composite Materials (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明提供能够防止陶瓷层叠基板的劣化的半导体装置。陶瓷板(20)为板状，具备正面以及与正面相反一侧的背面，并且具备多个陶瓷粒子。金属层(30)被施加高电位的电压，与陶瓷板(20)的正面接合，与半导体芯片电连接，并包含铜。金属层(40)被施加低电位的电压，与陶瓷板(20)的背面接合，并包含铜。中间层(50b)形成于陶瓷板(20)的背面和金属层(40)之间，包含具备镁的氧化物即具备镁的氧化物(51b)。陶瓷层叠基板(10)即使在高温下被施加了高电压，也通过包含于陶瓷板(20)与金属层(40)之间的具备镁的氧化物(51b)来抑制金属层(40)相对于陶瓷板(20)的接合性的降低。

Description

半导体装置
技术领域
本发明涉及一种半导体装置。
背景技术
半导体装置包括功率设备，并被用作电力转换装置。功率设备是例如IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极型晶体管)、功率MOSFET(Metal OxideSemiconductor Field Effect Transistor：金属氧化物半导体场效应晶体管)。半导体装置包括半导体芯片和陶瓷层叠基板，该半导体芯片包括功率设备。陶瓷层叠基板包括陶瓷板、形成于陶瓷板的正面且构成电路图案的多个金属层、以及形成于陶瓷板的背面的金属层。在电路图案接合有半导体芯片、引线框架等。
现有技术文献
专利文献
专利文献1：日本特开2017-147327号公报
发明内容
技术问题
在这样的半导体装置中，若半导体芯片驱动则半导体芯片发热，半导体芯片正下方被加热。此外，在半导体装置中，由于在引线框架被施加大电压，所以在引线框架正下方的陶瓷板的正面与背面之间的金属层被施加大电压。若该状况持续，则有可能导致陶瓷板与金属层之间的接合性降低。若如此地使陶瓷层叠基板劣化，则可能成为半导体装置的故障的原因，有可能使半导体装置的可靠性降低。
本发明是鉴于这样的问题而完成的，其目的在于提供一种防止陶瓷层叠基板的劣化的半导体装置。
技术方案
根据本发明的一个观点，提供一种半导体装置，所述半导体装置具备：半导体芯片；接合部件；以及层叠基板，其为板状，具备正面以及与所述正面相反一侧的背面，在所述正面经由所述接合部件而接合有所述半导体芯片，所述层叠基板具有：陶瓷板，其为板状，具备第一主面以及与所述第一主面相反一侧的第二主面，并且具备多个陶瓷粒子；高电位金属层，其与所述第一主面接合且包含铜；低电位金属层，其与所述第二主面接合且包含铜，并且电位比所述第一主面的电位低；以及中间层，其形成于所述第二主面和所述低电位金属层之间，包含具备镁、锰中的至少一者的第一氧化物。
技术效果
根据公开的技术，能够防止陶瓷层叠基板的劣化，并能够抑制半导体装置的可靠性的降低。
本发明的上述及其他目的、特征以及优点通过与表示作为本发明的例子而优选的实施方式的附图相关联的以下的说明而变得明确。
附图说明
图1是第一实施方式的半导体装置的俯视图。
图2是第一实施方式的半导体装置的侧视图。
图3是示出由第一实施方式的半导体装置实现的功能的等效电路。
图4是示出第一实施方式的半导体装置所包括的陶瓷层叠基板的制造方法的流程图。
图5是比较例1的陶瓷层叠基板的截面示意图。
图6是比较例1的陶瓷层叠基板在高温下且高电压时的截面示意图。
图7是第一实施方式(实施例1-1)的陶瓷层叠基板的截面示意图。
图8是第一实施方式(实施例1-1)的陶瓷层叠基板在高温下且高电压时的截面示意图。
图9是第一实施方式(实施例1-2)的陶瓷层叠基板的截面示意图。
图10是第一实施方式(实施例1-2)的陶瓷层叠基板在高温下且高电压时的截面示意图。
图11是第一实施方式(实施例1-3)的陶瓷层叠基板的截面示意图。
图12是第一实施方式(实施例1-3)的陶瓷层叠基板在高温下且高电压时的截面示意图。
图13是总结第一实施方式的陶瓷层叠基板的试验结果的表。
图14是比较例2的陶瓷层叠基板的截面示意图。
图15是比较例2的陶瓷层叠基板在高温下且高电压时的截面示意图。
图16是第二实施方式(实施例2-1)的陶瓷层叠基板的截面示意图。
图17是第二实施方式(实施例2-1)的陶瓷层叠基板在高温下且高电压时的截面示意图。
图18是第二实施方式(实施例2-2)的陶瓷层叠基板的截面示意图。
图19是第二实施方式(实施例2-2)的陶瓷层叠基板在高温下且高电压时的截面示意图。
图20是第二实施方式(实施例2-3)的陶瓷层叠基板的截面示意图。
图21是第二实施方式(实施例2-3)的陶瓷层叠基板在高温下且高电压时的截面示意图。
图22是用于说明第三实施方式的陶瓷层叠基板(背面金属层为低电位)的需要中间层的区域的图。
图23是用于说明第三实施方式的陶瓷层叠基板(背面金属层为高电位)的需要中间层的区域的图。
图24是用于说明第三实施方式的陶瓷层叠基板(背面金属层为浮动电位)的需要中间层的区域的图。
图25是用于说明第三实施方式的陶瓷层叠基板的需要中间层的区域的图。
符号说明
1 半导体装置
10 陶瓷层叠基板
20 陶瓷板
21 氧化铝
22 具备硅的氧化物
23 氧化钠
24 钠离子
25 氧离子
26 氧化镁
27 氧化锰
30、30a～30f金属层(高电位金属层)
35 接合部件
31、41具备铜的氧化物
40金属层(低电位金属层)
50a、50b中间层
51a、51b具备镁的氧化物
52a、52b具备镁和锰的氧化物
53a、53b具备锰的氧化物
60a、60b、65a、65b半导体芯片
61a、61b控制电极
62a、62b输出电极
66a、66b输入电极
71～75外部连接端子
80a～80e键合线
81～85布线
90 壳体
91 密封部件
92 散热部件
具体实施方式
以下，参照附图，对实施方式进行说明。应予说明，在以下说明中，在附图中的半导体装置1中，“正面”和“上表面”表示朝向上侧(+Z方向)的X-Y面。同样地，在附图中的半导体装置1中，“上”表示上侧(+Z方向)的方向。在附图中的半导体装置1中，“背面”和“下表面”表示朝向下侧(-Z方向)的X-Y面。同样地，在图的半导体装置中，“下”表示下侧(-Z方向)的方向。根据需要，在其他附图中也表示相同的方向性。“正面”、“上表面”、“上”、“背面”、“下表面”、“下”、“侧面”仅仅是便于确定相对位置关系的表达而已，并不限定本发明的技术思想。例如，“上”和“下”不必须表示相对于地面的铅垂方向。即，“上”和“下”的方向不限于重力方向。另外，在以下说明书中，“主要成分”表示包含80vol％以上的情况。
另外，在以下说明中，有时将含量表示为“氧化物换算”。“氧化物换算”是指将通过组成分析确认的各金属元素换算为各自的氧化物而计算出的值。例如，对通过组成分析而确认到的铝、硅、钠、镁、锰、锆、钇等全部元素以氧化铝(Al2O3)、氧化硅(SiO2)、氧化钠(Na2O)、氧化镁(MgO)、氧化锰(MnO)、氧化锆(ZrO2)、氧化钇(Y2O3)等氧化物的方式进行换算，从而表示出作为各氧化物的重量相对于经氧化物换算而得的重量的总和的比例。应予说明，组成分析的方法例如可列举出XRF(荧光X射线分析)法、ICP(高频电感耦合等离子体)发光分析法、EPMA(电子探针显微分析仪)法、EDX(能量分散型X射线分光法)法。
另外，在以下说明中，“不含”、“未确认到”或“未形成”元素或化合物是指在上述组成分析中的测定极限以下的情况。例如，若是锰和镁，则是指以氧化物换算计为小于0.01wt％的情况。例如，若是钠，则是指以氧化物换算计为小于0.001wt％的情况。
[第一实施方式]
(半导体装置的结构)
使用图1～图3对第一实施方式的半导体装置进行说明。图1是第一实施方式的半导体装置的俯视图，图2是第一实施方式的半导体装置的侧视图。
图3是示出由第一实施方式的半导体装置实现的功能的等效电路。应予说明，图1省略了密封部件的记载。图2是从+X方向观察图1的半导体装置1的侧视图。
半导体装置1至少包括陶瓷层叠基板10、半导体芯片60a、60b、65a、65b以及外部连接端子71～75。还可以包括壳体90、以及密封部件91(参照图2)。半导体装置1的外部连接端子71～75从正面向上方(+Z方向)延伸。
陶瓷层叠基板10具有陶瓷板20、形成于陶瓷板20的正面的金属层30a～30f、以及形成于陶瓷板20的背面的金属层40。应予说明，以下，有时将金属层30a～30f统称为金属层30。
陶瓷板20以绝缘性且导热性良好的陶瓷为主要成分而构成。这样的陶瓷可以由例如以氧化铝(Al2O3)或氧化锆(ZrO2)为主要成分的材料构成。在此，陶瓷以氧化铝(Al2O3)为主要成分。应予说明，在第二实施方式中，还包含氧化锆(ZrO2)。该陶瓷主要包含陶瓷粒子。陶瓷粒子可以由以氧化铝(Al2O3)为主要成分的材料构成。另外，陶瓷板20也可以包含在陶瓷粒子的晶界和三相点形成的晶界材料。这样的晶界材料可以包含例如具备硅的氧化物(第二氧化物)。另外，陶瓷板20在俯视时为矩形形状。此外，角部也可以进行R倒角、C倒角。陶瓷板20的厚度是0.1mm以上且1.0mm以下，例如是0.3mm左右。后面会对陶瓷板20的详细情况进行描述。
形成于陶瓷板20的正面的金属层30以导电性优良的金属为主要成分而构成。这样的金属可列举出例如铜、铝、或至少包含其中一种的合金。在此使用的金属层30以铜为主要成分而构成。为了提高耐腐蚀性，也可以对金属层30的表面进行镀覆处理。此时，所使用的镀覆材料可列举出例如镍、镍-磷合金、镍-硼合金。金属层30在陶瓷板20的正面形成有多个。例如，在第一实施方式中，多个金属层30a～30f形成在陶瓷板20的正面。以下，在不区分金属层30a～30f的情况下，有时表示为金属层30。金属层30与半导体芯片60a、60b、65a、65b电连接。金属层30可以经由焊料等接合部件35而接合有半导体芯片60a、60b、65a、65b以及外部连接端子71～75。各金属层30可以为多边形。此外，角部也可以进行R倒角、C倒角。多个金属层30形成在陶瓷板20的内侧。金属层30的厚度分别为0.1mm以上且0.5mm以下，可以为0.3mm左右。
形成在陶瓷板20的背面的金属层40以导热性优良的金属为主要成分而构成。这样的金属可以是例如铜、铝或至少包含其中一种的合金。在此使用的金属层40以铜为主要成分而构成。为了提高耐腐蚀性，也可以对金属层40的表面进行镀覆处理。此时，所使用的镀覆材料可列举出例如镍、镍-磷合金、镍-硼合金。金属层40与金属层30对应地形成于陶瓷板20的背面。即，金属层40包括在俯视时形成在陶瓷板20的正面的金属层30a～30f。金属层40可以经由焊料、钎料、散热膏等与散热部件92连接。陶瓷层叠基板10能够使在半导体芯片60a、60b、65a、65b产生的热经由金属层30、陶瓷板20、金属层40而向外侧的散热部件92传递。因此，在半导体装置1运转时，陶瓷板20被加热。另外，金属层40在俯视时为矩形形状。此外，角部也可以进行R倒角、C倒角。金属层40形成在陶瓷板20的内侧。而且，覆盖与金属层30相对的区域而形成。金属层40的厚度为0.1mm以上且0.5mm以下，可以为0.3mm左右。
另外，在陶瓷板20与金属层30、40之间形成有中间层50a、50b。中间层50a、50b包含氧化物(第一氧化物)，该氧化物(第一氧化物)包含镁、锰中的至少任一者。该氧化物例如可以是氧化镁(MgO)、氧化锰(MnO)、(Mg、Mn)O、(Mg、Mn)Mn2O4。这些氧化物在中间层50a、50b中大多包含于陶瓷板20的正面侧和背面侧。
另外，除了这些以外，中间层50a、50b所包含的氧化物还可以包含铝。这样的氧化物可以包括具备铝的尖晶石晶系。尖晶石晶系可举出例如MgAl2O4、MnAl2O4、(Mg、Mn)Al2O4、(Mg、Mn)(Al、Mn)2O4。应予说明，陶瓷层叠基板10只要包括中间层50a或中间层50b中的至少任一者即可。
作为具有这样的结构的陶瓷层叠基板10，也可以使用例如DCB(Direct CopperBonding：直接铜键合衬底)基板、AMB(Active Metal Brazed：活性金属钎焊)基板。应予说明，后面会对陶瓷层叠基板10的制造方法以及详细内容进行描述。
半导体芯片60a、60b、65a、65b以硅或碳化硅为主要成分而构成。半导体芯片60a、60b是开关元件。开关元件是例如IGBT、功率MOSFET。这样的半导体芯片60a、60b在背面具备漏极或集电极作为输入电极(主电极)。另外，半导体芯片60a、60b在正面具备栅极作为控制电极61a、61b，具备源极或发射极作为输出电极62a、62b(主电极)。上述半导体芯片60a、60b的背面侧通过焊料(省略图示)而接合在金属层30b、30c上。
半导体芯片65a、65b是二极管元件。二极管元件例如是SBD(Schottky BarrierDiode：肖特基二极管)、PiN(P-intrinsic-N)二极管等FWD(Free Wheeling Diode：续流二极管)。这样的半导体芯片65a、65b在背面具备阴极作为输出电极(主电极)，在正面具备阳极作为输入电极66a、66b(主电极)。上述半导体芯片65a、65b的背面侧通过已述的焊料(省略图示)而接合在金属层30b、30c上。应予说明，半导体芯片60a、60b、65a、65b也可以是将开关元件和二极管元件作为一个半导体芯片的RC(Reverse Conductive：反向导通)-IGBT元件、RB(Reverse Blocking：反向阻断))-IGBT元件。
将半导体芯片60a、60b、65a、65b与金属层30b、30c接合的接合部件35可以是焊料。焊料使用无铅焊料。无铅焊料以包含例如锡、银、铜、锌、锑、铟、铋中的至少两种的合金为主要成分。此外，在焊料中也可以包含添加物。接合部件35也可以使用金属烧结体来代替焊料。金属烧结体的材料以银或银合金为主要成分。另外，这样的焊料和金属烧结体不限于半导体芯片60a、60b与金属层30b、30c之间的接合，也可以用于后述的外部连接端子71～75相对于金属层30a、30e、30c、30f、30d的接合。
外部连接端子71～75分别形成板状、棱柱状、圆筒状中的任一种。在本实施方式中，示例出为棱柱状的情况。外部连接端子71～75各自的一端部与陶瓷层叠基板10的金属层30a、30e、30c、30f、30d电接合且机械接合。另外，各自的另一端部从密封部件91延伸出来。另一端部可以与未图示的外部设备连接。
外部连接端子71～75以导电性优良的金属为主要成分而构成。这样的金属可列举出例如铝、铜、铁、镍、或至少包含其中一种的合金。为了提高耐腐蚀性，也可以对外部连接端子71～75的表面进行镀覆处理。此时，所使用的镀覆材料可列举出例如镍、镍-磷合金、镍-硼合金。另外，外部连接端子71～75与金属层30a、30e、30c、30f、30d之间的接合可以与半导体芯片60a、60b、65a、65b的接合同样地使用焊料和金属烧结体。另外，外部连接端子71～75与金属层30a、30e、30c、30f、30d之间的接合也可以使用超声波、激光而直接接合。
键合线80a～80e以导电性优良的金属为主要成分。这样的金属由铝、铜或至少包含其中一种的合金而构成。键合线80a将金属层30a、30b之间机械连接且电连接。键合线80d将金属层30e和半导体芯片60a的控制电极61a机械连接且电连接。键合线80b将半导体芯片60a的输出电极62a、半导体芯片65a的输入电极66a以及金属层30c机械连接且电连接。键合线80e将金属层30f和半导体芯片60b的控制电极61b机械连接且电连接。键合线80c将半导体芯片60b的输出电极62b、半导体芯片65b的输入电极66b以及金属层30d机械连接且电连接。应予说明，控制用的键合线80d、80e的直径例如为25μm以上且400μm以下，主电流用的键合线80a～80c的直径为250μm以上且600μm以下。
壳体90收纳陶瓷层叠基板10的正面的金属层30、半导体芯片60a、60b、65a、65b、以及外部连接端子71～75的一端部。外部连接端子71～75的另一端部也可以从壳体的正面向上方(+Z方向)延伸。壳体90由树脂构成。这样的树脂以热塑性树脂为主要成分而构成。热塑性树脂是例如聚苯硫醚树脂、聚对苯二甲酸丁二醇酯树脂、聚丁二酸丁二醇酯树脂、聚酰胺树脂、或丙烯腈丁二烯苯乙烯树脂。
密封部件91可以对壳体90的内侧进行密封。即，密封部件91将陶瓷层叠基板10的正面的金属层30、半导体芯片60a、60b、65a、65b以及外部连接端子71～75的一端部密封。密封部件91例如包含热固性树脂、以及热固性树脂所含有的填充剂。热固性树脂是例如环氧树脂、酚醛树脂或马来酰亚胺树脂。作为这样的密封部件的一例，有含有填充剂的环氧树脂。填充剂使用无机物。作为无机物的一例，有氧化硅、氧化铝、氮化硼或氮化铝。除了上述材料以外，密封部件91还可以是硅凝胶。
另外，如图3所示，半导体装置1构成包括上臂部A和下臂部B的半桥电路。连接点P与外部电源(省略图示)的正极连接。连接点P与半导体芯片60a的集电极的连接点C1通过布线81连接。连接点M与负载(省略图示)连接。连接点M与半导体芯片60a的发射极和半导体芯片60b的集电极的连接点E1C2通过布线83连接。连接点N与外部电源(省略图示)的负极连接。连接点N与半导体芯片60b的发射极的连接点E2通过布线85连接。在此，在半导体装置1运转时，连接点P成为比连接点M高的电位。因此，布线81的电位比布线83的电位高。另外，连接点M的电位比连接点N的电位高。因此，布线83的电位比布线85的电位高。布线81的电位可以比布线83的电位高250V以上且低于1000V。另外，布线83的电位可以比布线85的电位高250V以上且低于1000V。
连接点G1、G2与控制电源(省略图示)连接。连接点G1通过布线82而与半导体芯片60a的控制电极61a(在图3中省略图示，参照图1)连接。连接点G2通过布线84与半导体芯片60b的控制电极61b(在图3中省略图示，参照图1)连接。
半导体装置1的上臂部A包括陶瓷层叠基板10的金属层30a、30b、30e、半导体芯片60a、65a、外部连接端子71、73、72以及将它们连接的键合线80a、80b、80d。半导体装置1的下臂部B包括陶瓷层叠基板10的金属层30d、30c、30f、半导体芯片60b、65b、外部连接端子75、73、74以及将它们连接的键合线80c、80e。另外，通过利用键合线80b将金属层30b、30c电连接，从而使上臂部A与下臂部B连接。如此，半导体装置1能够作为包括上臂部A和下臂部B的半桥电路而起作用。
布线81包括作为P端子(正极)的外部连接端子71、连接有外部连接端子71的金属层30a、配置有半导体芯片60a、65a的金属层30b、以及将金属层30a与金属层30b连接的键合线80a。另外，布线83包括作为M端子的外部连接端子73、配置有外部连接端子73和半导体芯片60b、65b的金属层30c、以及将金属层30c与半导体芯片60a、65a连接的键合线80b。另外，布线85包括作为N端子(负极)的外部连接端子75、配置有外部连接端子75的金属层30d、以及将金属层30d与半导体芯片60b、65b连接的键合线80c。
因此，在半导体装置1运转时，在形成于陶瓷板20的背面的金属层40以成为与N端子相同电位的方式接地的情况下，金属层40相对于与布线81、83相对应的金属层30a、30b、30c而成为低电位。即，在该情况下，低电位的金属层是形成于陶瓷板20的背面的金属层40，高电位的金属层是形成于陶瓷板20的正面的金属层30a、30b、30c。例如，金属层40的电位相对于金属层30a、30b的电位而变低500V以上且小于2000V。另外，金属层40的电位相对于金属层30c的电位而变低250V以上且小于1000V。
另外，在半导体装置1运转时，在形成于陶瓷板20的背面的金属层40以成为与M端子相同电位的方式接地的情况下、或者未接地而浮动的情况下，金属层40相对于与布线81相对应的金属层30a、30b而成为低电位。即，在该情况下，低电位的金属层是形成于陶瓷板20的背面的金属层40，高电位金属层是形成于陶瓷板20的正面的金属层30a、30b。例如，金属层40的电位相对于金属层30a、30b的电位而变低250V以上且小于1000V。另外，与布线85对应的金属层30d相对于金属层40而成为低电位。即，在该情况下，低电位的金属层是形成于陶瓷板20的正面的金属层30d，高电位的金属层是形成于陶瓷板20的背面的金属层40。例如，金属层30d的电位相对于金属层40的电位而变低250V以上且小于1000V。
(半导体装置的制造方法)
接着，使用图4对半导体装置1所包括的陶瓷层叠基板10的制造方法进行说明。图4是示出第一实施方式的半导体装置所包括的陶瓷层叠基板的制造方法的流程图。在制造陶瓷层叠基板10时，首先，制作陶瓷板和金属箔(步骤S1a、S1b)。应予说明，该步骤S1a、S1b可以先进行任一个。
对陶瓷板的制作进行说明(步骤S1a)。首先，在氧化铝(Al2O3)的粉末中添加氧化硅(SiO2)的粉末，与粘合剂等一起搅拌而成形为板状。在成形为板状的成形物的表面涂布氧化镁(MgO)的粉末，在预定的温度下，以预定时间进行烧成。如此地进行烧成而形成的陶瓷板包含氧化铝作为陶瓷粒子，并在陶瓷粒子的晶界和三相点包含具备硅的氧化物(第二氧化物)，而且，在表面形成有具备镁的氧化物。另外，也可以在陶瓷粒子的晶界和三相点形成有具备镁的氧化物。应予说明，也可以省略此时的基于氧化镁的粉末的涂布。陶瓷粒子的平均粒径为0.5μm以上且25μm以下。更优选为1μm以上且10μm以下。
在陶瓷板20中，氧化铝的含量以氧化物换算而计为整体的90wt％以上且99wt％以下，更优选为92wt％以上且98wt％以下。另外，相对于陶瓷板20，具备硅的氧化物的含量相对于经氧化物换算而得的总量，以氧化硅(SiO2)换算而计为0.01wt％以上且3.0wt％以下，更优选为1.0wt％以上且3.0wt％以下。若具备硅的氧化物的含量过少，则在陶瓷板中大量地残留有空隙，变得容易破裂。另外，若所述具备硅的氧化物的含量过多则在半导体装置1运转时陶瓷板中的离子的传导变多，容易引起绝缘性的降低和/或铜箔的接合性的降低。
另外，这样的陶瓷板20除了包括陶瓷粒子、具备镁的氧化物、具备硅的氧化物以外，还包括用于制造的各种材料。作为这样的材料的一例，有具备钠的氧化物。例如有氧化钠(Na2O)。相对于陶瓷板20，具备钠的氧化物的含量相对于经氧化物换算而得的总量，以氧化钠(Na2O)换算而计为0.001wt％以上且0.2wt％以下，更优选为0.002wt％以上且0.2wt％以下。若具备钠的氧化物的含量过少，则难以进行陶瓷原料粉末的精制。另外，若所述具备钠的氧化物的含量过多，则形成β氧化铝(Na2O·11Al2O3)，容易引起绝缘性的降低和/或强度的降低。在陶瓷板20中，优选不包含β氧化铝。
对金属箔的制作进行说明(步骤S1b)。准备以铜为主要成分的金属箔，对其表面进行氧化。由此，在金属箔的表面形成有10nm以上且1μm以下的氧化铜(CuxO)的覆膜。另外，在该氧化工序中，也可以进行湿式氧化法或干式氧化法。在湿式氧化法中，能够例如使以铜为主要成分的金属箔浸渍于含锰溶液中而进行氧化。通过使用含锰溶液的湿式氧化法，在金属箔的表面形成有氧化铜，并且也形成有具备锰的氧化物。另外，在干式氧化法中，例如在大气或氧气气氛中对以铜为主要成分的金属箔进行加热。由此，在干式氧化法中，在金属箔的表面的绝大部分都形成有氧化铜，不形成包括锰在内的其他金属。
接着，在步骤S1a中形成的陶瓷板的正面和背面接合在步骤S1b中形成的金属箔(步骤S2)。即，使在步骤S1b中形成的金属箔与在步骤S1a中形成的陶瓷板的正面和背面重叠，在预定的温度下以预定时间进行热处理。应予说明，此时，形成于陶瓷板的正面和背面的金属层使用通过湿式氧化法或干式氧化法中的任一种方法制作而成的金属箔。即，使通过湿式氧化法制作而成的金属箔分别与陶瓷板的正面和背面重叠。使通过干式氧化法制作而成的金属箔分别与陶瓷板20的正面和背面重叠。
若如此重叠地进行热处理，则在陶瓷板与金属层之间的接触界面形成有氧化铜(CuxO)。另外，在陶瓷板与金属层之间的接触界面，能够利用预定的方法形成包含具备镁、锰中的至少任一者的氧化物的中间层50a、50b。预定的方法可以是在烧成陶瓷板时涂布氧化镁的方法、或通过使用了含锰溶液的湿式氧化法形成金属层的方法中的至少任一方法。
后述的实施例1-1的陶瓷层叠基板10是在烧成陶瓷板20时涂布氧化镁而得到的。因此，在陶瓷板20与金属层30、40之间的接触界面形成有包含具备镁的氧化物作为第一氧化物的中间层50a、50b。
后述的实施例1-2的陶瓷层叠基板10是在烧成陶瓷板20时通过氧化镁的涂布、以及使用含锰溶液的湿式氧化法形成金属层30、40的方法而得到的。因此，在陶瓷板20与金属层30、40之间的接触界面形成有包含具备镁和锰这两者的氧化物作为第一氧化物的中间层50a、50b。
后述的实施例1-3的陶瓷层叠基板10是在烧成陶瓷板20时通过使用含锰溶液的湿式氧化法形成金属层30、40的方法而得到的。因此，在陶瓷板20与金属层30、40之间的接触界面形成有包含具备锰的氧化物作为第一氧化物的中间层50a、50b。由此，陶瓷板20与金属层30、40适当地接合。
接着，对在步骤S2中形成于陶瓷板的金属层进行蚀刻(步骤S3)。即，通过将形成于陶瓷板的正面的金属层蚀刻为预定的形状，从而形成金属层30a～30f。另外，通过对形成于陶瓷板的背面的金属层进行蚀刻，从而形成金属层40。应予说明，在金属层30a～30f的表面以及金属层40的表面可以不形成氧化铜(CuxO)的覆膜。氧化铜(CuxO)的覆膜能够通过在接合时(步骤S2)在还原气氛下进行热处理的方法、或在接合或蚀刻后进行表面研磨的方法来去除。陶瓷板20的厚度为0.32mm左右。金属层30、40的厚度为0.3mm左右。
通过以上操作，制造出在陶瓷板20与金属层30、40之间包括有中间层50a、50b的陶瓷层叠基板10。在这样的陶瓷层叠基板10中，通过中间层50a、50b来抑制金属层30、40与陶瓷板20之间的接合性的降低。应予说明，在步骤S1a中，在进行了氧化镁的粉末的涂布的情况下，在陶瓷层叠基板10中，陶瓷板20和中间层50a、50b中的具备镁的氧化物的含量相对于经氧化物换算而得的总量，以氧化镁(MgO)换算而计为0.1wt％以上且1.5wt％以下。此外，在该情况下，经氧化镁(MgO)换算而得的镁的含量相对于经氧化硅(SiO2)换算而得的硅的含量为10wt％以上且50wt％以下。在步骤S1a中，在没有进行氧化镁的粉末的涂布的情况下，在陶瓷层叠基板10中不包含镁(小于测定下限的0.01wt％)。另外，在步骤S1b中，在进行了使用含锰溶液的湿式氧化法的情况下，在陶瓷层叠基板10中，陶瓷板20与中间层50a、50b中的具备锰的氧化物的含量相对于经氧化物换算而得的总量，以氧化锰(MnO)换算而计为0.01wt％以上且0.15wt％以下。此外，在该情况下，经氧化锰(MnO)换算而得的锰的含量相对于经氧化硅(SiO2)换算而得的硅的含量而计为1.0wt％以上且5.0wt％以下。在步骤S1b中，在没有进行使用含锰溶液的湿式氧化法的情况下，在陶瓷层叠基板10中不包含锰(低于测定下限的0.01wt％)。
后述的实施例1-1的陶瓷层叠基板10是进行了氧化镁的粉末的涂布且不进行使用含锰溶液的湿式氧化法的情况。在该情况下，陶瓷层叠基板10包括具备镁的氧化物，不包括具备锰的氧化物。后述的实施例1-2的陶瓷层叠基板是进行了氧化镁的粉末的涂布和使用含锰溶液的湿式氧化法这两者的情况。因此，在陶瓷层叠基板10中，一起包含具备镁的氧化物和具备锰的氧化物。后述的实施例1-3的陶瓷层叠基板10是不进行氧化镁的粉末的涂布而进行了使用含锰溶液的湿式氧化法的情况。因此，在陶瓷层叠基板10中，不包含具备镁的氧化物，而包含具备锰的氧化物。应予说明，后述的比较例的陶瓷层叠基板100是不进行氧化镁的粉末的涂布和使用含锰溶液的湿式氧化法这两者的情况。因此，在陶瓷层叠基板100中，都不包含具备镁的氧化物和具备锰的氧化物。
(比较例1的陶瓷层叠基板)
以下，在对利用中间层50a、50b抑制金属层30、40的接合性降低进行说明时，首先，作为比较例1，利用图5、图6以及图13对不包括中间层50a、50b的陶瓷层叠基板进行说明。图5是比较例1的陶瓷层叠基板的截面示意图，图6是比较例1的陶瓷层叠基板在高温下且高电压时的截面示意图。图13是总结陶瓷层叠基板的试验结果的表。应予说明，图5示意性地示出图2中的由虚线包围的范围内的微观状态。另外，在图6中示意性地示出在图5中在高温下对金属层30、40之间施加了高电压时的微观状态。另外，图13将以后说明的第一实施方式～第三实施方式中的试验结果与比较例1一起一并示出。
比较例1的陶瓷层叠基板所包括的陶瓷板120是在图4的步骤S1a中不进行氧化镁的涂布而制作出来的。该陶瓷板以氧化铝为主要成分，此外，还包含具备硅的氧化物以及具备钠的氧化物。另外，比较例1的陶瓷层叠基板所包括的金属层是通过图4的步骤S1b的干式氧化法而制作出来的。将这样的陶瓷板和金属层经图4的步骤S2、S3的工序而制造出比较例1的陶瓷层叠基板100。陶瓷层叠基板100不包含镁和锰。即，如此地制造出的陶瓷层叠基板100未形成包含具备镁、锰中的至少任一者的氧化物的中间层50a、50b。
如图5所示，如此地制造出的陶瓷层叠基板100从下方起依次层叠金属层40、陶瓷板120、金属层30而构成。陶瓷板120至少包含氧化铝21(Al2O3)粒子，并且在其晶界和三相点包含具备硅的氧化物22(Si-O)和氧化钠23(Na2O)。另外，金属层30、40以铜(Cu)为主要成分且以不包含氧的方式构成。在金属层30、40与陶瓷板120之间的边界分别形成有具备铜的氧化物31、41(Cu-O)。
对针对这样的陶瓷层叠基板100的剥离强度的评价试验的结果进行说明。剥离强度的评价试验是指测定可靠性试验前后的陶瓷层叠基板100的金属层30、40相对于陶瓷板120的剥离强度。接着，是根据测定结果来评价金属层30、40相对于陶瓷板120的接合强度的试验。应予说明，以40处的测定值的平均值而求出剥离强度的值。
首先，在可靠性试验中，在高温环境下使半桥电路以预定的接通、断开模式连续运转预定时间。应予说明，在此，形成于陶瓷板20的背面的金属层40以与N端子成为相同电位的方式进行接地。因此，在陶瓷板20的正面形成的金属层30是高电位的金属层，在背面形成的金属层40是低电位的金属层。在陶瓷层叠基板100的正面进行这样的连续运转。
如下所示地进行剥离强度的测定。在陶瓷层叠基板100中，在金属层30、40的一部分加工出具有预定的宽度的条形的图案，将条形的金属层30、40的一端从陶瓷板120剥离，沿垂直于陶瓷层叠基板100的主面的方向以一定的速度将已剥离的一端剥离预定的长度以上。测定该拉伸时的载荷。
根据可靠性试验前后的陶瓷层叠基板100所包括的金属层30、40的剥离强度的变化来进行评价。针对可靠性试验前的剥离强度，若可靠性试验后的剥离强度为95％以上，则评价为“优秀(优)”，若小于95％且为90％以上，则评价为“良好(良)”，若小于90％且为60％以上，则评价为“合格(可)”，如果低于60％，则评价为“不合格(劣)”(参照图13)。应予说明，图13针对实施例1-1～实施例1-3以及比较例1，示出了该评价所使用的陶瓷板、金属层、中间层以及试验结果。
如图13(最右栏)所示，针对比较例1的评价结果在陶瓷层叠基板100的正面为“优秀”，但在背面为“不合格”。即，通过可靠性试验可知，陶瓷层叠基板100成为金属层40相对于陶瓷板120的背面的接合力降低的状态。其理由目前尚未被充分阐明，也不受限于理论，能够有如下考虑。
可靠性试验后的陶瓷层叠基板100成为如图6所示那样的组成。通过在高温下对金属层30、40施加高电位(正极)和低电位(负极)的电压，从而使氧化钠23(参照图5)分离为钠离子24(Na+)和氧离子25(O2-)。钠离子24通过氧化铝21的晶界上的具备硅的氧化物22，向作为负极的低电位的金属层40侧移动。另外，氧离子25通过氧化铝21的晶界上的具备硅的氧化物22，向作为正极的高电位的金属层30侧移动。
移动到正极的氧离子25与金属层30所包含的铜反应，形成具备铜的氧化物31。在正极，具备铜的氧化物31增加，针对氧化铝21和具备硅的氧化物22各自的接合力提高。
另一方面，移动到负极的钠离子24与具备铜的氧化物41(参照图5)反应，使氧化铜还原，与钠离子24反应后的负极的具备铜的氧化物41成为Cu，并包含在金属层40中。另外，钠离子24被氧化而成为氧化钠。如此，针对氧化铝21和具备硅的氧化物22这两者，接合力大的具备铜的氧化物41减少。另外，在负极的金属层40的边界附近的陶瓷板120，钠离子(氧化钠23)的浓度增加，容易产生氧化铝21的粒子的脱离。因此，导致金属层40相对于陶瓷板120的接合强度降低。
在应用这样的陶瓷层叠基板100来代替半导体装置1的陶瓷层叠基板10的情况下，若将金属层40接地，则金属层40成为低电位(基准电位)，金属层30a成为高电位，另外，金属层30c成为中间电位。因此，在与金属层30a、30c(特别是高电位的金属层30)对置的金属层40的部分，接合性降低。
应予说明，也可以不使金属层40接地而设为浮动电位，或者也可以使金属层40中间点接地(以成为与金属层30c相同的电位的方式进行接地)。在这些情况下，上臂部的集电极侧的金属层30a、30b成为高电位，金属层40成为低电位。因此，导致与金属层30a、30b对置的金属层40的部分的接合性降低。另一方面，下臂部的发射极侧的金属层30d成为低电位，与金属层30d对置的金属层40成为高电位，导致金属层30d的接合性降低。
另外，以下，对在包括以氧化铝为主要成分的陶瓷板20的陶瓷层叠基板10中，与中间层50a、50b相应的实施例1-1～实施例1-3进行说明。
(实施例1-1的陶瓷层叠基板)
接下来，使用图7、图8以及图13对包含有中间层50a、50b的陶瓷层叠基板10进行说明。图7是第一实施方式(实施例1-1)的陶瓷层叠基板的截面示意图，图8是第一实施方式(实施例1-1)的陶瓷层叠基板在高温下且高电压时的截面示意图。应予说明，图7示意性地示出图2中的由虚线包围的范围内的微观状态。另外，在图8中示意性地示出在图2中在高温下对金属层30、40之间施加了高电压时的微观状态。
如图7所示，实施例1-1的陶瓷层叠基板10从下方起依次层叠金属层40、中间层50b、陶瓷板20、中间层50a、金属层30而构成。
陶瓷板20是在图4的步骤S1a中涂布氧化镁的粉末而制造出来的。另外，金属层30、40是在图4的步骤S1b中通过干式氧化法制造出来的。陶瓷板20在氧化铝21的粒子之间(晶界和三相点)包含具备硅的氧化物22和氧化钠23作为第二氧化物。此外，可以包含氧化镁。
另外，中间层50a、50b分别包含具备镁的氧化物51a、51b(Mg-O)作为第一氧化物。具备镁的氧化物51a、51b在中间层50a、50b分别大量地形成于陶瓷板20的正面侧、背面侧。此外，在金属层30、40与陶瓷板20之间的边界、以及具备镁的氧化物51a、51b与金属层30、40和陶瓷板20之间的边界分别形成有具备铜的氧化物31、41。
在(可靠性试验前的)陶瓷层叠基板10中，若具备镁的氧化物51a、51b过多，则导致陶瓷板20与金属层30、40之间的接合强度降低。因此，优选包含具备镁的氧化物51a、51b的中间层50a、50b形成为，相对于陶瓷板20与金属层30、40之间的接合面而覆盖10％以上且80％以下，更优选为20％以上且50％以下。
对这样的陶瓷层叠基板10也进行了剥离强度的评价试验。如图13所示，针对实施例1-1的评价结果为在陶瓷层叠基板10的正面为“优秀”，在背面为“合格”。即，陶瓷层叠基板10也进行可靠性试验，与比较例1相比，稍微改善了金属层40相对于陶瓷板20的背面的接合力，并抑制了接合性的降低。其理由目前尚未被充分阐明，也不受限于理论，能够有如下考虑。
可靠性试验后的陶瓷层叠基板10成为如图8所示那样的组成。通过在高温下对金属层30、40施加高电位(正极)和低电位(负极)的电压，从而使氧化钠23(参照图7)分离为钠离子24(Na+)和氧离子25(O2-)。钠离子24通过氧化铝21的晶界和三相点上的具备硅的氧化物22，向作为负极的低电位的金属层40侧移动。另外，氧离子25通过氧化铝21的晶界和三相点上的具备硅的氧化物22，向作为正极的高电位的金属层30侧移动。
移动到正极的氧离子25与金属层30的铜反应，形成具备铜的氧化物31。如此，在正极，具备铜的氧化物31增加，针对氧化铝21和具备硅的氧化物22各自的接合力提高。
另一方面，移动到负极的钠离子24在不存在具备镁的氧化物51b的部位与具备铜的氧化物41(参照图7)反应，使氧化铜还原，与钠离子24反应后的负极的具备铜的氧化物41成为Cu，并包含在金属层40中。另外，钠离子24被氧化而成为氧化钠。如此，针对氧化铝21和具备硅的氧化物22这两者接合力大的具备铜的氧化物41减少。另外，在负极的金属层40的边界附近的陶瓷板120，钠离子(氧化钠23)的浓度增加，容易产生氧化铝21的粒子的脱离。
然而，与比较例1不同，陶瓷层叠基板10在中间层50a、50b配置有氧化镁26。因此，阻碍钠离子24与具备铜的氧化物41反应。因此，在形成有具备镁的氧化物51b的部位，具备铜的氧化物41不会成为Cu而仍旧存在。另外，氧化镁26存在于氧化铝21的晶界和三相点。因此，晶界上的具备硅的氧化物22的一部分的移动路径被切断，并且一部分钠离子24的移动被切断。因此，抑制了钠离子24与具备铜的氧化物41的反应。因此，在该部位维持了陶瓷板20与金属层40之间的接合强度。
通过以上操作，与比较例1的情况相比，实施例1-1的陶瓷层叠基板10抑制了陶瓷板20至金属层40的接合强度的降低，提高了金属层40相对于陶瓷板20的接合强度。
根据比较例1，即使没有中间层50a、50b也能够一定程度地维持陶瓷板120的正面(高电位侧)的金属层30的接合强度，但是在陶瓷板120的背面(低电位侧)产生金属层40的接合性的降低。通过第一实施方式的陶瓷层叠基板10的陶瓷板20的背面(低电位侧)与金属层40之间的中间层50b来抑制金属层40的接合性的降低。因此，在陶瓷层叠基板10中，只要至少在陶瓷板20的背面(低电位侧)与金属层40之间具有中间层50b，就能够抑制金属层40的接合性的降低，并能够防止陶瓷层叠基板10的劣化。
上述半导体装置1具备：半导体芯片60a、60b、65a、65b；接合部件35；以及陶瓷层叠基板10，其为板状且具备正面、以及正面的相反一侧的背面，在正面经由接合部件35而接合有半导体芯片60a、60b、65a、65b。陶瓷层叠基板10具有陶瓷板20、金属层30、40、以及中间层50b。陶瓷板20为板状且具备第一主面(在第一实施方式中为正面)、以及第一主面的相反一侧的第二主面(在第一实施方式中为背面)，并且具备陶瓷粒子。金属层30被施加高电位的电压，与陶瓷板20的第一主面接合，并且包含铜。金属层40被施加低电位的电压，与陶瓷板20的第二主面接合，并且包含铜。中间层50b形成于陶瓷板20的第二主面和低电位的金属层40之间，包含具有镁的氧化物51b。陶瓷层叠基板10通过陶瓷板20与低电位的金属层40之间所包含的具备镁的氧化物51b，即使在高温下被施加高电压，也抑制金属层40相对于陶瓷板20的接合性的降低。因此，能够防止陶瓷层叠基板10的劣化，并能够抑制半导体装置1的可靠性的降低。
另外，在第一实施方式、第二实施方式中，在形成于陶瓷板20的背面的金属层40以成为与N端子相同的电位的方式进行接地的情况下，高电位的金属层是形成于陶瓷板20的正面的金属层30a、30b、30c。低电位的金属层是形成于陶瓷板20的背面的金属层40。
另外，在第一实施方式、第二实施方式中，在形成于陶瓷板20的背面的金属层40以成为与M端子相同的电位的方式进行接地的情况下、或者未设置而浮动的情况下，高电位的金属层是形成于陶瓷板20的正面的金属层30a、30b，低电位的金属层是形成于陶瓷板20的背面且与金属层30a、30b对置的金属层40。另外，在该情况下，低电位的金属层是形成于陶瓷板20的正面的金属层30d，高电位的金属层是形成于陶瓷板20的背面且与金属层30d对置的金属层40。
应予说明，在第三实施方式中对半导体装置1驱动时或停止时的、根据陶瓷板20与金属层30和金属层40之间的电位而需要中间层的区域(位置)进行说明。
应予说明，在本实施方式中，对于在中间层50a、50b形成具备镁的氧化物的方法而言，对在陶瓷板制作工序(步骤S1a)中，在板状成形物的表面涂布氧化镁的粉末，在预定的温度下以预定时间进行烧成的情况进行说明。不限于此，在陶瓷板制作工序(步骤S1a)中，也可以在板状成形物的表面涂布具备锰的溶液而进行烧成。在陶瓷板制作工序(步骤S1a)以及金属箔制作工序(步骤S1b)时，能够通过溅射或蒸镀在陶瓷板或者金属箔形成镁或者具备镁的氧化物，也能够在中间层50a、50b形成具备镁的氧化物。
另外，在本实施方式中，对于在中间层50a、50b形成具备锰的氧化物的方法而言，对在金属箔制作工序(步骤S1b)中，使金属箔浸渍于含锰溶液中而使其氧化的情况进行说明。不限于此，在陶瓷板制作工序(步骤S1a)中，也可以在板状成形物的表面涂布具备锰的粉末或溶液而进行烧成。在陶瓷板制作工序(步骤S1a)或金属箔制作工序(步骤S1b)时，能够通过溅射或蒸镀在陶瓷板或金属箔上形成锰或具备锰的氧化物，也能够在中间层50a、50b形成具备锰的氧化物。
(实施例1-2的陶瓷层叠基板)
在实施例1-2的方式中，使用图9、图10以及图13，对在图4的步骤S1a中涂布氧化镁的粉末而制造出陶瓷层叠基板10的陶瓷板20，并通过湿式氧化法而制造出金属层30、40的情况进行说明。图9是第一实施方式(实施例1-2)的陶瓷层叠基板的截面示意图，图10是第一实施方式(实施例1-2)的陶瓷层叠基板在高温下且高电压时的截面示意图。应予说明，图9示意性地示出与图2中的由虚线包围的范围相对应的部位的微观状态。另外，在图10中示意性地示出在图2中在高温下对金属层30、40之间施加了高电压时的微观状态。
如图9所示，实施例1-2的陶瓷层叠基板10从下方起依次层叠金属层40、中间层50b、陶瓷板20、中间层50a、金属层30而构成。
与实施例1-1同样地，陶瓷板20是在图4的步骤S1a中涂布氧化镁的粉末而制造出来的。另一方面，与实施例1-1不同，金属层30、40是在图4的步骤S1b中通过湿式氧化法而制造出来的。陶瓷板20在氧化铝21的粒子之间(晶界和三相点)包含具备硅的氧化物22和氧化钠23作为第二氧化物。此外，还可以包含氧化镁。
另外，金属层30、40以铜为主要成分而构成。中间层50a、50b分别包含具备镁和锰的氧化物52a、52b(Mg-Mn-O)作为第一氧化物。具备镁和锰的氧化物52a、52b在中间层50a、50b中分别大量地形成于陶瓷板20的正面侧、背面侧。此外，在金属层30、40、陶瓷板20以及具备镁和锰的氧化物52a、52b的边界分别形成有具备铜的氧化物31、41。
在实施例1-1中，在(可靠性试验前的)陶瓷层叠基板10中，限制中间层50a、50b的覆盖范围而不能够提高陶瓷板20与金属层30、40之间的接合强度。在实施例1-2中，能够较宽地形成包含具备镁和锰的氧化物52a、52b的中间层50a、50b。由此，相比于实施例1-1更能够提高陶瓷板20与金属层30、40之间的接合强度。优选这样的中间层50a、50b形成为，相对于陶瓷板20与金属层30、40之间的接合面而覆盖20％以上且80％以下。
对这样的陶瓷层叠基板10也进行了剥离强度的评价试验。如图13所示，针对实施例1-2的评价结果在陶瓷层叠基板10的正面和背面为“优秀”。即，陶瓷层叠基板10也进行可靠性试验，与实施例1-1相比，改善了金属层40相对于陶瓷板20的背面的接合力，并抑制了接合性的降低。其理由目前尚未被充分阐明，也不受限于理论，能够有如下考虑。
可靠性试验后的陶瓷层叠基板10成为如图10所示那样的组成。通过在高温下对金属层30、40施加高电位(正极)和低电位(负极)的电压，从而使氧化钠23(参照图9)分离为钠离子24和氧离子25。钠离子24通过氧化铝21的晶界和三相点上的具备硅的氧化物22，向作为负极的低电位的金属层40侧移动。另外，氧离子25通过氧化铝21的晶界上的具备硅的氧化物22，向作为正极的高电位的金属层30侧移动。
移动到正极的氧离子25与金属层30的铜反应，形成具备铜的氧化物31。如此，在正极，具备铜的氧化物31增加，针对氧化铝21和具备硅的氧化物22各自的接合力提高。
然而，在实施例1-2中，在陶瓷层叠基板10中，在氧化铝21的晶界和三相点配置有氧化镁26。此外，在负极的氧化铝21与低电位的金属层40之间的边界和三相点形成有具备镁和锰的氧化物52b。特别地，形成有具备镁和锰的氧化物52b的区域比实施例1-1的具备镁的氧化物51b的区域更宽。因此，移动到负极的钠离子24被具备镁和锰的氧化物52b切断移动。因此，相比于实施例1-1的情况更加阻碍了钠离子24与具备铜的氧化物41的反应。因此，在氧化铝21、金属层40以及具备镁及锰的氧化物52b的边界，具备铜的氧化物41不会成为Cu而仍旧存在。因此，相比于实施例1-1更维持了陶瓷板20与金属层40之间的接合强度。
通过以上操作，与实施例1-1的情况相比，实施例1-2的陶瓷层叠基板10抑制了陶瓷板20至金属层40的接合强度的降低，提高了金属层40相对于陶瓷板20的接合强度提高。
(实施例1-3的陶瓷层叠基板)
实施例1-3中，使用图11、图12以及图13，对在图4的步骤S1a中不涂布氧化镁的粉末而制造出陶瓷层叠基板10的陶瓷板20，并通过湿式氧化法制造出金属层30、40的情况进行说明。图11是第一实施方式(实施例1-3)的陶瓷层叠基板的截面示意图，图12是第一实施方式(实施例1-3)的陶瓷层叠基板在高温下且高电压时的截面示意图。应予说明，图11示意性地示出图2中的由虚线包围的范围内的微观状态。另外，在图12中示意性地示出在图2中在高温下对金属层30、40之间施加了高电压时的微观状态。
如图11所示，实施例1-3的陶瓷层叠基板10从下方起依次层叠金属层40、中间层50b、陶瓷板20、中间层50a、金属层30而构成。
与实施例1-1和实施例1-2不同，陶瓷板20是在图4的步骤S1a中不进行氧化镁的粉末的涂布而制造出来的。另外，与实施例1-2同样地，金属层30、40是在图4的步骤S1b中通过湿式氧化法而制造出来的。陶瓷板20在氧化铝21的粒子之间(晶界和三相点)包含具备硅的氧化物22和氧化钠23作为第二氧化物。
另外，金属层30、40以铜为主要成分而构成。中间层50a、50b分别包含具备锰的氧化物53a、53b(Mn-O)作为第一氧化物。具备锰的氧化物53a、53b在中间层50a、50b中分别大量地形成于陶瓷板20的正面侧、背面侧。此外，在金属层30、40、陶瓷板20以及具备锰的氧化物53a、53b的边界分别形成有具备铜的氧化物即具备铜的氧化物31、41。
在(可靠性试验前的)陶瓷层叠基板10中，若具备锰的氧化物53a、53b过多，则陶瓷板20与金属层30、40之间的接合强度降低。因此，优选包含具备锰的氧化物53a、53b的中间层50a、50b形成为，相对于陶瓷板20与金属层30、40之间的接合面而覆盖10％以上且80％以下，更优选为20％以上且50％以下。
对这样的陶瓷层叠基板10也进行了剥离强度的评价试验。如图13所示，针对实施例1-3的评价结果在陶瓷层叠基板10的正面为“优秀”，在背面为“良好”。即，陶瓷层叠基板10也进行可靠性试验，与第一实施方式相比，稍微改善了金属层40相对于陶瓷板20的背面的接合力，并抑制了接合性的降低。其理由目前尚未被充分阐明，也不受限于理论，能够有如下考虑。
可靠性试验后的陶瓷层叠基板10成为如图12所示那样的组成。通过在高温下对金属层30、40施加高电位(正极)和低电位(负极)的电压，从而使氧化钠23(参照图11)分离为钠离子24和氧离子25。钠离子24通过氧化铝21的晶界和三相点上的具备硅的氧化物22，向作为负极的低电位的金属层40侧移动。另外，氧离子25通过氧化铝21的晶界上的具备硅的氧化物22，向作为正极的高电位的金属层30侧移动。
移动到正极的氧离子25与金属层30的铜反应，形成具备铜的氧化物31。如此，在正极，具备铜的氧化物31增加，针对氧化铝21和具备硅的氧化物22各自的接合力提高。
另一方面，移动到负极的钠离子24在不存在具备锰的氧化物53b的部位与具备铜的氧化物41(参照图11)反应，使氧化铜还原，与钠离子24反应后的负极的具备铜的氧化物41成为Cu，并包含在金属层40中。另外，钠离子24被氧化而成为氧化钠。如此，针对氧化铝21和具备硅的氧化物22这两者，接合力大的具备铜的氧化物41减少。另外，在负极的金属层40的边界附近的具备硅的氧化物22的晶界和三相点上，钠离子(氧化钠23)的浓度增加，容易产生氧化铝21的粒子的脱离。
然而，实施例1-3的陶瓷层叠基板10在中间层50a、50b配置有氧化锰27。因此，阻碍钠离子24与具备铜的氧化物41反应。因此，在形成有具备锰的氧化物53b的部位，具备铜的氧化物41不会成为Cu而仍旧存在。另外，氧化锰27配置于氧化铝21的晶界和三相点。因此，晶界上的具备硅的氧化物22的一部分的移动路径被切断，一部分钠离子24的移动被切断。因此，抑制了钠离子24与具备铜的氧化物41的反应。因此，在该部位维持了陶瓷板20与金属层40之间的接合强度。另外，认为此时的接合强度比实施例1-3的接合强度更大。
通过以上操作，与实施例1-1的情况相比，实施例1-3的陶瓷层叠基板10抑制了陶瓷板20至金属层40的接合强度的降低，提高了金属层40相对于陶瓷板20的接合强度。
[第二实施方式]
相对于第一实施方式的陶瓷板20，第二实施方式的陶瓷层叠基板10所包括的陶瓷板20还包含氧化锆(ZrO2)。应予说明，在第二实施方式中，也基于第一实施方式的半导体装置1(图1和图2)进行说明。
(半导体装置的制造方法)
第二实施方式的陶瓷层叠基板10也按照第一实施方式的图4的制造方法的流程图来制造。在第二实施方式中，在制造陶瓷层叠基板10时，也首先制作陶瓷板和金属箔(步骤S1a、S1b)。应予说明，该步骤S1a、S1b可以先进行任一个。
对陶瓷板的制作进行说明(步骤S1a)。首先，将氧化锆(ZrO2)的粉末与氧化硅(SiO2)的粉末一起添加到氧化铝(Al2O3)的粉末中，与粘合剂等一起搅拌而成形为板状。在成形为板状的成形物的表面涂布氧化镁(MgO)的粉末，在预定的温度下以预定时间进行烧成。如此地进行烧成而形成的陶瓷板包含氧化铝作为陶瓷粒子，并且在陶瓷粒子的晶界和三相点包含具备锆的氧化物和具备硅的氧化物(第二氧化物)，而且，在表面形成有具备镁的氧化物。另外，也可以在陶瓷粒子的晶界和三相点形成有具备镁的氧化物。由于存在具备锆的氧化物，所以与不存在具备锆的氧化物的情况相比，能够提高抗弯强度。
为了制造第二实施方式的陶瓷板20，除了氧化锆(ZrO2)粉末以外，还可以添加氧化钇(Y2O3)的粉末、氧化镁(MgO)的粉末、或氧化钙(CaO)的粉末。或者，也可以添加部分稳定化氧化锆的粉末来代替氧化锆(ZrO2)粉末。由此，陶瓷板20包含氧化铝作为陶瓷粒子，在陶瓷粒子的晶界和三相点包含具备部分稳定化氧化锆和硅的氧化物(第二氧化物)。该情况下的部分稳定化氧化锆优选相对于换算为氧化锆(ZrO2)的氧化锆而包含2.5mol％以上且3.5mol％以下的换算为氧化钇(Y2O3)的钇。由此，与仅为氧化锆的情况相比，能够进一步提高抗弯强度。另外，陶瓷粒子的平均粒径为0.5μm以上且25μm以下。更优选为1μm以上且10μm以下。
在陶瓷板20中，氧化铝的含量以氧化物换算而计为整体的80wt％以上且95wt％以下，更优选为84wt％以上且92wt％以下。另外，具备锆的氧化物的含量相对于经氧化物换算而得的总量以氧化锆(ZrO2)换算计为整体的5.0wt％以上且20.0wt％以下，更优选包含8wt％以上且16wt％以下。另外，相对于陶瓷板20，具备硅的氧化物的含量相对于经氧化物换算而得的总量以氧化硅(SiO2)换算而计为0.01wt％以上且3.0wt％以下，更优选为1.0wt％以上且3.0wt％以下。若具备硅的氧化物的含量过少则在陶瓷板中大量地残留有空隙，变得容易破裂。另外，若所述具备硅的氧化物的含量过多，则陶瓷板的导热性降低，散热性变差。
另外，在第二实施方式的陶瓷板20中，除了包含陶瓷粒子、具备镁的氧化物、具备硅的氧化物、具备锆的氧化物以外，还包含制造中使用的各种材料。作为这样的材料的一例，有具备钠的氧化物。例如存在氧化钠。相对于陶瓷板20，具备钠的氧化物的含量相对于经氧化物换算而得的总量以氧化钠(Na2O)换算而计为0.001wt％以上且0.2wt％以下，更优选计为0.002wt％以上且0.2wt％以下。若具备钠的氧化物的含量过少，则难以进行陶瓷原料粉末的精制。另外，若所述具备钠的氧化物的含量过多时，则形成β氧化铝，容易引起绝缘性的降低和/或强度的降低。在陶瓷板20中，优选不包含β氧化铝。
步骤S1b的金属箔的制作与第一实施方式同样地实施。另外，步骤S2以后的制造方法使用在第二实施方式的步骤S1a中制作出的陶瓷板，与第一实施方式同样地实施。
通过以上操作，制造出在陶瓷板20与金属层30、40之间包括有中间层50a、50b的陶瓷层叠基板10。在这样的陶瓷层叠基板10中，通过中间层50a、50b来抑制金属层30、40与陶瓷板20之间的接合性的降低。应予说明，在第二实施方式的步骤S1a中，在进行了氧化镁粉末的涂布的情况下，在陶瓷层叠基板10中，陶瓷板20和中间层50a、50b中的具备镁的氧化物的含量相对于经氧化物换算而得的总量，以氧化镁(MgO)换算而计为0.1wt％以上且1.5wt％以下。此外，在该情况下，经氧化镁(MgO)换算而得的镁的含量相对于经氧化锆(ZrO2)换算而得的锆的含量为2.0wt％以上且20.0wt％以下，更优选为7.5wt％以上且15wt％以下。在第二实施方式的步骤S1a中，在没有进行氧化镁粉末的涂布的情况下，在陶瓷层叠基板10中不包含镁(小于测定下限的0.01wt％)。另外，在步骤S1b中，在进行了使用含锰溶液的湿式氧化法的情况下，在陶瓷层叠基板10中，陶瓷板20与中间层50a、50b中的氧化锰的含量为0.01wt％以上且0.15wt％以下。此外，该情况下，经氧化锰换算而得的锰的含量相对于经氧化锆换算而得的锆的含量为0.05wt％以上且2wt％以下，更优选为0.2wt％以上且0.8wt％以下。在步骤S1b中，在没有进行使用含锰溶液的湿式氧化法的情况下，在陶瓷层叠基板10中，没有确认到含有锰，小于测定下限的0.01wt％。
另外，在第二实施方式中也不限于此，在制作陶瓷板(步骤S1a)以及制作金属箔(步骤S1b)时，通过在陶瓷板或者金属箔上利用溅射或蒸镀而形成镁或者具备镁的氧化物，从而也能够在中间层50a、50b形成具备镁的氧化物。在陶瓷板制作工序(步骤S1a)中，也可以在板状成形物的表面涂布镁、或者具备镁的粉末或溶液而进行烧成。
另外，以下，对在包括以氧化铝和氧化锆为主要成分的陶瓷板的陶瓷层叠基板10中，对应于中间层50a、50b的实施例2-1～实施例2-3进行说明。应予说明，在第二实施方式中，也进行与第一实施方式同样的可靠性测试。
(比较例2的陶瓷层叠基板)
以下，在针对第二实施方式的陶瓷板20，对利用中间层50a、50b抑制金属层30、40的接合性降低进行说明时，首先，作为比较例2，使用图14和图15对不包括中间层50a、50b的陶瓷层叠基板10进行说明。图14是比较例2的陶瓷层叠基板的截面示意图，图15是比较例2的陶瓷层叠基板在高温下且高电压时的截面示意图。应予说明，图14示意性地示出图2中的由虚线包围的范围内的微观状态。另外，在图15中示意性地示出在图2中在高温下对金属层30、40之间施加了高电压时的微观状态。
比较例2的陶瓷板120是在图4的步骤S1a(第二实施方式)中不进行氧化镁的粉末的涂布而制造出来的。另外，金属层30、40是在图4的步骤S1b中通过干式氧化法而制造出来的。
如图14所示，如此地制造出的陶瓷层叠基板100从下方起依次层叠金属层40、陶瓷板120、金属层30而构成。陶瓷板120在氧化铝21的粒子之间(晶界和三相点)包含具备硅的氧化物22和氧化锆28作为第二氧化物。此外，还可以包含氧化钠23。应予说明，代替氧化锆28，也可以是具备锆的氧化物，例如可以是部分稳定化氧化锆。另外，与第一实施方式同样地，金属层30、40以铜为主要成分而构成。
比较例的陶瓷层叠基板100不包含镁和锰。即，如此地制造出的陶瓷层叠基板100不形成包含具备镁、锰中的至少任一者的氧化物的中间层50a、50b。
针对这样的陶瓷层叠基板100也进行了与第一实施方式同样的剥离强度的评价试验。评价结果在陶瓷板的正面和背面均为“不合格”(省略表的图示)。其理由目前尚未被充分阐明，也不受限于理论，能够有如下考虑。
如图15所示，比较例2的陶瓷层叠基板100在高温下对金属层30、40施加高电位(正极)和低电位(负极)的电压。由此，在负极侧的金属层40与陶瓷板120的氧化锆28之间的边界形成的具备铜的氧化物41(Cu-O)被还原。例如，产生CuO+2e(电子)→Cu+O2-的反应。因此，在负极侧，具备铜的氧化物41减少，金属层40与陶瓷层叠基板10之间的接合力降低。然后，通过具备铜的氧化物41(Cu-O)的还原而生成的氧离子25通过氧化铝21的晶界和三相点上的氧化锆28，向作为正极的高电位的金属层30侧移动。移动到正极的氧离子25与金属层30的铜反应，使具备铜的氧化物31生长。例如，产生Cu+O2-→CuO+2e(电子)的反应。因此，在正极，具备铜的氧化物31过度地增加，金属层30与陶瓷层叠基板10之间的接合力降低。
在第二实施方式中的比较例2的陶瓷层叠基板100的陶瓷板120中，如上所述，氧离子的移动被氧化锆促进。因此，在负极侧进行还原，在正极侧进行氧化。因此，金属层30、40相对于陶瓷层叠基板100的接合强度比第一实施方式中的比较例1进一步降低。
(实施例2-1的陶瓷层叠基板)
接下来，使用图16和图17，对包括有中间层50a、50b的陶瓷层叠基板10进行说明。应予说明，实施例2-1对应于实施例1-1。图16是第二实施方式(实施例2-1)的陶瓷层叠基板的截面示意图，图17是第二实施方式(实施例2-1)的陶瓷层叠基板在高温下且高电压时的截面示意图。应予说明，图16示意性地示出图2中的由虚线包围的范围内的微观状态。另外，在图17中示意性地示出在图2中在高温下对金属层30、40之间施加了高电压时的微观状态。
如图16所示，实施例2-1的陶瓷层叠基板10从下方起依次层叠金属层40、中间层50b、陶瓷板20、中间层50a、金属层30而构成。
陶瓷板20是在图4的步骤S1a(第二实施方式)中涂布氧化镁的粉末而制造出来的。另外，金属层30、40是在图4的步骤S1b中通过干式氧化法而制造出来的。
陶瓷板20在氧化铝21的粒子之间(晶界和三相点)包含具备硅的氧化物22和氧化锆28作为第二氧化物。此外，还可以包含氧化钠23和/或氧化镁。应予说明，代替氧化锆28，也可以是具备锆的氧化物，例如可以是部分稳定化氧化锆。
另外，与第一实施方式同样地，金属层30、40以铜为主要成分而构成。中间层50a、50b分别包含具备镁的氧化物51a、51b作为第一氧化物。具备镁的氧化物51a、51b在中间层50a、50b中分别大量地形成于陶瓷板20的正面侧、背面侧。此外，在金属层30、40与陶瓷板20之间的边界、以及具备镁的氧化物51a、51b、金属层30、40以及陶瓷板20之间的边界分别形成有具备铜的氧化物31、41。
在(可靠性试验前的)陶瓷层叠基板10中，若具备镁的氧化物51a、51b过多，则导致陶瓷板20与金属层30、40之间的接合强度降低。因此，优选包含具有镁的氧化物51a、51b的中间层50a、50b形成为，相对于陶瓷板20与金属层30、40之间的接合面而覆盖10％以上且80％以下，更优选为20％以上且50％以下。
对这样的陶瓷层叠基板10也进行了剥离强度的评价试验。针对实施例2-1的评价结果，在陶瓷层叠基板10的正面为“合格”，在背面为“合格”。即，与比较例相比，陶瓷层叠基板10稍微改善了金属层30、40相对于陶瓷板20的接合力，并抑制了接合性的降低。其理由目前尚未被充分阐明，也不受限于理论，能够有如下考虑。
如图17所示，实施例2-1的陶瓷层叠基板10在高温下对金属层30、40施加高电位(正极)和低电位(负极)的电压。在不存在包含具备镁的氧化物51b的中间层50b的部位，在负极侧的金属层40与陶瓷板20的氧化锆28之间的边界，具备铜的氧化物41(Cu-O)被还原。然而，与比较例2不同，陶瓷层叠基板10在负极侧配置有包含具备镁的氧化物51b的中间层50b。因此，在负极侧，在形成有中间层50b的部分，氧化锆28与具备铜的氧化物41(Cu-O)不直接接触，具备铜的氧化物41的还原被抑制。即，中间层50b阻碍具备铜的氧化物41的还原。因此，在形成有中间层50b的部位，具备铜的氧化物41不会成为Cu而仍旧存在。另外，由于抑制了负极中的还原，因此氧离子产生得少，在正极侧也抑制了铜在金属层30与陶瓷板20之间的边界被过度地氧化。因此，通过在负极侧形成有包含具备镁的氧化物51b的中间层50b，从而与比较例2相比，稍微改善了金属层30、40相对于陶瓷板20的接合力，并抑制了接合性的降低。
另外，氧化镁26也可以存在于晶界和三相点。由此，晶界上的氧离子的移动路径被切断一部分。由此，也抑制了正极和负极中的氧化还原的反应。另外，陶瓷层叠基板10也可以在正极侧形成有包含具备镁的氧化物51a的中间层50a。由此，在正极侧，在形成有中间层50b的部分，氧化锆28与具备铜的氧化物31(Cu-O)不直接接触，金属层30的氧化被抑制。即，中间层50a阻碍金属层30的氧化。由此，进一步改善了金属层30、40相对于陶瓷板20的接合力，抑制了接合性的降低。
通过以上操作，实施例2-1的陶瓷层叠基板10与实施例1-1同样地抑制了陶瓷板20至金属层40的接合强度的降低，金属层40相对于陶瓷板20的接合强度提高。实施例2-1也与实施例1-1同样地，在陶瓷层叠基板10中，只要至少在陶瓷板20的背面(低电位侧)与金属层40之间具有中间层50b，就能够抑制金属层40的接合性的降低，防止陶瓷层叠基板10的劣化。
(实施例2-2的陶瓷层叠基板)
在实施例2-2中，使用图18和图19，对在图4的步骤S1a(第二实施方式)中涂布氧化镁的粉末而制造出陶瓷层叠基板10的陶瓷板20，并通过湿式氧化法而制造出金属层30、40的情况进行说明。图18是第二实施方式(实施例2-2)的陶瓷层叠基板的截面示意图，图19是第二实施方式(实施例2-2)的陶瓷层叠基板在高温下且高电压时的截面示意图。应予说明，图18示意性地示出与图2中的由虚线包围的范围相对应的部位的微观状态。另外，在图19中示意性地示出在图2中在高温下对金属层30、40之间施加了高电压时的微观状态。
如图18所示，实施例2-2的陶瓷层叠基板10从下方起依次层叠金属层40、中间层50b、陶瓷板20、中间层50a、金属层30而构成。
与实施例2-1同样地，陶瓷板20是在图4的步骤S1a(第二实施方式)中涂布氧化镁的粉末而制造出来的。另外，与实施例2-1不同，金属层30、40是在图4的步骤S1b中通过湿式氧化法而制造出来的。
陶瓷板20在氧化铝21的粒子之间(晶界和三相点)包含具备硅的氧化物22和氧化锆28作为第二氧化物。此外，还可以包含氧化钠23和/或氧化镁。应予说明，代替氧化锆28，也可以是具备锆的氧化物，例如可以是部分稳定化氧化锆。
另外，金属层30、40以铜为主要成分而构成。与实施例1-2同样地，中间层50a、50b分别包含具备镁和锰的氧化物52a、52b作为第一氧化物。具备镁和锰的氧化物52a、52b在中间层50a、50b中分别大量地形成于陶瓷板20的正面侧、背面侧。此外，在金属层30、40、陶瓷板20以及具备镁和锰的氧化物52a、52b的边界分别形成有具备铜的氧化物31、41。
在实施例2-1中，在(可靠性试验前的)陶瓷层叠基板10中，限制中间层50a、50b的覆盖范围而不能提高陶瓷板20与金属层30、40之间的接合强度。在实施例2-2中，能够较宽地形成包含具备镁和锰的氧化物52a、52b的中间层50a、50b。由此，相比于实施例2-1更能够提高陶瓷板20与金属层30、40之间的接合强度。优选这样的中间层50a、50b形成为，相对于陶瓷板20与金属层30、40之间的接合面而覆盖20％以上且80％以下。
对这样的陶瓷层叠基板10也进行剥离强度的评价试验。针对实施例2-2的评价结果，在陶瓷层叠基板10的正面为“优秀”，在背面为“优秀”。即，与比较例相比，陶瓷层叠基板10大幅度地抑制了金属层30、40相对于陶瓷板20的接合力的降低。此外，相比于实施例2-1更抑制了金属层30、40相对于陶瓷板20的接合力的降低。其理由目前尚未被充分阐明，也不受限于理论，能够有如下考虑。
如图19所示，实施例2-2的陶瓷层叠基板10在高温下对金属层30、40施加高电位(正极)和低电位(负极)的电压。陶瓷层叠基板10在负极侧配置有包含具备镁和锰的氧化物52b的中间层50b。因此，在负极侧，在形成有中间层50b的部分，氧化锆28与具备铜的氧化物41(Cu-O)不直接接触，具备铜的氧化物41的还原被抑制。即，中间层50b阻碍具备铜的氧化物41的还原。因此，在形成有中间层50b的部位，具备铜的氧化物41不会成为铜而仍旧存在。另外，由于抑制了负极中的还原，所以氧离子产生得少，在正极侧也抑制了铜在金属层30与陶瓷板20之间的边界被过度地氧化。因此，通过在负极侧形成有包含具备镁和锰的氧化物52b的中间层50b，从而与比较例2相比，大幅度改善了金属层30、40相对于陶瓷板20的接合力，并抑制了接合性的降低。此外，由于比实施例2-1和后述的实施例2-3更阻碍了还原，因此，认为相比于实施例2-1、2-3更抑制了金属层30、40相对于陶瓷板20的接合力的降低。
另外，氧化镁26也可以存在于晶界和三相点。由此，晶界上的氧离子的移动路径被切断一部分。由此，也抑制了正极和负极中的氧化还原的反应。另外，陶瓷层叠基板10也可以在正极侧形成有包含具备镁和锰的氧化物52a的中间层50a。由此，在正极侧，在形成有中间层50b的部分，氧化锆28与具备铜的氧化物31(Cu-O)不直接接触，金属层30的氧化被抑制。即，中间层50a阻碍金属层30的氧化。由此，进一步改善了金属层30、40相对于陶瓷板20的接合力，抑制了接合性的降低。
通过以上操作，与实施例2-1和后述的实施例2-3的情况相比，实施例2-2的陶瓷层叠基板10进一步抑制了陶瓷板20至金属层40的接合强度的降低，金属层40相对于陶瓷板20的接合强度提高。
(实施例2-3的陶瓷层叠基板)
在实施例2-3中，使用图20和图21，对在图4的步骤S1a(第二实施方式)中不涂布氧化镁的粉末而制造出陶瓷层叠基板10的陶瓷板20，并通过湿式氧化法而制造出金属层30、40的情况进行说明。图20是第二实施方式(实施例2-3)的陶瓷层叠基板的截面示意图，图21是第二实施方式(实施例2-3)的陶瓷层叠基板在高温下且高电压时的截面示意图。应予说明，图20示意性地示出图2中的由虚线包围的范围内的微观状态。另外，在图21中示意性地示出在图2中在高温下对金属层30、40之间施加了高电压时的微观状态。
如图20所示，实施例2-3的陶瓷层叠基板10从下方起依次层叠金属层40、中间层50b、陶瓷板20、中间层50a、金属层30而构成。
与实施例2-1、2-2不同，陶瓷板20是在图4的步骤S1a(第二实施方式)中不进行氧化镁的粉末的涂布而制造出来的。另外，与实施例2-2同样地，金属层30、40是在图4的步骤S1b中通过湿式氧化法而制造出来的。
陶瓷板20在氧化铝21的粒子之间(晶界和三相点)包含具备硅的氧化物22和氧化锆28作为第二氧化物。此外，还可以包含氧化钠23。应予说明，代替氧化锆28，也可以是具备锆的氧化物，例如可以是部分稳定化氧化锆。
另外，金属层30、40以铜为主要成分而构成。中间层50a、50b分别包含具备锰的氧化物53a、53b作为第一氧化物。具备锰的氧化物53a、53b在中间层50a、50b中分别大量地形成于陶瓷板20的正面侧、背面侧。此外，在金属层30、40、陶瓷板20以及具备锰的氧化物53a、53b的边界分别形成有具备铜的氧化物即具备铜的氧化物31、41。
在(可靠性试验前的)陶瓷层叠基板10中，若具备锰的氧化物53a、53b过多，则陶瓷板20与金属层30、40之间的接合强度降低。因此，优选包含具备锰的氧化物53a、53b的中间层50a、50b形成为，相对于陶瓷板20与金属层30、40之间的接合面而覆盖10％以上且80％以下，更优选为20％以上且50％以下。
对这样的陶瓷层叠基板10也进行剥离强度的评价试验。针对实施例2-2的评价结果，在陶瓷层叠基板10的正面为“优秀”，在背面为“良好”。即，与比较例2相比，陶瓷层叠基板10抑制了金属层30、40相对于陶瓷板20的接合力的降低。此外，相比于实施例2-1更抑制了金属层30、40相对于陶瓷板20的接合力的降低。其理由目前尚未被充分阐明，也不受限于理论，能够考虑如下。
如图21所示，实施例2-3的陶瓷层叠基板10在高温下对金属层30、40施加高电位(正极)和低电位(负极)的电压。陶瓷层叠基板10在负极侧配置有包含具备锰的氧化物53b的中间层50b。因此，在负极侧，在形成有中间层50b的部分，氧化锆28与具备铜的氧化物41(Cu-O)不直接接触，具备铜的氧化物41的还原被抑制。即，中间层50b阻碍具备铜的氧化物41的还原。因此，在形成有中间层50b的部位，具备铜的氧化物41不会成为铜而仍旧存在。另外，由于抑制了负极中的还原，因此氧离子产生得少，在正极侧也抑制了铜在金属层30与陶瓷板20之间的边界被过度地氧化。因此，通过在负极侧形成有包含具备锰的氧化物52b的中间层50b，从而与比较例2相比，改善了金属层30、40相对于陶瓷板20的接合力，抑制了接合性的降低。此外，由于比实施例2-1更阻碍了还原，因此认为相比于实施例2-1更抑制了金属层30、40相对于陶瓷板20的接合力的降低。
另外，陶瓷层叠基板10可以在正极侧形成有包含具备锰的氧化物53a的中间层50a。由此，在正极侧，在形成有中间层50b的部分，氧化锆28与具备铜的氧化物31(Cu-O)不直接接触，金属层30的氧化被抑制。即，中间层50a阻碍金属层30的氧化。由此，进一步改善了金属层30、40相对于陶瓷板20的接合力，并抑制了接合性的降低。
通过以上操作，与实施例2-1的情况相比，实施例2-3的陶瓷层叠基板10进一步抑制了陶瓷板20至金属层40的接合强度的降低，金属层40相对于陶瓷板20的接合强度提高。
[第三实施方式]
如第一、第二实施方式中说明的那样，在陶瓷层叠基板10中，在金属板30、40中的一者为高电位并且金属板30、40中的另一者为低电位的情况下，至少在低电位的金属板与陶瓷板20之间形成有中间层。由此，抑制了(形成有中间层的)金属板相对于陶瓷板20的剥离。
在第三实施方式中，对在图1～图3所示的半导体装置1中，基于在半导体装置1运转时以及停止时的陶瓷层叠基板10的金属板30、40中产生的电位差而需要中间层的区域进行说明。
首先，对半导体装置1停止时进行说明。在半导体装置1停止时，向半导体芯片60a、60b的控制电极61a、61b输入的控制信号分别为断开。因此，在陶瓷层叠基板10中，金属层30a、30b为高电位，金属层30d为低电位。将此时的上臂部A和下臂部B分别称为停止状态。另外，该半导体装置1停止时分别对应于后述的图22的(A)、图23的(A)、图24的(A)。
对半导体装置1驱动时进行说明。在半导体装置1驱动时，向半导体芯片60a的控制电极61a输入的控制信号为接通，向半导体芯片60b的控制电极61b输入的控制信号为断开。因此，在陶瓷层叠基板10中，金属层30a、30b、30c为高电位，金属层30d为低电位。将此时的上臂部A称为驱动状态，将下臂部B称为停止状态。另外，该半导体装置1驱动时分别对应于后述的图22的(B)、图23的(B)、图24的(B)的情况。
另外，在半导体装置1的另一驱动时，半导体芯片60a的控制电极61a为断开，半导体芯片60b的控制电极61b为接通。因此，在陶瓷层叠基板10中，金属层30a、30b为高电位，金属层30c、30d为低电位。将此时的上臂部A称为停止状态，将下臂部B称为驱动状态。另外，该半导体装置1驱动时分别对应于后述的图22的(C)、图23的(C)、图24的(C)的情况。
接下来，使用图22～图25，对陶瓷层叠基板10的金属板30、40的每个电位需要中间层的区域进行说明。图22是用于说明第三实施方式的陶瓷层叠基板(背面金属层为低电位)的需要中间层的区域的图。图23是用于说明第三实施方式的陶瓷层叠基板(背面金属层为高电位)的需要中间层的区域的图。图24是用于说明第三实施方式的陶瓷层叠基板(背面金属层为浮动电位)的需要中间层的区域的图。图25是用于说明第三实施方式的陶瓷层叠基板的需要中间层的区域的图。
应予说明，图22～图24简略地图示出图2的陶瓷层叠基板10、半导体芯片60a、60b、以及外部连接端子71～75。仅对说明所必须的结构部件标注附图标记。图22的(A)、图23的(A)、图24的(A)对应于上部臂部A和下部臂部B为停止状态的情况。图22的(B)、图23的(B)、图24的(B)对应于上部臂部A为驱动状态、下部臂部B为停止状态的情况。图22的(C)、图23的(C)、图24的(C)对应于上部臂部A为停止状态、下部臂部B为驱动状态的情况。图22的(D)、图23的(D)、图24的(D)分别示出中间层的形成区域。
根据图22，对在陶瓷层叠基板10中作为背面金属层的金属层40为低电位的情况进行说明。此时，在上臂部A和下臂部B为停止状态的情况下，如图22的(A)所示，金属层30a、30b成为高电位，金属层30d成为低电位。应予说明，金属层30c成为浮动电位。在陶瓷板20中，在高电位的金属层30a、30b和低电位的金属层40之间(由虚线所示的P1、P2区域)产生电位差。因此，认为在P1区域的陶瓷板20与金属层30a所对置的金属层40的区域之间产生金属层40的剥离。另外，认为在P2区域的陶瓷板20与金属层30b所对置的金属层40的区域之间产生金属层40的剥离。
接着，在上臂部A为驱动状态且下臂部B为停止状态的情况下，如图22的(B)所示，金属层30a、30b、30c成为高电位，金属层30d成为低电位。在陶瓷板20中，在高电位的金属层30a、30b、30c与低电位的金属层40之间(由虚线所示的P1～P3区域)产生电位差。因此，认为在P1区域的陶瓷板20与金属层30a所对置的金属层40的区域之间产生金属层40的剥离。认为在P2区域的陶瓷板20与金属层30b所对置的金属层40的区域之间产生金属层40的剥离。认为在P3区域的陶瓷板20与金属层30c所对置的金属层40的区域之间产生金属层40的剥离。
接着，在上臂部A为停止状态且下臂部B为驱动状态的情况下，如图22的(C)所示，金属层30a、30b成为高电位，金属层30c、30d成为低电位。在陶瓷板20中，在高电位的金属层30a、30b与低电位的金属层40之间(由虚线所示的P1、P2区域)产生电位差。因此，认为在P1区域的陶瓷板20与金属层30a所对置的金属层40的区域之间产生金属层40的剥离。另外，认为在P2区域的陶瓷板20与金属层30b所对置的金属层40的区域之间产生金属层40的剥离。
在上述图22的(A)～图22的(C)中，需要基于在半导体装置1停止时以及驱动时产生的电位差，在图22的(D)所示的L1～L3区域形成中间层。L1区域是陶瓷板20与金属层30a所对置的金属层40的区域之间的边界。L2区域是陶瓷板20与金属层30b所对置的金属层40的区域之间的边界。L3区域是陶瓷板20与金属层30c所对置的金属层40的区域之间的边界。特别地，根据图22的(A)～图22的(C)，认为在陶瓷板20与金属层30a、30b所对置的金属层40的区域之间产生电位差的频率高。因此，至少需要在L1、L2区域形成中间层。
根据图23，对陶瓷层叠基板10中作为背面金属层的金属层40为高电位的情况进行说明。此时，在上臂部A和下臂部B为停止状态的情况下，如图23的(A)所示，金属层30a、30b成为高电位，金属层30d成为低电位。应予说明，金属层30c成为浮动电位。在陶瓷板20中，在低电位的金属层30d和高电位的金属层40之间(由虚线所示的P4区域)产生电位差。因此，认为在P4区域的陶瓷板20与金属层30d之间产生金属层30d的剥离。
接着，在上臂部A为驱动状态且下臂部B为停止状态的情况下，如图23的(B)所示，金属层30a、30b、30c成为高电位，金属层30d成为低电位。在陶瓷板20中，在低电位的金属层30d与高电位的金属层40之间(由虚线所示的P4区域)产生电位差。因此，认为在P4区域的陶瓷板20与金属层30d之间产生金属层30d的剥离。
接着，在上臂部A为停止状态且下臂部B为驱动状态的情况下，如图23的(C)所示，金属层30a、30b成为高电位，金属层30c、30d成为低电位。在陶瓷板20中，在低电位的金属层30c、30d与高电位的金属层40之间(由虚线所示的P3、P4区域)产生电位差。因此，认为在P3区域的陶瓷板20与金属层30c之间产生金属层30c的剥离。另外，认为在P4区域的陶瓷板20与金属层30d之间产生金属层30d的剥离。
在上述图23的(A)～图23的(C)中，需要基于在半导体装置1停止时以及驱动时产生的电位差，在图23的(D)所示的L4、L5区域形成中间层。L4区域是陶瓷板20与金属层30c之间的边界。L5区域是陶瓷板20与金属层30d之间的边界。特别地，根据图23的(A)～图23的(C)，认为在陶瓷板20与金属层30d之间产生电位差的频率高。因此，需要至少在L5区域形成中间层。
根据图24，对在陶瓷层叠基板10中作为背面金属层的金属层40为浮动电位的情况进行说明。即，在半导体装置1没有驱动的情况下，是没有对金属层40施加任何电位的情况。此时，在上臂部A和下臂部B为停止状态的情况下，如图24的(A)所示，金属层30a、30b成为高电位，金属层30d成为低电位。此时，作为背面金属层的金属层40成为与正面的电位的面积比相对应的电位。在本实施方式中，与低电位的面积相比，高电位的面积变得大(参照图1)。因此，金属层40成为比低电位更接近高电位的电位。因此，在陶瓷板20中，在低电位的金属层30d与金属板40之间(由虚线所示的P4区域)产生电位差。因此，认为在P4区域的陶瓷板20与金属层30d之间产生金属层30d的剥离。
接着，在上臂部A为驱动状态且下臂部B为停止状态的情况下，如图24的(B)所示，金属层30a、30b、30c成为高电位，金属层30d成为低电位。此时，作为背面金属层的金属层40成为与正面的电位的面积比相对应的电位。在本实施方式中，与低电位的面积相比，高电位的面积变得非常大(参照图1)。因此，金属层40成为与高电位大致同等的电位。因此，金增层40成为与金属层30a、30b、30c大致同等的电位。在陶瓷板20中，在低电位的金属层30d与高电位的金属层40之间(由虚线所示的P4区域)产生电位差。因此，认为在P4区域的陶瓷板20与金属层30d之间产生金属层30d的剥离。
接着，在上臂部A为停止状态且下臂部B为驱动状态的情况下，如图24的(C)所示，金属层30a、30b成为高电位，金属层30c、30d成为低电位。此时，作为背面金属层的金属层40成为与正面的电位的面积比相对应的电位。在本实施方式中，高电位的面积与低电位的面积成为大致相同(参照图1)。因此，金属层40成为高电位与低电位的大致中间的电位。在陶瓷板20中，在高电位的金属层30a、30b与金属层40之间(由虚线所示的P1、P2区域)产生高电位与低电位之差的一半的电位差。另外，在低电位的金属层30c、30d与金属层40之间(由虚线所示的P3、P4区域)产生高电位与低电位之差的一半的电位差。因此，认为在P1、P2区域的陶瓷板20与金属层40之间产生剥离。另外，认为在P3、P4区域的陶瓷板20与金属层30c、30d之间产生剥离。
在上述图24的(A)～图24的(C)中，需要基于在半导体装置1停止时以及驱动时产生的电位差，在图24的(D)所示的L1、L2区域以及L5区域形成中间层。L1区域是陶瓷板20与金属层30a所对置的金属层40的区域之间的边界。L2区域是陶瓷板20与金属层30b所对置的金属层40的区域之间的边界。L5区域是陶瓷板20与金属层30d之间的边界。特别地，根据图24的(A)～图24的(C)，认为在陶瓷板20与金属层30d之间产生电位差的频率高。因此，需要至少在L5区域形成中间层。
根据上述图22的(D)、图23的(D)、图24的(D)，如图25所示，陶瓷层叠基板10需要在由虚线所示的L1区域～L5区域形成中间层。L1区域是陶瓷板20与金属层30a所对置的金属层40的区域之间的边界。L2区域是陶瓷板20与金属层30b所对置的金属层40的区域之间的边界。L3区域是陶瓷板20与金属层30c所对置的金属层40的区域之间的边界。L4区域是陶瓷板20与金属层30c之间的边界。L5区域是陶瓷板20与金属层30d之间的边界。另外，鉴于图22～图24的产生电位差的频率，需要至少在L1区域、L2区域以及L5区域形成中间层。
另一方面，在陶瓷板20与金属层30a、30b之间的边界也可以没有中间层。另外，在陶瓷板20与金属层30d所对置的金属层40的区域之间的边界也可以没有中间层。
以上仅示出了本发明的原理。此外，本领域技术人员能够进行多种变形、改变，本发明并不限定于上述示出、说明的正确的结构和应用例，对应的所有的变形例和等同物被视为基于附加的权利要求及其等同物的本发明的范围。例如，陶瓷板20以绝缘性且导热性良好的陶瓷为主要成分而构成即可。这样的陶瓷不限于氧化铝和/或氧化锆。例如，也可以将氮化铝(AlN)和/或氮化硅(Si3N4)作为主要成分。此外，也可以在这样的氮化铝和/或氮化硅中加入氧化锆。另外，陶瓷板20也可以包含在陶瓷粒子的晶界和三相点形成的晶界材料。这样的晶界材料例如可以包含具备铝和/或硅的氧化物(第二氧化物)。

Claims (35)

1.一种半导体装置，其特征在于，具备：
半导体芯片；
接合部件；以及
层叠基板，其为板状，具备正面以及与所述正面相反一侧的背面，并且在所述正面经由所述接合部件而接合有所述半导体芯片，
所述层叠基板具有：
陶瓷板，其为板状，具备第一主面以及与所述第一主面相反一侧的第二主面，并且具备多个陶瓷粒子；
高电位金属层，其与所述第一主面接合且包含铜；
低电位金属层，其与所述第二主面接合且包含铜，并且电位比所述第一主面的电位低；以及
中间层，其形成于所述第二主面和所述低电位金属层之间，包含具备镁、锰中的至少一者的第一氧化物。
2.根据权利要求1所述的半导体装置，其特征在于，
所述第一主面是所述层叠基板的正面侧，
所述第二主面是所述层叠基板的背面侧，
所述半导体芯片与所述高电位金属层电连接。
3.根据权利要求1所述的半导体装置，其特征在于，
所述第一主面是所述层叠基板的背面侧，
所述第二主面是所述层叠基板的正面侧，
所述半导体芯片与所述低电位金属层电连接。
4.根据权利要求1至3中任一项所述的半导体装置，其特征在于，
所述陶瓷板和所述中间层包含以氧化物换算而计为0.1wt％以上且1.5wt％以下的镁、以氧化物换算而计为0.01wt％以上且0.15wt％以下的锰中的至少一者。
5.根据权利要求1至4中任一项所述的半导体装置，其特征在于，
所述中间层覆盖所述第二主面的10％以上且80％以下。
6.根据权利要求1至5中任一项所述的半导体装置，其特征在于，
所述第一氧化物还配置于所述第二主面侧的所述多个陶瓷粒子之间。
7.根据权利要求6所述的半导体装置，其特征在于，
所述第一氧化物在所述中间层大量地形成于所述第二主面侧。
8.根据权利要求1至7中任一项所述的半导体装置，其特征在于，
所述第一氧化物还包含具备铝的氧化物。
9.根据权利要求1至8中任一项所述的半导体装置，其特征在于，
所述第一氧化物包含MgO、MnO、(Mg，Mn)O、(Mg，Mn)Mn2O4中的任一者。
10.根据权利要求8所述的半导体装置，其特征在于，
所述第一氧化物包含具备铝的尖晶石晶系。
11.根据权利要求1至10中任一项所述的半导体装置，其特征在于，
所述陶瓷板在所述多个陶瓷粒子的晶界和三相点中的至少任一者还包含具备硅的第二氧化物。
12.根据权利要求11所述的半导体装置，其特征在于，
所述陶瓷板中的所述硅的含量以氧化物换算而计为0.01wt％以上且3.0wt％以下。
13.根据权利要求11所述的半导体装置，其特征在于，
所述陶瓷板中的所述硅的含量以氧化物换算而计为1.0wt％以上且3.0wt％以下。
14.根据权利要求11至13中任一项所述的半导体装置，其特征在于，
所述层叠基板包括以下至少一种情况：
包含具备所述镁的氧化物，并且相对于经氧化硅(SiO2)换算而得的所述硅的含量而包含10wt％以上且50wt％以下的经氧化镁(MgO)换算而得的镁；以及
包含具备所述锰的氧化物，并且相对于经氧化硅(SiO2)换算而得的所述硅的含量而包含1.0wt％以上且5.0wt％以下的经氧化锰(MnO)换算而得的锰。
15.根据权利要求1至13中任一项所述的半导体装置，其特征在于，
所述陶瓷板在所述多个陶瓷粒子的晶界和三相点中的至少任一者还包含具备氧化钠的所述第二氧化物，
所述陶瓷板中的所述氧化钠的含量以氧化物换算而计为0.001wt％以上且0.2wt％以下。
16.根据权利要求1至15中任一项所述的半导体装置，其特征在于，
所述多个陶瓷粒子包含氧化铝。
17.根据权利要求16所述的半导体装置，其特征在于，
所述氧化铝相对于所述陶瓷板的含量为90wt％以上且99wt％以下。
18.根据权利要求16或17所述的半导体装置，其特征在于，
所述陶瓷板在所述多个陶瓷粒子的晶界和三相点中的至少一者还包含具备锆的氧化物。
19.根据权利要求16或17所述的半导体装置，其特征在于，
所述陶瓷板在所述多个陶瓷粒子的晶界和三相点中的至少一者还包含具备锆和钇的氧化物。
20.根据权利要求18或19所述的半导体装置，其特征在于，
所述氧化锆相对于所述陶瓷板的含量以氧化物换算而计为5.0wt％以上且20.0wt％以下。
21.根据权利要求19所述的半导体装置，其特征在于，
对于具备所述锆和钇的氧化物而言，相对于换算为氧化锆(ZrO2)的氧化锆，包含2.5mol％以上且3.5mol％以下的换算为氧化钇(Y2O3)的钇。
22.根据权利要求19至21中任一项所述的半导体装置，其特征在于，
所述层叠基板包含具备镁的氧化物，并且相对于经氧化锆(ZrO2)换算而得的锆，包含2.0wt％以上且20.0wt％以下的经氧化镁(MgO)换算而得的镁。
23.根据权利要求19至22中任一项所述的半导体装置，其特征在于，
所述层叠基板包含具备锰的氧化物，并且相对于经氧化锆(ZrO2)换算而得的锆，包含0.05wt％以上且2.0wt％以下的经氧化锰(MnO)换算而得的镁。
24.根据权利要求2所述的半导体装置，其特征在于，
所述半导体芯片包括第一半导体芯片和第二半导体芯片，
所述高电位金属层包括：
正极金属层，其连接有正极端子；
芯片金属层，其接合有所述第一半导体芯片；
输出金属层，其接合有所述第二半导体芯片，并且连接有输出端子；以及
负极金属层，其连接有负极端子，
在所述第二主面的与所述正极金属层对置的区域包括有所述中间层。
25.根据权利要求24所述的半导体装置，其特征在于，
在所述第二主面的与所述芯片金属层对置的区域还包括有所述中间层。
26.根据权利要求3所述的半导体装置，其特征在于，
所述半导体芯片包括第一半导体芯片和第二半导体芯片，
所述低电位金属层包括：
正极金属层，其连接有正极端子；
芯片金属层，其接合有所述第一半导体芯片；
输出金属层，其接合有所述第二半导体芯片，并且连接有输出端子；以及
负极金属层，其连接有负极端子，
在所述第二主面的与所述负极金属层对置的区域包括有所述中间层。
27.根据权利要求26所述的半导体装置，其特征在于，
在所述第二主面的与所述输出金属层对置的区域还包括有所述中间层。
28.根据权利要求1所述的半导体装置，其特征在于，
所述第一主面是所述层叠基板的正面侧，
所述第二主面是所述层叠基板的背面侧，并且所述低电位金属层是浮动电位，
所述半导体芯片与所述高电位金属层电连接。
29.根据权利要求28所述的半导体装置，其特征在于，
所述半导体芯片包括第一半导体芯片和第二半导体芯片，
所述高电位金属层包括：
正极金属层，其连接有正极端子；
芯片金属层，其接合有所述第一半导体芯片；
输出金属层，其接合有所述第二半导体芯片，并且连接有输出端子；以及
负极金属层，其连接有负极端子，
在所述第一主面的与所述负极金属层对置的区域包括有所述中间层。
30.根据权利要求29所述的半导体装置，其特征在于，
在所述第二主面的与所述正极金属层和所述芯片金属层对置的区域还包括有所述中间层。
31.一种半导体装置，其特征在于，具备：
第一半导体芯片和第二半导体芯片；
接合部件；以及
层叠基板，其为板状，具备正面以及与所述正面相反一侧的背面，并且在所述正面经由所述接合部件而接合有所述第一半导体芯片和所述第二半导体芯片，
所述层叠基板具有：
陶瓷板，其为板状，具备第一主面以及与所述第一主面相反一侧的第二主面，并且具备多个陶瓷粒子；
第一金属层，其与所述第一主面接合且包含铜；
第二金属层，其与所述第二主面接合且包含铜；以及
中间层，其包含具备镁、锰中的至少一者的第一氧化物，
所述第一金属层包括：
正极金属层，其连接有正极端子；
芯片金属层，其接合有所述第一半导体芯片；
输出金属层，其接合有所述第二半导体芯片，并且连接有输出端子；以及
负极金属层，其连接有负极端子，
所述中间层包括于所述第二主面的分别与所述正极金属层和所述芯片金属层对置的区域、以及所述第一主面的与所述负极金属层对置的区域。
32.根据权利要求31所述的半导体装置，其特征在于，
所述中间层还包括于所述第二主面的与所述输出金属层对置的区域、以及所述第一主面的与所述输出金属层对置的区域。
33.一种半导体装置，其特征在于，具备：
半导体芯片；
接合部件；
层叠基板，其为板状，具备正面以及与所述正面相反一侧的背面，并且在所述正面经由所述接合部件而配置有所述半导体芯片，
所述层叠基板具有：
陶瓷板，其包含第一氧化物和第二氧化物，并且相对于所述第二氧化物的含量而包含10wt％以上且50wt％以下的所述第一氧化物，所述第一氧化物包含陶瓷粒子和镁，所述第二氧化物包含硅；以及
金属层，其与所述陶瓷板的主面接合。
34.根据权利要求33所述的半导体装置，其特征在于，
所述陶瓷板还包含经氧化钠换算而得的含量为0.001wt％以上且0.2wt％以下的氧化钠。
35.一种半导体装置，其特征在于，具备：
半导体芯片；
接合部件；以及
层叠基板，其为板状，具备正面以及与所述正面相反一侧的背面，并且在所述正面经由所述接合部件而配置有所述半导体芯片，
所述层叠基板具有：
陶瓷板，其包含陶瓷粒子；
金属层，其与所述陶瓷板的主面接合；以及
中间层，其形成于所述主面和所述金属层之间，包含具备锰的第一氧化物。
CN202180065550.XA 2021-04-28 2021-11-01 半导体装置 Pending CN116250079A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021-075538 2021-04-28
JP2021075538 2021-04-28
PCT/JP2021/040282 WO2022230220A1 (ja) 2021-04-28 2021-11-01 半導体装置

Publications (2)

Publication Number Publication Date
CN116250079A true CN116250079A (zh) 2023-06-09
CN116250079A9 CN116250079A9 (zh) 2023-07-18

Family

ID=83846864

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180065550.XA Pending CN116250079A (zh) 2021-04-28 2021-11-01 半导体装置

Country Status (6)

Country Link
US (1) US20230238299A1 (zh)
JP (1) JPWO2022230220A1 (zh)
KR (1) KR20230058492A (zh)
CN (1) CN116250079A (zh)
DE (1) DE112021004170T5 (zh)
WO (1) WO2022230220A1 (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000031325A (ja) * 1998-07-13 2000-01-28 Hitachi Ltd 半導体パワーモジュール及びこれを用いたインバータ装置
CN103492345B (zh) * 2011-07-14 2016-04-06 株式会社东芝 陶瓷电路基板
JP6096094B2 (ja) * 2013-10-28 2017-03-15 日本発條株式会社 積層体、絶縁性冷却板、パワーモジュールおよび積層体の製造方法
JP6711001B2 (ja) 2016-02-17 2020-06-17 富士電機株式会社 半導体装置及び製造方法
JP7192451B2 (ja) * 2018-01-25 2022-12-20 三菱マテリアル株式会社 銅／セラミックス接合体、絶縁回路基板、及び、銅／セラミックス接合体の製造方法、絶縁回路基板の製造方法
WO2020115868A1 (ja) * 2018-12-06 2020-06-11 日本碍子株式会社 セラミックス焼結体及び半導体装置用基板
JP7347047B2 (ja) * 2019-09-12 2023-09-20 富士電機株式会社 半導体装置
JP6808801B2 (ja) * 2019-10-08 2021-01-06 Ｎｇｋエレクトロデバイス株式会社 Ｃｕ／セラミック基板

Also Published As

Publication number Publication date
WO2022230220A1 (ja) 2022-11-03
DE112021004170T5 (de) 2023-05-17
US20230238299A1 (en) 2023-07-27
JPWO2022230220A1 (zh) 2022-11-03
CN116250079A9 (zh) 2023-07-18
KR20230058492A (ko) 2023-05-03

Similar Documents

Publication Publication Date Title
CN1197152C (zh) 陶瓷多层基片上的表面电极结构及其制造方法
EP1667508A1 (en) Ceramic circuit board, method for making the same, and power module
WO2021200336A1 (ja) 電子装置
US10985098B2 (en) Electronic component mounting substrate, electronic device, and electronic module
CN116250079A (zh) 半导体装置
JP7117960B2 (ja) パワーモジュール用基板およびパワーモジュール
US11315868B2 (en) Electronic-component-mounted module design to reduce linear expansion coefficient mismatches
JP2000022071A (ja) バンプを有する電子部品
JP7018756B2 (ja) パワーモジュール用基板およびパワーモジュール
JPH11233660A (ja) 電子部品収納用パッケージ
JP2003318330A (ja) セラミック回路基板
CN108878374B (zh) 功率半导体模块布置结构及其制造方法
CN115280492A (zh) 电子模块和用于制造电子模块的方法
JP2851732B2 (ja) 電子部品収納用パッケージ
WO2023157604A1 (ja) 半導体装置および半導体装置の実装構造体
WO2024057860A1 (ja) 半導体装置
JP2000340716A (ja) 配線基板
WO2021172015A1 (ja) 半導体装置
JPWO2022230220A5 (zh)
WO2022264833A1 (ja) 半導体装置
JP2703426B2 (ja) 回路基板
WO2023199808A1 (ja) 半導体装置
KR101018218B1 (ko) 와이어 본딩 구조체 및 그 제조방법
CN210120129U (zh) 智能功率模块及空调器
JP6777440B2 (ja) 回路基板および電子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CI02 Correction of invention patent application

Correction item: A claim in accordance with Article nineteenth of the treaty

Correct: correct

False: error

Number: 23-02

Page: ??

Volume: 39

CI02 Correction of invention patent application