CN108878374B - 功率半导体模块布置结构及其制造方法 - Google Patents

功率半导体模块布置结构及其制造方法 Download PDF

Info

Publication number
CN108878374B
CN108878374B CN201810447905.1A CN201810447905A CN108878374B CN 108878374 B CN108878374 B CN 108878374B CN 201810447905 A CN201810447905 A CN 201810447905A CN 108878374 B CN108878374 B CN 108878374B
Authority
CN
China
Prior art keywords
insulating layer
electrically insulating
substrate
contact element
semiconductor module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810447905.1A
Other languages
English (en)
Other versions
CN108878374A (zh
Inventor
E·屈勒
M·诺曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN108878374A publication Critical patent/CN108878374A/zh
Application granted granted Critical
Publication of CN108878374B publication Critical patent/CN108878374B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4875—Connection or disconnection of other leads to or from bases or plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Inverter Devices (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

一种功率半导体模块布置结构包括待布置在壳体中的基板、被配置成当所述基板布置在所述壳体内时提供所述壳体的内部与外部之间的电连接的接触元件以及被配置成将所述接触元件连接到所述基板的连接元件。所述连接元件包括第一电绝缘层、被配置成将所述接触元件附接到所述第一电绝缘层上的第二电绝缘层以及被配置成将所述第一电绝缘层附接到所述基板上的第三电绝缘层。

Description

功率半导体模块布置结构及其制造方法
技术领域
本公开涉及一种功率半导体模块布置结构和一种用于制造功率半导体模块布置结构的方法。
背景技术
功率半导体模块布置结构常常包括壳体内的基板。主衬底布置在基板上。包括多个可控半导体元件(例如，半桥配置中的两个IGBT)的半导体布置结构布置在主衬底上。允许从壳体外部接触半导体布置结构的接触元件通常布置在与主衬底布置在同一基板上但远离主衬底的单独衬底上。例如，单独衬底上的接触元件与主衬底上的半导体布置结构之间的电连接通常包括诸如接合导线的导线。主衬底和单独衬底通常各自包括衬底层(例如陶瓷层)、沉积在衬底层的第一侧上的第一金属化层和沉积在衬底层的第二侧上的第二金属化层。在一些应用中，衬底，特别是衬底的金属化层可能暴露于腐蚀性气体下。当暴露于腐蚀性气体中并且进一步在电场和可能的湿气的影响下时，可以由金属层的移动金属离子和腐蚀性气体的阴离子(例如S2-)形成枝晶结构。
需要一种功率半导体模块布置结构来避免形成枝晶结构和提供一种可以借助于容易的制造方法制造的成本效益高、简单的解决方案。
发明内容
功率半导体模块布置结构包括：被配置成待布置在壳体中的基板、被配置成当基板布置在壳体内时提供壳体的内部与外部之间的电连接的接触元件以及被配置成将接触元件连接到基板的连接元件。连接元件包括第一电绝缘层、被配置成将接触元件附接到第一电绝缘层的第二电绝缘层以及被配置成将第一电绝缘层附接到基板的第三电绝缘层。
一种功率半导体模块布置结构包括待布置在壳体中的基板以及被配置成当基板布置在壳体内时提供壳体的内部与外部之间的电连接的接触元件。一种用于制造功率半导体模块布置结构的方法包括将第一电绝缘层连接到基板和将接触元件连接到第一电绝缘层。将第一电绝缘层连接到基板包括在基板上或在第一电绝缘层上形成第三电绝缘层，并且将第一电绝缘层安装在基板上，使得第三电绝缘层将第一电绝缘层附接到基板上。将接触元件连接到第一电绝缘层包括在第一电绝缘层上或在接触元件上形成第二电绝缘层，并将接触元件安装在第一电绝缘层上，使得第二电绝缘层将接触元件附接到第一电绝缘层上。
参考以下附图和描述可以更好地理解本发明。附图中的构件不一定按比例绘制，而是将重点放在说明本发明的原理上。此外，在附图中，相同的附图标记在不同的视图中指代相应的部分。
附图说明
图1是包括主衬底和单独衬底的功率半导体模块布置结构的剖视图。
图2是功率半导体模块布置结构的一个示例的剖视图。
图3(包括图3A-3D)示意性地示出了用于制造功率半导体模块布置结构的方法的一个示例。
具体实施方式
在以下详细描述中，参考了附图。附图示出了可以实施本发明的具体示例。应当理解的是，除非另有特别说明，针对各种示例描述的特征和原理可以彼此组合。在说明书以及权利要求书中，将某些元件称为“第一元件”、“第二元件”、“第三元件”等不应理解为枚举。相反，这种名称仅仅用于称呼不同的“元件”。也就是说，例如，“第三元件”的存在并不需要存在“第一元件”和“第二元件”。如本文所述的电线或电连接结构可以是单个导电元件，或者包括以串联和/或并联方式连接的至少两个单独的导电元件。电线和电连接结构可以包括金属和/或半导体材料并且可以是永久导电的(即，不可切换的)。如本文所述的半导体本体可以由(掺杂的)半导体材料制成并且可以是半导体芯片或者可以包含在半导体芯片中。半导体本体具有电连接焊盘并且包括至少一个带有电极的半导体元件。
参照图1，示出了功率半导体模块布置结构。功率半导体模块布置结构包括基板30。主衬底20布置在基板30上。主衬底20包括电介质绝缘层21、附接到电介质绝缘层21上的(结构化的)第一金属化层211以及附接到电介质绝缘层21上的第二金属化层212。电介质绝缘层21设置在第一与第二金属化层211、212之间。
第一金属化层211和第二金属化层212中的每一个均可以由以下材料中的一种组成或包括以下材料中的一种：铜；铜合金；铝；铝合金；在功率半导体模块布置结构的运行期间保持固态的任何其它金属或合金。主衬底20可以是陶瓷衬底，即，其中电介质绝缘层21是陶瓷、例如薄陶瓷层的主衬底。陶瓷可以由以下材料中的一种组成或包括以下材料中的一种：氧化铝；氮化铝；氧化锆；氮化硅；氮化硼；或任何其它电介质陶瓷。例如，主衬底20可以例如是直接铜结合(DCB：Direct Copper Bonding)衬底、直接铝结合(DAB：DirectAluminium Bonding)衬底或活性金属钎焊(AMB：Active Metal Brazing)衬底。主衬底20也可以是具有非陶瓷电介质绝缘层21的传统印刷电路板(PCB：Printed Circuit Board)。例如，非陶瓷电介质绝缘层21可以由固化树脂组成或包括固化树脂。
可以在主衬底20上布置一个或两个以上半导体本体42。所述一个或两个以上半导体本体42可以在主衬底20上形成半导体布置结构。所述一个或两个以上半导体本体42可以通过导电连接层(图1中未示出)电连接和机械地连接到主衬底20。例如，这样的导电连接层可以是焊料层、导电粘合剂层或烧结金属粉末(例如，烧结银粉末)层。主衬底20可以通过第一连接层31电连接和机械地连接到基板30。例如，第一连接层31可以是焊料层、导电粘合剂层或烧结金属粉末(例如，烧结银粉末)层。
基板30可以布置在壳体(未示出)中，以形成功率半导体模块。为了便于布置在基板30上的元件和构件(例如，主衬底20和/或布置在主衬底20上的半导体本体42)电连接到壳体外的外部构件(例如供电端子、电负载或控制器)，例如，功率半导体模块布置结构包括接触元件41。接触元件41布置在基板30上。通常，接触元件41与主衬底20或可以布置在基板30上的任何其它元件布置在相同的表面上。接触元件41借助于单独衬底10连接到基板30。单独衬底10布置在基板30上，与主衬底20间隔开。单独衬底10包括电介质绝缘层11、附接到电介质绝缘层11上的第一金属化层111和附接到电介质绝缘层11上的第二金属化层112。电介质绝缘层11设置在第一与第二金属化层111、112之间。
第一金属化层111和第二金属化层112中的每一个可以由以下材料中的一种组成或包括以下材料中的一种：铜；铜合金；铝；铝合金；或在功率半导体模块布置结构的运行期间保持固态的任何其它金属或合金。单独衬底10可以是陶瓷衬底，即，其中电介质绝缘层11是陶瓷、例如薄陶瓷层的单独衬底。陶瓷可以由以下材料中的一种组成或包括以下材料中的一种：氧化铝；氮化铝；氧化锆；氮化硅；氮化硼；任何其它电介质陶瓷。例如，单独衬底10可以例如是直接铜结合(DCB)衬底、直接铝结合(DAB)衬底或活性金属钎焊(AMB)衬底。单独衬底10也可以是具有非陶瓷电介质绝缘层11的传统印刷电路板(PCB)。例如，非陶瓷电介质绝缘层11可以由固化树脂组成或包括固化树脂。
单独衬底10可以通过第二连接层32电连接和机械地连接到基板30。例如，第二连接层32可以是焊料层、导电粘合剂层或烧结金属粉末(例如，烧结银粉末)层。
主衬底20与单独衬底10之间的电连接结构包括至少一根接合导线43。每根接合导线43在相应的接合位置处直接导线接合到单独衬底10的第一金属化层111和布置在主衬底20上的半导体本体42中的一个半导体本体。接合导线43可以导线接合到主衬底20的第一金属化层211而不导线接合到半导体本体42中的一个半导体本体。单独衬底10的第一金属化层111提供了至少一个接合导线43与接触元件41之间的电连接。如果接合导线43导线接合到主衬底20的第一金属化层211，则主衬底20的第一金属化层211提供了接合导线43与布置在主衬底20上的半导体本体42中的至少一个半导体本体之间的电连接。
接触元件41可以由金属或金属合金组成或包括金属或金属合金。例如，接触元件41可以由铜组成或包括铜。例如，接触元件41可以具有L形状。根据一个示例，当接触元件41连接到单独衬底10时，L形接触元件41的第一支腿可以基本上平行于基板30，L形接触元件的第二支腿可以基本上垂直于基板30。接触元件41(例如，接触元件41的第一支腿)仅部分地覆盖单独衬底10的第一金属化层111的上表面。第一金属化层111的上表面仍有一些未被接触元件41覆盖的区域。例如，在一些应用中，功率半导体模块布置结构可能会暴露于诸如Cl-、H2S、SOx或NOx的腐蚀性气体中。当暴露于腐蚀性气体中并且进一步在电场和可能的湿气的影响下时，可以由单独衬底10的第一金属化层111的移动金属离子(例如，Cu、Ag等)和存在于腐蚀性气体中的阴离子(例如，S2-)形成枝晶结构。枝晶是一种典型的树枝状晶体结构。金属层中的枝晶生长对于材料性质具有很大的影响，并且通常是不希望的。
参照图2，根据一个示例，为了避免形成枝晶结构，图1的单独衬底10被连接元件50替代。连接元件50包括第一电绝缘层51。连接元件50还包括第二电绝缘层511和第三电绝缘层512。第二电绝缘层511被配置成将接触元件41附接到第一电绝缘层51上。第三电绝缘层512被配置成将第一电绝缘层51附接到基板30上。
根据一个示例，在安装过程期间，即当接触元件41附接到基板30上时，没有机械张力被引入到第一电绝缘层51。因此，第一电绝缘层51可以包括廉价的有机或无机材料。根据一个示例，第一电绝缘层51例如由诸如Al2O3、ZrO2、MgO、CaO、BaO、AlN、Si3N4、BeO或CeO2的原料陶瓷材料组成或包括诸如Al2O3、ZrO2、MgO、CaO、BaO、AlN、Si3N4、BeO或CeO2的原料陶瓷材料。根据另一个示例，第一电绝缘层51由诸如聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚碳酸酯、聚乙烯醇缩丁醛、聚丙烯酸酯、聚酰亚胺、聚降冰片烯、聚醚砜(PES)等塑料组成或包括诸如聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚碳酸酯、聚乙烯醇缩丁醛、聚丙烯酸酯、聚酰亚胺、聚降冰片烯、聚醚砜(PES)等等塑料。这种塑料的任何组合以及塑料和陶瓷材料的组合也是可能的。根据更进一步的示例，第一电绝缘层51由复合材料组成或包括复合材料。
第一绝缘层51可以具有第一厚度。当第一电绝缘层51连接到基板30时，第一厚度是第一电绝缘层51在垂直于基板30的方向上的尺寸。第一厚度可以在约100μm与约1000μm之间。
第二电绝缘层511可以在接触元件41与第一电绝缘层51之间提供牢固(物质与物质的结合)和可靠(可靠锁定)连接。第二电绝缘层511可以由电绝缘材料组成或包括电绝缘材料。根据一个示例，第二电绝缘层511由诸如非反应性或反应性粘合剂的粘合剂组成或包括诸如非反应性或反应性粘合剂的粘合剂。例如，非反应性粘合剂可以由聚合物、天然橡胶、聚氯丁二烯或乙烯-醋酸乙烯酯组成或包括聚合物、天然橡胶、聚氯丁二烯或乙烯-醋酸乙烯酯。例如，反应性粘合剂可以由聚酯树脂、多元醇、丙烯酸类聚合物、环氧树脂、聚氨酯、聚酰亚胺或氰基丙烯酸酯组成或包括聚酯树脂、多元醇、丙烯酸类聚合物、环氧树脂、聚氨酯、聚酰亚胺或氰基丙烯酸酯。第二电绝缘层511可以具有第二厚度。当第二电绝缘层511连接到基板30时，第二厚度是第二电绝缘层511在垂直于基板30的方向上的尺寸。第二厚度可以在约50μm与约1000μm之间。
第三电绝缘层512可以在第一电绝缘层51与基板30之间提供牢固(物质与物质的结合)和可靠(可靠锁定)连接。第二电绝缘层511可以由电绝缘材料组成或包括电绝缘材料。根据一个示例，第二电绝缘层511由诸如非反应性或反应性粘合剂的粘合剂组成或包括诸如非反应性或反应性粘合剂的粘合剂。例如，非反应性粘合剂可以由聚合物、天然橡胶、聚氯丁二烯或乙烯-醋酸乙烯酯组成或包括聚合物、天然橡胶、聚氯丁二烯或乙烯-醋酸乙烯酯。例如，非反应性粘合剂还可以包括诸如Cu的导电材料，或者可以包括电绝缘材料、例如陶瓷材料颗粒。例如，反应性粘合剂可以由聚酯树脂、多元醇、丙烯酸类聚合物、环氧树脂、聚氨酯、聚酰亚胺或氰基丙烯酸酯组成或包括聚酯树脂、多元醇、丙烯酸类聚合物、环氧树脂、聚氨酯、聚酰亚胺或氰基丙烯酸酯。例如，反应性粘合剂还可以包括诸如Cu的导电材料，或者可以包括电绝缘材料、例如陶瓷材料颗粒。第三电绝缘层512可以具有第三厚度。当第三电绝缘层512连接到基板30时，第三厚度是第三电绝缘层512在垂直于基板30的方向上的尺寸。第三厚度可以在约50μm与约1000μm之间。
第二电绝缘层511和第三电绝缘层512可以是相同的，即由相同的材料组成或包括相同的材料，和/或具有相同的厚度。然而，根据另一个示例，与第三电绝缘层512相比，第二电绝缘层511可以包括不同的材料，和/或第二电绝缘层511可以具有不同于第三电绝缘层512的第三厚度的第二厚度。
由于连接元件50(具有第二和第三电绝缘层511、512)在接触元件41与基板30之间提供了牢固(物质与物质的结合)和可靠(可靠锁定)连接，所以不需要附加的保持机构或元件来将接触元件41保持就位。
根据一个示例，接触元件41与布置在基板30上的其它构件或元件(例如主衬底20和/或布置在主衬底20上的半导体本体42(或任何其它构件))之间的电连接结构包括一根接合导线43。根据另一个示例，接触元件41与布置在基板30上的其它构件或元件之间的电连接结构包括多于一根的接合导线43(图2中未示出)。所述至少一根接合导线43中的每一根在相应的接合位置处直接导线接合到接触元件41与布置在主衬底20上的半导体本体42中的一个半导体本体。根据一个示例，所述至少一个接合导线43导线接合到L形接触元件41的第一支腿的上表面。L形接触元件41的第一支腿的上表面是背离基板30的表面。例如，接合导线43也可以导线接合到主衬底20的第一金属化层211而不是导线接合到半导体本体42中的一个半导体本体。如果接合导线43导线接合到主衬底20的第一金属化层211，则主衬底20的第一金属化层211提供了接合导线43与布置在主衬底20上的半导体本体42中的至少一个半导体本体之间的电连接。
通常，接触元件41与布置在主衬底20上的半导体本体42之间的电连接结构可以由以下导电元件中的一种组成或包括以下导电元件中的一种：导线(例如接合导线)、单一金属片、金属条、电绝缘载体(衬底)的导体迹线、焊料层、烧结金属粉末层、导电粘合剂，或者可以由两种或两种以上所述元件的任意组合组成或包括两种或两种以上所述元件的任意组合。在所述两种或两种以上导电元件的情况下，元件可以并联和/或串联方式电连接。
参照图3A至3D，描述了一种用于制造功率半导体模块布置结构的方法的一个示例。参照图3A，可以将第三电绝缘层512施加到基板30上。参考图3B，然后可以将第一电绝缘层51施加到第三电绝缘层512上。如上所述，第三电绝缘层512可以由粘合剂组成或包括粘合剂。在将第一电绝缘层51施加到第三电绝缘层512上之后，第三电绝缘层512可以将第一绝缘层51保持就位并且将第一绝缘层51连接到基板30。当施加第一电绝缘层51时，第三电绝缘层512可以变形。例如，通过向第一绝缘层51施加小的压力，第一绝缘层51可以压到第三绝缘层512上。第一绝缘层51可以沉入到第三绝缘层512的材料中，使得第三绝缘层512覆盖第一绝缘层51的底表面并且还至少部分地覆盖第一绝缘层51的侧表面。第一绝缘层51的底表面是面向基板30的表面。第一电绝缘层51的侧表面是基本上垂直于基板30的表面。
根据另一个示例，将第三电绝缘层512施加到第一电绝缘层51上而不是施加到基板30上。然后，将第一电绝缘层51与施加在其上的第三电绝缘层512一起安装到基板30上。如上所述，第三电绝缘层512可以将第一绝缘层51保持就位并且将第一绝缘层51连接到基板30。当将第一电绝缘层51和第三电绝缘层512安装到基板30时，第三电绝缘层512也可以变形。
现在，参照图3C，将第二电绝缘层511施加到第一电绝缘层51上。第二电绝缘层511的横截面积可以小于第一电绝缘层51的横截面积，使得第二电绝缘层511仅部分地覆盖第一电绝缘层51的顶表面。例如，第二电绝缘层511的横截面积可以小于第一电绝缘层51的横截面积的100％、90％、80％或70％。换句话说，第二电绝缘层511可以覆盖第一电绝缘层51的顶表面的100％、90％、80％或70％以下，其中，第一电绝缘层51的顶表面是背离基板的表面。例如，第二电绝缘层511的横截面积可以对应于L形接触元件41的第一支腿的横截面积。第一电绝缘层51的横截面积可以与第二电绝缘层511的横截面积基本上相同或者也可以大于第二电绝缘层511的横截面积。如果第一电绝缘层51的横截面积大于第二电绝缘层511的横截面积，则这可以使连接元件50、因此也使接触元件41具有更多的机械稳定性。
参照图3D，将接触元件41施加到第二电绝缘层511上并且由此固定到第一电绝缘层51。在将接触元件41施加到第二电绝缘层511之后，第二电绝缘层511可以将接触元件41保持就位并且将接触元件41连接到第一电绝缘层51。当施加接触元件41时，第二电绝缘层511可以变形。例如，通过向接触元件41施加小的压力，接触元件41可以压到第二绝缘层511上。接触元件41可以沉入到第二绝缘层511的材料中，使得第二绝缘层511覆盖接触元件41的底表面并且还至少部分地覆盖接触元件41的侧表面。接触元件41的底表面是面向第一电绝缘层51的表面。接触元件41的侧表面是基本上垂直于第一电绝缘层51的表面。
在将第一电绝缘层51连接到基板30之后，可以将第二电绝缘层511和接触元件41附接到第一电绝缘层51上。根据另一个示例，在将第一电绝缘层51安装在基板30上之前，将接触元件41附接到第一电绝缘层51上。在将主衬底20或任何其它构件安装在基板30上之前，可以将连接元件50安装在基板30上。然而，也可以仅在主衬底20或任何其它构件安装在基板30上之后将连接元件50安装在基板30上。
例如，接触元件41与安装在基板30上的主衬底20或任何其它构件之间的诸如接合导线43的电连接结构通常仅在所有构件已经安装在基板上之后才形成。
基板30可以布置在壳体(未示出)中。例如，壳体可以是所谓的PrimePack，例如PrimePack 2、PrimePack 3或具有.XT、IHM-/IHV-B或62mm封装体的PrimePack。然而，任何其它包括接触元件的壳体都是可能。布置在主衬底20上的半导体本体42中的每一个可以包括IGBT(绝缘栅双极型晶体管，Insulated-Gate Bipolar Transistor)、MOSFET(金属氧化物半导体场效应晶体管：Metal-Oxide-Semiconductor Field-Effect Transistor)、JFET(结型场效应晶体管，Junction Field-Effect Transistor)、HEMT(高电子迁移率晶体管，High-Electron-Mobility Transistor)或任何其它合适的可控半导体元件。通常可获得具有各种配置以及电压和电流等级的功率半导体模块。

Claims (15)

1.一种功率半导体模块布置结构，包括：
待布置在壳体中的基板(30)；
接触元件(41)，其被配置成当所述基板(30)布置在所述壳体内时提供所述壳体的内部与外部之间的电连接；以及
连接元件(50)，其被配置成将所述接触元件(41)连接到所述基板(30)，其中，所述连接元件(50)包括：
第一电绝缘层(51)，
被配置成将接触元件(41)附接到所述第一电绝缘层(51)的第二电绝缘层(511)，以及
被配置成将所述第一电绝缘层(51)附接到所述基板(30)的第三电绝缘层(512)。
2.根据权利要求1所述的功率半导体模块布置结构，其中，所述第一电绝缘层(51)包括Al2O3、ZrO2、MgO、CaO、BaO、CeO2、AlN、Si3N4、BeO、聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚碳酸酯、聚乙烯醇缩丁醛、聚丙烯酸酯、聚酰亚胺、聚降冰片烯、聚醚砜(PES)和复合材料中的至少一种。
3.根据权利要求1或2所述的功率半导体模块布置结构，其中，所述第二电绝缘层(511)和所述第三电绝缘层(512)中的至少一个包括非反应性粘合剂和反应性粘合剂中的至少一种。
4.根据权利要求3所述的功率半导体模块布置结构，其中，
所述非反应性粘合剂包含聚合物、天然橡胶、聚氯丁二烯、乙烯-乙酸乙烯酯、导电材料和电绝缘材料颗粒中的至少一种；以及
反应性粘合剂包含聚酯树脂、多元醇、丙烯酸聚合物、环氧树脂、聚氨酯、聚酰亚胺、氰基丙烯酸酯、导电材料和电绝缘材料颗粒中的至少一种。
5.根据权利要求1至4中任一项所述的功率半导体模块布置结构，其中，所述连接元件(50)被配置成提供所述接触元件(41)与所述基板(30)之间的牢固和可靠连接。
6.根据权利要求5所述的功率半导体模块布置结构，其中，以下中至少一种地配置半导体模块布置结构：
所述第二电绝缘层(511)被配置成提供所述接触元件(41)与所述第一电绝缘层(51)之间的牢固和可靠连接；以及
所述第三电绝缘层(512)被配置成提供所述第一电绝缘层(51)与所述基板(30)之间的牢固和可靠连接。
7.根据前述权利要求中任一项所述的功率半导体模块布置结构，其中，所述第二电绝缘层(511)的横截面积小于所述第一电绝缘层(51)的横截面积的100％、90％、80％或70％。
8.根据前述权利要求中任一项所述的功率半导体模块布置结构，其中，所述第一电绝缘层(51)在垂直于所述基板(30)的方向上具有第一厚度，所述第二电绝缘层(511)在垂直于所述基板(30)的方向上具有第二厚度，所述第三电绝缘层(512)在垂直于所述基板(30)的方向上具有第三厚度，其中，具有以下中的至少一种尺寸特征：
所述第一厚度在100μm与1000μm之间；
所述第二厚度在50μm与1000μm之间；以及
所述第三厚度在50μm与1000μm之间。
9.根据前述权利要求中任一项所述的功率半导体模块布置结构，所述功率半导体模块布置结构还包括主衬底(20)，其中，
所述主衬底(20)布置在所述基板(30)的表面上；以及
一个或两个以上半导体本体(42)布置在所述主衬底(20)的背离所述基板(30)的表面上。
10.根据权利要求9所述的功率半导体模块布置结构，所述功率半导体模块布置结构还在所述接触元件(41)与所述主衬底(20)之间包括至少一个电连接结构。
11.根据权利要求10所述的功率半导体模块布置结构，其中，所述至少一个电连接结构包括至少一根接合导线(43)。
12.根据权利要求11所述的功率半导体模块布置结构，其中，所述至少一根接合导线(43)直接导线接合到所述接触元件(41)。
13.根据权利要求9至12中任一项所述的功率半导体模块布置结构，其中，所述主衬底(20)包括设置在第一与第二金属化层(211、212)之间的电介质绝缘层(21)。
14.根据前述权利要求中任一项所述的功率半导体模块布置结构，其中，所述接触元件(41)具有L形并且包括当所述接触元件(41)连接到所述基板(30)时基本上平行于所述基板(30)的第一支腿以及当所述接触元件(41)连接到所述基板(30)时基本上垂直于所述基板(30)的第二支腿。
15.一种用于制造功率半导体模块布置结构的方法，所述功率半导体模块布置结构包括被配置成待布置在壳体中的基板(30)以及被配置成当所述基板(30)布置在所述壳体内时提供所述壳体的内部与外部之间的电连接的接触元件(41)，所述方法包括：
将第一电绝缘层(51)连接到所述基板(30)；以及
将所述接触元件(41)连接到所述第一电绝缘层(51)，
其中，将所述第一电绝缘层(51)连接到所述基板(30)包括在所述基板(30)上或在所述第一电绝缘层(51)上形成第三电绝缘层(512)，并且将所述第一电绝缘层(51)安装在所述基板(30)上，使得所述第三电绝缘层(512)将所述第一电绝缘层(51)附接到所述基板(30)；以及
其中，将所述接触元件(41)连接到所述第一电绝缘层(51)包括在所述第一电绝缘层(51)上或在所述接触元件(41)上形成第二电绝缘层(511)，并且将所述接触元件(41)安装在所述第一电绝缘层(51)上，使得所述第二电绝缘层将所述接触元件(41)附接到所述第一电绝缘层(51)上。
CN201810447905.1A 2017-05-12 2018-05-11 功率半导体模块布置结构及其制造方法 Active CN108878374B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP17170743.3 2017-05-12
EP17170743.3A EP3401957B1 (en) 2017-05-12 2017-05-12 Power semiconductor module arrangement and method for producing the same

Publications (2)

Publication Number Publication Date
CN108878374A CN108878374A (zh) 2018-11-23
CN108878374B true CN108878374B (zh) 2023-05-26

Family

ID=58709817

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810447905.1A Active CN108878374B (zh) 2017-05-12 2018-05-11 功率半导体模块布置结构及其制造方法

Country Status (3)

Country Link
US (3) US10510559B2 (zh)
EP (2) EP3869552A1 (zh)
CN (1) CN108878374B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3869552A1 (en) * 2017-05-12 2021-08-25 Infineon Technologies AG Power semiconductor module arrangement and method for producing the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010287844A (ja) * 2009-06-15 2010-12-24 Mitsubishi Electric Corp パワーモジュール
CN102956610A (zh) * 2011-08-16 2013-03-06 英飞凌科技股份有限公司 半导体装置
CN104517939A (zh) * 2013-09-27 2015-04-15 英飞凌科技股份有限公司 垂直分流电阻
CN105514048A (zh) * 2014-10-13 2016-04-20 英飞凌科技股份有限公司 电子模块和用于制造电子模块的方法
CN106057743A (zh) * 2015-04-16 2016-10-26 三菱电机株式会社 功率半导体模块

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5542399B2 (ja) * 2009-09-30 2014-07-09 株式会社日立製作所 絶縁回路基板およびそれを用いたパワー半導体装置、又はインバータモジュール
US20150001700A1 (en) * 2013-06-28 2015-01-01 Infineon Technologies Ag Power Modules with Parylene Coating
EP3869552A1 (en) * 2017-05-12 2021-08-25 Infineon Technologies AG Power semiconductor module arrangement and method for producing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010287844A (ja) * 2009-06-15 2010-12-24 Mitsubishi Electric Corp パワーモジュール
CN102956610A (zh) * 2011-08-16 2013-03-06 英飞凌科技股份有限公司 半导体装置
CN104517939A (zh) * 2013-09-27 2015-04-15 英飞凌科技股份有限公司 垂直分流电阻
CN105514048A (zh) * 2014-10-13 2016-04-20 英飞凌科技股份有限公司 电子模块和用于制造电子模块的方法
CN106057743A (zh) * 2015-04-16 2016-10-26 三菱电机株式会社 功率半导体模块

Also Published As

Publication number Publication date
US10510559B2 (en) 2019-12-17
US11004695B2 (en) 2021-05-11
US10741418B2 (en) 2020-08-11
EP3401957B1 (en) 2021-06-30
US20180330967A1 (en) 2018-11-15
CN108878374A (zh) 2018-11-23
US20200321223A1 (en) 2020-10-08
EP3401957A1 (en) 2018-11-14
EP3869552A1 (en) 2021-08-25
US20200027751A1 (en) 2020-01-23

Similar Documents

Publication Publication Date Title
US7852186B2 (en) Coil transducer with reduced arcing and improved high voltage breakdown performance characteristics
EP3198640B1 (en) Method of forming a semiconductor package
CN107305875B (zh) 双向半导体封装件
US9991609B2 (en) Electrical connection module, semiconductor module and method for producing a semiconductor module
US11935811B2 (en) Baseplate for a semiconductor module and method for producing a baseplate
CN113206048B (zh) 半导体装置及其制造方法
CN108878374B (zh) 功率半导体模块布置结构及其制造方法
US20190214340A1 (en) Power module
US20190148278A1 (en) Electronic component mounting substrate, electronic device, and electronic module
JP2017028174A (ja) 半導体装置
EP3770962A1 (en) Semiconductor module arrangement
CN111584422B (zh) 半导体装置及其制造方法
CN116981918A (zh) 隔离式温度传感器器件封装件
JP2005136232A (ja) 配線基板
CN111900135A (zh) 功率半导体模块装置
EP3457434A1 (en) Semiconductor substrate for a power semiconductor module arrangement and method for producing the same
CN110168709B (zh) 具有用于连接半导体芯片的第一和第二连接元件的半导体模块及制造方法
EP4113605A1 (en) Power semiconductor module arrangement
EP4084062A1 (en) Power semiconductor module arrangement
JP2004281470A (ja) 配線基板
CN114975341A (zh) 功率电子载体
CN111312678A (zh) 功率半导体模块和用于制造功率半导体模块的方法
JP2003110213A5 (zh)
JP2005159129A (ja) 半導体装置
KR20140113133A (ko) 전력 모듈 패키지 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant