CN116230559A - 双面冷却组件的封装工艺 - Google Patents

双面冷却组件的封装工艺 Download PDF

Info

Publication number
CN116230559A
CN116230559A CN202211451032.4A CN202211451032A CN116230559A CN 116230559 A CN116230559 A CN 116230559A CN 202211451032 A CN202211451032 A CN 202211451032A CN 116230559 A CN116230559 A CN 116230559A
Authority
CN
China
Prior art keywords
pressure
mold
cooling plate
cavity
molding compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211451032.4A
Other languages
English (en)
Inventor
柯定福
林屹
拉温德拉·拉加万徳拉
甄家荣
佩雷斯·安吉利托·巴罗佐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ASMPT Singapore Pte Ltd
Original Assignee
ASM Technology Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ASM Technology Singapore Pte Ltd filed Critical ASM Technology Singapore Pte Ltd
Publication of CN116230559A publication Critical patent/CN116230559A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)

Abstract

对安装在衬底上的一个或多个电子器件进行封装，所述衬底包括与所述一个或多个电子器件接触的至少一个冷却板。所述衬底夹在第一半模与第二半模之间，这两个半模限定用于塑封所述一个或多个电子器件的塑封型腔。能够移动地位于所述第一半模中的上内模伸入所述型腔，以便接触所述至少一个冷却板并对其施加密封压力。在以第一填充压力将塑封料引入所述型腔之后，通过施加高于所述第一填充压力的第二填充压力，将所述型腔中的所述塑封料压实。在此期间，保持所述密封压力的值高于所述第一填充压力和所述第二填充压力的值。

Description

双面冷却组件的封装工艺
技术领域
本发明涉及电子器件的封装，特别涉及促进双面冷却的电子组件的封装。
背景技术
混动汽车和电动汽车市场目前正蓬勃发展，使得汽车行业出现令人兴奋的增长。因此，越来越多的车辆正在实现电气化，使得用于逆变器的功率半导体模块的生产需求越来越高。双面冷却组件(通常称为“DSC”组件)通过更高的功率密度、可扩展性和空间优势提供性能改进。
DSC组件可以包括由氧化铝制成的直接覆铜(DBC)隔离陶瓷衬底。其用作大型金属垫片，为绝缘栅双极(“IGBTs”)和二极管等电子元件提供机械支撑和更好的散热。本领域已知一种这样的DSC组件，其具有750V的阻断电压能力和800A的集电极连续电流。DSC组件的最大连续结温可能在175℃左右。这是可能的，因为DSC组件不具有传统的硅胶填充设计，而是使用硬环氧树脂塑封料，并且不含焊线。诸如DBC衬底的冷却散热器位于这种DSC组件的两侧。这些双面散热器在DSC组件的顶侧和底侧构造有针翅(Pin-Fin)结构，这极大地提高了DSC组件的热性能。DSC组件是一种经济高效的解决方案，因为硅含量越少，热性能越好。
必须采用不同的封装工艺对DSC组件进行塑封。传统上，包覆成型工艺是市场上DSC组件的一种常见封装方法。通过使用这种方法，在塑封期间暴露出底部冷却板，相反，制备塑封料以覆盖DSC组件的顶部冷却板。然而，这种方法需要额外的磨削和抛光工艺，以便在所述包覆成型之后暴露顶部冷却板。
图1是传统塑封DSC组件100的横截面图。已经利用塑封系统对该塑封DSC组件100用塑封料进行了封装，该塑封系统包括上模102和下模104。上模102和下模104配合夹紧衬底106，使得安装在衬底106上的电子器件108位于形成在上模102和下模104中的型腔内。在电子器件108的顶面和底面分别为顶部冷却板110和底部冷却板112。每个冷却板110、112可以包括DBC隔离陶瓷衬底。
将塑封料114引入上模102和下模104的型腔中，以封装电子器件108以及顶部冷却板110和底部冷却板112。虽然图1示出了底部冷却板112与下模104的型腔表面相对齐平，但是在顶部冷却板110与上模102的型腔表面之间存在间隙，使得在顶部冷却板110与上模102的型腔表面之间引入了过量的塑封料114。为了确保顶部冷却板110能够有效地将热量从塑封DSC组件100中传导出去，应该将这种塑封在顶部冷却板110顶面的多余的塑封料114去除。
图2是用于制造DSC组件的传统工艺流程的流程图。首先进行塑封工艺120以将电子器件108封装在衬底106上。随后进行塑封后固化122，以确保塑封料114已充分定型并硬化。为了从顶部冷却板110的顶面去除多余的塑封料114，在塑封DSC组件100上进行顶侧磨削124，并且接下来应进行顶侧抛光126以提高塑封DSC组件100的表面质量。
如果底部冷却板112的底面上也存在多余的塑封料114，则还需要进行底侧磨削128和底侧抛光130。为了完成封装工艺，必须通过切边、成型或切单132每个塑封DSC组件100的方式对位于包括多个塑封DSC组件100的衬底106上的每个塑封DSC组件100进行分离。
前述包覆成型方法遇到了许多缺点。通常在包覆成型之后，会出现过量溢料，其结果是，由于塑封DSC组件中的裂纹扩展，导致可靠性故障的风险增加。如上所述的额外加工导致生产周期更长、成本(例如生产、人力和设备成本)更高。此外，封装厚度容易超出可接受的规格范围，需要额外的资源对其进行返工。因此，由于质量不合格情况的增加，降低了成品率。
为DSC组件提供一种避免现有技术的至少部分上述缺点的封装工艺将是有益的。
发明内容
因此，本发明的目的是寻求提供一种封装工艺，该工艺在封装期间确保强有力的溢料控制，以避免DSC组件中出现缺陷的风险，并通过消除封装工艺之后对后续磨削和抛光的需求，简化了工艺流程。
根据本发明的第一方面，提供一种用于封装安装在衬底上的一个或多个电子器件的方法，所述衬底包括与所述一个或多个电子器件接触的至少一个冷却板，所述方法包括以下步骤：将所述衬底放置在第一半模与第二半模之间，所述第一半模和所述第二半模限定用于塑封所述一个或多个电子器件的塑封型腔；将所述衬底夹在所述第一半模与所述第二半模之间；将能够移动地位于所述第一半模中的上内模伸入所述型腔中，以便接触所述至少一个冷却板并对其施加密封压力；在第一填充压力下将塑封料引入所述型腔；然后通过施加高于所述第一填充压力的第二填充压力，将所述型腔中的所述塑封料压实；其中，在分别引入、压实所述塑封料的同时，保持所述密封压力的值高于所述第一填充压力和所述第二填充压力的值。
根据本发明的第二方面，提供了一种制造电子组件的方法，所述电子组件包括安装在衬底上的一个或多个电子器件，所述衬底包括与所述一个或多个电子器件接触的至少一个冷却板，所述方法包括以下步骤：将所述衬底放置在第一半模与第二半模之间，所述第一半模和所述第二半模限定用于塑封一个或多个电子器件的塑封型腔；将所述衬底夹在所述第一半模与所述第二半模之间；将能够移动地位于所述第一半模中的上内模伸入所述型腔中，以便接触所述至少一个冷却板并对其施加密封压力；通过在第一填充压力下将塑封料引入所述型腔对所述一个或多个电子器件进行封装；然后通过施加高于所述第一填充压力的第二填充压力，将所述型腔中的所述塑封料压实；其中，在分别引入、压实所述塑封料的同时，保持所述密封压力的值高于所述第一填充压力和所述第二填充压力。
参考示出本发明优选实施例的附图将有助于在下文更详细地描述本发明。附图和相关描述的特征不应被理解为用于取代权利要求所限定的本发明的一般特征的普遍性。
附图说明
现在将参考附图描述根据本发明的封装工艺的示例，其中：
图1是传统塑封DSC组件的横截面图；
图2是示出用于制造DSC组件的传统工艺流程的流程图；
图3是根据本发明优选实施例的用于封装DSC组件的塑封设备的横截面图，其中塑封设备处于打开位置；
图4是图3所示塑封设备的横截面图，其中塑封设备处于闭合位置；
图5是根据本发明优选实施例在封装工艺的不同阶段压力随时间变化的曲线图；
图6是在塑封期间对顶部冷却板施加偏置力的顶部上内模的侧视图；
图7是气压和压实压力作用于顶部冷却板的区域的平面图；
图8是根据本发明优选实施例的用于塑封设备中的密封机构的分解图；
图9是当气压作用于顶部上内模时密封机构的侧视图；以及
图10是由图8所示密封机构密封的挤压间隙的侧视图。
具体实施方式
图3是根据本发明优选实施例的用于封装DSC组件的塑封设备18的横截面图，其中塑封设备处于打开位置。DSC组件包括衬底10、安装在衬底10上的一个或多个电子器件12、位于安装在衬底10顶面上的电子器件12上方并与之接触的第一或顶部冷却板14、以及位于安装在衬底10底面上的电子器件12下方并与之接触的第二或底部冷却板16。
包括电子器件12以及顶部冷却板14和底部冷却板16的衬底10位于塑封设备18中，该塑封设备18具有上半模或上模20和下半模或下模22。上模20和下模22限定用于封装电子器件12的塑封型腔23。第一上内模(例如，顶部上内模26)居中定位且可移动地位于上模20中，以便对顶部冷却板14施加偏置力或密封力。此外，第二上内模(例如，底部上内模28)居中定位且可移动地位于下模22中，以便相应地对底部冷却板16施加偏置力或密封力。还示出了将上模20和顶部冷却板14分离的柔韧保护膜24。类似的柔韧保护膜也可以将下模22和底部冷却板16分离。
图4是图3所示塑封设备18的横截面图，其中塑封设备18处于闭合位置。在该位置，衬底10夹在上模20与下模22之间。顶部上内模26伸入塑封型腔中，以便接触顶部冷却板14并对其施加顶部偏置力30，使得顶部上内模26与顶部冷却板14之间的间隙闭合。在柔韧保护膜24用于分离上模20和顶部冷却板14的情况下，当顶部上内模26施加顶部偏置力30时，保护膜24可操作以接触顶部冷却板14，从而在顶部冷却板14的顶面周围形成密封设置。
相应地，底部上内模28伸入塑封型腔23中，以便接触底部冷却板16并对其施加底部偏置压力或偏置力32，从而闭合底部冷却板16与下模22之间的间隙。同样地，底部上内模28对底部冷却板16施加密封压力。因此，塑封料也不能流入底部冷却板16与底部下模22之间的界面。
在顶部上内模26和底部上内模28分别对顶部冷却板14和底部冷却板16施加顶部偏置力30和底部偏置力32的同时，将塑封料引入电子器件12周围的空间或空隙中，这些空间或空隙由上模20和下模22构成的塑封型腔23形成。顶部偏置力30由作用于顶部上内模26的气压生成(见图6)，而底部偏置力32由可能同样作用于底部上内模28上的气压生成。因此，尽管电子器件12周围的空隙填充有塑封料，但是塑封料并未覆盖顶部冷却板14的顶面和底部冷却板16的底面，从而确保顶部冷却板14和底部冷却板16的外表面没有被塑封料覆盖，覆盖可能会阻碍塑封DSC组件的散热。此外，不需要对塑封DCS组件的顶侧和底侧进行磨削和抛光的额外步骤，从而节省了成本。
图5是根据本发明优选实施例在封装工艺的不同阶段压力随时间变化的曲线图。压力-时间曲线图40分为三个阶段，即当塑封料首次引入塑封设备18时的第一阶段，当对塑封料施加压实压力以确保塑封料完全填充塑封型腔内的空间时的第二阶段，以及当允许塑封料在热和压力下固化以最终生成塑封DSC组件时的第三阶段。在压力-时间曲线图40上画出两条线，分别表示与气压42相关的密封压力和同时作用于塑封设备18的填充压力44。
在封装工艺的第一阶段，在将塑封料引入塑封型腔23时，对其施加第一填充压力44a，并且第一填充压力44a的值可以保持基本恒定。在该阶段，设定将第一气压42a的值保持为略高于第一填充压力44a。在图5中，第一气压42a设置为第一填充压力44a的固定增量，使得第一气压42a也保持在基本恒定的第一恒定值。然而，第一气压42a也可以相对于第一填充压力44a变化，只要第一气压42a的值始终保持为比第一填充压力44a的值高。
在第二阶段开始时，已经对塑封型腔进行填充，并且必须对塑封料施加更大的填充压力。因此，第二填充压力44b稳步增加，以对塑封料施加更大的压力，从而填充塑封型腔23内的所有空间或空隙。在第二填充压力44b稳步增加的同时，第二气压42b也应相应地稳步增加，使得第二气压42b始终高于第二填充压力44b。应当理解，第二气压42b与第二填充压力44b之间的差值不需要保持恒定，并且可能会发生变化。因此，第二气压42b与第二填充压力44b之间的差值可能开始缩小，如图5所示。如图所示，第一密封压力或气压42a小于第二密封压力或气压42b。
一旦填充压力44达到预定的最大值，当允许塑封料固化时，在工艺的第三阶段保持最大第三填充压力44c。与此同时，进行加热以固化和硬化塑封料。在第三阶段，系统继续确保作用于冷却板14、16的第三气压42c大于第三填充压力44。在第三阶段的过程中，这种差异可能发生变化或保持不变。如图5所示，可以将第三气压42与第三填充压力44之间的差值在整个第三阶段保持在第二恒定值，其中第二恒定值高于第一恒定值。在塑封料固化之后，DSC组件的封装完成，并且可以打开塑封设备18以移除塑封DSC组件。
图6是在塑封期间对诸如DBC衬底的顶部冷却板14施加偏置力的顶部上内模26的侧视图。可以看出，隔膜52将顶部上内模26与气压室50分离，其中气压室50含有气体，用于将向下气压51作用于隔膜52，并因此作用于顶部上内模26，从而将顶部偏置力30作用于顶部冷却板14。虽然图中未示出，但可以理解的是，底部上内模28还应该包括位于底部上内模28与底部气压室之间的隔膜，其中底部气压室同样包含气体，用于将向上气压作用于隔膜和底部上内模28。
顶部上内模26直接接触顶部冷却板14，顶部冷却板14又接触搁置在衬底10上的诸如二极管芯片56和晶体管芯片58等电子器件。在顶部冷却板14与衬底10之间还可以有起垫片作用的支撑柱54。
图7是气压和压实压力作用于DBC器件上的区域的平面图。可以理解的是，密封压力或气压42作用于由顶部冷却板14施加偏置力的区域，例如支撑柱54、二极管芯片56和晶体管芯片58。另一方面，存在填充有塑封料的空隙62，并且这些空隙为对塑封料施加压实压力以便完全填充空隙62的区域，此处的压实压力呈更大的填充压力44的形式。
图8是根据本发明优选实施例的用于塑封设备中的密封机构的分解图。顶部上内模26设置在凹模70上，并且顶部上内模26能够插入形成在凹模托板72上的通孔中。弹性密封圈可以呈O型圈78或密封胶圈的形式，围绕顶部上内模26，并定位为抵靠围绕O型圈78的内楔环74，内楔环74具有倾斜面。内楔环74可相对于外楔环76的倾斜面滑动，其中，外楔环围绕内楔环74。内楔环74和外楔环76配合以加强O型圈78的密封效果。O型圈78、内楔环74和外楔环76容纳在气囊块80的凹槽内。
图9是当气压作用于顶部上内模26时密封机构的侧视图。当气压作用于顶部上内模26时，从顶部上内模26的方向发出的高气压将O形圈78持续推向内楔环74。当高气压推动O形圈78抵靠内楔环74时，内楔环74的倾斜面将抵住外楔环76的相对倾斜面滑动。
图10是由图8所示密封机构密封的挤压间隙的侧视图。当内楔环74相对于外楔环76向上滑动时，内楔环74的顶部封闭了存在于内楔环74与凹模托板72之间(并且因此存在于O形圈78与外部环境之间)的挤压间隙82，以完全密封挤压间隙82。这种密封效果防止气体通过挤压间隙82泄漏至外部环境，并确保气压42不会因不期望的气体泄漏而降低。
应该理解的是，上文所述的DSC组件的封装工艺流程在塑封型腔填充工艺的预定点处应用多级预定气压42和塑封料填充压力44，以确保模流与可移动上内模机构的运动之间的平衡。所述工艺将有助于保持高效的溢料控制，并消除DSC组件中的裂纹扩展风险。此外，由于在DSC组件的封装后不需要进一步的磨削和抛光工艺，因此工艺流程得到简化。
虽然，以上已对本发明进行了具体描述，但是，还可以对本发明轻易地做出各种变化、修改和/或添加。应当理解，对本发明做出的所有这些变化、修改和/或添加落入上述说明书的精神和保护范围之内。

Claims (16)

1.一种用于封装安装在衬底上的一个或多个电子器件的方法，所述衬底包括与所述一个或多个电子器件接触的至少一个冷却板，所述方法包括以下步骤：
将所述衬底放置在第一半模与第二半模之间，所述第一半模和所述第二半模限定用于塑封一个或多个电子器件的塑封型腔；
将所述衬底夹在所述第一半模与所述第二半模之间；
将能够移动地位于所述第一半模中的上内模伸入所述型腔中，以便接触所述至少一个冷却板并对其施加密封压力；
在第一填充压力下将塑封料引入所述型腔；然后
通过施加高于所述第一填充压力的第二填充压力，将所述型腔中的所述塑封料压实；
其中，在分别引入、压实所述塑封料的同时，保持所述密封压力的值高于所述第一填充压力和所述第二填充压力的值。
2.根据权利要求1所述的方法，其中，
第一冷却板位于所述衬底的第一侧，第二冷却板位于与所述第一侧相对的所述衬底的第二侧；
第一上内模能够移动地位于所述第一半模中，第二上内模能够移动地位于所述第二半模中；以及
所述方法包括以下步骤：将所述第一上内模和所述第二上内模伸入所述型腔中，以便对所述第一冷却板和所述第二冷却板分别施加密封压力。
3.根据权利要求1所述的方法，包括用于分离所述第一半模和所述至少一个冷却板的柔韧保护膜，其中当所述上内模对所述柔韧保护膜施加密封压力时，所述柔韧保护膜能够操作以与所述冷却板接触以在所述至少一个冷却板的表面上形成密封装置。
4.根据权利要求1所述的方法，包括以下步骤：在将所述塑封料引入所述型腔时施加第一密封压力，并且在压实所述型腔中的所述塑封料时施加第二密封压力，其中，所述第一密封压力小于所述第二密封压力。
5.根据权利要求4所述的方法，还包括以下步骤：稳步增加所述密封压力以始终保持所述密封压力的值大于所述第二填充压力，同时在压实所述型腔中的所述塑封料时稳步增加所述第二填充压力。
6.根据权利要求4所述的方法，还包括以下步骤：保持所述至少一个冷却板上高于所述第三填充压力的第三密封压力，同时在压实所述塑封料之后，允许所述塑封料在第三填充压力下加热固化。
7.根据权利要求6所述的方法，其中，当将所述塑封料引入所述型腔时，所述第一密封压力保持在第一恒定值；当允许所述塑封料固化时，所述第三密封压力保持在第二恒定值，其中所述第二恒定值高于所述第一恒定值。
8.根据权利要求1所述的方法，其中，所述施加密封压力的步骤还包括以下步骤：在所述上内模上生成气压，使得所述上内模接触所述至少一个冷却板并对其施加所述密封压力。
9.根据权利要求8所述的方法，其中，在分别引入、压实所述塑封料的同时，保持所述气压的值高于所述第一填充压力和所述第二填充压力的值。
10.根据权利要求8所述的方法，其中，所述气压由气压室生成，所述气压室将气压作用于分离所述上内模和所述气压室的隔膜上。
11.根据权利要求8所述的方法，其中，所述上内模设置在凹模上，并且所述上内模能够插入形成在凹模托板上的通孔。
12.根据权利要求11所述的方法，包括围绕所述上内模的弹性密封件，所述密封件定位为抵靠内楔环，所述内楔环具有围绕所述弹性密封件的倾斜面，其中所述内楔环能够相对于围绕所述内楔环的外楔环的倾斜面滑动。
13.根据权利要求12所述的方法，其中，所述密封件、所述内楔环和所述外楔环容纳在气囊块的凹槽内。
14.根据权利要求12所述的方法，其中，当所述气压作用于所述上内模时，所述弹性密封件被所述气压推至所述内楔环，使得所述内楔环的所述倾斜面抵住所述外楔环的所述倾斜面滑动。
15.根据权利要求14所述的方法，其中，所述内楔环相对于所述外楔环的滑动闭合了所述弹性密封件与外部环境之间存在的挤压间隙，以防止气体通过所述挤压间隙泄漏至所述外部环境。
16.一种制造电子组件的方法，所述电子组件包括安装在衬底上的一个或多个电子器件，所述衬底包括与所述一个或多个电子器件接触的至少一个冷却板，所述方法包括以下步骤：
将所述衬底放置在第一半模与第二半模之间，所述第一半模和所述第二半模限定用于塑封一个或多个电子器件的塑封型腔；
将所述衬底夹在所述第一半模与所述第二半模之间；
将能够移动地位于所述第一半模中的上内模伸入所述型腔中，以便接触所述至少一个冷却板并对其施加密封压力；
通过在第一填充压力下将塑封料引入所述型腔对所述一个或多个电子器件进行封装；然后
通过施加高于所述第一填充压力的第二填充压力，将所述型腔中的所述塑封料压实；
其中，在分别引入、压实所述塑封料的同时，保持所述密封压力的值高于所述第一填充压力和所述第二填充压力的值。
CN202211451032.4A 2021-12-02 2022-11-18 双面冷却组件的封装工艺 Pending CN116230559A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/540,322 2021-12-02
US17/540,322 US11955347B2 (en) 2021-12-02 2021-12-02 Encapsulation process for double-sided cooled packages

Publications (1)

Publication Number Publication Date
CN116230559A true CN116230559A (zh) 2023-06-06

Family

ID=84367552

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211451032.4A Pending CN116230559A (zh) 2021-12-02 2022-11-18 双面冷却组件的封装工艺

Country Status (6)

Country Link
US (1) US11955347B2 (zh)
EP (1) EP4191642A3 (zh)
JP (1) JP2023082699A (zh)
KR (1) KR20230083233A (zh)
CN (1) CN116230559A (zh)
TW (1) TWI808036B (zh)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3740116B2 (ja) * 2002-11-11 2006-02-01 三菱電機株式会社 モールド樹脂封止型パワー半導体装置及びその製造方法
JP4154306B2 (ja) * 2003-09-29 2008-09-24 富士通株式会社 リジット基板を用いた半導体装置の製造方法
JP4453608B2 (ja) * 2004-08-19 2010-04-21 トヨタ自動車株式会社 樹脂封止装置および樹脂封止方法
JP4407489B2 (ja) * 2004-11-19 2010-02-03 株式会社デンソー 半導体装置の製造方法ならびに半導体装置の製造装置
US7829004B2 (en) * 2008-07-15 2010-11-09 Asm Technology Singapore Pte Ltd Transfer molding method and system for electronic devices
JP5445695B2 (ja) * 2010-12-27 2014-03-19 日産自動車株式会社 半導体モジュール、モールド装置及びモールド成形方法
JP2013089607A (ja) * 2011-10-13 2013-05-13 Nissan Motor Co Ltd モールド装置およびモールド方法
JP6444381B2 (ja) * 2014-04-18 2018-12-26 アピックヤマダ株式会社 樹脂モールド金型および樹脂モールド方法
JP5958505B2 (ja) * 2014-08-04 2016-08-02 第一精工株式会社 樹脂封止装置およびその封止方法
JP6721525B2 (ja) * 2017-03-03 2020-07-15 キオクシア株式会社 金型
KR102545290B1 (ko) * 2018-08-29 2023-06-16 삼성전자주식회사 반도체 패키지 몰딩 장치
JP7268563B2 (ja) * 2019-09-30 2023-05-08 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
JP2023082699A (ja) 2023-06-14
EP4191642A3 (en) 2023-11-08
US20230178382A1 (en) 2023-06-08
KR20230083233A (ko) 2023-06-09
TW202324546A (zh) 2023-06-16
US11955347B2 (en) 2024-04-09
TWI808036B (zh) 2023-07-01
EP4191642A2 (en) 2023-06-07

Similar Documents

Publication Publication Date Title
US10262915B2 (en) Thermally enhanced semiconductor package with thermal additive and process for making the same
KR101915873B1 (ko) 전력용 반도체 장치 및 그 제조 방법
US8587098B2 (en) Integrated circuit protruding pad package system and method for manufacturing thereof
KR20040080394A (ko) 반도체장치 및 그 제조방법
KR20090092292A (ko) 회로 다이의 패키징 방법 및 전자 디바이스
JP5563918B2 (ja) 回路装置の製造方法
US20120018906A1 (en) Circuit device and method of manufacturing the same
JP2015159258A (ja) 半導体装置及びその製造方法
JP2008277470A (ja) 半導体パッケージの製造方法及び製造装置
JP6438794B2 (ja) モールド金型、樹脂モールド装置及び樹脂モールド方法
CN116230559A (zh) 双面冷却组件的封装工艺
JP7204919B2 (ja) パワーモジュールおよびその製造方法
US11152275B2 (en) Semiconductor device and method for manufacturing semiconductor device
CN215911397U (zh) 包封针翅型功率模块的模具
EP3428954B1 (en) Method for establishing a connection between two joining partners
US8912051B1 (en) Method for controlling molding compound geometry around a semiconductor die
JP3787131B2 (ja) Ｂｇａパッケージの製造に用いるモールド金型
JP5308107B2 (ja) 回路装置の製造方法
JP2004095965A (ja) 樹脂封止形半導体装置
JP2007311483A (ja) 半導体装置及びその製法
JP2024515109A (ja) 半導体パワーモジュール、ならびに半導体パワーモジュールおよび半導体パワーデバイスを製造するための方法
KR100230520B1 (ko) 반도체 소자 패키지 베이스의 제조방법
KR20240061524A (ko) 반도체 패키지 제조용 몰딩 장치 및 반도체 패키지의 몰드 방법
KR970010671B1 (ko) 집적회로장치용 히트싱크를 구비한 플라스틱 몰드 패키지
CN116364562A (zh) 芯片封装方法及封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination