CN116209260B - 一种存储器、电子设备 - Google Patents
一种存储器、电子设备 Download PDFInfo
- Publication number
- CN116209260B CN116209260B CN202211358555.4A CN202211358555A CN116209260B CN 116209260 B CN116209260 B CN 116209260B CN 202211358555 A CN202211358555 A CN 202211358555A CN 116209260 B CN116209260 B CN 116209260B
- Authority
- CN
- China
- Prior art keywords
- transistor
- channel
- gate
- memory
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims abstract description 79
- 239000000758 substrate Substances 0.000 claims abstract description 61
- 239000004065 semiconductor Substances 0.000 claims abstract description 38
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 11
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 11
- 239000010703 silicon Substances 0.000 claims abstract description 11
- 238000009413 insulation Methods 0.000 claims 4
- 239000010410 layer Substances 0.000 description 146
- 238000000034 method Methods 0.000 description 32
- 230000008569 process Effects 0.000 description 32
- 239000000463 material Substances 0.000 description 22
- 239000010408 film Substances 0.000 description 20
- 238000000059 patterning Methods 0.000 description 16
- 239000004020 conductor Substances 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 10
- 239000000470 constituent Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000010354 integration Effects 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 6
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- DZLPZFLXRVRDAE-UHFFFAOYSA-N [O--].[O--].[O--].[O--].[Al+3].[Zn++].[In+3] Chemical compound [O--].[O--].[O--].[O--].[Al+3].[Zn++].[In+3] DZLPZFLXRVRDAE-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/10—DRAM devices comprising bipolar components
Landscapes
- Thin Film Transistor (AREA)
- Semiconductor Memories (AREA)
Abstract
一种存储器、电子设备，涉及半导体技术领域，该存储器包括至少一个存储单元，所述存储单元包括衬底以及在垂直所述衬底的方向上依次层叠设置的第一晶体管和第二晶体管，所述第一晶体管作为读取晶体管，所述第二晶体管作为写入晶体管，所述第一晶体管包括第一沟道，所述第一沟道为硅半导体，所述第二晶体管包括第二沟道，所述第二沟道为氧化物半导体。
Description
技术领域
本公开实施例涉及但不限于半导体技术领域，具体涉及一种存储器、电子设备。
背景技术
动态随机存取存储器(DynamicRandomAccessMemory，DRAM)是一种半导体存储器，和静态存储器相比，DRAM存储器具有结构较为简单、制造成本较低、容量密度较高的优点，随着技术的发展，DRAM存储器的应用日益广泛。
存储器具有较高的集成度是重要的发展方向，以满足消费者对优良的性能以及低廉的价格的需求。对于存储器，由于它们的集成度会是决定产品价格的重要因素，因此会特别期望提高集成度。对于二维或平面存储器，由于它们的集成度主要由存储器占据的面积决定，因此集成度受精细图案形成技术的水平的影响很大。
发明内容
以下是对本公开详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
第一方面，本公开实施例提供了一种存储器，包括至少一个存储单元，所述存储单元包括衬底以及在垂直所述衬底的方向上依次层叠设置的第一晶体管和第二晶体管，所述第一晶体管作为读取晶体管，所述第二晶体管作为写入晶体管，所述第一晶体管包括第一沟道，所述第一沟道为硅半导体，所述第二晶体管包括第二沟道，所述第二沟道为氧化物半导体。
在示例性实施例中，所述第一晶体管包括：
第一栅极，位于所述衬底上，所述第一栅极呈柱状；
第一沟道，位于所述第一栅极的外侧，与所述第一栅极绝缘；
第一导电层，位于所述第一沟道靠近所述衬底一侧，所述第一导电层与所述第一沟道连接，所述第一导电层与所述第一沟道在所述衬底的正投影存在不交叠区域；
第二导电层，位于所述第一沟道远离所述衬底一侧，且与所述第一沟道连接。
在示例性实施例中，所述第二晶体管包括：
第二栅极，位于所述第一栅极远离所述衬底一侧，所述第二栅极呈柱状；
第二沟道，位于所述第二栅极的外侧，与所述第二栅极绝缘；
第三导电层，位于所述第二沟道的外侧，所述第三导电层与所述第二沟道连接。
在示例性实施例中，所述第二沟道与所述第一栅极连接。
在示例性实施例中，还包括第一字线和第一位线，所述第一字线与所述第一导电层连接，所述第一位线与所述第二导电层连接。
在示例性实施例中，还包括第二字线和第二位线，所述第二字线与所述第二栅极连接，所述第二位线与所述第三导电层连接。
在示例性实施例中，所述第一晶体管还包括第一栅极绝缘层，所述第一栅极绝缘层位于所述第一栅极与所述第一沟道之间。
在示例性实施例中，所述第二晶体管还包括第二栅极绝缘层，所述第二栅极绝缘层位于所述第二栅极与所述第二沟道之间。
在示例性实施例中，所述第一晶体管和所述第二晶体管均为垂直晶体管。
在示例性实施例中，所述第一晶体管与所述第二晶体管在所述衬底的正投影存在交叠区域。
在示例性实施例中，所述第一晶体管的第一沟道为全环绕型沟道，所述第二晶体管的第二沟道为全环绕型沟道。
第二方面，本公开实施例还提供了一种电子设备，包括前述的存储器。
在阅读并理解了附图和详细描述后，可以明白其他方面。
附图说明
附图用来提供对本申请技术方案的理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本申请的技术方案，并不构成对本申请技术方案的限制。
图1为本申请实施例存储器的等效电路图；
图2为本申请实施例存储器的剖视图一；
图3为本申请实施例存储器的剖视图二；
图4a为本申请实施例存储器制备过程中形成第一导电层、第一半导体层和第二导电层后的示意图；
图4b为本申请实施例存储器制备过程中形成第一槽体后的示意图；
图4c为本申请实施例存储器制备过程中形成第一栅极后的示意图；
图4d为本申请实施例存储器制备过程中形成第三导电层后的示意图；
图4e为本申请实施例存储器制备过程中形成第二栅极后的示意图。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚明白，下文中将结合附图对本公开的实施例进行详细说明。注意，实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为各种各样的形式。因此，本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。
在附图中，有时为了明确起见，夸大表示了各构成要素的大小、层的厚度或区域。因此，本公开的一个方式并不一定限定于该尺寸，附图中各部件的形状和大小不反映真实比例。此外，附图示意性地示出了理想的例子，本公开的一个方式不局限于附图所示的形状或数值等。
本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。
在本说明书中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。
在本说明书中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或电连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本公开中的具体含义。
在本说明书中，晶体管是指至少包括栅电极、漏电极以及源电极这三个端子的元件。晶体管在漏电极(也称为漏电极端子、漏区域或漏电极)与源电极(也称为源电极端子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏电极、沟道区域以及源电极。注意，在本说明书中，沟道区域是指电流主要流过的区域。
在本说明书中，下面提及的第一导电层可以为漏电极、第二导电层可以为源电极，或者第一导电层可以为源电极、第二导电层可以为漏电极。实际应用中，第一导电层和第二导电层哪一个为源电极，哪一个为漏电极与电流的流向有关，一般的，电流从源极流向漏极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源电极”及“漏电极”的功能有时互相调换。因此，在本说明书中，“源电极”和“漏电极”可以互相调换。
在本说明书中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况，比如实物连接关系，或信号连接关系。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的授受，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有各种功能的元件等。
在本说明书中，下述的平行或垂直是在误差范围内的大约平行和大约垂直。“平行”是指两个直线形成的角度为-10°以上且10°以下的状态，因此，也包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两个直线形成的角度为80°以上且100°以下的状态，因此，也包括85°以上且95°以下的角度的状态。
在本说明书中，“膜”和“层”可以相互调换。例如，有时可以将“导电层”换成为“导电膜”。与此同样，有时可以将“绝缘膜”换成为“绝缘层”。
本公开中的“约”，是指不严格限定界限，允许工艺和测量误差范围内的数值。
相关技术中动态随机存储器(DRAM)一般采用多个晶体管采用平面排布的沟道在同一平面上连接，例如，2T0C或2T1C的DRAM结构一般采用2个平面沟道的晶体管在同一平面上连接，在垂直衬底的方向上无交叠，占用面积较大，不利于提高集成密度。所述平面排布的沟道为平面晶体管的沟道，相对于垂直晶体管而言。另外，存储阵列中存储单元之间的排布是呈现阵列分布，多行多列，且存储单元位于行列交叉的交叉点上，存储密度还有待提升。
动态随机存取存储器(DRAM)和增强式或嵌入式动态随机存取存储器(eDRAM)可以用于高密度或高带宽存储装置。存储装置(例如DRAM或eDRAM)可以包括多个存储单元，其中存储单元可以包括晶体管，晶体管可以控制对存储单元的存取。
本申请实施例提供了一种存储器，包括至少一个存储单元，所述存储单元包括衬底以及在垂直所述衬底的方向上依次层叠设置的第一晶体管和第二晶体管，所述第一晶体管作为读取晶体管，所述第二晶体管作为写入晶体管，所述第一晶体管包括第一沟道，所述第一沟道为硅半导体，所述第二晶体管包括第二沟道，所述第二沟道为氧化物半导体。
图1为本申请实施例存储器的等效电路图。以本申请实施例存储器的存储单元为2T0C为例。在示例性实施例中，如图1所示，本申请实施例存储器的存储单元包括依次层叠设置在衬底上的第一晶体管和第二晶体管，第一晶体管可以作为读取晶体管，第二晶体管可以作为写入晶体管，第一晶体管中的第一沟道为硅半导体，第二晶体管中的第二沟道为氧化物半导体。第一晶体管中的第一栅极与第二晶体管中的第二沟道连接。
本申请实施例存储器通过写入晶体管改变读取晶体管的栅电极中的电荷，进而影响读取晶体管源漏之间的阻态，从而实现“0”和“1”的区分，具体原理如下。
写“1”过程，在写入晶体管的写入字线(WWL)施加正电压(大于阈值电压Vth)使得写入晶体管开启，在写入晶体管的写入位线(WBL)施加正电压向读取晶体管的第一栅极注入电荷。电荷注入后，撤去写入晶体管的写入字线(WWL)和写入位线(WBL)的电压，保存“1”状态；
读“1”过程，在读取晶体管的读取位线(RBL)施加读取电压，由于读取晶体管的第一栅极中存有一定电荷，读取晶体管处于较低阻态，获得较大的电流，再由外围电路放大识别后完成读取“1”过程；
写“0”过程，在写入晶体管的写入字线(WWL)施加正电压(大于阈值电压Vth)使得写入晶体管开启，在写入晶体管的写入位线(WBL)施加负电压向读取晶体管的第一栅极抽取电荷。电荷抽取后，撤去写入晶体管的写入字线(WWL)和写入位线(WBL)的电压，保存“0”状态；
读“0”过程，在读取晶体管的读取位线(RBL)施加读取电压，由于读取晶体管的第一栅极中没有电荷，读取晶体管处于较高阻态，获得较小的电流，再由外围电路放大识别后完成读取“0”过程。
图2本申请实施例存储器的剖视图一。在示例性实施例中，如图2所示，本申请实施例存储器包括至少一个存储单元，存储单元包括衬底100以及在垂直衬底100的方向(方向Z)上依次层叠设置的第一晶体管和第二晶体管，第一晶体管位于第二晶体管靠近衬底100一侧。第一晶体管作为读取晶体管，第二晶体管作为写入晶体管，第一晶体管包括第一沟道11，第一沟道11为硅半导体，第二晶体管包括第二沟道21，第二沟道21为氧化物半导体。
在示例性实施例中，氧化物半导体可以为铟镓锌氧化物(IGZO)、铟铝锌氧化物(IAZO)、氧化铟、氧化锌等材质。
本申请实施例存储器通过第一沟道为硅半导体，使第一晶体管具有强驱动能力，以及通过第二沟道为氧化物半导体，使第二晶体管具有低漏电电流，从而大幅提高存储单元的数据保持时间和读出速度。
在示例性实施例中，如图2所示，第一晶体管和第二晶体管均为垂直晶体管，示例性的，第一晶体管和第二晶体管分别为VCAA(verticalchannelall around)晶体管。
本申请实施例存储器通过第一晶体管与第二晶体管均为垂直晶体管，降低存储单元的面积，提高存储密度，使存储器的面积大小可被减小到4F2，其中F是节点的临界尺寸。
在示例性实施例中，如图2所示，第一晶体管和第二晶体管在衬底100的正投影存在交叠区域。示例的，第一晶体管中的第一沟道11在衬底100的正投影位于第二晶体管中的第二沟道21在衬底100的正投影中。
本申请实施例存储器通过将第一晶体管和第二晶体管在衬底100的正投影存在交叠区域，可以降低存储单元的面积，实现4F2/N的密度，其中N是堆叠式阵列的数量。
在示例性实施例中，如图2所示，第一晶体管包括第一栅极12、第一沟道11、第一导电层13以及第二导电层14。
在示例性实施例中，如图2所示，第一栅极12位于衬底100上，第一栅极12沿着垂直于衬底300方向(方向Z)延伸，第一栅极12呈柱状，第一栅极12的竖截面可以为T形。
在示例性实施例中，第一栅极12可以采用多晶硅、金属、金属氮化物和氧化物中的至少一种。示例的，第一栅极12材料可以采用氮化钛、金属钨或氧化铟锡。
在示例性实施例中，如图2所示，第一沟道11位于第一栅极12的外侧，与第一栅极12绝缘。示例的，第一栅极12包括侧壁，第一沟道11位于第一栅极12侧壁的外侧，与第一栅极12的侧壁绝缘。
在示例性实施例中，如图2所示，第一沟道11为全环绕型沟道，第一沟道11环绕第一栅极12的四周。
本申请实施例存储器通过第一沟道11为全环绕型沟道，增强第一晶体管的栅控,增加沟道区的面积。
在示例性实施例中，如图2所示，第一导电层13设置在衬底100上，并位于第一沟道11和第一栅极12靠近衬底100一侧。第一沟道11和第一栅极12在衬底100的正投影均位于第一导电层13在衬底100的正投影中。第一导电层13与第一栅极12绝缘，第一导电层13与第一沟道11连接。其中，第一导电层13可以采用半导体材料，例如，第一导电层13可以采用n++-Si。
在示例性实施例中，如图2所示，第一导电层13与第一沟道11在衬底100的正投影存在不交叠区域，该不交叠区域为第一导电层13的外围区域，用于与第一字线连接。
在示例性实施例中，如图2所示，第二导电层14位于第一栅极12的外侧，第二导电层14可以环绕第一栅极12的四周设置。第二导电层14位于第一沟道11远离衬底100一侧，且第二导电层14与第一沟道11的表面连接。示例的，第二导电层14与第一沟道11远离衬底100一侧的表面接触，且第二导电层14在衬底100的正投影与第一沟道11在衬底100的正投影交叠。第二导电层14在衬底100的正投影位于第一导电层13在衬底100的正投影中。其中，第二导电层14可以采用半导体材料，例如，第二导电层14可以采用n++-Si。
在示例性实施例中，如图2所示，第一晶体管还包括第一栅极绝缘层15，第一栅极绝缘层15位于第一栅极12与第一沟道11之间，将第一栅极12与第一沟道11绝缘。其中，第一栅极绝缘层15可以选择宽带隙和高介电常数的材料，例如二氧化硅或二氧化铪。第一栅极绝缘层15可以采用单层介质材料，例如，氧化物或氮化物；或者，第一栅极绝缘层15可以采用多层介质材料，例如，氧化物和氮化物的组合。
在示例性实施例中，如图2所示，第二晶体管包括第二栅极22、第二沟道21以及第三导电层23。
在示例性实施例中，如图2所示，第二栅极22位于第一栅极12远离衬底100一侧，第二栅极22沿着垂直于衬底300方向(方向Z)延伸，第二栅极22呈柱状，第二栅极22的竖截面可以为T形。
在示例性实施例中，如图2所示，第二栅极22与第一栅极12在衬底100的正投影存在交叠，示例的，第二栅极22在衬底100的正投影位于第一栅极12在衬底100的正投影中。
在示例性实施例中，第二栅极22可以采用多晶硅、金属、金属氮化物和氧化物中的至少一种。示例的，第二栅极22材料可以采用氮化钛、金属钨或氧化铟锡。
在示例性实施例中，如图2所示，第二沟道21位于第二栅极22的外侧，与第二栅极22绝缘。示例的，第二栅极22包括侧壁和底壁，第二沟道21位于第二栅极22的侧壁和底壁的外侧，与第二栅极22的侧壁和底壁绝缘。
在示例性实施例中，如图2所示，第二沟道21为全环绕型沟道，第二沟道21环绕第二栅极22的四周。
本申请实施例存储器通过第二沟道21为全环绕型沟道，增强第二晶体管栅控强,增加沟道区的面积。
在示例性实施例中，如图2所示，第三导电层23位于第二沟道21的外侧，第三导电层23可以环绕第二沟道21的四周设置。第三导电层23与第二沟道21连接。第三导电层23在衬底100的正投影位于第一导电层13在衬底100的正投影中。其中，第三导电层23可以采用金属材料或氧化铟锡，例如，第三导电层23可以采用钛或铝。
在示例性实施例中，如图2所示，第二沟道21的底部与第一栅极12的顶部连接，使第一晶体管与第二晶体管实现电连接。
在示例性实施例中，如图2所示，第二晶体管还包括第二栅极绝缘层24，第二栅极绝缘层24位于第二栅极22与第二沟道21之间，将第二栅极22与第二沟道21绝缘。其中，第二栅极绝缘层24可以选择宽带隙和高介电常数的材料，例如二氧化硅或二氧化铪。第二栅极绝缘层24可以采用单层介质材料，例如，氧化物或氮化物；或者，第二栅极绝缘层24可以采用多层介质材料，例如，氧化物和氮化物的组合。
在示例性实施例中，如图2所示，本申请实施例存储器还包括第一绝缘层31、第二绝缘层32和第三绝缘层33。第一绝缘层31设置在衬底100上，覆盖第一沟道11的侧壁、第一导电层13以及第二导电层14。第二绝缘层32设置在第一绝缘层31上，覆盖第一栅极12和第二沟道21的部分侧壁，第三导电层23设置在第二绝缘层32上。第三绝缘层33设置在第二绝缘层32上，覆盖第三导电层23以及第二沟道21的部分侧壁。其中，第一绝缘层31、第二绝缘层32和第三绝缘层33均可以采用二氧化硅。
图3本申请实施例存储器的剖视图二。在示例性实施例中，如图3所示，本申请实施例存储器还包括第一字线41、第一位线42、第二字线和第二位线43，第一字线41、第一位线42、第二字线和第二位线43均位于第三绝缘层33上，第一字线41通过第一过孔与第一导电层13的外围区域连接，第一位线42通过第二过孔与第二导电层14的外围区域连接，第二字线与第二栅极22连接，第二位线43通过第三过孔与第三导电层23的外围区域连接。
下面参照图4a至图4e对存储器的制备过程进行示例性说明。
本公开实施例所说的“图案化工艺”，对于金属材料、无机材料或透明导电材料，包括涂覆光刻胶、掩模曝光、显影、刻蚀、剥离光刻胶等处理，对于有机材料，包括涂覆有机材料、掩模曝光和显影等处理。沉积可以采用溅射、蒸镀、化学气相沉积中的任意一种或多种，涂覆可以采用喷涂、旋涂和喷墨打印中的任意一种或多种，刻蚀可以采用干刻和湿刻中的任意一种或多种，本公开不做限定。“薄膜”是指将某一种材料在衬底基板上利用沉积、涂覆或其它工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需图案化工艺，则该“薄膜”还可以称为“层”。若在整个制作过程当中该“薄膜”需图案化工艺，则在图案化工艺前称为“薄膜”，图案化工艺后称为“层”。经过图案化工艺后的“层”中包含至少一个“图案”。
在示例性实施方式中，存储器的制备过程可以包括：
(1)提供衬底。
在示例性实施例中，衬底可以是本领域技术人员熟知的任何用以承载半导体集成电路组成元件的底材，例如绝缘体上硅(silicon-on-insulator，SOI)、体硅(bulksilicon)、碳化硅、锗、锗硅、砷化镓或者绝缘体上锗等，相应的顶层半导体材料为硅、锗、锗硅或砷化镓等。同时该衬底上的半导体层根据器件类型确定掺杂类型，以形成P阱(用于nMOSFET)或者n阱(用于pMOSFET)。
(2)形成第一导电层、第一半导体层和第二导电层。
在示例性实施例中，形成第一导电层、第一半导体层和第二导电层包括：在上述衬底100上，依次沉积第一导电材料层、第一半导体材料层和第二导电材料层，通过图案化工艺对第一导电材料层、第一半导体材料层和第二导电材料层进行图案化，使第一导电材料层形成设置在衬底100上的第一导电层13，使第一半导体材料层形成设置在第一导电层13上的第一半导体层51，使第二导电材料层形成设置在第一半导体层51上的第二导电层14，如图4a所示。
(3)形成第一槽体。
在示例性实施例中，形成第一槽体包括：在形成前述图案的衬底上，沉积第一绝缘薄膜，通过图案化工艺对第一绝缘薄膜进行图案化，使第一绝缘薄膜形成第一绝缘层31；然后，通过刻蚀工艺，在第一绝缘层31中形成第一槽体61，第一槽体61依次穿过第一绝缘层31、第二导电层14、第一沟道11，至第一导电层13远离衬底100一侧的表面，将第一导电层13暴露，使第一半导体层形成第一沟道11，如图4b所示。
(4)形成第一栅极。
在示例性实施例中，形成第一栅极包括：在形成前述图案的衬底上，在第一槽体中依次沉积第二绝缘薄膜和第一栅极材料层，通过图案化工艺对二绝缘薄膜和第一栅极材料层进行图案化，使第二绝缘薄膜形成覆盖第一槽体内壁的第一栅极绝缘层15，使第一栅极材料层形成位于第一槽体中的第一栅极12，第一栅极12通过第一栅极绝缘层15与第一沟道11绝缘，如图4c所示。
其中，第一沟道11可以为硅半导体。第一栅极12、第一沟道11、第一导电层13以及第二导电层14构成第一晶体管。第一晶体管可以作为读取晶体管。
(5)形成第三导电层。
在示例性实施例中，形成第三导电层包括：在形成前述图案的衬底上，依次沉积第三绝缘薄膜和第三导电材料层，通过图案化工艺对第三绝缘薄膜和第三导电材料层进行图案化，使第三绝缘薄膜形成覆盖第一绝缘层31和第一栅极12的第二绝缘层32，使第三导电材料层形成设置在第二绝缘层32上的第三导电层23，如图4d所示。
(6)形成第二槽体。
在示例性实施例中，形成第二槽体包括：在形成前述图案的衬底上，沉积第四绝缘薄膜，通过图案化工艺对第四绝缘薄膜进行图案化，使第四绝缘薄膜形成覆盖第三导电层23的第三绝缘层33；然后，通过刻蚀工艺，在第三绝缘层33中形成第二槽体62，第二槽体62依次穿过第三绝缘层33、第三导电层23、第二绝缘层32，至第一栅极12远离衬底100一侧的表面，将第一栅极12暴露，如图4e所示。
(7)形成第二栅极。
在示例性实施例中，形成第二栅极包括：在形成前述图案的衬底上，在第二槽体中依次沉积第二半导体材料层、第五绝缘薄膜和第二栅极材料层，通过图案化工艺对第二半导体材料层、第五绝缘薄膜和第二栅极材料层进行图案化，使第二半导体材料层形成覆盖第二槽体内壁的第二沟道21，使第五绝缘薄膜形成覆盖第二沟道21的第二栅极绝缘层24，使第二栅极材料层形成位于第二槽体中的第二栅极22，第二栅极22通过第二栅极绝缘层24与第二沟道21绝缘，如图2所示。
其中，第二沟道21可以为氧化物半导体。第二栅极22、第二沟道21和第三导电层23构成第二晶体管。第二晶体管可以作为写入晶体管。
本申请实施例存储器的制备方法通过第一沟道为硅半导体，使第一晶体管具有强驱动能力，以及通过第二沟道为氧化物半导体，使第二晶体管具有低漏电电流，从而大幅提高存储单元的数据保持时间和读出速度。
本公开示例性实施例存储器的制备过程具有良好的工艺兼容性，工艺实现简单，易于实施，生产效率高，生产成本低，良品率高。
本公开示例性实施例存储器的结构及其制备过程仅仅是一种示例性说明。在示例性实施方式中，可以根据实际需要变更相应结构以及增加或减少图案化工艺。
本申请实施例还提供了一种电子设备，包括前面任一所述的存储器。本申请实施例对上述电子设备的具体形式不做特殊限制。
本公开中的附图只涉及本公开涉及到的结构，其他结构可参考通常设计。在不冲突的情况下，本公开的实施例即实施例中的特征可以相互组合以得到新的实施例。
本领域的普通技术人员应当理解，可以对本公开的技术方案进行修改或者等同替换，而不脱离本公开技术方案的精神和范围，均应涵盖在本公开的权利要求的范围当中。
Claims (9)
1.一种存储器，其特征在于，包括至少一个存储单元，所述存储单元包括衬底以及在垂直所述衬底的方向上依次层叠设置的第一晶体管和第二晶体管，所述第一晶体管作为读取晶体管，所述第二晶体管作为写入晶体管，所述第一晶体管包括第一沟道，所述第一沟道为硅半导体，所述第二晶体管包括第二沟道，所述第二沟道为氧化物半导体；
所述第一晶体管包括：依次叠置于所述衬底上的第一导电层、第一沟道、第二导电层，以及贯穿所述第二导电层和所述第一沟道的第一槽体，位于所述第一槽体内的第一栅极，所述第二导电层环绕所述第一栅极的四周；
所述存储单元还包括第一绝缘层和第二绝缘层，所述第一绝缘层位于所述第二导电层远离所述衬底一侧，所述第一槽体贯穿所述第一绝缘层，所述第一绝缘层暴露所述第一栅极；所述第二绝缘层位于所述第一绝缘层远离所述衬底一侧；
所述第二晶体管包括：位于所述第二绝缘层远离所述衬底一侧的第三导电层，贯穿所述第三导电层和所述第二绝缘层的第二槽体，位于所述第二槽体内壁的所述第二沟道；以及填充所述第二槽体的第二栅极；所述第三导电层环绕所述第二栅极的四周，所述第二槽体底部露出所述第一栅极，所述第二沟道的底部与露出的所述第一栅极的顶部接触；
所述第一槽体中的第一沟道环绕所述第一栅极；
所述第二槽体中的第二沟道环绕所述第二栅极。
2.根据权利要求1所述的存储器，其特征在于，还包括第一字线和第一位线，所述第一字线与所述第一导电层连接，所述第一位线与所述第二导电层连接。
3.根据权利要求1所述的存储器，其特征在于，还包括第二字线和第二位线，所述第二字线与所述第二栅极连接，所述第二位线与所述第三导电层连接。
4.根据权利要求1所述的存储器，其特征在于，所述第一晶体管还包括第一栅极绝缘层，所述第一栅极绝缘层位于所述第一栅极与所述第一沟道之间。
5.根据权利要求1所述的存储器，其特征在于，所述第二晶体管还包括第二栅极绝缘层，所述第二栅极绝缘层位于所述第二栅极与所述第二沟道之间。
6.根据权利要求1所述的存储器，其特征在于，所述第一晶体管和所述第二晶体管均为垂直晶体管。
7.根据权利要求1所述的存储器，其特征在于，所述第一晶体管与所述第二晶体管在所述衬底的正投影存在交叠区域。
8.根据权利要求1所述的存储器，其特征在于，所述第一晶体管的第一沟道为全环绕型沟道，所述第二晶体管的第二沟道为全环绕型沟道。
9.一种电子设备，其特征在于，包括权利要求1至8任一所述的存储器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211358555.4A CN116209260B (zh) | 2022-11-01 | 2022-11-01 | 一种存储器、电子设备 |
| PCT/CN2023/092974 WO2024093178A1 (zh) | 2022-11-01 | 2023-05-09 | 一种存储器、电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211358555.4A CN116209260B (zh) | 2022-11-01 | 2022-11-01 | 一种存储器、电子设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116209260A CN116209260A (zh) | 2023-06-02 |
| CN116209260B true CN116209260B (zh) | 2024-07-30 |
Family
ID=86511904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211358555.4A Active CN116209260B (zh) | 2022-11-01 | 2022-11-01 | 一种存储器、电子设备 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN116209260B (zh) |
| WO (1) | WO2024093178A1 (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112768455A (zh) * | 2009-10-29 | 2021-05-07 | 株式会社半导体能源研究所 | 半导体器件 |
| CN114864583A (zh) * | 2022-05-12 | 2022-08-05 | 中国科学院微电子研究所 | 一种无电容dram单元结构及制造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102812547B (zh) * | 2010-03-19 | 2015-09-09 | 株式会社半导体能源研究所 | 半导体装置 |
| WO2018004659A1 (en) * | 2016-07-01 | 2018-01-04 | Intel Corporation | Three transistor memory cell with metal oxide semiconductors and si transistors |
| WO2019003047A1 (ja) * | 2017-06-27 | 2019-01-03 | 株式会社半導体エネルギー研究所 | 半導体装置、および半導体装置の作製方法 |
| US20220199620A1 (en) * | 2020-12-18 | 2022-06-23 | Intel Corporation | Ribbon or wire transistor stack with selective dipole threshold voltage shifter |
| CN116686399A (zh) * | 2021-03-08 | 2023-09-01 | 华为技术有限公司 | 半导体装置、电子设备、晶体管的形成方法 |
| CN114334980A (zh) * | 2021-11-17 | 2022-04-12 | 中国科学院微电子研究所 | 一种基于薄膜晶体管的无电容dram单元结构及制造方法 |
| CN114446963A (zh) * | 2021-12-01 | 2022-05-06 | 北京超弦存储器研究院 | 半导体存储单元结构、半导体存储器及其制备方法、应用 |
| CN115020480A (zh) * | 2022-05-31 | 2022-09-06 | 长鑫存储技术有限公司 | 半导体结构 |
-
2022
- 2022-11-01 CN CN202211358555.4A patent/CN116209260B/zh active Active
-
2023
- 2023-05-09 WO PCT/CN2023/092974 patent/WO2024093178A1/zh unknown
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112768455A (zh) * | 2009-10-29 | 2021-05-07 | 株式会社半导体能源研究所 | 半导体器件 |
| CN114864583A (zh) * | 2022-05-12 | 2022-08-05 | 中国科学院微电子研究所 | 一种无电容dram单元结构及制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2024093178A1 (zh) | 2024-05-10 |
| CN116209260A (zh) | 2023-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN115346987B (zh) | 一种存储单元、3d存储器及其制备方法、电子设备 | |
| CN114709211B (zh) | 动态存储器及其制作、读写方法、电子设备、存储电路 | |
| CN115346988B (zh) | 一种晶体管、3d存储器及其制备方法、电子设备 | |
| CN111146200B (zh) | 半导体存储器件 | |
| US11411007B2 (en) | Semiconductor memory device and method of manufacturing the same | |
| CN116347889B (zh) | 存储单元、存储器、存储器的制备方法及电子设备 | |
| CN114373764A (zh) | 晶体管阵列及其制造方法、存储器及其制造方法 | |
| US9812641B2 (en) | Non-volatile memory device and methods for fabricating the same | |
| US11825642B1 (en) | Memory cell, 3D memory and preparation method therefor, and electronic device | |
| CN116761423B (zh) | 3d堆叠的半导体器件及其制造方法、3d存储器、电子设备 | |
| CN116209254B (zh) | 一种3d存储阵列及其制备方法、电子设备 | |
| CN116209260B (zh) | 一种存储器、电子设备 | |
| US20230380131A1 (en) | Semiconductor structure and formation method thereof, and memory | |
| CN117479527A (zh) | 一种存储结构、电子设备 | |
| CN113517292A (zh) | 半导体结构及其形成方法 | |
| US11985811B2 (en) | Semiconductor memory device, manufacturing method thereof and electronic device | |
| CN117425332A (zh) | 一种晶体管及其制造方法、电子设备 | |
| CN116437661B (zh) | 存储器及其制造方法、电子设备 | |
| CN117423655A (zh) | 一种存储器及其制造方法、电子设备 | |
| US20230380132A1 (en) | Memory device, method of manufacturing memory device, and electronic apparatus including memory device | |
| WO2023082221A1 (en) | Ferroelectric memory device with stacked capacitors and manufacturing method thereof | |
| US20230380133A1 (en) | Memory device, method of manufacturing memory device, and electronic apparatus including memory device | |
| CN117425335A (zh) | 一种存储系统及其制造方法、电子设备 | |
| CN117425341A (zh) | 一种3d堆叠的半导体器件、阵列及其制造方法、电子设备 | |
| CN117425334A (zh) | 一种存储器、电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |