CN116190241B - 一种ldmos场效应管及其制备方法 - Google Patents
一种ldmos场效应管及其制备方法 Download PDFInfo
- Publication number
- CN116190241B CN116190241B CN202310446742.6A CN202310446742A CN116190241B CN 116190241 B CN116190241 B CN 116190241B CN 202310446742 A CN202310446742 A CN 202310446742A CN 116190241 B CN116190241 B CN 116190241B
- Authority
- CN
- China
- Prior art keywords
- ion implantation
- dielectric layer
- oxide layer
- layer
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 12
- 238000002353 field-effect transistor method Methods 0.000 title description 2
- 238000005468 ion implantation Methods 0.000 claims abstract description 174
- 238000000034 method Methods 0.000 claims abstract description 105
- 230000005669 field effect Effects 0.000 claims abstract description 83
- 239000004065 semiconductor Substances 0.000 claims abstract description 59
- 239000000758 substrate Substances 0.000 claims abstract description 57
- 238000005530 etching Methods 0.000 claims abstract description 19
- 238000000151 deposition Methods 0.000 claims abstract description 9
- 230000008569 process Effects 0.000 claims description 93
- 230000003647 oxidation Effects 0.000 claims description 82
- 238000007254 oxidation reaction Methods 0.000 claims description 82
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 62
- 239000001301 oxygen Substances 0.000 claims description 62
- 229910052760 oxygen Inorganic materials 0.000 claims description 62
- 150000002500 ions Chemical class 0.000 claims description 39
- 238000004519 manufacturing process Methods 0.000 claims description 27
- 239000001257 hydrogen Substances 0.000 claims description 18
- 229910052739 hydrogen Inorganic materials 0.000 claims description 18
- 230000004048 modification Effects 0.000 claims description 14
- 238000012986 modification Methods 0.000 claims description 14
- 230000008859 change Effects 0.000 claims description 7
- -1 carbon ions Chemical class 0.000 claims description 6
- 238000002513 implantation Methods 0.000 claims description 6
- 229910052799 carbon Inorganic materials 0.000 claims description 4
- 230000007423 decrease Effects 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract description 12
- 239000007789 gas Substances 0.000 description 17
- 230000001276 controlling effect Effects 0.000 description 14
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 8
- 150000002431 hydrogen Chemical class 0.000 description 7
- 230000001105 regulatory effect Effects 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 230000006872 improvement Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7823—Lateral DMOS transistors, i.e. LDMOS transistors with an edge termination structure
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种LDMOS场效应管及其制备方法，该方法包括：对半导体衬底进行刻蚀以得到若干个沟槽区；在沟槽区内形成介质层，使介质层覆盖于沟槽区的底面与侧壁；对介质层进行离子注入，形成离子改性层；对介质层进行刻蚀，使介质层的厚度于沟槽区的侧壁随沟槽区的深度而递增，且介质层的顶面齐平于半导体衬底的表面；在沟槽区内的介质层之上形成浅氧化层，浅氧化层的顶面低于介质层的顶面；在半导体衬底与浅氧化层之上沉积场氧化层，使场氧化层于沟槽区内的底面低于介质层的顶面，形成LDMOS场效应管的场板。本发明通过优化场氧化层和浅沟槽氧化层交界附近位置薄弱击穿点，无需增加场板面积即可提升LDMOS场效应管的耐压水平。
Description
技术领域
本发明涉及半导体器件设计领域，具体涉及一种LDMOS场效应管及其制备方法。
背景技术
LDMOS场效应管,即横向扩散金属氧化物半导体器件，随着对击穿电压要求的提高，对LDMOS场效应管中场板也有着越来越高的要求。
现有的LDMOS场效应管，在制备过程中，由于结构限制，场氧化层与浅氧化层的交界位置氧含量较低，导致生长速度慢，场氧化层和浅氧化层交界的位置将不可避免的出现一薄弱的击穿点，该击穿点将在一定程度上降低LDMOS器件的击穿电压，即降低了LDMOS器件的耐压水平。
目前，对该击穿点的优化通常是将场氧化层与浅氧化层共同形成的场板面积增大，提升场效应管的整体耐压水平，然而，场板面积的增加，最直接的影响就是需要将场效应管的面积进行对应增加，这样的改进，毫无疑问的会增加制备场效应管的材料，从而增加制造成本，且击穿点依然存在于场氧化层与浅氧化层之间的交界位置附近，并未从根本上优化该击穿点。
发明内容
针对现有技术的不足，本发明的目的在于提供一种LDMOS场效应管及其制备方法，旨在通过优化场氧化层和浅沟槽氧化层交界附近位置薄弱击穿点，无需增加场板面积即可有效提升LDMOS场效应管的耐压水平。
本发明的第一方面在于提供一种LDMOS场效应管的制备方法，所述方法包括：
提供半导体衬底，对所述半导体衬底进行刻蚀以得到若干个沟槽区；
在所述沟槽区内形成介质层，使所述介质层覆盖于所述沟槽区的底面与侧壁；
对所述沟槽区内的所述介质层进行离子注入，以在所述介质层内预设深度形成倾斜的、厚度递增的离子改性层；其中，所述离子改性层的厚度随所述沟槽区的深度递增而递增；
对所述介质层进行刻蚀，通过所述离子改性层对刻蚀深度进行截止以使所述介质层的厚度于所述沟槽区的侧壁随所述沟槽区的深度而递增，且所述介质层的顶面齐平于所述半导体衬底的表面；
采用热氧化工艺按照第一热氧化条件在所述沟槽区内的所述介质层之上形成浅氧化层，使所述浅氧化层的顶面低于所述介质层的顶面；
采用热氧化工艺按照第二热氧化条件在所述半导体衬底与所述浅氧化层之上沉积场氧化层，使所述场氧化层于沟槽区内的底面低于所述介质层的顶面，形成LDMOS场效应管的场板；
其中，所述第一热氧化条件与第二热氧化条件均包括温度条件、氧含量条件与氧流速条件。
根据上述技术方案的一方面，所述对所述沟槽区内的所述介质层进行离子注入，以在所述介质层内预设深度形成倾斜的、厚度递增的离子改性层的步骤，具体包括：
控制所述半导体衬底进行转动，在所述半导体衬底转动的过程中对转动的所述介质层进行离子注入；
沿预设方向逐渐改变对所述介质层进行离子注入的离子注入位置；
在所述离子注入位置逐渐改变的过程中，逐渐改变离子注入过程的注入能量，以在所述介质层内的预设深度形成倾斜的、厚度递增的离子改性层。
根据上述技术方案的一方面，所述在所述离子注入位置逐渐改变的过程中，逐渐改变离子注入过程的注入能量，以在所述介质层内的预设深度形成倾斜的、厚度递增的离子改性层的步骤，具体包括：
将离子注入设备的离子注入端对准所述沟槽区的底部，以一初始离子注入剂量、初始离子注入能量对所述介质层的底部进行离子注入；
控制所述离子注入端朝着所述沟槽区的顶部逐渐移动，并在逐渐移动的过程中逐渐增加离子注入的离子注入剂量以及离子注入能量；
或者，将离子注入设备的离子注入端对准所述沟槽区的顶部，以一初始离子注入剂量、初始离子注入能量对所述介质层的顶部进行离子注入；
控制所述离子注入端朝着所述沟槽区的底部逐渐移动，并在逐渐移动的过程中逐渐减少离子注入的离子注入剂量以及离子注入能量。
根据上述技术方案的一方面，所述介质层的初始厚度为6000Å，所述离子注入的预设深度为1Å-3000Å，且所述离子注入的深度随所述沟槽区的深度递增而递减；
所述控制所述离子注入端朝着所述沟槽区的顶部逐渐移动，并在逐渐移动的过程中逐渐增加离子注入的离子注入剂量以及离子注入能量的步骤，具体包括：
控制所述离子注入端朝着所述沟槽区的顶部逐渐移动，以改变对所述介质层进行离子注入的离子注入位置；
随所述离子注入位置的变化，自第一时间的最小离子注入剂量逐渐增加至第二时间的最大离子注入剂量，以及自第一时间的最小离子注入能量逐渐增加至第二时间的最大离子注入能量。
根据上述技术方案的一方面，向所述介质层进行离子注入的离子成分中包括碳离子与氢离子。
根据上述技术方案的一方面，所述介质层的倾斜角度为77°-83°。
根据上述技术方案的一方面，所述采用热氧化工艺按照第一热氧化条件在所述沟槽区内的所述介质层之上形成浅氧化层，使所述浅氧化层的顶面低于所述介质层的顶面的步骤，具体包括：
采用热氧化工艺按照第一热氧化条件在所述沟槽区内的所述介质层之上形成浅氧化层；
对所述浅氧化层的顶部进行刻蚀，使所述浅氧化层的顶面低于所述介质层的顶面。
根据上述技术方案的一方面，所述采用热氧化工艺按照第二热氧化条件在所述半导体衬底与所述浅氧化层之上沉积场氧化层，使所述场氧化层于沟槽区内的底面低于所述介质层的顶面，形成LDMOS场效应管的场板的步骤，具体包括：
采用热氧化工艺按照第二热氧化条件在所述半导体衬底与所述浅氧化层之上沉积场氧化层；
控制所述场氧化层于所述半导体衬底之上的厚度等于所述浅氧化层与所述半导体衬底表面的高度差。
根据上述技术方案的一方面，所述第一热氧化条件中包括第一温度、第一氧含量以及第一氧流速，所述第二热氧化条件中包括第二温度、第二氧含量以及第二氧流速；
其中，所述第一温度小于所述第二温度，所述第一氧含量与所述第一氧流速分别高于所述第二氧含量与所述第二氧流速。
本发明的第二方面在于提供一种LDMOS场效应管，所述LDMOS场效应管由上述技术方案当中所述的方法制备得到。
与现有技术相比，采用本实施例当中所示的LDMOS场效应管及其制备方法，有益效果在于：
在制备LDMOS场效应管的过程中，通过在半导体衬底的表面以及沟槽区内沉积介质层，对该介质层进行离子注入并且逐渐改变离子注入的离子注入参数，得到离子改性层，以通过该离子改性层的保护精准控制对介质层进行刻蚀的刻蚀厚度，使得介质层呈现顶部较窄、底部较厚的漏斗状结构，在一定程度上实现对LDMOS纵向耗尽的调节，进而提升LDMOS场效应管的BV水平，并且采用热氧化工艺在沟槽区内的介质层之上形成半封闭于沟槽区的浅氧化层，以及在半导体衬底的表面与浅氧化层之上形成场氧化层，浅氧化层与场氧化层构成LDMOS场效应管的场板，且浅氧化层与场氧化层交界的附近位置并非尖角，因此能够有效的优化浅氧化层与场氧化层之间的薄弱击穿点，不再需要将场板加大，也就不需要被动的增加芯片面积，提升了LDMOS场效应管的耐压水平。
附图说明
本发明的上述与/或附加的方面与优点从结合下面附图对实施例的描述中将变得明显与容易理解，其中：
图1为本发明当中所示LDMOS场效应管的制备方法的流程示意图；
图2为本发明LDMOS场效应管的制备方法中在半导体衬底上形成沟槽区的剖面示意图；
图3为本发明LDMOS场效应管的制备方法中在沟槽区内形成介质层的剖面示意图；
图4为本发明LDMOS场效应管的制备方法中对介质层进行离子注入的剖面示意图；
图5为本发明LDMOS场效应管的制备方法中对介质层进行刻蚀去除的剖面示意图；
图6为本发明LDMOS场效应管的制备方法中在沟槽区内、介质层之上形成浅氧化层的剖面示意图；
图7为本发明LDMOS场效应管的制备方法中在半导体衬底的表面与浅氧化层之上形成场氧化层的剖面示意图；
附图符号说明：
半导体衬底10、沟槽区11、介质层20、离子改性层30、浅氧化层40、场氧化层50。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的若干实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是，当元件被称为“固设于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及／或”包括一个或多个相关的所列项目的任意的和所有的组合。
请参阅图1，本发明提供了一种LDMOS场效应管的制备方法，该方法用于制备LDMOS场效应管，LDMOS场效应管即横向扩散金属氧化物半导体场效应管，其为高频大功率器件，该制备方法包括步骤S1-S6：
步骤S1，提供半导体衬底，对所述半导体衬底进行刻蚀以得到若干个沟槽区。
在一些可行的实施例当中，该半导体衬底的材质为硅、碳、锗、镓和砷中的一种或多种。
如图2所示，在本实施例当中，该半导体衬底10为硅衬底，该硅衬底例如单晶、多晶或非晶结构，通过对该半导体衬底进行刻蚀，得到半导体衬底的若干个沟槽区11，该沟槽区为浅沟槽，自半导体衬底的表面向内凹陷。
在本实施例当中，该半导体衬底的沟槽区的数量为两个，两个沟槽区的宽度与深度均相等。
步骤S2，在所述沟槽区内形成介质层，使所述介质层覆盖于所述沟槽区的底面与侧壁。
如图3所示，在本实施例当中，该介质层20的材料为碳化硅，在形成介质层20的过程中，介质层20覆盖于沟槽区11内的底面与侧壁。
其中，该介质层的初始厚度为6000Å，即介质层在沟槽区的底面与侧壁的厚度均为6000Å。
在其它一些可选的实施例当中，介质层的厚度并不限于本实施例当中提供的厚度，还可以根据实际情况对介质层的厚度进行调整，例如使介质层更厚或更薄。
以上，得到了在沟槽区内形成有介质层的半导体衬底，由于沟槽区内的屏蔽栅为掺杂多晶硅形成，电流在经过屏蔽栅时存在压降，电位沿沟槽区的深度由深到浅降低，虽然可以将沟槽区底部的电场强度拉升，但整个电场分布无法完全拉平，从而限制了LDMOS场效应管的BV的提升。
基于此，本实施例进入步骤S3与步骤S4，通过使介质层在沟槽区内呈漏斗形设置，能够在一定程度上实现对LDMOS场效应管纵向耗尽的调节，进而提升LDMOS场效应管的BV水平，具体请参阅本实施例的步骤S3与步骤S4。
步骤S3，对所述沟槽区内的所述介质层进行离子注入，以在所述介质层内预设深度形成倾斜的、厚度递增的离子改性层；其中，所述离子改性层的厚度随所述沟槽区的深度递增而递增。
首先需要说明的是，对介质层进行离子注入的目的是为了提升介质层内某一区域的硬度，从而实现在对介质层进行成型的过程中使成型过程更加可控，以得到外形轮廓较为稳定的介质层。
如图4所示，在本实施例当中，对介质层20进行离子注入采用的是离子注入工艺，具体是通过离子注入设备对半导体衬底10的介质层20进行离子注入，在介质层20内的预设深度形成离子改性层30，从而通过该离子改性层30改变介质层20内某一深度层的属性，为后续对介质层20进行精准刻蚀提供了良好基础。
具体而言，对介质层进行离子注入需要控制离子注入的离子注入能量以及离子注入剂量，其中，离子注入能量决定对介质层进行离子注入的离子注入深度，而离子注入剂量决定介质层内的离子含量，即介质层内的离子数量。
在本发明中，所述对所述沟槽区内的所述介质层进行离子注入，以在所述介质层内预设深度形成倾斜的、厚度递增的离子改性层的步骤，具体包括：
控制所述半导体衬底进行转动，在所述半导体衬底转动的过程中对转动的所述介质层进行离子注入；
沿预设方向逐渐改变对所述介质层进行离子注入的离子注入位置；
在所述离子注入位置逐渐改变的过程中，逐渐改变离子注入过程的注入能量，以在所述介质层内的预设深度形成倾斜的、厚度递增的离子改性层。
进一步的，所述在所述离子注入位置逐渐改变的过程中，逐渐改变离子注入过程的注入能量，以在所述介质层内的预设深度形成倾斜的、厚度递增的离子改性层的步骤，具体包括：
将离子注入设备的离子注入端对准所述沟槽区的底部，以一初始离子注入剂量、初始离子注入能量对所述介质层的底部进行离子注入；
控制所述离子注入端朝着所述沟槽区的顶部逐渐移动，并在逐渐移动的过程中逐渐增加离子注入的离子注入剂量以及离子注入能量。
或者是，将离子注入设备的离子注入端对准所述沟槽区的顶部，以一初始离子注入剂量、初始离子注入能量对所述介质层的顶部进行离子注入；
控制所述离子注入端朝着所述沟槽区的底部逐渐移动，并在逐渐移动的过程中逐渐减少离子注入的离子注入剂量以及离子注入能量。
以上两种离子注入方式的区别点在于对介质层进行离子注入的方向不同，以及离子注入过程中的渐变方式存在区别。
在本发明中，所述介质层的初始厚度为6000Å，所述离子注入的预设深度为1Å-3000Å，且所述离子注入的深度随所述沟槽区的深度递增而递减；
所述控制所述离子注入端朝着所述沟槽区的顶部逐渐移动，并在逐渐移动的过程中逐渐增加离子注入的离子注入剂量以及离子注入能量的步骤，具体包括：
控制所述离子注入端朝着所述沟槽区的顶部逐渐移动，以改变对所述介质层进行离子注入的离子注入位置；
随所述离子注入位置的变化，自第一时间的最小离子注入剂量逐渐增加至第二时间的最大离子注入剂量，以及自第一时间的最小离子注入能量逐渐增加至第二时间的最大离子注入能量。
在本发明中，向所述介质层进行离子注入的离子成分中包括碳离子与氢离子。
步骤S4，对所述介质层进行刻蚀，通过所述离子改性层对刻蚀深度进行截止以使所述介质层的厚度于所述沟槽区的侧壁随所述沟槽区的深度而递增，且所述介质层的顶面齐平于所述半导体衬底的表面。
如图5所示，在本实施例当中，由于所需要获取的介质层20呈漏斗形设置，在对介质层20进行离子注入的离子注入过程中，需要逐渐改变离子注入能量，以及离子注入剂量。
其中，对介质层进行离子注入的离子注入过程具体为：在对介质层底部进行离子注入时，离子注入能量为最小离子注入能量，则离子注入深度不大，离子注入剂量为最小离子注入剂量，则离子含量较少；在对介质层顶部进行离子注入时，离子注入能量为最大离子注入能量，则离子注入深度较大，离子注入剂量为最大离子注入剂量，则离子含量较多，因此能够在介质层内形成漏斗状的离子改性层，该离子改性层的截面随着沟槽区的深度递增而逐渐倾斜。
通过在对介质层进行离子注入的离子注入过程中逐渐改变离子注入能量以及离子注入剂量，能够使得对介质层进行离子注入得到的离子改性层呈漏斗状设置，由于该离子改性层包括碳离子与氢离子，改变了介质层内某一深度区域的属性，属性的改变至少包括硬度的提升，在对介质层进行刻蚀的过程中，刻蚀至介质层内的离子改性层后无法进一步刻蚀，离子改性层对刻蚀起到了截止作用，从而通过离子改性层精准的控制介质层的刻蚀深度。
以上，通过使最终形态的介质层呈现顶部较窄、底部较厚的漏斗状，能够在一定程度上实现对LDMOS场效应管纵向耗尽的调节，进而提升LDMOS场效应管的BV水平，即提升了LDMOS场效应管的击穿电压。
其中，在本发明中，介质层的倾斜角度为77°-83°。
步骤S5，采用热氧化工艺按照第一热氧化条件在所述沟槽区内的所述介质层之上形成浅氧化层，使所述浅氧化层的顶面低于所述介质层的顶面。
需要说明的是，在沟槽区内、最终形态的介质层之上形成浅氧化层的热氧化工艺，在本实施例当中为第一热氧化工艺，该第一热氧化工艺包括第一温度、第一氧含量以及第一氧流速。
如图6所示，在本实施例当中，在形成浅氧化层40的过程中，通过控制生长过程中的第一温度、第一氧含量以及第一氧流速，能够在沟槽区11内、最终形态的介质层20之上形成浅氧化层40，并且控制浅氧化层40的顶面低于介质层20的顶面。
在本发明中，所述采用热氧化工艺按照第一热氧化条件在所述沟槽区内的所述介质层之上形成浅氧化层，使所述浅氧化层的顶面低于所述介质层的顶面的步骤，具体包括：
采用热氧化工艺按照第一热氧化条件在所述沟槽区内的所述介质层之上形成浅氧化层；
对所述浅氧化层的顶部进行刻蚀，使所述浅氧化层的顶面低于所述介质层的顶面。
步骤S6，采用热氧化工艺按照第二热氧化条件在所述半导体衬底与所述浅氧化层之上沉积场氧化层，使所述场氧化层于沟槽区内的底面低于所述介质层的顶面，形成LDMOS场效应管的场板。
需要说明的是，由于最终形态的介质层最顶部厚度较薄，厚度无限接近于零，且由于浅氧化层的顶面低于介质层的顶面，则在半导体衬底的表面与沟槽区内的浅氧化层之上形成场氧化层时，场氧化层的底部实际上是接触于介质层的。
另外，在半导体衬底与场氧化层之上形成场氧化层的热氧化工艺，在本实施例当中为第二热氧化工艺，该第二热氧化工艺包括第二温度、第二氧含量以及第二氧流速。
如图7所示，在本实施例当中，在形成场氧化层50的过程中，通过控制生长过程中的第二温度、第二氧含量以及第二氧流速，能够在半导体衬底10的表面以及浅氧化层40之上形成场氧化层50，以使浅氧化层40与场氧化层50相互接触，形成该LDMOS场效应管的场板。
然而，在该类器件中，浅氧化层与场氧化层交界的附近位置会不可避免的出现较为薄弱的击穿点，但由于本实施例当中浅氧化层与场氧化层的接触面积较大，且浅氧化层的顶部两侧与场氧化层接触的位置并非尖角，因此能够有效的优化该薄弱击穿点，不再需要将场板加大，也就不需要被动的增加芯片面积。
在本发明中，所述采用热氧化工艺按照第二热氧化条件在所述半导体衬底与所述浅氧化层之上沉积场氧化层，使所述场氧化层于沟槽区内的底面低于所述介质层的顶面，形成LDMOS场效应管的场板的步骤，具体包括：
采用热氧化工艺按照第二热氧化条件在所述半导体衬底与所述浅氧化层之上沉积场氧化层；
控制所述场氧化层于所述半导体衬底之上的厚度等于所述浅氧化层与所述半导体衬底表面的高度差。
另外需要说明的是，本发明在形成LDMOS场效应管的场板后，还需要在后续步骤依次形成栅极结构、源区和漏区等芯片结构，由于本发明的目的主要在于形成LDMOS场效应管的场板，因此，对于该场效应管的其它结构及其对应的制备方法本发明均不作详细描述。
综上，与现有技术相比，采用本实施例当中所示的LDMOS场效应管的制备方法，有益效果在于：
在制备LDMOS场效应管的过程中，通过在半导体衬底的表面以及沟槽区内沉积介质层，对该介质层进行离子注入并且逐渐改变离子注入的离子注入参数，以得到离子改性层，以通过该离子改性层的保护精准控制对介质层进行刻蚀的刻蚀厚度，使得介质层呈现顶部较窄、底部较厚的漏斗状结构，在一定程度上实现对LDMOS纵向耗尽的调节，进而提升LDMOS场效应管的BV水平，并且采用热氧化工艺在沟槽区内的介质层之上形成半封闭于沟槽区的浅氧化层，以及在半导体衬底的表面与浅氧化层之上形成场氧化层，浅氧化层与场氧化层构成LDMOS场效应管的场板，且浅氧化层与场氧化层交界的附近位置并非尖角，因此能够有效的优化浅氧化层与场氧化层之间的薄弱击穿点，不再需要将场板加大，也就不需要被动的增加芯片面积，提升了LDMOS场效应管的耐压水平。
第一实施例
在本实施例当中，LDMOS场效应管中最终形态的介质层的顶面与半导体衬底的表面齐平，浅氧化层的顶面低于介质层的顶面，场氧化层的底部深入到沟槽区内填充于浅氧化层之上，且场氧化层的侧面与介质层接触；
其中，通过离子改性层进行调控的介质层的倾斜角度为83°；在浅氧化层的形成过程中，即采用第一热氧化工艺形成浅氧化层时，热氧化过程中输入的工艺气体包括氧气，第一温度为800℃，第一氧流速为20米/秒；而在场氧化层的形成过程中，即采用第二热氧化工艺形成场氧化层时，热氧化过程中输入的工艺气体同样包括氧气，第二温度为880℃，第二氧流速为17.8米/秒。
在LDMOS场效应管的制作过程中，通过控制上述制备参数，制得的LDMOS场效应管，其BV值经过测试为519.2V。
第二实施例
在本实施例当中，LDMOS场效应管中最终形态的介质层的顶面与半导体衬底的表面齐平，浅氧化层的顶面低于介质层的顶面，场氧化层的底部深入到沟槽区内填充于浅氧化层之上，且场氧化层的侧面与介质层接触；
其中，通过离子改性层进行调控的介质层的倾斜角度为80°；在浅氧化层的形成过程中，即采用第一热氧化条件形成浅氧化层时，热氧化过程中输入的工艺气体包括不仅包括氧气，还混合有氢气，氧气与氢气的体积比为2：1，第一温度为800℃，第一氧流速（即混合气体流速）为20米/秒；而在场氧化层的形成过程中，即采用第二热氧化条件形成场氧化层时，热氧化过程中输入的工艺气体同样包括氧气，第二温度为880℃，第二氧流速为17.8米/秒。
在LDMOS场效应管的制作过程中，通过控制上述制备参数，制得的LDMOS场效应管，其BV值经过测试为523.5V。
第三实施例
在本实施例当中，LDMOS场效应管中最终形态的介质层的顶面与半导体衬底的表面齐平，浅氧化层的顶面低于介质层的顶面，场氧化层的底部深入到沟槽区内填充于浅氧化层之上，且场氧化层的侧面与介质层接触；
其中，通过离子改性层进行调控的介质层的倾斜角度为80°；在浅氧化层的形成过程中，即采用第一热氧化条件形成浅氧化层时，热氧化过程中输入的工艺气体包括氧气以及氢气，氧气与氢气的体积比为2：1，第一温度为800℃，第一氧流速（即混合气体流速）为23米/秒。而在场氧化层的形成过程中，即采用第二热氧化条件形成场氧化层时，热氧化过程中输入的工艺气体同样包括氧气与氢气，氧气与氢气的体积比为2：1，第二温度为880℃，第二氧流速（即混合气体流速）为20米/秒。
在LDMOS场效应管的制作过程中，通过控制上述制备参数，制得的LDMOS场效应管，其BV值经过测试为524.4V。
第四实施例
在本实施例当中，LDMOS场效应管中最终形态的介质层的顶面与半导体衬底的表面齐平，浅氧化层的顶面低于介质层的顶面，场氧化层的底部深入到沟槽区内填充于浅氧化层之上，且场氧化层的侧面与介质层接触；
其中，通过离子改性层进行调控的介质层的倾斜角度为80°；在浅氧化层的形成过程中，即采用第一热氧化条件形成浅氧化层时，热氧化过程中输入的工艺气体包括氧气以及氢气，氧气与氢气的体积比为2：1，第一温度为800℃，第一氧流速（即混合气体流速）为18米/秒。而在场氧化层的形成过程中，即采用第二热氧化条件形成场氧化层时，热氧化过程中输入的工艺气体同样包括氧气与氢气，氧气与氢气的体积比为2：1，第二温度为880℃，第二氧流速（即混合气体流速）为16米/秒。
在LDMOS场效应管的制作过程中，通过控制上述制备参数，制得的LDMOS场效应管，其BV值经过测试为518.1V。
第五实施例
在本实施例当中，LDMOS场效应管中最终形态的介质层的顶面与半导体衬底的表面齐平，浅氧化层的顶面低于介质层的顶面，场氧化层的底部深入到沟槽区内填充于浅氧化层之上，且场氧化层的侧面与介质层接触；
其中，通过离子改性层进行调控的介质层的倾斜角度为77°；在浅氧化层的形成过程中，即采用第一热氧化条件形成浅氧化层时，热氧化过程中输入的工艺气体包括氧气以及氢气，氧气与氢气的体积比为2：1，第一温度为850℃，第一氧流速（即混合气体流速）为23米/秒。而在场氧化层的形成过程中，即采用第二热氧化条件形成场氧化层时，热氧化过程中输入的工艺气体同样包括氧气与氢气，氧气与氢气的体积比为2：1，第二温度为880℃，第二氧流速（即混合气体流速）为17.8米/秒。
在LDMOS场效应管的制作过程中，通过控制上述制备参数，制得的LDMOS场效应管，其BV值经过测试为530.2V。
对比例
在该对比例中，与第一实施例当中不同之处在于，浅氧化层的顶面与介质层的顶面齐平，即场氧化层与浅氧化层的交界面与介质层的顶面齐平，场氧化层与介质层无接触。
采用与第一实施例当中相同的制备方法进行制备，制得的LDMOS场效应管，其BV值经过测试为513.4V。
表1为本发明第一实施例至第五实施例以及对比例中LDMOS场效应管的参数表。
表1
根据表1、第一实施例至第五实施例以及对比例可知，在本发明中，通过降低介质层的倾斜角度，在其它参数不变的情况下，LDMOS场效应管的BV值具有一定的提升，当然，介质层的倾斜角度并非越小越好，通常限制于75°以上；而在介质层的倾斜角度相同、第一氧流速与第二氧流速更大的情况下，LDMOS场效应管的BV值更大；而在同时降低介质层的倾斜角度，增加第一温度、第一氧流速以及增加第二温度、第二氧流速时，LDMOS场效应管的BV值提升较为明显，如第五实施例，其BV值达到530.2V这一峰值；相反的，对比例中由于场氧化层与介质层无接触，即使在制备参数不变的情况下，其BV值也略有下降。
综上，在本发明所示的LDMOS场效应管的制备过程中，通过降低介质层的倾斜角度，以及提升浅氧化层、场氧化层制备过程中的温度与氧流速，能够有效提升LDMOS场效应管的器件耐压。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、 “示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种LDMOS场效应管的制备方法，其特征在于，所述方法包括：
提供半导体衬底，对所述半导体衬底进行刻蚀以得到若干个沟槽区；
在所述沟槽区内形成介质层，使所述介质层覆盖于所述沟槽区的底面与侧壁；
对所述沟槽区内的所述介质层进行离子注入，以在所述介质层内预设深度形成倾斜的、厚度递增的离子改性层；其中，所述离子改性层的厚度随所述沟槽区的深度递增而递增；
对所述介质层进行刻蚀，通过所述离子改性层对刻蚀深度进行截止以使所述介质层的厚度于所述沟槽区的侧壁随所述沟槽区的深度而递增，且所述介质层的顶面齐平于所述半导体衬底的表面；
采用热氧化工艺按照第一热氧化条件在所述沟槽区内的所述介质层之上形成浅氧化层，使所述浅氧化层的顶面低于所述介质层的顶面；
采用热氧化工艺按照第二热氧化条件在所述半导体衬底与所述浅氧化层之上沉积场氧化层，使所述场氧化层于沟槽区内的底面低于所述介质层的顶面，形成LDMOS场效应管的场板；
其中，所述第一热氧化条件与第二热氧化条件均包括温度条件、氧含量条件与氧流速条件。
2.根据权利要求1所述的LDMOS场效应管的制备方法，其特征在于，所述对所述沟槽区内的所述介质层进行离子注入，以在所述介质层内预设深度形成倾斜的、厚度递增的离子改性层的步骤，具体包括：
控制所述半导体衬底进行转动，在所述半导体衬底转动的过程中对转动的所述介质层进行离子注入；
沿预设方向逐渐改变对所述介质层进行离子注入的离子注入位置；
在所述离子注入位置逐渐改变的过程中，逐渐改变离子注入过程的注入能量，以在所述介质层内的预设深度形成倾斜的、厚度递增的离子改性层。
3.根据权利要求2所述的LDMOS场效应管的制备方法，其特征在于，所述在所述离子注入位置逐渐改变的过程中，逐渐改变离子注入过程的注入能量，以在所述介质层内的预设深度形成倾斜的、厚度递增的离子改性层的步骤，具体包括：
将离子注入设备的离子注入端对准所述沟槽区的底部，以一初始离子注入剂量、初始离子注入能量对所述介质层的底部进行离子注入；
控制所述离子注入端朝着所述沟槽区的顶部逐渐移动，并在逐渐移动的过程中逐渐增加离子注入的离子注入剂量以及离子注入能量；
或者，将离子注入设备的离子注入端对准所述沟槽区的顶部，以一初始离子注入剂量、初始离子注入能量对所述介质层的顶部进行离子注入；
控制所述离子注入端朝着所述沟槽区的底部逐渐移动，并在逐渐移动的过程中逐渐减少离子注入的离子注入剂量以及离子注入能量。
4.根据所述权利要求3所述的LDMOS场效应管的制备方法，其特征在于，所述介质层的初始厚度为6000Å，所述离子注入的预设深度为1Å-3000Å，且所述离子注入的深度随所述沟槽区的深度递增而递减；
所述控制所述离子注入端朝着所述沟槽区的顶部逐渐移动，并在逐渐移动的过程中逐渐增加离子注入的离子注入剂量以及离子注入能量的步骤，具体包括：
控制所述离子注入端朝着所述沟槽区的顶部逐渐移动，以改变对所述介质层进行离子注入的离子注入位置；
随所述离子注入位置的变化，自第一时间的最小离子注入剂量逐渐增加至第二时间的最大离子注入剂量，以及自第一时间的最小离子注入能量逐渐增加至第二时间的最大离子注入能量。
5.根据权利要求1所述的LDMOS场效应管的制备方法，其特征在于，向所述介质层进行离子注入的离子成分中包括碳离子与氢离子。
6.根据权利要求1所述的LDMOS场效应管的制备方法，其特征在于，所述介质层的倾斜角度为77°-83°。
7.根据权利要求1-6任一项所述的LDMOS场效应管的制备方法，其特征在于，所述采用热氧化工艺按照第一热氧化条件在所述沟槽区内的所述介质层之上形成浅氧化层，使所述浅氧化层的顶面低于所述介质层的顶面的步骤，具体包括：
采用热氧化工艺按照第一热氧化条件在所述沟槽区内的所述介质层之上形成浅氧化层；
对所述浅氧化层的顶部进行刻蚀，使所述浅氧化层的顶面低于所述介质层的顶面。
8.根据权利要求7所述的LDMOS场效应管的制备方法，其特征在于，所述采用热氧化工艺按照第二热氧化条件在所述半导体衬底与所述浅氧化层之上沉积场氧化层，使所述场氧化层于沟槽区内的底面低于所述介质层的顶面，形成LDMOS场效应管的场板的步骤，具体包括：
采用热氧化工艺按照第二热氧化条件在所述半导体衬底与所述浅氧化层之上沉积场氧化层；
控制所述场氧化层于所述半导体衬底之上的厚度等于所述浅氧化层与所述半导体衬底表面的高度差。
9.根据权利要求8所述的LDMOS场效应管的制备方法，其特征在于，所述第一热氧化条件中包括第一温度、第一氧含量以及第一氧流速，所述第二热氧化条件中包括第二温度、第二氧含量以及第二氧流速；
其中，所述第一温度小于所述第二温度，所述第一氧含量与所述第一氧流速分别高于所述第二氧含量与所述第二氧流速。
10.一种LDMOS场效应管，其特征在于，所述LDMOS场效应管由权利要求1-9任一项所述的方法制备得到。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310446742.6A CN116190241B (zh) | 2023-04-24 | 2023-04-24 | 一种ldmos场效应管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310446742.6A CN116190241B (zh) | 2023-04-24 | 2023-04-24 | 一种ldmos场效应管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116190241A CN116190241A (zh) | 2023-05-30 |
| CN116190241B true CN116190241B (zh) | 2023-07-25 |
Family
ID=86444643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310446742.6A Active CN116190241B (zh) | 2023-04-24 | 2023-04-24 | 一种ldmos场效应管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116190241B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103594492A (zh) * | 2012-08-14 | 2014-02-19 | 中芯国际集成电路制造(上海)有限公司 | Ldmos晶体管及其形成方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10131705B4 (de) * | 2001-06-29 | 2010-03-18 | Atmel Automotive Gmbh | Verfahren zur Herstellung eines DMOS-Transistors |
| JP4288925B2 (ja) * | 2002-10-31 | 2009-07-01 | 富士電機デバイステクノロジー株式会社 | 半導体装置およびその製造方法 |
| KR20100063576A (ko) * | 2008-12-03 | 2010-06-11 | 한국전자통신연구원 | 고전압 ｌｄｍｏｓ 트랜지스터 및 그 제조 방법 |
| KR101291751B1 (ko) * | 2011-12-29 | 2013-07-31 | 주식회사 동부하이텍 | 반도체 소자와 그 제조 방법 |
| CN111244178B (zh) * | 2020-01-15 | 2020-10-16 | 合肥晶合集成电路有限公司 | 扩散型场效应晶体管的形成方法 |
| CN111769160A (zh) * | 2020-07-07 | 2020-10-13 | 上海晶丰明源半导体股份有限公司 | 半导体器件及其制造方法 |
| CN114899101A (zh) * | 2022-04-19 | 2022-08-12 | 矽力杰半导体技术(杭州)有限公司 | 半导体器件及其制造方法 |
-
2023
- 2023-04-24 CN CN202310446742.6A patent/CN116190241B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103594492A (zh) * | 2012-08-14 | 2014-02-19 | 中芯国际集成电路制造(上海)有限公司 | Ldmos晶体管及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116190241A (zh) | 2023-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8637368B2 (en) | Fabrication of MOS device with varying trench depth | |
| US8049276B2 (en) | Reduced process sensitivity of electrode-semiconductor rectifiers | |
| TWI580052B (zh) | 具有豎直電荷補償結構和次級表面連接層的半導體裝置以及方法 | |
| CN108172563B (zh) | 一种带有自对准接触孔的沟槽形器件及其制造方法 | |
| JP2004031963A (ja) | イオン注入によるトレンチ内の自己整合された差別的酸化 | |
| JP2003536274A (ja) | 二重拡散ボディプロファイルを有するトレンチ金属酸化膜半導体電界効果トランジスタ | |
| WO2004061975A1 (en) | Trench mis device having implanted drain-drift region and thick bottom oxide and process for manufacturing the same | |
| CN112864246B (zh) | 超结器件及其制造方法 | |
| CN114784110A (zh) | 一种屏蔽栅沟槽mosfet及其制作方法 | |
| CN110957357B (zh) | 屏蔽栅极式金氧半场效应晶体管的制造方法 | |
| US8624302B2 (en) | Structure and method for post oxidation silicon trench bottom shaping | |
| CN114068680A (zh) | 一种分裂栅mos器件及其制备方法 | |
| CN116190241B (zh) | 一种ldmos场效应管及其制备方法 | |
| US9048115B2 (en) | Superjunction transistor with implantation barrier at the bottom of a trench | |
| CN110676305A (zh) | 具有低栅电荷特性的垂直沟道器件及制造方法 | |
| CN104916686A (zh) | 一种vdmos器件及其制造方法 | |
| CN114284149A (zh) | 一种屏蔽栅沟槽场效应晶体管的制备方法 | |
| CN105470297B (zh) | 一种vdmos器件及其制作方法 | |
| CN113903670B (zh) | 屏蔽栅沟槽型场效应管的制作方法及其器件 | |
| CN116682734B (zh) | 一种Trench MOS器件及其制备方法 | |
| US11024502B2 (en) | Semiconductor devices and methods for forming semiconductor devices | |
| WO2024109118A1 (zh) | 一种沟道长度可控的自对准沟槽型功率器件及其制作方法 | |
| CN117316979A (zh) | 一种深槽电荷屏蔽的碳化硅场效应晶体管及其制备方法 | |
| TWI506705B (zh) | 半導體裝置及其製造方法 | |
| JP2012182212A (ja) | 半導体装置の製造方法および半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |