CN111769160A - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN111769160A CN111769160A CN202010648261.XA CN202010648261A CN111769160A CN 111769160 A CN111769160 A CN 111769160A CN 202010648261 A CN202010648261 A CN 202010648261A CN 111769160 A CN111769160 A CN 111769160A
- Authority
- CN
- China
- Prior art keywords
- trench
- region
- layer
- drift region
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 64
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 238000000034 method Methods 0.000 title claims description 36
- 210000000746 body region Anatomy 0.000 claims abstract description 105
- 238000009413 insulation Methods 0.000 claims abstract description 92
- 239000000758 substrate Substances 0.000 claims abstract description 90
- 239000011810 insulating material Substances 0.000 claims description 44
- 229920002120 photoresistant polymer Polymers 0.000 claims description 40
- 238000005530 etching Methods 0.000 claims description 17
- 230000003647 oxidation Effects 0.000 claims description 13
- 238000007254 oxidation reaction Methods 0.000 claims description 13
- 241000293849 Cordylanthus Species 0.000 claims description 6
- 230000000717 retained effect Effects 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 24
- 229910052710 silicon Inorganic materials 0.000 description 24
- 239000010703 silicon Substances 0.000 description 24
- 230000005684 electric field Effects 0.000 description 19
- 239000000463 material Substances 0.000 description 13
- 235000012239 silicon dioxide Nutrition 0.000 description 13
- 239000000377 silicon dioxide Substances 0.000 description 12
- 229910052581 Si3N4 Inorganic materials 0.000 description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 9
- 238000005137 deposition process Methods 0.000 description 8
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 6
- 238000004140 cleaning Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 239000012212 insulator Substances 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 239000005380 borophosphosilicate glass Substances 0.000 description 4
- 239000005388 borosilicate glass Substances 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 239000005360 phosphosilicate glass Substances 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000012774 insulation material Substances 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 208000012868 Overgrowth Diseases 0.000 description 1
- AXQKVSDUCKWEKE-UHFFFAOYSA-N [C].[Ge].[Si] Chemical compound [C].[Ge].[Si] AXQKVSDUCKWEKE-UHFFFAOYSA-N 0.000 description 1
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供了一种半导体器件及其制造方法，所述半导体器件包括：漂移区，位于体区和漏区之间，形成于衬底之上；自所述漂移区上表面垂直延伸到所述漂移区内的沟槽；沟槽绝缘填充结构，填充于所述沟槽中；场绝缘介质层，至少形成于部分所述沟槽绝缘填充结构的上方并横向延伸至靠近所述体区一侧的所述漂移区上方，以覆盖所述沟槽侧壁顶端同位于所述体区一侧的所述漂移区上表面的交界处；以及，栅极，包含有栅介质层和形成于栅介质层之上的栅结构，其中所述栅介质层自所述漂移区上方横向延伸至所述沟槽绝缘填充结构的上方，从而至少部分覆盖所述场绝缘介质层。本发明的技术方案能够在不增大导通电阻的情况下提高半导体器件的击穿电压。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别涉及一种半导体器件及其制造方法。
背景技术
沟槽型金属氧化物半导体场效应晶体管(Trench MOSFET)已广泛用于各种集成电路中，参阅图1，图1是一种沟槽型金属氧化物半导体场效应晶体管的结构示意图，从图1中可看出，导电类型为P型的衬底10中形成有导电类型为P型的体区11、导电类型为N型的漂移区12、沟槽绝缘填充结构13、导电类型为P型的体区接触区14、导电类型为N型的源区15以及导电类型为N型的漏区16，其中，体区接触区14和源区15形成于体区11中，漂移区12紧邻体区11，且沟槽绝缘填充结构13形成于漂移区12中，漏区16形成于沟槽绝缘填充结构13的远离源区15的一侧的漂移区12中；衬底10上还形成有栅氧层17和位于栅氧层17上的栅极18，且栅氧层17和栅极18也覆盖了沟槽绝缘填充结构13的侧壁顶端。
其中，体区11作为沟道区，用于控制器件的导通与关断；漂移区12用于承受器件的高压；沟槽绝缘填充结构13将有效漂移区的长度增加，同时可以在沟槽绝缘填充结构13的侧壁顶端和侧壁底端的四个角处引入电场尖峰，增加器件的击穿电压(BV)。但是，图1中的结构的缺点是栅氧层17与沟槽绝缘填充结构13的侧壁顶端的交界处容易被提前击穿，导致器件的击穿电压降低。为了提高器件的击穿电压，现有的做法是降低漂移区12中的离子注入剂量，或者缩小包围沟槽绝缘填充结构13的漂移区12的尺寸；但是，这两种方法会导致器件的导通电阻(Ron)迅速增大。
因此，如何在不增大导通电阻的情况下增大器件的击穿电压是目前亟需解决的问题。
发明内容
本发明的目的在于提供一种半导体器件及其制造方法，能够在不增大导通电阻的情况下提高半导体器件的击穿电压。
为实现上述目的，本发明提供了一种半导体器件，包括：
漂移区，位于体区和漏区之间，形成于衬底之上；
自所述漂移区上表面垂直延伸到所述漂移区内的沟槽；
沟槽绝缘填充结构，填充于所述沟槽中；
场绝缘介质层，至少形成于部分所述沟槽绝缘填充结构的上方并横向延伸至靠近所述体区一侧的所述漂移区上方，以覆盖所述沟槽侧壁顶端同位于所述体区一侧的所述漂移区上表面的交界处；以及，
栅极，包含有栅介质层和形成于栅介质层之上的栅结构，其中所述栅介质层自所述漂移区上方横向延伸至所述沟槽绝缘填充结构的上方，从而至少部分覆盖所述场绝缘介质层。
可选的，所述场绝缘介质层同所述漂移区之间具有平滑的接触面。
可选的，所述场绝缘介质层半埋入部分所述漂移区和所述沟槽绝缘填充结构，所述场绝缘介质层的横向侧边缘具有鸟嘴结构。
可选的，所述场绝缘介质层完全位于所述漂移区上方。
可选的，所述沟槽包括浅槽部分，所述浅槽部分位于所述沟槽同所述漂移区上表面交界处沟槽一侧，所述浅槽部分的槽深小于所述沟槽的其余部分。
可选的，所述场绝缘介质层还同部分所述漂移区上表面相接触，以使得所述栅极为台阶栅结构。
可选的，所述体区与所述漂移区并排设置在所述衬底中，所述栅极还覆盖部分所述体区用于形成沟道区。
可选的，所述半导体器件还包括体区接触区和源区，所述体区接触区和所述源区形成于所述体区中，且部分所述源区位于所述栅极的下方。
可选的，所述衬底、所述体区和所述体区接触区具有第一导电类型，所述漂移区、所述源区和所述漏区具有第二导电类型；当所述第一导电类型为N型时，所述第二导电类型为P型；当所述第一导电类型为P型时，所述第二导电类型为N型。
本发明还提供了一种半导体器件的制造方法，包括：
提供一衬底，并在所述衬底中形成沟槽；
形成沟槽绝缘填充结构填充于所述沟槽中；
形成场绝缘介质层，所述场绝缘介质层至少形成于部分所述沟槽绝缘填充结构的上方；
形成栅极，所述栅极包含有栅介质层和形成于所述栅介质层之上的栅结构；
形成体区于所述衬底之上，所述体区位于所述沟槽绝缘填充结构的靠近所述栅极一侧；以及，
形成漏区于所述衬底之上，所述漏区位于所述沟槽绝缘填充结构的另一侧；
其中，在形成所述沟槽之前，或者，在形成所述沟槽之后且在形成所述沟槽绝缘填充结构之前，或者，在形成所述沟槽绝缘填充结构之后且在形成所述场绝缘介质层之前，或者，在形成所述场绝缘介质层之后且在形成所述栅极之前，所述半导体器件的制造方法还包括：形成漂移区于所述衬底之上，且所述漂移区位于所述体区和所述漏区之间；所述沟槽自所述漂移区上表面垂直延伸到所述漂移区内；所述场绝缘介质层横向延伸至靠近所述体区一侧的所述漂移区上方，以覆盖所述沟槽侧壁顶端同位于所述体区一侧的所述漂移区上表面的交界处；所述栅介质层自所述漂移区上方横向延伸至所述沟槽绝缘填充结构的上方，从而至少部分覆盖所述场绝缘介质层。
可选的，在所述衬底中形成所述沟槽以及形成所述沟槽绝缘填充结构于所述沟槽中的步骤包括：
依次形成第一氧化层、第一硬掩膜层和第一图案化的光刻胶层于所述衬底上；
以所述第一图案化的光刻胶层为掩膜，依次对所述第一硬掩膜层、所述第一氧化层和所述衬底进行刻蚀，以在所述衬底中形成所述沟槽；
去除所述第一图案化的光刻胶层，形成第一绝缘材料层于所述沟槽中，且所述第一绝缘材料层将所述第一硬掩膜层和所述第一氧化层掩埋在内；以及，
依次去除高于所述衬底的顶表面的所述第一绝缘材料层、所述第一硬掩膜层和所述第一氧化层，以在所述沟槽中形成所述沟槽绝缘填充结构。
可选的，形成所述场绝缘介质层的步骤包括：
依次形成第二氧化层、第二硬掩膜层和第二图案化的光刻胶层于所述衬底上；
以所述第二图案化的光刻胶层为掩膜，对所述第二硬掩膜层进行刻蚀，以形成一开口，所述开口至少暴露出位于部分所述沟槽绝缘填充结构的表面上并延伸到所述沟槽的靠近所述体区一侧的侧壁顶端上的所述第二氧化层；
去除所述第二图案化的光刻胶层，并采用热氧化工艺在所述开口中形成所述场绝缘介质层，所述场绝缘介质层至少形成于部分所述沟槽绝缘填充结构的上方并横向延伸至靠近所述体区一侧的所述漂移区上方，以覆盖所述沟槽侧壁顶端同位于所述体区一侧的所述漂移区上表面的交界处，且所述场绝缘介质层半埋入部分所述漂移区和所述沟槽绝缘填充结构，所述场绝缘介质层的横向侧边缘具有鸟嘴结构；以及，
依次去除所述第二硬掩膜层和所述第二氧化层；
或者，
依次形成第三氧化层、第三硬掩膜层和第三图案化的光刻胶层于所述衬底上；
以所述第三图案化的光刻胶层为掩膜，依次对所述第三硬掩膜层和所述第三氧化层进行刻蚀，至少保留位于部分所述沟槽绝缘填充结构的上方并横向延伸至靠近所述体区一侧的所述漂移区上方的所述第三氧化层和所述第三硬掩膜层；以及，
依次去除所述第三图案化的光刻胶层和所述第三硬掩膜层，保留的所述第三氧化层为所述场绝缘介质层，所述场绝缘介质层完全位于所述漂移区上方。
可选的，在所述衬底中形成所述沟槽、形成所述沟槽绝缘填充结构于所述沟槽中以及形成所述场绝缘介质层的步骤包括：
依次形成第四氧化层、第四硬掩膜层和第四图案化的光刻胶层于所述衬底上；
以所述第四图案化的光刻胶层为掩膜，依次对所述第四硬掩膜层、所述第四氧化层和所述衬底进行刻蚀，以在所述衬底中形成所述沟槽；
依次去除所述第四图案化的光刻胶层、所述第四硬掩膜层和所述第四氧化层；
形成第二绝缘材料层于所述沟槽中，且所述第二绝缘材料层将所述衬底掩埋在内；以及，
对高于所述衬底的顶表面的所述第二绝缘材料层进行刻蚀，至少保留位于部分所述沟槽上方并横向延伸至靠近所述体区一侧的所述漂移区上方的所述第二绝缘材料层，位于所述沟槽中的所述第二绝缘材料层为所述沟槽绝缘填充结构，位于部分所述沟槽上方并横向延伸至靠近所述体区一侧的所述漂移区上方的所述第二绝缘材料层为所述场绝缘介质层。
可选的，所述沟槽包括浅槽部分，所述浅槽部分位于所述沟槽同所述漂移区上表面交界处沟槽一侧，所述浅槽部分的槽深小于所述沟槽的其余部分，且所述浅槽部分与所述沟槽的其余部分采用两道刻蚀工艺形成。
可选的，所述场绝缘介质层还同部分所述漂移区上表面相接触，以使得所述栅极为台阶栅结构。
可选的，所述体区与所述漂移区并排设置在所述衬底中，所述栅极还覆盖部分所述体区用于形成沟道区。
可选的，在形成所述体区之后，所述半导体器件的制造方法还包括形成体区接触区和源区，所述体区接触区和所述源区形成于所述体区中，且部分所述源区位于所述栅极的下方。
与现有技术相比，本发明的技术方案具有以下有益效果：
1、本发明的半导体器件，由于具有至少形成于部分所述沟槽绝缘填充结构的上方并横向延伸至靠近所述体区一侧的所述漂移区上方的场绝缘介质层，使得所述沟槽绝缘填充结构的侧壁顶端与所述栅极之间的绝缘材料的厚度大幅增加，进而大幅降低所述沟槽绝缘填充结构的侧壁顶端与所述栅极的交界处的电场强度，从而提高了半导体器件的击穿电压，且不会增大导通电阻。
2、本发明的半导体器件的制造方法，通过设置至少形成于部分所述沟槽绝缘填充结构的上方并横向延伸至靠近所述体区一侧的所述漂移区上方的场绝缘介质层，使得所述沟槽绝缘填充结构的侧壁顶端与所述栅极之间的绝缘材料的厚度大幅增加，进而大幅降低所述沟槽绝缘填充结构的侧壁顶端与所述栅极的交界处的电场强度，从而在不增大导通电阻的情况下使得制造的半导体器件的击穿电压得到提高。
附图说明
图1是一种沟槽型金属氧化物半导体场效应晶体管的结构示意图；
图2是本发明一实施例的半导体器件的结构示意图；
图3是本发明另一实施例的半导体器件的结构示意图；
图4是本发明又一实施例的半导体器件的结构示意图；
图5是本发明一实施例的半导体器件的制造方法的流程图；
图6a～图6n是图5所示的半导体器件的制造方法中的实施例一的器件示意图；
图7a～图7e是图5所示的半导体器件的制造方法中的实施例二的器件示意图；
图8a～图8f是图5所示的半导体器件的制造方法中的实施例三的器件示意图；
图9是图5所示的半导体器件的制造方法中的实施例四的器件示意图。
其中，附图1～图9的附图标记说明如下：
10-衬底；11-体区；12-漂移区；13-沟槽绝缘填充结构；14-体区接触区；15-源区；16-漏区；17-栅氧层；18-栅极；20-衬底；21-漂移区；22-沟槽绝缘填充结构；221-浅沟槽绝缘填充部分；23-场绝缘介质层；24-栅极；241-栅介质层；242-栅结构；25-体区；26-体区接触区；27-源区；28-漏区；30-衬底；31-漂移区；32-沟槽；321-第一氧化层；322-第一硬掩膜层；323-第一图案化的光刻胶层；324-第四氧化层；325-第四硬掩膜层；326-第四图案化的光刻胶层；327-浅槽部分；328-深槽部分；33-沟槽绝缘填充结构；331-第一绝缘材料层；332-第二绝缘材料层；34-场绝缘介质层；341-第二氧化层；342-第二硬掩膜层；343-第二图案化的光刻胶层；344-开口；345-第三氧化层；346-第三硬掩膜层；347-第三图案化的光刻胶层；35-栅极；351-栅介质层；352-栅结构；36-体区；37-体区接触区；38-源区；39-漏区。
具体实施方式
为使本发明的目的、优点和特征更加清楚，以下对本发明提出的半导体器件及其制造方法作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明一实施例提供了一种半导体器件，参阅图2～图4，从图2～图4中可看出，所述半导体器件包括漂移区21、沟槽绝缘填充结构22、场绝缘介质层23和栅极24，所述漂移区21位于体区25和漏区28之间，形成于衬底20之上；自所述漂移区21上表面垂直延伸到所述漂移区21内的沟槽(未图示)，所述沟槽绝缘填充结构22填充于所述沟槽中；所述场绝缘介质层23至少形成于部分所述沟槽绝缘填充结构22的上方并横向延伸至靠近所述体区25一侧的所述漂移区21上方，以覆盖所述沟槽侧壁顶端同位于所述体区25一侧的所述漂移区21上表面的交界处；所述栅极24包含有栅介质层241和形成于栅介质层241之上的栅结构242，其中所述栅介质层241自所述漂移区21上方横向延伸至所述沟槽绝缘填充结构22的上方，从而至少部分覆盖所述场绝缘介质层23。
下面参阅图2～图4详细描述本实施例提供的半导体器件：
所述漂移区21位于体区25和漏区28之间，且所述漂移区21、所述体区25和所述漏区28均形成于衬底20之上。所述漂移区21中形成有沟槽，所述沟槽自所述漂移区21上表面垂直延伸到所述漂移区21内。
所述衬底20的材质可以为本领域技术人员熟知的任意合适的底材，例如可以是以下所提到的材料中的至少一种：硅(Si)、锗(Ge)、锗硅(SiGe)、碳硅(SiC)、碳锗硅(SiGeC)、砷化铟(InAs)、砷化镓(GaAs)或磷化铟(InP)，或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)，或者还可以为氧化铝等的陶瓷基底、石英或玻璃基底等。
所述沟槽绝缘填充结构22填充于所述沟槽中，所述漂移区21包围所述沟槽绝缘填充结构22。所述沟槽绝缘填充结构22使得所述漂移区21的有效长度增加，且可以在所述沟槽绝缘填充结构22的侧壁顶端和侧壁底端的四个角处引入电场尖峰，增加半导体的击穿电压。
所述沟槽绝缘填充结构22的材质可以为二氧化硅、氮化硅、正硅酸乙酯、硼硅玻璃、磷硅玻璃、硼磷硅玻璃、氮氧硅和高K介质等绝缘材料中的至少一种。
所述场绝缘介质层23至少形成于部分所述沟槽绝缘填充结构22的上方并横向延伸到靠近所述体区25一侧的所述漂移区21的部分表面上。所述场绝缘介质层23同所述漂移区21之间具有平滑的交界面。
所述场绝缘介质层23可以覆盖全部的所述沟槽绝缘填充结构22(如图2所示)或部分的所述沟槽绝缘填充结构22(如图3所示)。
并且，根据形成所述场绝缘介质层23的工艺的不同，使得所述场绝缘介质层23的位置也不同。例如，在图2所示的实施例中，所述场绝缘介质层23采用LOCOS(硅局部氧化)工艺形成。如图2所示，所述场绝缘介质层23半埋入所述沟槽绝缘填充结构22和所述漂移区21中，且所述场绝缘介质层23的横向侧边缘具有鸟嘴形状。这样使得所述漂移区21和所述场绝缘介质层23具有平缓的交界面，没有电场尖峰，使得位于所述漂移区21和所述场绝缘介质层23交界面处的栅极击穿难以发生。若采用沉积工艺形成所述场绝缘介质层23，则如图3所示，所有的所述场绝缘介质层23完全位于漂移区21上方。这样同样使得所述场绝缘介质层23同所述漂移区21的交界处具有平缓的交界面，不会产生电场尖峰。再例如，在一个实施例中(图中未示出)，所述场绝缘介质层23可以同绝缘填充结构22具有同一材质，在填充沟槽绝缘填充结构22时，在漂移区21上方和沟槽绝缘填充结构22上方通过横向过生长的工艺同步形成所述场绝缘介质层23。
所述场绝缘介质层23的材质可以为二氧化硅、氮化硅、正硅酸乙酯、硼硅玻璃、磷硅玻璃、硼磷硅玻璃、氮氧硅和高K介质等绝缘材料中的至少一种。所述场绝缘介质层23的厚度可以为
所述场绝缘介质层23的材质可以同沟槽绝缘填充结构22相同或不同。
所述栅极24包括栅介质层241和形成于栅介质层241之上的栅结构242。包含栅介质层241的栅极24自漂移区20上方横向延伸至沟槽绝缘填充结构22的上方，从而至少部分覆盖场绝缘介质层23的上表面。由于场绝缘介质层23至少形成于部分所述沟槽绝缘填充结构22的上表面并延伸覆盖所述沟槽侧壁顶端同位于所述体区25一侧的所述漂移区21上表面的交界处，使得所述沟槽绝缘填充结构22的侧壁顶端同时被所述场绝缘介质层23和所述栅极24的栅介质层241覆盖，增大了所述沟槽绝缘填充结构22的侧壁顶端与所述栅结构242之间的绝缘材料的厚度，这样半导体器件能够更好承受沟槽侧壁顶端同漂移区21上表面交界处所形成的电场尖峰，防止栅极介质层被击穿。
栅介质层241的厚度可以为
所述栅介质层241的厚度太薄，不足以承受太大的高压，因此，在所述沟槽绝缘填充结构22的侧壁顶端与所述栅极24之间设置所述场绝缘介质层23。
如图2和图3所示，部分所述栅极24可直接位于部分所述漂移区21之上，即栅介质层241同部分漂移区21的上表面相接触。这样在导通时，可降低导通电阻。另一方面，位于沟槽上方的栅极24可以在沟槽绝缘填充结构22内部再产生一个电场尖峰，进一步提高器件的总体耐压。此时，栅极24为台阶栅结构，直接同漂移区21上表面接触的部分和覆盖场绝缘介质层23的部分之间存在一个栅极台阶。
另外，所述体区25与所述漂移区21并排设置在所述衬底20中，所述栅极24还覆盖部分所述体区25，以在工作时形成沟道区。
所述半导体器件还包括体区接触区26和源区27，所述体区接触区26和所述源区27形成于所述体区25中，且部分所述源区27位于所述栅极24的下方。
并且，所述衬底20、所述体区25和所述体区接触区26具有第一导电类型，所述漂移区21、所述源区27和所述漏区28具有第二导电类型；当所述第一导电类型为N型时，所述第二导电类型为P型；当所述第一导电类型为P型时，所述第二导电类型为N型。
另外，图4示出了本发明又一实施例的半导体器件的示意图，相比于图2所示的实施例，图4所示的实施例中沟槽包括浅槽部分(未图示)，即沟槽绝缘填充结构22包括填充于所述浅槽部分中的浅沟槽绝缘填充部分221，浅槽部分位于沟槽同所述漂移区21上表面交界处沟槽一侧，浅槽部分的槽深小于所述沟槽的其余部分。通过在沟槽中设置一个靠近漂移区21的较浅的部分同较深的部分复合形成沟槽，可以增加因沟槽绝缘填充结构22所形成的电场尖峰，并降低位于漂移区21表面同沟槽侧壁顶部交界处的电场尖峰的强度，使电场分布更加平缓，提高器件的抗击穿能力。
综上所述，本发明提供的半导体器件，由于具有至少形成于部分所述沟槽绝缘填充结构的上方并横向延伸至靠近所述体区一侧的所述漂移区上方的场绝缘介质层，使得所述沟槽绝缘填充结构的侧壁顶端与所述栅极之间的绝缘材料的厚度大幅增加，进而大幅降低所述沟槽绝缘填充结构的侧壁顶端与所述栅极的交界处的电场强度，从而提高了半导体器件的击穿电压，且不会增大导通电阻。
本发明一实施例提供一种半导体器件的制造方法，参阅图5，图5是本发明一实施例的半导体器件的制造方法的流程图，所述半导体器件的制造方法包括：
步骤S1、提供一衬底，并在所述衬底中形成沟槽；
步骤S2、形成沟槽绝缘填充结构填充于所述沟槽中；
步骤S3、形成场绝缘介质层，所述场绝缘介质层至少形成于部分所述沟槽绝缘填充结构的上方；
步骤S4、形成栅极，所述栅极包含有栅介质层和形成于所述栅介质层之上的栅结构；
步骤S5、形成体区于所述衬底之上，所述体区位于所述沟槽绝缘填充结构的靠近所述栅极一侧；
步骤S6、形成漏区于所述衬底之上，所述漏区位于所述沟槽绝缘填充结构的另一侧；
其中，在形成所述沟槽之前，或者，在形成所述沟槽之后且在形成所述沟槽绝缘填充结构之前，或者，在形成所述沟槽绝缘填充结构之后且在形成所述场绝缘介质层之前，或者，在形成所述场绝缘介质层之后且在形成所述栅极之前，所述半导体器件的制造方法还包括：形成漂移区于所述衬底之上，且所述漂移区位于所述体区和所述漏区之间；所述沟槽自所述漂移区上表面垂直延伸到所述漂移区内；所述场绝缘介质层横向延伸至靠近所述体区一侧的所述漂移区上方，以覆盖所述沟槽侧壁顶端同位于所述体区一侧的所述漂移区上表面的交界处；所述栅介质层自所述漂移区上方横向延伸至所述沟槽绝缘填充结构的上方，从而至少部分覆盖所述场绝缘介质层。
下面参阅图6a～图9更为详细的介绍本实施例提供的半导体器件的制造方法。
按照步骤S1，提供一衬底30，并在所述衬底30中形成沟槽32。
如图6a所示，在形成所述沟槽32之前，先形成漂移区31于所述衬底30之上。
在所述衬底30中形成所述沟槽32的步骤包括：首先，如图6b所示，依次形成第一氧化层321、第一硬掩膜层322和第一图案化的光刻胶层323于所述衬底30上，所述第一氧化层321可以采用热氧化工艺或沉积工艺形成，所述第一硬掩膜层322可以采用沉积工艺形成；然后，如图6c所示，以所述第一图案化的光刻胶层323为掩膜，依次对所述第一硬掩膜层322、所述第一氧化层321和所述衬底30进行刻蚀，以在所述衬底30中形成所述沟槽32，且所述沟槽32自所述漂移区31上表面垂直延伸到所述漂移区31内，所述漂移区31包围所述沟槽32；接着，如图6d所示，去除所述第一图案化的光刻胶层323。
按照步骤S2，形成沟槽绝缘填充结构33填充于所述沟槽32中，其步骤包括：首先，如图6e所示，形成第一绝缘材料层331于所述沟槽32中，且所述第一绝缘材料层331将所述第一硬掩膜层322和所述第一氧化层321掩埋在内；接着，依次去除高于所述衬底30的顶表面的所述第一绝缘材料层331、所述第一硬掩膜层322和所述第一氧化层321，其中，如图6f所示，可以先采用化学机械研磨工艺对所述第一绝缘材料层331进行研磨减薄，所述第一硬掩膜层322能够在研磨过程中保护下方的衬底30不受损伤，如图6g所示，再采用湿法清洗工艺依次清洗去除所述第一硬掩膜层322、高于所述衬底30的顶表面的所述第一绝缘材料层331以及所述第一氧化层321，以在所述沟槽32中形成所述沟槽绝缘填充结构33(即所述沟槽32中的所述第一绝缘材料层331)。
所述第一硬掩膜层322的材质可以为氮化硅、氮氧硅或碳氧硅等，所述第一氧化层321的材质可以为二氧化硅、氮氧硅、碳氧硅或正硅酸乙酯等，所述第一绝缘材料层331和所述沟槽绝缘填充结构33的材质可以为二氧化硅、氮化硅、正硅酸乙酯、硼硅玻璃、磷硅玻璃、硼磷硅玻璃、氮氧硅和高K介质等绝缘材料中的至少一种。当所述第一硬掩膜层322的材质为氮化硅时，可以采用磷酸溶液清洗去除所述第一硬掩膜层322；当所述第一绝缘材料层331和所述第一氧化层321的材质为二氧化硅时，可以采用氢氟酸溶液清洗去除所述第一氧化层321和高于所述衬底30的顶表面的所述第一绝缘材料层331。
按照步骤S3，形成场绝缘介质层34，所述场绝缘介质层34至少形成于部分所述沟槽绝缘填充结构33的上方且横向延伸至靠近后续形成的所述体区36一侧的所述漂移区31上方，以覆盖所述沟槽32侧壁顶端同位于所述体区36一侧的所述漂移区31上表面的交界处。所述场绝缘介质层34同所述漂移区31之间具有平滑的交界面，没有电场尖峰，使得位于所述漂移区31和所述场绝缘介质层34交界面处的栅极击穿难以发生。
形成所述场绝缘介质层34的步骤可以包括：首先，如图6h所示，依次形成第二氧化层341、第二硬掩膜层342和第二图案化的光刻胶层343于所述衬底30上，所述第二氧化层341可以采用热氧化工艺或沉积工艺形成，所述第二硬掩膜层342可以采用沉积工艺形成；然后，如图6i所示，以所述第二图案化的光刻胶层343为掩膜，对所述第二硬掩膜层342进行刻蚀，以形成一开口344，所述开口344至少暴露出位于部分所述沟槽绝缘填充结构33的表面上并延伸到靠近后续形成的所述体区36一侧的所述沟槽32的侧壁顶端上的所述第二氧化层341；接着，如图6j和图6k所示，去除所述第二图案化的光刻胶层343，并采用热氧化工艺在所述开口344中形成所述场绝缘介质层34，所述场绝缘介质层34至少形成于部分所述沟槽绝缘填充结构33的上方并横向延伸至靠近所述体区36一侧的所述漂移区31上方，以覆盖所述沟槽32侧壁顶端同位于所述体区36一侧的所述漂移区31上表面的交界处，且所述场绝缘介质层34半埋入部分所述漂移区31和所述沟槽绝缘填充结构33中，所述场绝缘介质层34的横向侧边缘具有鸟嘴结构；接着，如图6l所示，依次去除所述第二硬掩膜层342和所述第二氧化层341。
其中，热氧化工艺包括干氧氧化、湿氧氧化和水汽氧化，通过氧气或水蒸汽与所述第二氧化层341以及所述衬底30中的硅发生反应，使得硅转化为二氧化硅，由于相同摩尔的二氧化硅的体积大于硅的体积，所以，在硅转化为二氧化硅的同时，也发生了体积膨胀。因此，通过保留所述开口344中的所述第二氧化层341不被刻蚀去除，以及采用热氧化工艺形成所述场绝缘介质层34，使得形成的所述场绝缘介质层34能够达到所需的厚度；并且，利用热氧化工艺使得硅转化为二氧化硅的同时发生体积膨胀的特性，设置所述开口344至少暴露出位于部分所述沟槽绝缘填充结构33的表面上并延伸到所述沟槽32的靠近所述体区36一侧的侧壁顶端上的所述第二氧化层341，即可使得所述场绝缘介质层34至少形成于部分所述沟槽绝缘填充结构33的上方并横向延伸至靠近所述体区36一侧的所述漂移区31上方。所述第二氧化层341的厚度可以为
所述场绝缘介质层34的厚度可以为
所述第二硬掩膜层342的材质可以为氮化硅、氮氧硅或碳氧硅等，所述第二氧化层341的材质可以为二氧化硅、氮氧硅、碳氧硅或正硅酸乙酯等。当所述第二硬掩膜层342的材质为氮化硅时，可以采用磷酸溶液清洗去除所述第二硬掩膜层342；当所述第二氧化层341的材质为二氧化硅时，可以采用氢氟酸溶液清洗去除所述第二氧化层341。
或者，形成所述场绝缘介质层34的步骤可以包括：首先，如图7a所示，依次形成第三氧化层345、第三硬掩膜层346和第三图案化的光刻胶层347于所述衬底30上，所述第三氧化层345和所述第三硬掩膜层346可以均采用沉积工艺形成；然后，如图7b所示，以所述第三图案化的光刻胶层347为掩膜，依次对所述第三硬掩膜层346和所述第三氧化层345进行刻蚀，至少保留位于部分所述沟槽绝缘填充结构33的上方并横向延伸至靠近所述体区36一侧的所述漂移区31上方的所述第三氧化层345和所述第三硬掩膜层346；接着，如图7c所示，依次去除所述第三图案化的光刻胶层347和所述第三硬掩膜层346，保留的所述第三氧化层345为所述场绝缘介质层34，所述场绝缘介质层34完全位于所述漂移区31上方。
所述第三氧化层345的材质(即所述场绝缘介质层34的材质)可以为二氧化硅、氮化硅、正硅酸乙酯、硼硅玻璃、磷硅玻璃、硼磷硅玻璃、氮氧硅和高K介质等绝缘材料中的至少一种，所述第三硬掩膜层346的材质可以为氮化硅、氮氧硅和碳氧硅等。
另外，步骤S1的在所述衬底30中形成所述沟槽32、步骤S2的形成所述沟槽绝缘填充结构33于所述沟槽32中以及步骤S3的形成所述场绝缘介质层34的步骤也可以包括：首先，如图8a所示，依次形成第四氧化层324、第四硬掩膜层325和第四图案化的光刻胶层326于所述衬底30上，所述第四氧化层324可以采用热氧化工艺或沉积工艺形成，所述第四硬掩膜层325可以采用沉积工艺形成；然后，如图8b所示，以所述第四图案化的光刻胶层326为掩膜，依次对所述第四硬掩膜层325、所述第四氧化层324和所述衬底30进行刻蚀，以在所述衬底30中形成所述沟槽32；接着，如图8c和图8d所示，依次去除所述第四图案化的光刻胶层326、所述第四硬掩膜层325和所述第四氧化层324，其中，可以采用湿法清洗工艺依次清洗去除所述第四硬掩膜层325和所述第四氧化层324；接着，如图8e所示，形成第二绝缘材料层332于所述沟槽32中，且所述第二绝缘材料层332将所述衬底30掩埋在内；接着，如图8f所示，对高于所述衬底30的顶表面的所述第二绝缘材料层332进行刻蚀，至少保留位于部分所述沟槽32上方并横向延伸至靠近所述体区36一侧的所述漂移区31上方的所述第二绝缘材料层332，使得位于所述沟槽32中的所述第二绝缘材料层332为所述沟槽绝缘填充结构33，位于部分所述沟槽32上方并横向延伸至靠近所述体区36一侧的所述漂移区31上方的所述第二绝缘材料层332为所述场绝缘介质层34，所述场绝缘介质层34完全位于所述漂移区31上方。
所述第四硬掩膜层325的材质可以与所述第一硬掩膜层322的材质相同，所述第四氧化层324的材质可以与所述第一氧化层321的材质相同，所述第二绝缘材料层332的材质可以与所述第一绝缘材料层331的材质相同。
并且，所述场绝缘介质层34可以覆盖部分的所述沟槽绝缘填充结构33(如图7c所示)或全部的所述沟槽绝缘填充结构33(如图6l所示)。
按照步骤S4，形成栅极35，所述栅极35包含有栅介质层351和形成于所述栅介质层351之上的栅结构352，所述栅介质层351自所述漂移区31上方横向延伸至所述沟槽绝缘填充结构33的上方，从而至少部分覆盖所述场绝缘介质层34。由于场绝缘介质层34至少形成于部分所述沟槽绝缘填充结构33的上表面并延伸覆盖所述沟槽32侧壁顶端同位于所述体区36一侧的所述漂移区31上表面的交界处，使得所述沟槽绝缘填充结构33的侧壁顶端同时被所述场绝缘介质层34和所述栅极35的栅介质层351覆盖，增大了所述沟槽绝缘填充结构33的侧壁顶端与所述栅结构352之间的绝缘材料的厚度，这样半导体器件能够更好承受沟槽32侧壁顶端同漂移区31上表面交界处所形成的电场尖峰，防止栅极介质层被击穿。
形成所述栅极35的步骤包括：依次覆盖栅介质层351的材料和栅结构352的材料于所述衬底30上，且所述栅介质层351的材料和栅结构352的材料把所述场绝缘介质层34掩埋在内；然后，依次对所述栅结构352的材料和栅介质层351的材料进行刻蚀，以形成栅极35，如图6m和图7d所示，所述栅介质层351自所述漂移区31上方横向延伸至所述沟槽绝缘填充结构33的上方，从而至少部分覆盖所述场绝缘介质层34。其中，所述栅介质层351的厚度可以为
并且，部分所述栅极35可直接位于部分所述漂移区31之上，即栅介质层351同部分漂移区31的上表面相接触。这样在导通时，可降低导通电阻。另一方面，位于沟槽32上方的栅极35可以在沟槽绝缘填充结构33内部再产生一个电场尖峰，进一步提高器件的总体耐压。此时，栅极35为台阶栅结构，直接同漂移区31上表面接触的部分和覆盖场绝缘介质层34的部分之间存在一个栅极台阶。
按照步骤S5，如图6n和图7e所示，在形成所述栅极35之后，形成体区36于所述衬底30之上，所述体区36位于所述沟槽绝缘填充结构33的靠近所述栅极35一侧。所述体区36与所述漂移区31并排设置在所述衬底30中，所述栅极35还覆盖部分所述体区36，以在工作中形成沟道区。
按照步骤S6，如图6n和图7e所示，形成漏区39于所述衬底30之上，所述漏区39位于所述沟槽绝缘填充结构33的另一侧，即所述体区36与所述漏区39分别位于所述沟槽绝缘填充结构33的两侧，所述漂移区31位于所述体区36和所述漏区39之间。
另外，在形成所述体区36之后，所述半导体器件的制造方法还包括形成体区接触区37和源区38，所述体区接触区37和所述源区38形成于所述体区36中，且部分所述源区38位于所述栅极35的下方。
另外，在图9的实施例中，上述步骤S1至S6中的所述沟槽32可以包括浅槽部分327，所述浅槽部分327位于所述沟槽32同所述漂移区31上表面交界处沟槽32一侧，所述浅槽部分327的槽深小于所述沟槽32的其余部分(即深槽部分328)，且所述浅槽部分327与所述沟槽32的其余部分采用两道刻蚀工艺形成，即所述浅槽部分327与所述深槽部分328可以采用两道刻蚀工艺形成。通过在沟槽32中设置一个靠近漂移区31的较浅的部分同较深的部分复合形成沟槽32，可以增加因沟槽绝缘填充结构33所形成的电场尖峰，并降低位于漂移区31表面同沟槽32侧壁顶部交界处的电场尖峰的强度，使电场分布更加平缓，提高器件的抗击穿能力。
上述图6a～图9所示的均是在形成所述沟槽32之前形成漂移区31于所述衬底30中的示例，另外，也可以在形成所述沟槽32之后且在形成所述沟槽绝缘填充结构33之前，或者，在形成所述沟槽绝缘填充结构33之后且在形成所述场绝缘介质层34之前，或者，在形成所述场绝缘介质层34之后且在形成所述栅极35之前，形成漂移区31于所述衬底30之上。
并且，所述衬底30、所述体区36和所述体区接触区37具有第一导电类型，所述漂移区31、所述源区38和所述漏区39具有第二导电类型；当所述第一导电类型为N型时，所述第二导电类型为P型；当所述第一导电类型为P型时，所述第二导电类型为N型。
综上所述，本发明提供的半导体器件的制造方法，通过设置至少形成于部分所述沟槽绝缘填充结构的上方并横向延伸至靠近所述体区一侧的所述漂移区上方的场绝缘介质层，使得所述沟槽绝缘填充结构的侧壁顶端与所述栅极之间的绝缘材料的厚度大幅增加，进而大幅降低所述沟槽绝缘填充结构的侧壁顶端与所述栅极的交界处的电场强度，从而在不增大导通电阻的情况下使得制造的半导体器件的击穿电压得到提高。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (17)
1.一种半导体器件，其特征在于，包括：
漂移区，位于体区和漏区之间，形成于衬底之上；
自所述漂移区上表面垂直延伸到所述漂移区内的沟槽；
沟槽绝缘填充结构，填充于所述沟槽中；
场绝缘介质层，至少形成于部分所述沟槽绝缘填充结构的上方并横向延伸至靠近所述体区一侧的所述漂移区上方，以覆盖所述沟槽侧壁顶端同位于所述体区一侧的所述漂移区上表面的交界处；以及，
栅极，包含有栅介质层和形成于栅介质层之上的栅结构，其中所述栅介质层自所述漂移区上方横向延伸至所述沟槽绝缘填充结构的上方，从而至少部分覆盖所述场绝缘介质层。
2.如权利要求1所述的半导体器件，其特征在于，所述场绝缘介质层同所述漂移区之间具有平滑的接触面。
3.如权利要求2所述的半导体器件，其特征在于，所述场绝缘介质层半埋入部分所述漂移区和所述沟槽绝缘填充结构，所述场绝缘介质层的横向侧边缘具有鸟嘴结构。
4.如权利要求2所述的半导体器件，其特征在于，所述场绝缘介质层完全位于所述漂移区上方。
5.如权利要求1所述的半导体器件，其特征在于，所述沟槽包括浅槽部分，所述浅槽部分位于所述沟槽同所述漂移区上表面交界处沟槽一侧，所述浅槽部分的槽深小于所述沟槽的其余部分。
6.如权利要求1所述的半导体器件，其特征在于，所述场绝缘介质层还同部分所述漂移区上表面相接触，以使得所述栅极为台阶栅结构。
7.如权利要求1所述的半导体器件，其特征在于，所述体区与所述漂移区并排设置在所述衬底中，所述栅极还覆盖部分所述体区用于形成沟道区。
8.如权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括体区接触区和源区，所述体区接触区和所述源区形成于所述体区中，且部分所述源区位于所述栅极的下方。
9.如权利要求8所述的半导体器件，其特征在于，所述衬底、所述体区和所述体区接触区具有第一导电类型，所述漂移区、所述源区和所述漏区具有第二导电类型；当所述第一导电类型为N型时，所述第二导电类型为P型；当所述第一导电类型为P型时，所述第二导电类型为N型。
10.一种半导体器件的制造方法，其特征在于，包括：
提供一衬底，并在所述衬底中形成沟槽；
形成沟槽绝缘填充结构填充于所述沟槽中；
形成场绝缘介质层，所述场绝缘介质层至少形成于部分所述沟槽绝缘填充结构的上方；
形成栅极，所述栅极包含有栅介质层和形成于所述栅介质层之上的栅结构；
形成体区于所述衬底之上，所述体区位于所述沟槽绝缘填充结构的靠近所述栅极一侧；以及，
形成漏区于所述衬底之上，所述漏区位于所述沟槽绝缘填充结构的另一侧；
其中，在形成所述沟槽之前，或者，在形成所述沟槽之后且在形成所述沟槽绝缘填充结构之前，或者，在形成所述沟槽绝缘填充结构之后且在形成所述场绝缘介质层之前，或者，在形成所述场绝缘介质层之后且在形成所述栅极之前，所述半导体器件的制造方法还包括：形成漂移区于所述衬底之上，且所述漂移区位于所述体区和所述漏区之间；所述沟槽自所述漂移区上表面垂直延伸到所述漂移区内；所述场绝缘介质层横向延伸至靠近所述体区一侧的所述漂移区上方，以覆盖所述沟槽侧壁顶端同位于所述体区一侧的所述漂移区上表面的交界处；所述栅介质层自所述漂移区上方横向延伸至所述沟槽绝缘填充结构的上方，从而至少部分覆盖所述场绝缘介质层。
11.如权利要求10所述的半导体器件的制造方法，其特征在于，在所述衬底中形成所述沟槽以及形成所述沟槽绝缘填充结构于所述沟槽中的步骤包括：
依次形成第一氧化层、第一硬掩膜层和第一图案化的光刻胶层于所述衬底上；
以所述第一图案化的光刻胶层为掩膜，依次对所述第一硬掩膜层、所述第一氧化层和所述衬底进行刻蚀，以在所述衬底中形成所述沟槽；
去除所述第一图案化的光刻胶层，形成第一绝缘材料层于所述沟槽中，且所述第一绝缘材料层将所述第一硬掩膜层和所述第一氧化层掩埋在内；以及，
依次去除高于所述衬底的顶表面的所述第一绝缘材料层、所述第一硬掩膜层和所述第一氧化层，以在所述沟槽中形成所述沟槽绝缘填充结构。
12.如权利要求10所述的半导体器件的制造方法，其特征在于，形成所述场绝缘介质层的步骤包括：
依次形成第二氧化层、第二硬掩膜层和第二图案化的光刻胶层于所述衬底上；
以所述第二图案化的光刻胶层为掩膜，对所述第二硬掩膜层进行刻蚀，以形成一开口，所述开口至少暴露出位于部分所述沟槽绝缘填充结构的表面上并延伸到所述沟槽的靠近所述体区一侧的侧壁顶端上的所述第二氧化层；
去除所述第二图案化的光刻胶层，并采用热氧化工艺在所述开口中形成所述场绝缘介质层，所述场绝缘介质层至少形成于部分所述沟槽绝缘填充结构的上方并横向延伸至靠近所述体区一侧的所述漂移区上方，以覆盖所述沟槽侧壁顶端同位于所述体区一侧的所述漂移区上表面的交界处，且所述场绝缘介质层半埋入部分所述漂移区和所述沟槽绝缘填充结构，所述场绝缘介质层的横向侧边缘具有鸟嘴结构；以及，
依次去除所述第二硬掩膜层和所述第二氧化层；
或者，
依次形成第三氧化层、第三硬掩膜层和第三图案化的光刻胶层于所述衬底上；
以所述第三图案化的光刻胶层为掩膜，依次对所述第三硬掩膜层和所述第三氧化层进行刻蚀，至少保留位于部分所述沟槽绝缘填充结构的上方并横向延伸至靠近所述体区一侧的所述漂移区上方的所述第三氧化层和所述第三硬掩膜层；以及，
依次去除所述第三图案化的光刻胶层和所述第三硬掩膜层，保留的所述第三氧化层为所述场绝缘介质层，所述场绝缘介质层完全位于所述漂移区上方。
13.如权利要求10所述的半导体器件的制造方法，其特征在于，在所述衬底中形成所述沟槽、形成所述沟槽绝缘填充结构于所述沟槽中以及形成所述场绝缘介质层的步骤包括：
依次形成第四氧化层、第四硬掩膜层和第四图案化的光刻胶层于所述衬底上；
以所述第四图案化的光刻胶层为掩膜，依次对所述第四硬掩膜层、所述第四氧化层和所述衬底进行刻蚀，以在所述衬底中形成所述沟槽；
依次去除所述第四图案化的光刻胶层、所述第四硬掩膜层和所述第四氧化层；
形成第二绝缘材料层于所述沟槽中，且所述第二绝缘材料层将所述衬底掩埋在内；以及，
对高于所述衬底的顶表面的所述第二绝缘材料层进行刻蚀，至少保留位于部分所述沟槽上方并横向延伸至靠近所述体区一侧的所述漂移区上方的所述第二绝缘材料层，位于所述沟槽中的所述第二绝缘材料层为所述沟槽绝缘填充结构，位于部分所述沟槽上方并横向延伸至靠近所述体区一侧的所述漂移区上方的所述第二绝缘材料层为所述场绝缘介质层。
14.如权利要求10所述的半导体器件的制造方法，其特征在于，所述沟槽包括浅槽部分，所述浅槽部分位于所述沟槽同所述漂移区上表面交界处沟槽一侧，所述浅槽部分的槽深小于所述沟槽的其余部分，且所述浅槽部分与所述沟槽的其余部分采用两道刻蚀工艺形成。
15.如权利要求10所述的半导体器件的制造方法，其特征在于，所述场绝缘介质层还同部分所述漂移区上表面相接触，以使得所述栅极为台阶栅结构。
16.如权利要求10所述的半导体器件的制造方法，其特征在于，所述体区与所述漂移区并排设置在所述衬底中，所述栅极还覆盖部分所述体区用于形成沟道区。
17.如权利要求10所述的半导体器件的制造方法，其特征在于，在形成所述体区之后，所述半导体器件的制造方法还包括形成体区接触区和源区，所述体区接触区和所述源区形成于所述体区中，且部分所述源区位于所述栅极的下方。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010648261.XA CN111769160A (zh) | 2020-07-07 | 2020-07-07 | 半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010648261.XA CN111769160A (zh) | 2020-07-07 | 2020-07-07 | 半导体器件及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111769160A true CN111769160A (zh) | 2020-10-13 |
Family
ID=72725512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010648261.XA Pending CN111769160A (zh) | 2020-07-07 | 2020-07-07 | 半导体器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111769160A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116190241A (zh) * | 2023-04-24 | 2023-05-30 | 江西萨瑞半导体技术有限公司 | 一种ldmos场效应管及其制备方法 |
| TWI816403B (zh) * | 2022-05-19 | 2023-09-21 | 大陸商北京集創北方科技股份有限公司 | 半導體裝置、電子電路、記憶裝置、以及資訊處理裝置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070235779A1 (en) * | 2004-10-01 | 2007-10-11 | Atmel Germany Gmbh | Lateral DMOS transistor and method for the production thereof |
| CN101872763A (zh) * | 2010-05-28 | 2010-10-27 | 上海宏力半导体制造有限公司 | 一种可减小衬底电流的ldmos器件及其制造方法 |
| US20110024836A1 (en) * | 2009-07-31 | 2011-02-03 | Micrel, Inc. | Field Effect Transistor With Trench-Isolated Drain |
| TW201407781A (zh) * | 2012-08-06 | 2014-02-16 | Magnachip Semiconductor Ltd | 半導體裝置及其製造方法 |
| US20160240658A1 (en) * | 2015-02-17 | 2016-08-18 | SK Hynix Inc. | Power integrated devices, electronic devices including the same, and electronic systems including the same |
| CN111244178A (zh) * | 2020-01-15 | 2020-06-05 | 合肥晶合集成电路有限公司 | 扩散型场效应晶体管及其形成方法 |
-
2020
- 2020-07-07 CN CN202010648261.XA patent/CN111769160A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070235779A1 (en) * | 2004-10-01 | 2007-10-11 | Atmel Germany Gmbh | Lateral DMOS transistor and method for the production thereof |
| US20110024836A1 (en) * | 2009-07-31 | 2011-02-03 | Micrel, Inc. | Field Effect Transistor With Trench-Isolated Drain |
| CN101872763A (zh) * | 2010-05-28 | 2010-10-27 | 上海宏力半导体制造有限公司 | 一种可减小衬底电流的ldmos器件及其制造方法 |
| TW201407781A (zh) * | 2012-08-06 | 2014-02-16 | Magnachip Semiconductor Ltd | 半導體裝置及其製造方法 |
| US20160240658A1 (en) * | 2015-02-17 | 2016-08-18 | SK Hynix Inc. | Power integrated devices, electronic devices including the same, and electronic systems including the same |
| CN111244178A (zh) * | 2020-01-15 | 2020-06-05 | 合肥晶合集成电路有限公司 | 扩散型场效应晶体管及其形成方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI816403B (zh) * | 2022-05-19 | 2023-09-21 | 大陸商北京集創北方科技股份有限公司 | 半導體裝置、電子電路、記憶裝置、以及資訊處理裝置 |
| CN116190241A (zh) * | 2023-04-24 | 2023-05-30 | 江西萨瑞半导体技术有限公司 | 一种ldmos场效应管及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5118270B2 (ja) | 埋め込みゲートを有するｍｏｓゲート装置 | |
| KR100745917B1 (ko) | 반도체 소자의 제조 방법 | |
| US6069058A (en) | Shallow trench isolation for semiconductor devices | |
| US6797588B2 (en) | Method for manufacturing a semiconductor device having a trench and a thick insulation film at the trench opening | |
| CN100557786C (zh) | 半导体器件及其制造方法 | |
| KR101057651B1 (ko) | 반도체 소자의 제조방법 | |
| JP4027447B2 (ja) | 半導体装置の製造方法 | |
| US7611950B2 (en) | Method for forming shallow trench isolation in semiconductor device | |
| CN111769160A (zh) | 半导体器件及其制造方法 | |
| KR100541054B1 (ko) | 하드마스크 스페이서를 채택하여 3차원 모오스 전계효과트랜지스터를 제조하는 방법 | |
| KR100561514B1 (ko) | 반도체 소자 제조 방법 | |
| CN111834463A (zh) | 屏蔽栅沟槽mosfet及其制备方法、电子设备 | |
| CN112490293B (zh) | 半导体器件及其制造方法 | |
| CN100524825C (zh) | 半导体器件及其制造方法 | |
| CN114156183A (zh) | 分离栅功率mos器件及其制造方法 | |
| KR100275484B1 (ko) | 트렌치형 게이트 전극을 갖는 전력소자 제조방법 | |
| US6603174B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR101051809B1 (ko) | 고전압 소자 및 그의 제조방법 | |
| CN112599602B (zh) | 半导体器件及其制造方法 | |
| KR100430681B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR100403317B1 (ko) | 반도체소자의 제조방법 | |
| KR101026481B1 (ko) | 반도체 소자의 제조방법 | |
| KR20020072984A (ko) | 서로 다른 크기를 갖는 트렌치 격리 구조 및 이를형성하는 방법 | |
| KR100876792B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100218739B1 (ko) | 반도체소자의 소자분리절연막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |