CN116112005B - 一种dtc延迟单元的延迟测量方法、设备及存储介质 - Google Patents

一种dtc延迟单元的延迟测量方法、设备及存储介质 Download PDF

Info

Publication number
CN116112005B
CN116112005B CN202211724743.4A CN202211724743A CN116112005B CN 116112005 B CN116112005 B CN 116112005B CN 202211724743 A CN202211724743 A CN 202211724743A CN 116112005 B CN116112005 B CN 116112005B
Authority
CN
China
Prior art keywords
delay
delay unit
dtc
scanning
measurement method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211724743.4A
Other languages
English (en)
Other versions
CN116112005A (zh
Inventor
高青
唐贝贝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Cetc Xingtuo Technology Co ltd
Original Assignee
Chengdu Cetc Xingtuo Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Cetc Xingtuo Technology Co ltd filed Critical Chengdu Cetc Xingtuo Technology Co ltd
Priority to CN202211724743.4A priority Critical patent/CN116112005B/zh
Publication of CN116112005A publication Critical patent/CN116112005A/zh
Application granted granted Critical
Publication of CN116112005B publication Critical patent/CN116112005B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0818—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter comprising coarse and fine delay or phase-shifting means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/50—All digital phase-locked loop
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Pulse Circuits (AREA)

Abstract

本发明提供了一种DTC延迟单元的延迟测量方法、设备及存储介质，采用使能信号控制是否对DTC延迟单元的延迟进行测量，在确认进行测量时，通过步进扫描的方式生成信号完成DTC中延迟单元延迟的测量。本发明提出的延迟测量方法能够有效且准确的测量DTC的单元延迟，在传统全数字锁相环电路中，并没有出现该种测量方式。

Description

一种DTC延迟单元的延迟测量方法、设备及存储介质
技术领域
本发明涉及全数字锁相环电路领域，特别涉及一种DTC延迟单元的延迟测量方法、设备及存储介质。
背景技术
随着制造工艺的进步，数字电路由于其易于实现、移植以及面积小的特点，越来越广泛的被应用于锁相环的设计当中，也就是业界所熟知的ADPLL(全数字相位锁定环)。然而锁相环本质上还是一个模拟系统，比如PLL中必不可少的VCO(压控振荡器)，其输出的相位信息是模拟量，从而跟随其后的FBDV(反馈分频器)的输出相位也是模拟量，因此ADPLL中数字电路与模拟电路的通信必然需要相应的接口电路。传统数字域与模拟域之间的通信依赖于ADC(模拟数字转换器)和DAC(数字模拟转换器)，相应的在ADPLL系统中DTC(时间到数字信号转换器)负责将模拟域中的相位信息(与时间信息等效)转化成数字信号，DTC(数字时间转换器)负责将数字信号转换成相位信息。
在全数字锁相环电路中，由于DTC(数字时间转换器)每阶延迟仅为3ps，分辨率太小，难以直接进行测量，因此亟需一种延迟测量方法来实现DTC延迟单元的延迟测量。
发明内容
针对现有技术中存在的问题，提供了一种DTC延迟单元的延迟测量方法、设备及存储介质，采用间接测量的方式，通过一定频率切换DTC的单个延迟单元，并将参考频率输出后观测其频谱上的毛刺来确定该延迟单元的准确延迟。
本发明采用的技术方案如下：一种DTC延迟单元的延迟测量方法，采用使能信号控制是否对DTC延迟单元的延迟进行测量，在确认进行测量时，通过步进扫描的方式生成信号完成DTC中延迟单元延迟的测量。
进一步的，所述步进扫描的方式具体工作过程为：按照预设的延迟单元扫描周期，依次对选择的延迟单元进行扫描测量生成切换频率，将切换频率输出到示波器，根据示波器中对应信号频谱的毛刺，确定对应延迟单元的延迟。
进一步的，在使能信号为低时，DTC直接输出温度计码，不进行步进扫描；在使能信号为高时，启动步进扫描进行延迟测量。
进一步的，所述延迟单元的选择方法为：对DTC中所有延迟单元进行编号，设置扫描的起始编号与终止编号，从起始编号对应的延迟单元开始扫描，在扫描周期结束后，切换到下一延迟单元进行扫描，直至完成终止编号对应延迟单元的扫描。
进一步的，扫描测量的具体过程为：输入预设频率，根据参考时钟的频率计算对应的分频率，再计算出对应的累加相位，在相位累加器中，每次累加一个计算出的累加相位，再将最高位或溢出位作为时钟输出，得到任意分频的时钟信号，即延迟单元的切换频率。
进一步的，在步进扫描时，采用计数器对扫描延迟单元的持续时间进行监测，每次切换延迟单元后从零开始计数，计数达到预设的延迟单元扫描周期值后，切换延迟单元。
进一步的，在步进扫描时，若预设的延迟单元扫描周期配置为零，则循环扫描所选择的同一个延迟单元。
本发明还提出了一种电子设备，包括存储器和处理器，所述存储器上存储有能够被处理器加载并执行上述的DTC延迟单元的延迟测量方法对应的计算机程序。
本发明还提出了一种计算机可读存储介质，其上存储有计算机程序指令，所述程序指令被处理器执行时用于实现上述的DTC延迟单元的延迟测量方法对应的过程。
与现有技术相比，采用上述技术方案的有益效果为：本发明提出的延迟测量方法能够有效且准确的测量DTC的单元延迟，在传统全数字锁相环电路中，并没有出现该种测量方式。
附图说明
图1为本发明提出的延迟测量方法流程图。
具体实施方式
下面详细描述本申请的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的模块或具有相同或类似功能的模块。下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能理解为对本申请的限制。相反，本申请的实施例包括落入所附加权利要求书的精神和内涵范围内的所有变化、修改和等同物。
实施例1
由于在全数字锁相环电路中，由于DTC(数字时间转换器)每阶延迟仅为3ps，分辨率太小，无法直接进行测量，因此，本实施例提出了一种间接测量的方式，能够有效的完成延迟单元的测量。具体方案如下：
如图1所示，一种DTC延迟单元的延迟测量方法，采用使能信号控制是否对DTC延迟单元的延迟进行测量，在确认进行测量时，通过步进扫描的方式生成信号完成DTC中延迟单元延迟的测量。
具体的，在实际应用中，采用使能信号DTC_scan_en完成测量的控制，即，在使能信号DTC_scan_en为低时，DTC直接输出温度计码，不进行步进扫描，旁路步进扫描功能；在使能信号DTC_scan_en为高时，则启动步进扫描对DTC进行测量。
在本实施例中，提出了具体的步进扫描过程：所述步进扫描的方式具体工作过程为：按照预设的延迟单元扫描周期，依次对选择的延迟单元进行扫描测量生成切换频率，将切换频率输出到示波器，根据示波器中对应信号频谱的毛刺，确定对应延迟单元的延迟。
其中，延迟单元的选择方法为：对DTC中所有延迟单元进行编号，设置扫描的起始编号与终止编号，从起始编号对应的延迟单元开始扫描，在扫描周期结束后，切换到下一延迟单元进行扫描，直至完成终止编号对应延迟单元的扫描。
例如，有128个延迟单元，先完成各延迟单元的病号，扫描起始编号配置为12，扫描终止编号配置为20，则在步进扫描时，会从第12个延迟单元开始，在第20个延迟单元终止。在实际应用中，其起始编号和终止编号根据需求配置。
在本实施例中，步进扫描时，采用了一个32bit的计数器完成对每个延迟单元的扫描时间的监测，每次切换延迟单元后从零开始计数，计数达到预设的延迟单元扫描周期值后，切换延迟单元。
特别地，如果预设的延迟单元扫描周期配置为零，则在扫描时不进行延迟单元的切换，循环扫描所选择的同一个延迟单元。
进一步的，本实施例还提出了对应扫描测量的具体过程：输入16bit预设频率，根据参考时钟的频率计算对应的分频率，再计算出对应的累加相位；在一个16bit的相位累加器中，每次累加一个计算出的累加相位，再将最高位或溢出位作为时钟输出，得到任意分频的时钟信号，该时钟信号就是所需的延迟单元的切换频率。
其中，时钟信号的分频由输入的预设频率决定，因此，在实际应用中，可根据需要选择输入对应的预设频率。
最后，将得到的切换频率输出到示波器中，观测其频谱上的毛刺，即可确定该延迟单元的准确延迟。
实施例2
本实施例还提出了一种电子设备，包括存储器和处理器，所述存储器上存储有能够被处理器加载并执行上实施例1所述的DTC延迟单元的延迟测量方法对应的计算机程序。
实施例3
本实施例还提出了一种计算机可读存储介质，其上存储有计算机程序指令，所述程序指令被处理器执行时用于实现实施例1所述的DTC延迟单元的延迟测量方法对应的过程。
需要说明的是，在本发明实施例的描述中，除非另有明确的规定和限定，术语“设置”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是直接连接，也可以通过中间媒介间接连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义；实施例中的附图用以对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
尽管上面已经示出和描述了本申请的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本申请的限制，本领域的普通技术人员在本申请的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (7)

1.一种DTC延迟单元的延迟测量方法，其特征在于，采用使能信号控制是否对DTC延迟单元的延迟进行测量，在确认进行测量时，通过步进扫描的方式生成信号完成DTC中延迟单元延迟的测量；
所述步进扫描的方式具体工作过程为：按照预设的延迟单元扫描周期，依次对选择的延迟单元进行扫描测量生成切换频率，将切换频率输出到示波器，根据示波器中对应信号频谱的毛刺，确定对应延迟单元的延迟；
扫描测量的具体过程为：输入预设频率，根据参考时钟的频率计算对应的分频比，再计算出对应的累加相位，在相位累加器中，每次累加一个计算出的累加相位，再将最高位或溢出位作为时钟输出，得到任意分频的时钟信号，即延迟单元的切换频率。
2.根据权利要求1所述的DTC延迟单元的延迟测量方法，其特征在于，在使能信号为低时，DTC直接输出温度计码，不进行步进扫描；在使能信号为高时，启动步进扫描进行延迟测量。
3.根据权利要求1所述的DTC延迟单元的延迟测量方法，其特征在于，所述延迟单元的选择方法为：对DTC中所有延迟单元进行编号，设置扫描的起始编号与终止编号，从起始编号对应的延迟单元开始扫描，在扫描周期结束后，切换到下一延迟单元进行扫描，直至完成终止编号对应延迟单元的扫描。
4.根据权利要求1所述的DTC延迟单元的延迟测量方法，其特征在于，在步进扫描时，采用计数器对扫描延迟单元的持续时间进行监测，每次切换延迟单元后从零开始计数，计数达到预设的延迟单元扫描周期值后，切换延迟单元。
5.根据权利要求4所述的DTC延迟单元的延迟测量方法，其特征在于，在步进扫描时，若预设的延迟单元扫描周期配置为零，则循环扫描所选择的同一个延迟单元。
6.一种电子设备，其特征在于，包括存储器和处理器，所述存储器上存储有能够被处理器加载并执行如权利要求1-4中任一项所述的DTC延迟单元的延迟测量方法对应的计算机程序。
7.一种计算机可读存储介质，其上存储有计算机程序指令，其特征在于，所述程序指令被处理器执行时用于实现权利要求1-4中任一项所述的DTC延迟单元的延迟测量方法对应的过程。
CN202211724743.4A 2022-12-30 2022-12-30 一种dtc延迟单元的延迟测量方法、设备及存储介质 Active CN116112005B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211724743.4A CN116112005B (zh) 2022-12-30 2022-12-30 一种dtc延迟单元的延迟测量方法、设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211724743.4A CN116112005B (zh) 2022-12-30 2022-12-30 一种dtc延迟单元的延迟测量方法、设备及存储介质

Publications (2)

Publication Number Publication Date
CN116112005A CN116112005A (zh) 2023-05-12
CN116112005B true CN116112005B (zh) 2024-02-13

Family

ID=86257472

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211724743.4A Active CN116112005B (zh) 2022-12-30 2022-12-30 一种dtc延迟单元的延迟测量方法、设备及存储介质

Country Status (1)

Country Link
CN (1) CN116112005B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102111149A (zh) * 2009-12-24 2011-06-29 Nxp股份有限公司 数字锁相环
CN103269253A (zh) * 2013-04-24 2013-08-28 上海创远仪器技术股份有限公司 基于多阶数字扫频的无源互调故障定位检测电路结构
CN103444084A (zh) * 2011-12-21 2013-12-11 英特尔移动通信有限责任公司 具有高分辨率相位对准的dtc系统
CN103840830A (zh) * 2013-12-23 2014-06-04 华为技术有限公司 时间数字转换器及数字锁相环
CN107294530A (zh) * 2016-04-11 2017-10-24 恩智浦美国有限公司 用于高时间数字转换器（tdc）分辨率的校准方法和设备
EP3249817A1 (en) * 2016-05-25 2017-11-29 IMEC vzw Dtc-based pll and method for operating the dtc-based pll
CN109298240A (zh) * 2017-07-25 2019-02-01 株式会社索思未来 相位测量电路系统
CN110350912A (zh) * 2018-04-06 2019-10-18 三星电子株式会社 时钟信号生成器、锁相环电路及操作方法和无线通信设备
CN114499147A (zh) * 2022-02-24 2022-05-13 浙江赛思电子科技有限公司 一种延迟电路的校准电路、校准方法、装置以及介质
CN115498997A (zh) * 2021-06-17 2022-12-20 英飞凌科技股份有限公司 用于测量延迟元件的延迟的电路和方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9077375B2 (en) * 2011-12-21 2015-07-07 Intel Mobile Communications GmbH DTC system with high resolution phase alignment

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102111149A (zh) * 2009-12-24 2011-06-29 Nxp股份有限公司 数字锁相环
EP2339753A1 (en) * 2009-12-24 2011-06-29 Nxp B.V. A digital phase locked loop
CN103444084A (zh) * 2011-12-21 2013-12-11 英特尔移动通信有限责任公司 具有高分辨率相位对准的dtc系统
CN103269253A (zh) * 2013-04-24 2013-08-28 上海创远仪器技术股份有限公司 基于多阶数字扫频的无源互调故障定位检测电路结构
CN103840830A (zh) * 2013-12-23 2014-06-04 华为技术有限公司 时间数字转换器及数字锁相环
CN107294530A (zh) * 2016-04-11 2017-10-24 恩智浦美国有限公司 用于高时间数字转换器（tdc）分辨率的校准方法和设备
EP3249817A1 (en) * 2016-05-25 2017-11-29 IMEC vzw Dtc-based pll and method for operating the dtc-based pll
CN109298240A (zh) * 2017-07-25 2019-02-01 株式会社索思未来 相位测量电路系统
CN110350912A (zh) * 2018-04-06 2019-10-18 三星电子株式会社 时钟信号生成器、锁相环电路及操作方法和无线通信设备
CN115498997A (zh) * 2021-06-17 2022-12-20 英飞凌科技股份有限公司 用于测量延迟元件的延迟的电路和方法
CN114499147A (zh) * 2022-02-24 2022-05-13 浙江赛思电子科技有限公司 一种延迟电路的校准电路、校准方法、装置以及介质

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
一种新的短时间间隔测量方法;王海;周渭;刘畅生;王水平;;西安电子科技大学学报(02);全文 *
利用GPS导航信号进行水下地形测量的时间同步;赵珞成;海洋测绘(05);全文 *

Also Published As

Publication number Publication date
CN116112005A (zh) 2023-05-12

Similar Documents

Publication Publication Date Title
KR101180144B1 (ko) 위상고정루프 기반 주파수 합성기를 위한 자동주파수보정 장치 및 방법
TWI404073B (zh) 數位至時間轉換器與數位至時間轉換方法
CN107643674B (zh) 一种基于FPGA进位链的Vernier型TDC电路
US20070296396A1 (en) Phase Difference Measurement Circuit
US20100260242A1 (en) Time digital converter, digital pll frequency synthesizer, transceiver, and receiver
KR20190090787A (ko) 고 선형성 위상 보간기
TWI521884B (zh) 數位鎖相迴路裝置及其方法
US11070218B2 (en) Real time counter-based method for the determination and measurement of frequency lock time in phase-locked loops
CN116112005B (zh) 一种dtc延迟单元的延迟测量方法、设备及存储介质
Szplet et al. High precision time and frequency counter for mobile applications
CN104426537A (zh) 用于评估控制环中的系统的性能的装置和方法
CN115516768A (zh) 时间数字转换器校准
CN116094518B (zh) 一种高精度全数字锁相环环路的复位方法
US20220263515A1 (en) Circuit for converting a signal between digital and analog
JP2000221248A (ja) 半導体試験装置
US11237195B2 (en) Frequency estimation
CN115967398A (zh) 一种时间数字转换器转换系数更新方法、系统以及设备
JPH03124122A (ja) ディジタル同期掃引方法
CN104660256A (zh) 锁相环锁定时间的测量方法
CN110784212B (zh) 一种锁相环的频率锁定方法及电路
CN112019317B (zh) 频率校准方法及装置、存储介质、电子装置
US9784770B2 (en) Devices and methods of measuring gain of a voltage-controlled oscillator
CN104811195A (zh) 一种频率校准装置及频率综合器
CN108572345A (zh) 示波器，基于欠采样对频率准确度进行校正的方法、系统
JPH01261025A (ja) クロック発生回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant