CN116110923B - 半导体结构的制备方法及半导体结构 - Google Patents

半导体结构的制备方法及半导体结构 Download PDF

Info

Publication number
CN116110923B
CN116110923B CN202310334156.2A CN202310334156A CN116110923B CN 116110923 B CN116110923 B CN 116110923B CN 202310334156 A CN202310334156 A CN 202310334156A CN 116110923 B CN116110923 B CN 116110923B
Authority
CN
China
Prior art keywords
layer
substrate
photosensitive
trench isolation
deep trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310334156.2A
Other languages
English (en)
Other versions
CN116110923A (zh
Inventor
陈维邦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Xinjing Integrated Circuit Co Ltd
Original Assignee
Hefei Xinjing Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Xinjing Integrated Circuit Co Ltd filed Critical Hefei Xinjing Integrated Circuit Co Ltd
Priority to CN202310334156.2A priority Critical patent/CN116110923B/zh
Publication of CN116110923A publication Critical patent/CN116110923A/zh
Application granted granted Critical
Publication of CN116110923B publication Critical patent/CN116110923B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Element Separation (AREA)

Abstract

本申请涉及一种半导体结构的制备方法及半导体结构。半导体结构的制备方法包括：提供基底，所述基底具有相对的第一面和第二面；于所述基底内形成介质层；于所述基底内形成多个间隔排布的深沟槽隔离结构，所述深沟槽隔离结构位于所述介质层远离所述第一面的表面；经由所述第二面于所述基底内形成感光叠层，所述感光叠层位于相邻所述深沟槽隔离结构之间。相较于常规的在前段工艺中采用高能离子注入经由基底的第一面形成感光层的方式，本申请的半导体结构的制备方法在形成感光叠层的过程中不会对周边区域造成损伤，在相邻感光叠层之间以及感光叠层与其他结构层之间不会产生串扰。

Description

半导体结构的制备方法及半导体结构
技术领域
本申请涉及半导体技术领域，特别是涉及一种半导体结构的制备方法及半导体结构。
背景技术
随着半导体技术的发展，对BSI（Back side illumination，背照式）半导体器件中的感光区的感光性能要求越来越高，为提升感光性能，需要对感光区的形成过程进行控制。
而常规的形成感光区的方法，是在前段工艺制程中便进行高能离子注入获得感光区，高能离子注入会对感光区的周边区域造成损伤，当感光区产生电子电洞时，电子会经由周边损伤区域流向感光区或其他结构层，因此这种方式会造成相邻感光区之间以及感光区与其他结构层之间产生CT（cross talk，串扰）等负面效应。
发明内容
基于此，有必要针对上述问题提供一种半导体结构的制备方法及半导体结构。
为了实现上述目的，一方面，本申请提供了一种半导体结构的制备方法，包括：
提供基底，所述基底具有相对的第一面和第二面；
于所述基底内形成介质层；
于所述基底内形成多个间隔排布的深沟槽隔离结构，所述深沟槽隔离结构位于所述介质层远离所述第一面的表面；
经由所述第二面于所述基底内形成感光叠层，所述感光叠层位于相邻所述深沟槽隔离结构之间。
本申请的半导体结构的制备方法中，通过在相邻的深沟槽隔离结构之间形成感光叠层，且经由第二面形成感光叠层，相较于常规的在前段工艺中采用高能离子注入经由基底的第一面形成感光层的方式，本申请在形成感光叠层的过程中不会对周边区域造成损伤，在相邻感光叠层之间以及感光叠层与其他结构层之间不会产生串扰；且形成感光叠层的过程中没有经过介质层，不会对介质层造成破坏，并且介质层可以对感光叠层进行隔离保护，也可以避免感光叠层与其他结构层之间产生串扰。
在其中一个实施例中，所述感光叠层包括第一感光层、第二感光层及第三感光层，所述第一感光层位于所述介质层远离所述第一面的表面，所述第二感光层位于所述第一感光层远离所述介质层的表面，所述第三感光层位于所述第二感光层远离所述第一感光层的表面；所述感光叠层内包括第一VA族元素、第二VA族元素和第三VA族元素；所述经由所述第二面于所述基底内形成感光叠层，包括：
于所述第二面形成第一扩散材料层，所述第一扩散材料层内具有所述第一VA族元素；
对所得结构进行热处理，使所述第一扩散材料层内的所述第一VA族元素移动至相邻所述深沟槽隔离结构之间的所述基底内，以形成所述第一感光层；
于所述第二面上形成第二扩散材料层，所述第二扩散材料层内具有所述第二VA族元素；
对所得结构进行热处理，使所述第二扩散材料层内的所述第二VA族元素移动至相邻所述深沟槽隔离结构之间的所述基底内，以形成所述第二感光层；
于所述第二面上形成第三扩散材料层，所述第三扩散材料层内具有第三VA族元素；
对所得结构进行热处理，使所述第三扩散材料层内的所述第三VA族元素移动至相邻所述深沟槽隔离结构之间的所述基底内，以形成所述第三感光层；
其中，所述第一VA族元素、所述第二VA族元素和所述第三VA族元素互不相同。
在其中一个实施例中， 所述第一扩散材料层包括磷硅层，所述第一VA族元素包括磷元素；所述对所得结构进行热处理，使所述第一扩散材料层内的所述第一VA族元素移动至相邻所述深沟槽隔离结构之间的所述基底内，以形成所述第一感光层的过程中，所述磷硅层分解出磷元素，所述磷元素移动至相邻所述深沟槽隔离结构之间的所述基底内，以形成所述第一感光层；
所述第二扩散材料层包括砷硅层，所述第二VA族元素包括砷元素；所述对所得结构进行热处理，使所述第二扩散材料层内的所述第二VA族元素移动至相邻所述深沟槽隔离结构之间的所述基底内，以形成所述第二感光层的过程中，所述砷硅层分解出砷元素，所述砷元素移动至相邻所述深沟槽隔离结构之间的所述基底内，以形成所述第二感光层；
所述第三扩散材料层包括锑硅层，所述第三VA族元素包括锑元素；所述对所得结构进行热处理，使所述第三扩散材料层内的所述第三VA族元素移动至相邻所述深沟槽隔离结构之间的所述基底内，以形成所述第三感光层的过程中，所述锑硅层分解出锑元素，所述锑元素移动至相邻所述深沟槽隔离结构之间的所述基底内，以形成所述第三感光层。
在其中一个实施例中，所述对所得结构进行热处理，使所述第一扩散材料层内的所述第一VA族元素移动至相邻所述深沟槽隔离结构之间的所述基底内，以形成所述第一感光层的过程中，所述磷硅层还分解出硅元素，且硅元素被氧化为第一氧化硅层；
所述对所得结构进行热处理，使所述第二扩散材料层内的所述第二VA族元素移动至相邻所述深沟槽隔离结构之间的所述基底内，以形成所述第二感光层的过程中，所述砷硅层还分解出硅元素，且硅元素被氧化为第二氧化硅层；
所述对所得结构进行热处理，使所述第三扩散材料层内的所述第三VA族元素移动至相邻所述深沟槽隔离结构之间的所述基底内，以形成所述第三感光层的过程中，所述锑硅层还分解出硅元素，且硅元素被氧化为第三氧化硅层。
在其中一个实施例中，硅元素被氧化为第一氧化硅层之后，所述于所述第二面上形成第二扩散材料层之前，还包括：去除所述第一氧化硅层；
硅元素被氧化为第二氧化硅层之后，所述于所述第二面上形成第三扩散材料层之前，还包括：去除所述第二氧化硅层。
在其中一个实施例中，所述基底内具有浅沟槽隔离结构，所述浅沟槽隔离结构自所述第一面延伸至所述基底内，所述浅沟槽隔离结构的深度小于所述基底的厚度；所述介质层位于所述浅沟槽隔离结构远离所述第一面的一侧；
于所述基底内形成所述介质层之后，于所述基底内形成多个间隔排布的深沟槽隔离结构之前，还包括：于所述第一面形成金属互连结构。
在其中一个实施例中，所述于所述基底内形成多个间隔排布的深沟槽隔离结构之后，所述于所述基底内形成感光叠层之前，还包括：
于所述基底的第二面形成隔离栅格，所述隔离栅格与所述深沟槽隔离结构对应设置，所述隔离栅格内具有开口，所述开口暴露出所述第二面；
所述于所述基底内形成感光叠层之后，还包括：
于所述开口内形成滤光片，所述滤光片与所述感光叠层对应设置；
于所述滤光片和所述隔离栅格远离所述基底的表面形成透镜层。
本申请还提供一种半导体结构，所述半导体结构包括：
基底，所述基底具有相对的第一面和第二面；
介质层，位于所述基底内；
多个间隔排布的深沟槽隔离结构，位于所述介质层远离所述第一面的表面；
感光叠层，位于相邻所述深沟槽隔离结构之间。
本申请的半导体结构包括基底、介质层、多个间隔排布的深沟槽隔离结构以及感光叠层，介质层位于基底内，深沟槽隔离结构位于介质层远离第一面的表面，感光叠层位于相邻深沟槽隔离结构之间，介质层可以对感光叠层进行隔离保护，在相邻感光叠层之间以及感光叠层与其他结构层之间不会产生串扰。
在其中一个实施例中，所述感光叠层包括：
第一感光层，位于所述介质层远离所述第一面的表面，所述第一感光层内具有第一VA族元素；
第二感光层，位于所述第一感光层远离所述介质层的表面，所述第二感光层内具有第二VA族元素；
第三感光层，位于所述第二感光层远离所述第一感光层的表面，所述第三感光层内具有第三VA族元素；其中，所述第一VA族元素、所述第二VA族元素和所述第三VA族元素互不相同。
在其中一个实施例中，所述基底内形成有浅沟槽隔离结构，所述浅沟槽隔离结构自所述第一面延伸至所述基底内，所述浅沟槽隔离结构的深度小于所述基底的厚度；所述介质层位于所述浅沟槽隔离结构远离所述第一面的一侧；所述半导体结构还包括：
金属互连结构，位于所述第一面；
隔离栅格，位于所述第二面，与所述深沟槽隔离结构对应设置，所述隔离栅格内具有开口，所述开口暴露出所述感光叠层；
滤光片，位于所述开口内，与所述感光叠层对应设置；
透镜层，位于所述滤光片和所述隔离栅格远离所述基底的表面。
附图说明
为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为一实施例中提供的半导体结构的制备方法的流程图；
图2为一实施例中提供的半导体结构的制备方法中步骤S101所得结构的截面结构示意图；
图3为一实施例中提供的半导体结构的制备方法中步骤S102所得结构的截面结构示意图；
图4为一实施例中提供的半导体结构的制备方法中于第一面形成金属互连结构的步骤所得结构的截面结构示意图；
图5为一实施例中提供的半导体结构的制备方法中步骤S103的步骤流程图；
图6为一实施例中提供的半导体结构的制备方法中步骤S10311所得结构的截面结构示意图；
图7为一实施例中提供的半导体结构的制备方法中步骤S10312所得结构的截面结构示意图；
图8为一实施例中提供的半导体结构的制备方法中步骤S10313所得结构的截面结构示意图；
图9为一实施例中提供的半导体结构的制备方法中去除图形化掩膜层和初始衬垫层的步骤所得结构的截面结构示意图；
图10为一实施例中提供的半导体结构的制备方法中步骤S1032所得结构的截面结构示意图；
图11为一实施例中提供的半导体结构的制备方法中步骤S1033所得结构的截面结构示意图；
图12为一实施例中提供的半导体结构的制备方法中于基底的第二面形成隔离栅格的步骤流程图；
图13为一实施例中提供的半导体结构的制备方法中步骤S125所得结构的截面结构示意图；
图14为一实施例中提供的半导体结构的制备方法中步骤S126所得结构的截面结构示意图；
图15为一实施例中提供的半导体结构的制备方法中步骤S104的步骤流程图；
图16为一实施例中提供的半导体结构的制备方法中步骤S1041所得结构的截面结构示意图；
图17为一实施例中提供的半导体结构的制备方法中步骤S1042所得结构的截面结构示意图；
图18为一实施例中提供的半导体结构的制备方法中去除第一氧化硅层的步骤所得结构的截面结构示意图；
图19为一实施例中提供的半导体结构的制备方法中步骤S1043所得结构的截面结构示意图；
图20为一实施例中提供的半导体结构的制备方法中步骤S1044所得结构的截面结构示意图；
图21为一实施例中提供的半导体结构的制备方法中去除第二氧化硅层的步骤所得结构的截面结构示意图；
图22为一实施例中提供的半导体结构的制备方法中步骤S1045所得结构的截面结构示意图；
图23为一实施例中提供的半导体结构的制备方法中步骤S1046所得结构的截面结构示意图；
图24为一实施例中提供的半导体结构的制备方法中步骤S105所得结构的截面结构示意图；
图25为一实施例中提供的半导体结构的制备方法中步骤S106所得结构的截面结构示意图。
附图标记说明：
1-基底；101-第一面；102-第二面；11-浅沟槽隔离结构；12-有源区；13-介质层；2-金属互连结构；31-初始衬垫层；32-图形化掩膜层；321-第一开口图形；4-深沟槽隔离结构；40-深沟槽；41-第一保护层；42-第二保护层；5-隔离栅格；50-开口；51-第一隔离层；52-第二隔离层；53-第三隔离层；54-第四隔离层；55-第五隔离层；6-感光叠层；61-第一感光层；611-第一扩散材料层；612-第一氧化硅层；62-第二感光层；621-第二扩散材料层；622-第二氧化硅层；63-第三感光层；631-第三扩散材料层；632-第三氧化硅层；7-滤光片；8-透镜层。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的首选实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外，器件也可以包括另外地取向(譬如，旋转90度或其它取向)，并且在此使用的空间描述语相应地被解释。
在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应明白，当术语“组成”和/或“包括”在该说明书中使用时，可以确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。同时，在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
随着半导体技术的发展，对BSI（Back side illumination，背照式）半导体器件中的感光区的感光性能要求越来越高，为提升感光性能，需要对感光区的形成过程进行控制。
常规的形成感光区的方法是在前段工艺制程中便进行高能离子注入获得感光区，高能离子注入会对感光区的周边区域造成损伤，当感光区产生电子电洞时，电子会经由周边损伤区域流向感光区或其他结构层，造成相邻感光区之间以及感光区与其他结构层之间产生CT（cross talk，串扰）等负面效应。
基于此，有必要针对上述问题提供一种半导体结构的制备方法及半导体结构。
如图1所示，本申请提供了一种半导体结构的制备方法，可以包括如下步骤：
S101：提供基底1，基底1具有相对的第一面101和第二面102，如图2所示；
S102：于基底1内形成介质层13，如图3所示；
S103：于基底1内形成多个间隔排布的深沟槽隔离结构4，深沟槽隔离结构4位于介质层13远离第一面101的表面，如图11所示；
S104：经由第二面102于基底1内形成感光叠层6，感光叠层6位于相邻深沟槽隔离结构4之间，如图23所示。
其中，经过步骤S101-S104后获得的半导体结构可以参阅图23。当然，为了便于理解本申请，图23给出的是采用本申请的半导体结构的制备方法所制备出的半导体结构的一种示例，采用本申请的半导体结构的制备方法所制备出的半导体结构还可以有其他合适的示例，本申请在此均不做限制。
其中，在半导体工艺制程中，第一面101作为基底1的正面，第二面102作为基底1的背面。
上述实施例中的半导体结构的制备方法中，通过在相邻的深沟槽隔离结构4之间形成感光叠层6，且经由第二面102形成感光叠层6，相较于常规的在前段工艺中采用高能离子注入经由基底1的第一面101形成感光层的方式，本申请在形成感光叠层6的过程中不会对周边区域造成损伤，在相邻感光叠层6之间以及感光叠层6与其他结构层之间不会产生串扰；且形成感光叠层6的过程中没有经过介质层13，不会对介质层13造成破坏，并且介质层13可以对感光叠层6进行隔离保护，也可以避免感光叠层6与其他结构层之间产生串扰。
在步骤S101中，请参阅图1中的S101步骤及图2，提供基底1，基底1具有相对的第一面101和第二面102。
示例性的，基底1的材料可以为任意合适的材料，例如可以为以下所提到的材料中的至少一种：硅(Si)、锗(Ge)、锗硅(SiGe)、碳硅(SiC)、碳锗硅(SiGeC)、砷化铟(InAs)、砷化镓(GaAs)、磷化铟(InP)、氮化镓(GaN)或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等，或者为绝缘体上硅 (SOI)、绝缘体上层叠硅 (SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)，或者还可以为双面抛光硅片(Double Side PolishedWafers，DSP)等，本实施例在此不作限制。
在一个实施例中，参阅图2，基底1内形成有浅沟槽隔离结构11，浅沟槽隔离结构11自第一面101延伸至基底1内，浅沟槽隔离结构11的深度小于基底1的厚度。
其中，基底1内浅沟槽隔离结构11的数量为多个，多个浅沟槽隔离结构11间隔排布于基底1内；浅沟槽隔离结构11于基底1内隔离出多个间隔排布的有源区12。
在步骤S102中，请参阅图1中的S102步骤及图3，于基底1内形成介质层13。
其中，基底1的材料中若包括硅，则介质层13可以包括但不仅限于氧化硅层和碳氧化硅层中的至少一种；示例性的，可以通过从基底1的第一面101对基底1进行离子注入后对所得结构进行热处理形成介质层13，即从基底1的正面进行离子注入，对基底1进行离子注入所采用的注入材料包括但不仅限于氧气，氧气被注入基底1之后，以氧自由基的形式存在于基底1内，然后对所得结构进行热处理，氧自由基与基底1中的硅反应形成氧化硅层和/或碳氧化硅层作为介质层13。
示例性的，对基底1进行离子注入时的注入浓度可以是1E15cm-3~1E16cm-3；进一步地，对基底1进行离子注入时的注入浓度可以是1E15cm-3、5E15cm-3或1E16cm-3，也可以是其他位于1E15cm-3~1E16cm-3之间的浓度，不受例举所限制。对基底1进行离子注入时的能量可以是10Kev~20Kev；进一步地，对基底1进行离子注入时的能量可以是10Kev、15Kev或20Kev，也可以是其他位于10Kev~20Kev之间的注入能量，不受例举所限制。对所得结构进行热处理的温度范围可以为600℃~750℃；对所得结构进行热处理的时间可以为20min~40min；示例性的，对所得结构进行热处理的温度可以为600℃、650℃、700℃或750℃，也可以是其他任意位于600℃~750℃之间的温度，不受例举所限制。对所得结构进行热处理的时间可以为20min、25min、30min、35min或40min，也可以是其他任意位于20min~40min之间的时间，不受例举所限制。
在一些示例中，介质层13的厚度可以为30nm~50nm；示例性的，介质层13的厚度可以为30nm、35nm、40nm、45nm或50nm，也可以是其他任意位于30nm~50nm之间的厚度，不受例举所限制。
上述实施例中，介质层13位于浅沟槽隔离结构11远离第一面101的一侧，介质层13可以将感光叠层6、深沟槽隔离结构4等与浅沟槽隔离结构11等前段制程工艺结构隔离开来，避免结构之间产生串扰。
在一个实施例中，如图4所示，于基底1内形成介质层13之后，于基底1内形成多个间隔排布的深沟槽隔离结构4之前，还包括：于第一面101形成金属互连结构2的步骤。
其中，在于基底1内形成介质层13之后，再形成金属互连结构2，可以避免离子注入对金属互连结构2造成损伤。
在步骤S103中，请参阅图1中的S103步骤及图5至图11，于基底1内形成多个间隔排布的深沟槽隔离结构4，深沟槽隔离结构4位于介质层13远离第一面101的表面。
示例性的，深沟槽隔离结构4包括第一保护层41和第二保护层42；如图5所示，于基底1内形成多个间隔排布的深沟槽隔离结构4，可以包括如下步骤：
S1031：于基底1内形成多个间隔排布的深沟槽40，如图8所示；
S1032：于深沟槽40的底部和侧壁以及基底1的第二面102形成第一保护层41，如图10所示；
S1033：于深沟槽40内填充第二保护层42，如图11所示。
其中，第二保护层42形成于第一保护层41远离深沟槽40的表面，并填满深沟槽40。于深沟槽40内填充第二保护层42之后，需要对第一保护层41的上表面以及第二保护层42的上表面进行化学机械研磨，以将第一保护层41和第二保护层42的上表面磨平，便于后续在第一保护层41和第二保护层42的上表面进行工艺制程。由于第一保护层41同时形成于基底1的第二面102，因此第一保护层41和第二保护层42均有部分凸出于深沟槽40，即第一保护层41和第二保护层42的上表面均高于深沟槽40。
在一个实施例中，于基底1内形成多个间隔排布的深沟槽40，可以包括如下步骤：
S10311：于基底1的第二面102形成初始衬垫层31，所得结构如图6所示；其中，可以采用化学气相沉积工艺或原子层沉积工艺于基底1的第二面102形成初始衬垫层31，初始衬垫层31包括但不仅限氧化硅层。
S10312：于初始衬垫层31远离第二面102的表面形成图形化掩膜层32，图形化掩膜层32具有第一开口图形321，第一开口图形321定义出深沟槽40的形状和位置，所得结构如图7所示；其中，图形化掩膜层32包括但不仅限氮化硅层或氮氧化硅层，也可以包括氮化硅层和氮氧化硅层的叠层结构。
S10313：基于第一开口图形321依次刻蚀初始衬垫层31及基底1，以形成深沟槽40，所得结构如图8所示。
其中，可以采用但不仅限于干法刻蚀工艺对初始衬垫层31及基底1进行刻蚀。
在一个实施例中，于初始衬垫层31远离第二面102的表面形成图形化掩膜层32，可以包括如下步骤：于初始衬垫层31远离第二面102的表面形成掩膜材料层，于掩膜材料层远离初始衬垫层31的表面形成光阻层，对光阻层进行曝光显影，以得到图形化光阻层，图形化光阻层具有第二开口图形，第二开口图形定义出第一开口图形321的形状和位置；基于图形化光阻层刻蚀掩膜材料层，以得到图形化掩膜层32。
需要说明的是，在得到图形化掩膜层32之后，需要去除图形化光阻层，以避免图形化光阻层接触到基底1而对基底1造成污染。具体的，可以采用但不仅限于灰化工艺去除图形化光阻层。
示例性的，可以采用化学气相沉积工艺或原子层沉积工艺于初始衬垫层31远离第二面102的表面形成掩膜材料层，掩膜材料层包括但不仅限氮化硅层或氮氧化硅层，也可以包括氮化硅层和氮氧化硅层的叠层结构；可以采用涂布法中的旋涂的方式于掩膜材料层的上表面形成光阻层，光阻层可以包括正性光阻层，也可以包括负性光阻层；可以采用但不仅限于干法刻蚀工艺刻蚀掩膜材料层，以得到图形化掩膜层32。
进一步地，在形成深沟槽40之后，还包括：去除图形化掩膜层32和初始衬垫层31的步骤，所得结构如图9所示。
在步骤S1032中，请参阅图5中的S1032步骤及图10，于深沟槽40的底部和侧壁以及基底1的第二面102形成第一保护层41。
其中，可以采用化学气相沉积工艺或原子层沉积工艺的方式于深沟槽40的底部和侧壁以及基底1的第二面102形成第一保护层41；第一保护层41可以是但不仅限于氧化物层，氧化物层可以是但不仅限于氧化硅层。
其中，在刻蚀形成深沟槽40的过程中，图形化掩膜层32和初始衬垫层31不可避免的会受到损伤，因此需要去除受损的图形化掩膜层32和初始衬垫层31；而在去除图形化掩膜层32和初始衬垫层31时，也会对基底1的表面造成一定损伤，因此在深沟槽40的底部和侧壁形成第一保护层41的同时，也在基底1的第二面102形成第一保护层41，第一保护层41可以对基底1的表面进行修复，以获得良好的表面结构。
在步骤S1033中，请参阅图5中的S1033步骤及图11，于深沟槽40内填充第二保护层42。
其中，可以采用HARP（high aspect ratio process，高深宽比工艺）或HDP（highdensity plasma，高密度等离子体）沉积工艺填充第二保护层42；第二保护层42可以包括但不仅限于氧化物层，进一步地，氧化物层可以包括但不仅限于氧化硅层和碳氧化硅层中的至少一种。
在一个实施例中，可以参阅图12至图14，于基底1内形成多个间隔排布的深沟槽隔离结构4之后，于基底1内形成感光叠层6之前，还包括：于基底1的第二面102形成隔离栅格5的步骤，隔离栅格5与深沟槽隔离结构4对应设置，隔离栅格5内具有开口50，开口50暴露出第二面102。
在一个实施例中，如图12，于基底1的第二面102形成隔离栅格5，可以包括如下步骤：
S121：于第一保护层41及第二保护层42远离第二面102的表面形成第一隔离层51。其中，可以采用物理气相沉积工艺或原子层沉积工艺的方式于第一保护层41及第二保护层42远离第二面102的表面形成第一隔离层51，第一隔离层51可以是但不仅限于金属氧化物层，金属氧化物层可以是但不仅限于氧化铝层。
S122：于第一隔离层51远离第一保护层41的表面形成第二隔离层52。其中，可以采用物理气相沉积工艺或原子层沉积工艺的方式于第一隔离层51远离第一保护层41的表面形成第二隔离层52，第二隔离层52可以是但不仅限于金属氧化物层，金属氧化物层可以是但不仅限于氧化钽层。
S123：于第二隔离层52远离第一隔离层51的表面形成第三隔离层53。其中，可以采用化学气相沉积工艺或原子层沉积工艺的方式于第二隔离层52远离第一隔离层51的表面形成第三隔离层53，第三隔离层53可以是但不仅限于氧化物层，氧化物层可以是但不仅限于氧化硅层。
S124：于第三隔离层53远离第二隔离层52的表面形成第四隔离层54。其中，可以采用物理气相沉积工艺或原子层沉积工艺的方式于第三隔离层53远离第二隔离层52的表面形成第四隔离层54，第四隔离层54可以是但不仅限于金属层，金属层可以是但不仅限于铝层。
S125：于第四隔离层54远离第三隔离层53的表面形成第五隔离层55。所得结构如图13所示，其中，可以采用化学气相沉积工艺或原子层沉积工艺的方式于第四隔离层54远离第三隔离层53的表面形成第五隔离层55，第五隔离层55可以是但不仅限于氧化物层，氧化物层可以是但不仅限于氧化硅层。
S126：沿厚度方向依次刻蚀第五隔离层55、第四隔离层54、第三隔离层53、第二隔离层52、第一隔离层51及第一保护层41，以得到具有开口50的隔离栅格5。所得结构如图14所示。
其中，可以采用干法刻蚀工艺沿厚度方向依次刻蚀第五隔离层55、第四隔离层54、第三隔离层53、第二隔离层52、第一隔离层51及第一保护层41，以得到具有开口50的隔离栅格5。参阅图14，隔离栅格5与深沟槽隔离结构4接触。隔离栅格5可以是CMG（CompositeMetal Grid，复合金属网格）。
在一些示例中，第一隔离层51的厚度可以为6.5nm~8.5nm；具体的，第一隔离层51的厚度可以为6.5nm、7nm、7.5nm、8nm或8.5nm，也可以是其他任意位于6.5nm~8.5nm之间的厚度，不受例举所限制。第二隔离层52的厚度可以为50nm~54nm；具体的，第二隔离层52的厚度可以为50nm、51nm、52nm、53nm或54nm，也可以是其他任意位于50nm~54nm之间的厚度，不受例举所限制。第三隔离层53的厚度可以为178nm~182nm；具体的，第三隔离层53的厚度可以为178nm、179nm、180nm、181nm或182nm，也可以是其他任意位于178nm~182nm之间的厚度，不受例举所限制。第四隔离层54的厚度可以为40nm~60nm；具体的，第四隔离层54的厚度可以为40nm、45nm、50nm、55nm或60nm，也可以是其他任意位于40nm~60nm之间的厚度，不受例举所限制。第五隔离层55的厚度可以为50nm~100nm；具体的，第五隔离层55的厚度可以为50nm、60nm、70nm、80nm、90nm或100nm，也可以是其他任意位于50nm~100nm之间的厚度，不受例举所限制。
上述实施例中，隔离栅格5与深沟槽隔离结构4共同对感光叠层6进行隔离保护，以防止感光叠层6的电子转移至其他结构层中造成器件功能异常。
在步骤S104中，请参阅图1中的S104步骤及图15至图23，经由第二面102于基底1内形成感光叠层6，感光叠层6位于相邻深沟槽隔离结构4之间。
在一个实施例中，感光叠层6包括第一感光层61、第二感光层62及第三感光层63，第一感光层61位于介质层13远离第一面101的表面，第二感光层62位于第一感光层61远离介质层13的表面，第三感光层63位于第二感光层62远离第一感光层61的表面；感光叠层6内包括第一VA族元素、第二VA族元素和第三VA族元素；如图15所示，经由第二面102于基底1内形成感光叠层6，可以包括如下步骤：
S1041：于第二面102形成第一扩散材料层611，第一扩散材料层611内具有第一VA族元素，如图16所示；
S1042：对所得结构进行热处理，使第一扩散材料层611内的第一VA族元素移动至相邻深沟槽隔离结构4之间的基底1内，以形成第一感光层61，如图17所示；
S1043：于第二面102上形成第二扩散材料层621，第二扩散材料层621内具有第二VA族元素，如图19所示；
S1044：对所得结构进行热处理，使第二扩散材料层621内的第二VA族元素移动至相邻深沟槽隔离结构4之间的基底1内，以形成第二感光层62，如图20所示；
S1045：于第二面102上形成第三扩散材料层631，第三扩散材料层631内具有第三VA族元素，如图22所示；
S1046：对所得结构进行热处理，使第三扩散材料层631内的第三VA族元素移动至相邻深沟槽隔离结构4之间的基底1内，以形成第三感光层63；其中，第一VA族元素、第二VA族元素和第三VA族元素互不相同，如图23所示。
在步骤S1041中，请参阅图16，于第二面102形成第一扩散材料层611，第一扩散材料层611内具有第一VA族元素。
示例性的，可以采用化学气相沉积工艺或原子层沉积工艺于第二面102形成第一扩散材料层611。其中，第一扩散材料层611还形成于隔离栅格5裸露的表面。
在步骤S1042中，请参阅图17，对所得结构进行热处理，使第一扩散材料层611内的第一VA族元素移动至相邻深沟槽隔离结构4之间的基底1内，以形成第一感光层61。
其中，第一扩散材料层611内的第一VA族元素采用扩散的方式移动至相邻深沟槽隔离结构4之间的基底1内，不会对基底1以及其他结构层造成损伤。相较于常规的采用离子注入方式形成感光层的方式，本申请的形成第一感光层61的过程不会造成感光层之间的串扰，也不会造成感光层与相邻其他结构层之间产生串扰，可以帮助提升器件性能。
需要说明的是，第一VA族元素可以垂直扩散至基底1的区域内，也可以在基底1内横向扩散，因此第一感光层61至少部分占据相邻深沟槽隔离结构4之间的基底1的区域；第一感光层61至少部分占据相邻深沟槽隔离结构4之间的基底1的区域，可以理解为第一感光层61可以部分占据相邻深沟槽隔离结构4之间的基底1的区域，即第一感光层61可以不与第一保护层41的外侧表面相接触或第一感光层61可以部分与第一保护层41的外侧表面相接触；第一感光层61也可以完全占据相邻深沟槽隔离结构4之间的基底1的区域，即第一感光层61可以全部与第一保护层41的外侧表面相接触；图17所示的第一感光层61未完全占据相邻深沟槽隔离结构4之间的基底1的区域是为了直观展示第一VA族元素的扩散区域，在其他实施例中，譬如不同的温度条件下，第一VA族元素可以同时进行垂直扩散与横向扩散，第一感光层61可以填满相邻深沟槽隔离结构4之间的基底1的区域。
在一些示例中，对所得结构进行热处理，使第一扩散材料层611内的第一VA族元素移动至相邻深沟槽隔离结构4之间的基底1内，以形成第一感光层61，所采用的热处理温度可以为380℃~420℃，热处理的时间可以为20min~40min；示例性的，热处理温度可以为380℃、400℃或420℃，也可以是其他任意位于380℃~420℃之间的温度，不受例举所限制；热处理的时间可以为20min、25min、30min、35min或40min，也可以是其他任意位于20min~40min之间的时间，不受例举所限制。
在一个实施例中，第一扩散材料层611可以包括磷硅层，第一VA族元素可以包括磷元素；对所得结构进行热处理，使第一扩散材料层611内的第一VA族元素移动至相邻深沟槽隔离结构4之间的基底1内，以形成第一感光层61的过程中，磷硅层分解出磷元素，磷元素移动至相邻深沟槽隔离结构4之间的基底1内，以形成第一感光层61。即第一感光层61可以包括磷层。
示例性的，第一扩散材料层611中磷元素的浓度可以为2E13cm-3~9E13cm-3；进一步地，第一扩散材料层611中磷元素的浓度可以是2E13cm-3、3E13cm-3、4E13cm-3、5E13cm-3、6E13cm-3、7E13cm-3、8E13cm-3或9E13cm-3、，也可以是其他位于2E13cm-3~9E13cm-3之间的浓度，不受例举所限制。
在一个实施例中，参阅图17，对所得结构进行热处理，使第一扩散材料层611内的第一VA族元素移动至相邻深沟槽隔离结构4之间的基底1内，以形成第一感光层61的过程中，磷硅层还分解出硅元素，且硅元素被氧化为第一氧化硅层612。第一扩散材料层611的初始位置即为第一氧化硅层612所在位置。
在一个实施例中，硅元素被氧化为第一氧化硅层612之后，于第二面102上形成第二扩散材料层621之前，还包括：去除第一氧化硅层612的步骤；所得结构如图18所示。
在步骤S1043中，请参阅图19，于第二面102上形成第二扩散材料层621，第二扩散材料层621内具有第二VA族元素。
示例性的，可以采用化学气相沉积工艺或原子层沉积工艺于第二面102形成第二扩散材料层621。
其中，第二扩散材料层621还形成于隔离栅格5裸露的表面。
在步骤S1044中，请参阅图20，对所得结构进行热处理，使第二扩散材料层621内的第二VA族元素移动至相邻深沟槽隔离结构4之间的基底1内，以形成第二感光层62。
其中，第二扩散材料层621内的第二VA族元素采用扩散的方式移动至相邻深沟槽隔离结构4之间的基底1内，不会对基底1以及其他结构层造成损伤。相较于常规的采用离子注入方式形成感光层的方式，本申请的形成第二感光层62的过程不会造成感光层之间的串扰，也不会造成感光层与相邻其他结构层之间产生串扰，可以帮助提升器件性能。
需要说明的是，第二VA族元素可以垂直扩散至基底1的区域内，也可以在基底1内横向扩散，因此第二感光层62可以全部与第一保护层41的外侧表面相接触，第二感光层62也可以部分与第一保护层41的外侧表面相接触；图20所示的第二感光层62部分与第一保护层41的外侧表面相接触，第二感光层62未完全占据相邻深沟槽隔离结构4之间的基底1的区域是为了直观展示第二VA族元素的扩散区域，在其他实施例中，譬如不同的温度条件下，第二VA族元素可以同时进行垂直扩散与横向扩散，第二感光层62可以填满相邻深沟槽隔离结构4之间的基底1的区域。
在一些示例中，对所得结构进行热处理，使第二扩散材料层621内的第二VA族元素移动至相邻深沟槽隔离结构4之间的基底1内，以形成第二感光层62，所采用的热处理温度可以为380℃~420℃，热处理的时间可以为20min~40min；示例性的，热处理温度可以为380℃、400℃或420℃，也可以是其他任意位于380℃~420℃之间的温度，不受例举所限制；热处理的时间可以为20min、25min、30min、35min或40min，也可以是其他任意位于20min~40min之间的时间，不受例举所限制。
在一个实施例中，第二扩散材料层621包括砷硅层，第二VA族元素包括砷元素；对所得结构进行热处理，使第二扩散材料层621内的第二VA族元素移动至相邻深沟槽隔离结构4之间的基底1内，以形成第二感光层62的过程中，砷硅层分解出砷元素，砷元素移动至相邻深沟槽隔离结构4之间的基底1内，以形成第二感光层62。即第二感光层62可以包括砷层。
示例性的，第二扩散材料层621中砷元素的浓度可以为1E14cm-3~6E14cm-3；进一步地，第二扩散材料层621中砷元素的浓度可以是1E14cm-3、2E14cm-3、3E14cm-3、4E14cm-3、5E14cm-3或6E14cm-3，也可以是其他位于1E14cm-3~6E14cm-3之间的浓度，不受例举所限制。
其中，结合图18和图21，第二VA族元素是扩散至第一感光层61内，因此第二感光层62形成于第一感光层61内，且由于第二VA族元素比第一VA族元素重，第二VA族元素的扩散距离短于第一VA族元素，因此第二感光层62的厚度小于第一感光层61的厚度。
在一个实施例中，参阅图20，对所得结构进行热处理，使第二扩散材料层621内的第二VA族元素移动至相邻深沟槽隔离结构4之间的基底1内，以形成第二感光层62的过程中，砷硅层还分解出硅元素，且硅元素被氧化为第二氧化硅层622。第二扩散材料层621的初始位置即为第二氧化硅层622所在位置。
在一个实施例中，硅元素被氧化为第二氧化硅层622之后，于第二面102上形成第三扩散材料层631之前，还包括：去除第二氧化硅层622的步骤；所得结构如图21所示。
在步骤S1045中，请参阅图22，于第二面102上形成第三扩散材料层631，第三扩散材料层631内具有第三VA族元素。
示例性的，可以采用化学气相沉积工艺或原子层沉积工艺于第二面102形成第三扩散材料层631。其中，第三扩散材料层631还形成于隔离栅格5裸露的表面。
在步骤S1046中，请参阅图23，对所得结构进行热处理，使第三扩散材料层631内的第三VA族元素移动至相邻深沟槽隔离结构4之间的基底1内，以形成第三感光层63。其中，第一VA族元素、第二VA族元素和第三VA族元素互不相同，便于第一VA族元素、第二VA族元素和第三VA族元素可以扩散至基底1内的不同深度处，以更好地形成感光叠层6。
其中，第三扩散材料层631内的第三VA族元素采用扩散的方式移动至相邻深沟槽隔离结构4之间的基底1内，不会对基底1以及其他结构层造成损伤。相较于常规的采用离子注入方式形成感光层的方式，本申请的形成第三感光层63的过程不会造成感光层之间的串扰，也不会造成感光层与相邻其他结构层之间产生串扰，可以帮助提升器件性能。因此本申请获得感光叠层6的过程中不会对基底1以及其他结构层造成损伤。
需要说明的是，第三VA族元素可以垂直扩散至基底1的区域内，也可以在基底1内横向扩散，因此第三感光层63可以全部与第一保护层41的外侧表面相接触，第三感光层63也可以部分与第一保护层41的外侧表面相接触；图23所示的第三感光层63部分与第一保护层41的外侧表面相接触，第三感光层63未完全占据相邻深沟槽隔离结构4之间的基底1的区域是为了直观展示第三VA族元素的扩散区域，在其他实施例中，譬如不同的温度条件下，第三VA族元素可以同时进行垂直扩散与横向扩散，第三感光层63可以填满相邻深沟槽隔离结构4之间的基底1的区域。
在一些示例中，对所得结构进行热处理，使第三扩散材料层631内的第三VA族元素移动至相邻深沟槽隔离结构4之间的基底1内，以形成第三感光层63，所采用的热处理温度可以为380℃~420℃，热处理的时间可以为20min~40min；示例性的，热处理温度可以为380℃、400℃或420℃，也可以是其他任意位于380℃~420℃之间的温度，不受例举所限制；热处理的时间可以为20min、25min、30min、35min或40min，也可以是其他任意位于20min~40min之间的时间，不受例举所限制。
在一个实施例中，第三扩散材料层631包括锑硅层，第三VA族元素包括锑元素；对所得结构进行热处理，使第三扩散材料层631内的第三VA族元素移动至相邻深沟槽隔离结构4之间的基底1内，以形成第三感光层63的过程中，锑硅层分解出锑元素，锑元素移动至相邻深沟槽隔离结构4之间的基底1内，以形成第三感光层63。即第三感光层63可以包括锑层。
示例性的，第三扩散材料层631中锑元素的浓度可以为2E15cm-3~9E15cm-3；进一步地，第三扩散材料层631中锑元素的浓度可以是2E15cm-3、3E15cm-3、4E15cm-3、5E15cm-3、6E15cm-3、7E15cm-3、8E15cm-3或9E15cm-3，也可以是其他位于2E15cm-3~9E15cm-3之间的浓度，不受例举所限制。
其中，结合图21和图23，第三VA族元素是扩散至第二感光层62内，因此第三感光层63形成于第二感光层62内，且由于第三VA族元素比第二VA族元素重，第三VA族元素的扩散距离短于第二VA族元素，因此第三感光层63的厚度小于第二感光层62的厚度。
在一个实施例中，对所得结构进行热处理，使第三扩散材料层631内的第三VA族元素移动至相邻深沟槽隔离结构4之间的基底1内，以形成第三感光层63的过程中，锑硅层还分解出硅元素，且硅元素被氧化为第三氧化硅层632。第三扩散材料层631的初始位置即为第三氧化硅层632所在位置，因此第三氧化硅层632位于基底1的第二面102以及隔离栅格5裸露的表面，保留第三氧化硅层632以进一步对感光叠层6进行隔离保护。
需要说明的是，结合图18、图21及图23，第一感光层61的厚度大于第二感光层62的厚度，第二感光层62的厚度大于第三感光层63的厚度；第二感光层62形成于第一感光层61的基础上，因此第二感光层62除包括自身的第二VA族元素以外，还包括第一感光层61的第一VA族元素；第三感光层63形成于第二感光层62的基础上，因此第三感光层63除包括自身的第三VA族元素以外，还包括第一感光层61的第一VA族元素和第二感光层62的第二VA族元素。
在一个实施例中，于基底1内形成感光叠层6之后，还可以包括如下步骤：
S105：于开口50内形成滤光片7，滤光片7与感光叠层6对应设置，如图24所示；
S106：于滤光片7和隔离栅格5远离基底1的表面形成透镜层8，如图25所示。
在步骤S105中，请参阅图24，于开口50内形成滤光片7，滤光片7与感光叠层6对应设置。
其中，于开口50内形成滤光片7可以包括如下步骤：于至少部分开口50内形成第一颜色滤光片；刻蚀去除部分第一颜色滤光片；于至少部分开口50内形成第二颜色滤光片；刻蚀去除部分第二颜色滤光片；于剩余开口50内形成第三颜色滤光片。第一颜色滤光片、第二颜色滤光片及第三颜色滤光片均可以包括红色滤光片、绿色滤光片和蓝色滤光片中的任意一种；第一颜色滤光片、第二颜色滤光片及第三颜色滤光片间隔排布，且第一颜色滤光片、第二颜色滤光片及第三颜色滤光片为不同颜色的滤光片7。
示例性的，参阅图24，滤光片7的上表面可以为弧形。隔离栅格5位于相邻的滤光片7之间，可以将滤光片7隔离开来，避免不同颜色的滤光片7之间出现干扰。
在步骤S106中，请参阅图25，于滤光片7和隔离栅格5远离基底1的表面形成透镜层8。
其中，透镜层8包括多个透镜，透镜与滤光片7一一对应设置。
应该理解的是，虽然各实施例的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，各实施例的流程图中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
本申请还提供一种半导体结构，如图23所示，半导体结构包括：基底1、介质层13、多个间隔排布的深沟槽隔离结构4以及感光叠层6；基底1具有相对的第一面101和第二面102；介质层13位于基底1内；多个间隔排布的深沟槽隔离结构4位于介质层13远离第一面101的表面；感光叠层6位于相邻深沟槽隔离结构4之间。
其中，在半导体工艺制程中，第一面101作为基底1的正面，第二面102作为基底1的背面。示例性的，基底1的材料可以为任意合适的材料，例如可以为以下所提到的材料中的至少一种：硅(Si)、锗(Ge)、锗硅(SiGe)、碳硅(SiC)、碳锗硅(SiGeC)、砷化铟(InAs)、砷化镓(GaAs)、磷化铟(InP)、氮化镓(GaN)或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等，或者为绝缘体上硅 (SOI)、绝缘体上层叠硅 (SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)，或者还可以为双面抛光硅片(Double Side PolishedWafers，DSP)等，本实施例在此不作限制。
其中，介质层13可以包括但不仅限于氧化物层，进一步地，氧化物层可以包括但不仅限于氧化硅层和碳氧化硅层中的至少一种。在一些示例中，介质层13的厚度可以为30nm~50nm；示例性的，介质层13的厚度可以为30nm、35nm、40nm、45nm或50nm，也可以是其他任意位于30nm~50nm之间的厚度，不受例举所限制。
示例性的，深沟槽隔离结构4包括第一保护层41和第二保护层42；第一保护层41位于深沟槽40的底部和侧壁，第一保护层41可以是但不仅限于氧化物层，氧化物层可以是但不仅限于氧化硅层；第二保护层42形成于第一保护层41远离深沟槽40的表面，并填满深沟槽40，第二保护层42可以包括但不仅限于氧化物层，进一步地，氧化物层可以包括但不仅限于氧化硅层和碳氧化硅层中的至少一种。
上述实施例中的半导体结构采用本申请的半导体结构的制备方法制备得到；半导体结构包括基底1、介质层13、多个间隔排布的深沟槽隔离结构4以及感光叠层6，介质层13位于基底1内，深沟槽隔离结构4位于介质层13远离第一面101的表面，感光叠层6位于相邻深沟槽隔离结构4之间，且感光叠层6经由第二面102形成，相较于常规的在前段工艺中采用高能离子注入经由基底1的第一面101形成感光层的方式，本申请在形成感光叠层6的过程中不会对周边区域造成损伤，在相邻感光叠层6之间以及感光叠层6与其他结构层之间不会产生串扰；且形成感光叠层6的过程中没有经过介质层13，不会对介质层13造成破坏，介质层13可以对感光叠层6进行隔离保护，也可以避免感光叠层6与其他结构层之间产生串扰。
在一个实施例中，仍参阅图23，感光叠层6包括：第一感光层61、第二感光层62及第三感光层63；第一感光层61位于介质层13远离第一面101的表面，第一感光层61内具有第一VA族元素；第二感光层62位于第一感光层61远离介质层13的表面，第二感光层62内具有第二VA族元素；第三感光层63位于第二感光层62远离第一感光层61的表面，第三感光层63内具有第三VA族元素；其中，第一VA族元素、第二VA族元素和第三VA族元素互不相同。
示例性的，第一感光层61可以包括磷层，第一感光层61中磷元素的浓度可以为2E13cm-3~9E13cm-3；进一步地，第一感光层61中磷元素的浓度可以是2E13cm-3、3E13cm-3、4E13cm-3、5E13cm-3、6E13cm-3、7E13cm-3、8E13cm-3或9E13cm-3、，也可以是其他位于2E13cm-3~9E13cm-3之间的浓度，不受例举所限制。
示例性的，第三感光层63可以包括锑层，第三感光层63中锑元素的浓度可以为2E15cm-3~9E15cm-3；进一步地，第三感光层63中锑元素的浓度可以是2E15cm-3、3E15cm-3、4E15cm-3、5E15cm-3、6E15cm-3、7E15cm-3、8E15cm-3或9E15cm-3，也可以是其他位于2E15cm-3~9E15cm-3之间的浓度，不受例举所限制。
示例性的，第二感光层62可以包括砷层，第二感光层62中砷元素的浓度可以为1E14cm-3~6E14cm-3；进一步地，第二感光层62中砷元素的浓度可以是1E14cm-3、2E14cm-3、3E14cm-3、4E14cm-3、5E14cm-3或6E14cm-3，也可以是其他位于1E14cm-3~6E14cm-3之间的浓度，不受例举所限制。
需要说明的是，结合图18、图21及图23，第一感光层61的厚度大于第二感光层62的厚度，第二感光层62的厚度大于第三感光层63的厚度；第二感光层62位于第一感光层61内，因此第二感光层62除包括自身的第二VA族元素以外，还包括第一感光层61的第一VA族元素；第三感光层63位于第二感光层62内，因此第三感光层63除包括自身的第三VA族元素以外，还包括第一感光层61的第一VA族元素和第二感光层62的第二VA族元素。
需要说明的是，图23所示的感光叠层6未完全占据相邻深沟槽隔离结构4之间的基底1的区域仅是为了直观查阅第一VA族元素、第二VA族元素及第三VA族元素的扩散区域，在其他实施例中，譬如不同的温度条件下，第一VA族元素、第二VA族元素及第三VA族元素均可以进行垂直扩散与横向扩散，感光叠层6可以填满相邻深沟槽隔离结构4之间的基底1的区域，即感光叠层6的内侧壁可以全部与第一保护层41的外侧表面相接触。
在一个实施例中，仍参阅图23，半导体结构还包括第三氧化硅层632，第三氧化硅层632位于基底1的第二面102以及隔离栅格5裸露的表面，第三氧化硅层632可以对感光叠层6进行隔离保护。
在一个实施例中，参阅图23至25，基底1内形成有浅沟槽隔离结构11，浅沟槽隔离结构11自第一面101延伸至基底1内，浅沟槽隔离结构11的深度小于基底1的厚度；介质层13位于浅沟槽隔离结构11远离第一面101的一侧；半导体结构还包括：金属互连结构2、隔离栅格5、滤光片7及透镜层8；金属互连结构2位于第一面101；隔离栅格5位于第二面102，与深沟槽隔离结构4对应设置，隔离栅格5内具有开口50，开口50暴露出感光叠层6；滤光片7位于开口50内，与感光叠层6对应设置；透镜层8位于滤光片7和隔离栅格5远离基底1的表面。
其中，仍参阅图25，基底1内浅沟槽隔离结构11的数量可以为多个，多个浅沟槽隔离结构11间隔排布于基底1内；浅沟槽隔离结构11于基底1内隔离出多个间隔排布的有源区12。
示例性的，隔离栅格5与深沟槽隔离结构4接触。隔离栅格5可以是CMG（CompositeMetal Grid，复合金属网格）。隔离栅格5可以包括：第一隔离层51、第二隔离层52、第三隔离层53、第四隔离层54及第五隔离层55；第一隔离层51可以是但不仅限于金属氧化物层，金属氧化物层可以是但不仅限于氧化铝层；第二隔离层52可以是但不仅限于金属氧化物层，金属氧化物层可以是但不仅限于氧化钽层；第三隔离层53可以是但不仅限于氧化物层，氧化物层可以是但不仅限于氧化硅层；第四隔离层54可以是但不仅限于金属层，金属层可以是但不仅限于铝层；第五隔离层55可以是但不仅限于氧化物层，氧化物层可以是但不仅限于氧化硅层。
在一些示例中，第一隔离层51的厚度可以为6.5nm~8.5nm；具体的，第一隔离层51的厚度可以为6.5nm、7nm、7.5nm、8nm或8.5nm，也可以是其他任意位于6.5nm~8.5nm之间的厚度，不受例举所限制。第二隔离层52的厚度可以为50nm~54nm；具体的，第二隔离层52的厚度可以为50nm、51nm、52nm、53nm或54nm，也可以是其他任意位于50nm~54nm之间的厚度，不受例举所限制。第三隔离层53的厚度可以为178nm~182nm；具体的，第三隔离层53的厚度可以为178nm、179nm、180nm、181nm或182nm，也可以是其他任意位于178nm~182nm之间的厚度，不受例举所限制。第四隔离层54的厚度可以为40nm~60nm；具体的，第四隔离层54的厚度可以为40nm、45nm、50nm、55nm或60nm，也可以是其他任意位于40nm~60nm之间的厚度，不受例举所限制。第五隔离层55的厚度可以为50nm~100nm；具体的，第五隔离层55的厚度可以为50nm、60nm、70nm、80nm、90nm或100nm，也可以是其他任意位于50nm~100nm之间的厚度，不受例举所限制。
示例性的，滤光片7的上表面可以为弧形。滤光片7可以包括：第一颜色滤光片、第二颜色滤光片及第三颜色滤光片；其中，第一颜色滤光片、第二颜色滤光片及第三颜色滤光片间隔排布，且第一颜色滤光片、第二颜色滤光片及第三颜色滤光片为不同颜色的滤光片7。第一颜色滤光片、第二颜色滤光片及第三颜色滤光片均可以包括红色滤光片、绿色滤光片和蓝色滤光片中的任意一种。
示例性的，透镜层8包括多个透镜，透镜与滤光片7一一对应设置。
上述实施例中，隔离栅格5位于相邻的滤光片7之间，可以将滤光片7隔离开来，避免不同颜色的滤光片7之间出现干扰。隔离栅格5与深沟槽隔离结构4共同对感光叠层6进行隔离保护，以防止感光叠层6的电子转移至其他结构层中，造成器件功能异常。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种半导体结构的制备方法，其特征在于，包括：
提供基底，所述基底具有相对的第一面和第二面；
于所述基底内形成介质层；
于所述基底内形成多个间隔排布的深沟槽隔离结构，所述深沟槽隔离结构位于所述介质层远离所述第一面的表面；
于所述第二面形成第一扩散材料层，所述第一扩散材料层内具有第一VA族元素；
对所得结构进行热处理，使所述第一扩散材料层内的所述第一VA族元素移动至相邻所述深沟槽隔离结构之间的所述基底内，以形成第一感光层；
于所述第二面上形成第二扩散材料层，所述第二扩散材料层内具有第二VA族元素；
对所得结构进行热处理，使所述第二扩散材料层内的所述第二VA族元素移动至相邻所述深沟槽隔离结构之间的所述基底内，以形成第二感光层；
于所述第二面上形成第三扩散材料层，所述第三扩散材料层内具有第三VA族元素；
对所得结构进行热处理，使所述第三扩散材料层内的所述第三VA族元素移动至相邻所述深沟槽隔离结构之间的所述基底内，以形成第三感光层；
其中，所述第一感光层、所述第二感光层及所述第三感光层共同构成感光叠层，所述第一感光层位于所述介质层远离所述第一面的表面，所述第二感光层位于所述第一感光层远离所述介质层的表面，所述第三感光层位于所述第二感光层远离所述第一感光层的表面，所述感光叠层位于相邻所述深沟槽隔离结构之间；所述感光叠层内包括所述第一VA族元素、所述第二VA族元素和所述第三VA族元素，所述第一VA族元素、所述第二VA族元素和所述第三VA族元素互不相同。
2.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述于所述基底内形成介质层，包括：
通过从所述基底的第一面对所述基底进行离子注入后对所得结构进行热处理形成介质层。
3.根据权利要求1所述的半导体结构的制备方法，其特征在于，
所述第一扩散材料层包括磷硅层，所述第一VA族元素包括磷元素；所述对所得结构进行热处理，使所述第一扩散材料层内的所述第一VA族元素移动至相邻所述深沟槽隔离结构之间的所述基底内，以形成所述第一感光层的过程中，所述磷硅层分解出磷元素，所述磷元素移动至相邻所述深沟槽隔离结构之间的所述基底内，以形成所述第一感光层；
所述第二扩散材料层包括砷硅层，所述第二VA族元素包括砷元素；所述对所得结构进行热处理，使所述第二扩散材料层内的所述第二VA族元素移动至相邻所述深沟槽隔离结构之间的所述基底内，以形成所述第二感光层的过程中，所述砷硅层分解出砷元素，所述砷元素移动至相邻所述深沟槽隔离结构之间的所述基底内，以形成所述第二感光层；
所述第三扩散材料层包括锑硅层，所述第三VA族元素包括锑元素；所述对所得结构进行热处理，使所述第三扩散材料层内的所述第三VA族元素移动至相邻所述深沟槽隔离结构之间的所述基底内，以形成所述第三感光层的过程中，所述锑硅层分解出锑元素，所述锑元素移动至相邻所述深沟槽隔离结构之间的所述基底内，以形成所述第三感光层。
4.根据权利要求3所述的半导体结构的制备方法，其特征在于，
所述对所得结构进行热处理，使所述第一扩散材料层内的所述第一VA族元素移动至相邻所述深沟槽隔离结构之间的所述基底内，以形成所述第一感光层的过程中，所述磷硅层还分解出硅元素，且硅元素被氧化为第一氧化硅层；
所述对所得结构进行热处理，使所述第二扩散材料层内的所述第二VA族元素移动至相邻所述深沟槽隔离结构之间的所述基底内，以形成所述第二感光层的过程中，所述砷硅层还分解出硅元素，且硅元素被氧化为第二氧化硅层；
所述对所得结构进行热处理，使所述第三扩散材料层内的所述第三VA族元素移动至相邻所述深沟槽隔离结构之间的所述基底内，以形成所述第三感光层的过程中，所述锑硅层还分解出硅元素，且硅元素被氧化为第三氧化硅层。
5.根据权利要求4所述的半导体结构的制备方法，其特征在于，
硅元素被氧化为第一氧化硅层之后，所述于所述第二面上形成第二扩散材料层之前，还包括：去除所述第一氧化硅层；
硅元素被氧化为第二氧化硅层之后，所述于所述第二面上形成第三扩散材料层之前，还包括：去除所述第二氧化硅层。
6.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述基底内具有浅沟槽隔离结构，所述浅沟槽隔离结构自所述第一面延伸至所述基底内，所述浅沟槽隔离结构的深度小于所述基底的厚度；所述介质层位于所述浅沟槽隔离结构远离所述第一面的一侧；
于所述基底内形成所述介质层之后，于所述基底内形成多个间隔排布的深沟槽隔离结构之前，还包括：于所述第一面形成金属互连结构。
7.根据权利要求1至6中任一项所述的半导体结构的制备方法，其特征在于，所述于所述基底内形成多个间隔排布的深沟槽隔离结构之后，所述于所述基底内形成感光叠层之前，还包括：
于所述基底的第二面形成隔离栅格，所述隔离栅格与所述深沟槽隔离结构对应设置，所述隔离栅格内具有开口，所述开口暴露出所述第二面；
所述于所述基底内形成感光叠层之后，还包括：
于所述开口内形成滤光片，所述滤光片与所述感光叠层对应设置；
于所述滤光片和所述隔离栅格远离所述基底的表面形成透镜层。
8.一种半导体结构，其特征在于，所述半导体结构采用如权利要求1-7中任一项所述的半导体结构的制备方法制得，所述半导体结构包括：
基底，所述基底具有相对的第一面和第二面；
介质层，位于所述基底内；
多个间隔排布的深沟槽隔离结构，位于所述介质层远离所述第一面的表面；
感光叠层，位于相邻所述深沟槽隔离结构之间，所述感光叠层包括：
第一感光层，位于所述介质层远离所述第一面的表面，所述第一感光层内具有第一VA族元素；
第二感光层，位于所述第一感光层远离所述介质层的表面，所述第二感光层内具有第二VA族元素；
第三感光层，位于所述第二感光层远离所述第一感光层的表面，所述第三感光层内具有第三VA族元素；其中，所述第一VA族元素、所述第二VA族元素和所述第三VA族元素互不相同。
9.根据权利要求8所述的半导体结构，其特征在于，所述基底的材料包括硅。
10.根据权利要求8所述的半导体结构，其特征在于，所述基底内形成有浅沟槽隔离结构，所述浅沟槽隔离结构自所述第一面延伸至所述基底内，所述浅沟槽隔离结构的深度小于所述基底的厚度；所述介质层位于所述浅沟槽隔离结构远离所述第一面的一侧；所述半导体结构还包括：
金属互连结构，位于所述第一面；
隔离栅格，位于所述第二面，与所述深沟槽隔离结构对应设置，所述隔离栅格内具有开口，所述开口暴露出所述感光叠层；
滤光片，位于所述开口内，与所述感光叠层对应设置；
透镜层，位于所述滤光片和所述隔离栅格远离所述基底的表面。
CN202310334156.2A 2023-03-31 2023-03-31 半导体结构的制备方法及半导体结构 Active CN116110923B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310334156.2A CN116110923B (zh) 2023-03-31 2023-03-31 半导体结构的制备方法及半导体结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310334156.2A CN116110923B (zh) 2023-03-31 2023-03-31 半导体结构的制备方法及半导体结构

Publications (2)

Publication Number Publication Date
CN116110923A CN116110923A (zh) 2023-05-12
CN116110923B true CN116110923B (zh) 2023-06-27

Family

ID=86265755

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310334156.2A Active CN116110923B (zh) 2023-03-31 2023-03-31 半导体结构的制备方法及半导体结构

Country Status (1)

Country Link
CN (1) CN116110923B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116504800B (zh) * 2023-06-29 2023-09-12 合肥晶合集成电路股份有限公司 半导体结构制备方法及半导体结构
CN117153856B (zh) * 2023-10-31 2024-03-01 合肥晶合集成电路股份有限公司 一种图像传感器件及其制造方法
CN117219649B (zh) * 2023-11-09 2024-02-20 合肥晶合集成电路股份有限公司 半导体结构及其制备方法
CN117293155B (zh) * 2023-11-22 2024-02-20 合肥晶合集成电路股份有限公司 半导体结构及其制备方法、背照式图像传感器
CN117423714B (zh) * 2023-12-18 2024-04-05 合肥晶合集成电路股份有限公司 半导体结构的制备方法及半导体结构
CN117497552B (zh) * 2024-01-03 2024-04-12 合肥晶合集成电路股份有限公司 图像传感器及其制作方法
CN117577658B (zh) * 2024-01-15 2024-04-30 合肥晶合集成电路股份有限公司 半导体结构的制作方法及其结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102623475A (zh) * 2012-04-17 2012-08-01 上海中科高等研究院 层叠式cmos图像传感器
US11189655B1 (en) * 2020-07-08 2021-11-30 Omnivision Technologies, Inc. Isolation structure for suppressing floating diffusion junction leakage in CMOS image sensor
CN114023776A (zh) * 2021-11-05 2022-02-08 武汉新芯集成电路制造有限公司 光电传感器及其制作方法
WO2022222325A1 (zh) * 2021-04-23 2022-10-27 长鑫存储技术有限公司 半导体结构及其制备方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102209097B1 (ko) * 2014-02-27 2021-01-28 삼성전자주식회사 이미지 센서 및 이의 제조 방법
US9559134B2 (en) * 2014-12-09 2017-01-31 Taiwan Semiconductor Manufacturing Co., Ltd. Deep trench spacing isolation for complementary metal-oxide-semiconductor (CMOS) image sensors
US10777591B2 (en) * 2017-08-15 2020-09-15 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor device
US10193009B1 (en) * 2018-04-05 2019-01-29 Stmicroelectronics (Crolles 2) Sas Single photon avalanche gate sensor device
CN110518030A (zh) * 2019-09-24 2019-11-29 德淮半导体有限公司 半导体装置及其制造方法
CN112038291A (zh) * 2020-07-24 2020-12-04 中国科学院微电子研究所 一种半导体器件的制作方法、半导体器件以及电子设备
CN112582439B (zh) * 2020-12-29 2022-07-05 上海集成电路装备材料产业创新中心有限公司 背照式图像传感器及制备方法
US11876110B2 (en) * 2021-06-09 2024-01-16 Omnivision Technologies, Inc. SiGe photodiode for crosstalk reduction
CN114141799A (zh) * 2021-12-15 2022-03-04 华虹半导体(无锡)有限公司 背照式图像传感器及其形成方法
CN115224067A (zh) * 2022-07-25 2022-10-21 长鑫存储技术有限公司 一种半导体结构及其制备方法
CN115483238B (zh) * 2022-11-01 2023-04-07 合肥新晶集成电路有限公司 半导体结构及其制备方法、图像传感器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102623475A (zh) * 2012-04-17 2012-08-01 上海中科高等研究院 层叠式cmos图像传感器
US11189655B1 (en) * 2020-07-08 2021-11-30 Omnivision Technologies, Inc. Isolation structure for suppressing floating diffusion junction leakage in CMOS image sensor
WO2022222325A1 (zh) * 2021-04-23 2022-10-27 长鑫存储技术有限公司 半导体结构及其制备方法
CN114023776A (zh) * 2021-11-05 2022-02-08 武汉新芯集成电路制造有限公司 光电传感器及其制作方法

Also Published As

Publication number Publication date
CN116110923A (zh) 2023-05-12

Similar Documents

Publication Publication Date Title
CN116110923B (zh) 半导体结构的制备方法及半导体结构
US8378440B2 (en) Back-lit image sensor and method of manufacture
US9704904B2 (en) Deep trench isolation structures and methods of forming same
CN116031272B (zh) 半导体结构的制备方法及半导体结构
JP2010503212A (ja) シャロウ・トレンチ・アイソレーション角部の注入領域
KR20020045655A (ko) 얕은 트렌치 아이솔레이션 구조를 갖는 반도체 디바이스및 그 제조방법
US20190348451A1 (en) High-k Dielectric Liners in Shallow Trench Isolations
US8089153B2 (en) Method for eliminating loading effect using a via plug
CN117423714B (zh) 半导体结构的制备方法及半导体结构
CN111430364A (zh) 半导体器件结构及其制备方法
US9966411B2 (en) Method of manufacturing image capturing apparatus
TWI786755B (zh) 半導體之製造方法
CN117577658B (zh) 半导体结构的制作方法及其结构
CN116053214B (zh) 半导体结构及其制备方法
US7645679B2 (en) Method for forming isolation layer in semiconductor devices
TWI776640B (zh) 形成半導體裝置的方法
CN110518030A (zh) 半导体装置及其制造方法
CN115831997B (zh) 一种背照式图像传感器及其制备方法
CN110783181B (zh) 制造半导体器件的方法
KR100491862B1 (ko) 이미지센서 제조방법
KR0161727B1 (ko) 반도체 소자의 소자분리방법
US20230420473A1 (en) Deep trench isolation structure and methods for fabrication thereof
JPH098121A (ja) 半導体装置及びその製造方法
KR20090071771A (ko) 반도체 소자의 소자 분리막 제조 방법
CN115881619A (zh) 浅沟槽隔离结构的制备方法及半导体结构的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant