CN115954310A - 半导体制造装置用部件 - Google Patents

半导体制造装置用部件 Download PDF

Info

Publication number
CN115954310A
CN115954310A CN202210678764.0A CN202210678764A CN115954310A CN 115954310 A CN115954310 A CN 115954310A CN 202210678764 A CN202210678764 A CN 202210678764A CN 115954310 A CN115954310 A CN 115954310A
Authority
CN
China
Prior art keywords
plug
manufacturing apparatus
semiconductor manufacturing
insertion hole
peripheral surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210678764.0A
Other languages
English (en)
Inventor
久野达也
井上靖也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Publication of CN115954310A publication Critical patent/CN115954310A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H01J2237/2007—Holding mechanisms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Chemical Vapour Deposition (AREA)
  • Die Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明提供一种具备容许气体流通的塞柱的便宜的半导体制造装置用部件。半导体制造装置用部件(10)具备：陶瓷板(20)、塞柱插入孔(24)以及塞柱(26)。陶瓷板(20)在上表面具有晶片载放面(21)，且内置有电极(22)。塞柱插入孔(24)设置于沿着上下方向贯穿陶瓷板(20)的贯通孔的至少一部分，且在内周面具有内螺纹部(24a)。塞柱(26)在外周面具有旋合于内螺纹部(24a)的外螺纹部(26a)，且容许气体流通。

Description

半导体制造装置用部件
技术领域
本发明涉及半导体制造装置用部件。
背景技术
以往，作为半导体制造装置用部件，已知具备静电卡盘的半导体制造装置用部件，在该静电卡盘的上表面具有晶片载放面。例如，专利文献1公开了如下静电卡盘，其具备：对晶片进行吸附保持的陶瓷板、在陶瓷板所形成的贯通孔、以及在贯通孔所配置的多孔质塞柱。制造这样的静电卡盘时，首先，对内置有静电电极的生片进行烧成，由此制作陶瓷板，在该陶瓷板形成贯通孔。接下来，将包含陶瓷粒子及燃烧消失粒子的糊料状的陶瓷混合物填充于贯通孔，然后加热到规定温度，由此对混合物中的陶瓷粒子进行烧成，并使燃烧消失粒子消失。据此，在贯通孔内形成多孔质塞柱，得到上述的静电卡盘。这样的静电卡盘中，在使晶片静电吸附于晶片载放面的状态下，从外部向多孔质塞柱导入氦气。于是，氦气向晶片的背面侧供给，使晶片与陶瓷板之间的热传导变得良好。此时，氦气从多孔质塞柱的气孔通过，因此，与从不存在多孔质塞柱的贯通孔通过的情形相比，能够抑制在晶片的背面侧产生火花放电。如果在晶片的背面侧产生火花放电，则晶片变质，无法作为器件加以利用，故不优选。
现有技术文献
专利文献
专利文献1：日本特开2019－29384号公报
发明内容
然而，对于上述的静电卡盘，需要2次烧成工序。即，制作陶瓷板的工序和制作多孔质塞柱的工序分别需要烧成。因此，具有制造成本升高的问题。
本发明是为了解决上述课题而实施的，其主要目的在于，提供具备容许气体流通的塞柱的便宜的半导体制造装置用部件。
本发明的半导体制造装置用部件具备：
陶瓷板，在该陶瓷板的上表面具有晶片载放面，且内置有电极；
塞柱插入孔，该塞柱插入孔设置于沿着上下方向贯穿所述陶瓷板的贯通孔的至少一部分，且在内周面具有内螺纹部；以及
绝缘性的塞柱，该塞柱在外周面具有旋合于所述内螺纹部的外螺纹部，且容许气体流通。
该半导体制造装置用部件中，将容许气体流通的塞柱以螺纹固定于陶瓷板的塞柱插入孔。因此，不需要进行烧成以将塞柱固定于塞柱插入孔。所以，能够便宜地提供具备塞柱的半导体制造装置用部件。
应予说明，本说明书中，有时采用上下、左右、前后等对本发明进行说明，不过，上下、左右、前后只不过是相对的位置关系。因此，在改变了半导体制造装置用部件的朝向的情况下，有时上下变为左右，左右变为上下，这些情形也包含在本发明的技术范围当中。
本发明的半导体制造装置用部件中，所述晶片载放面可以具有对晶片进行支撑的多个小突起，所述塞柱的上表面可以位于比所述小突起的上表面低的位置。据此，晶片不会被塞柱的上表面抬起来。这种情况下，所述塞柱的上表面可以位于与所述晶片载放面中的未设置所述小突起的基准面相同的高度，也可以位于比所述基准面低0.1mm以下的范围的位置。据此，晶片的背面与塞柱上表面之间的空间的高度被抑制到较低水平，因此，能够防止在该空间产生火花放电。
本发明的半导体制造装置用部件中，所述外螺纹部的至少一部分可以粘接于所述内螺纹部。据此，能够防止塞柱的螺旋随着半导体制造装置用部件的使用而松弛。
本发明的半导体制造装置用部件中，所述塞柱可以为多孔质体。多孔质体具有大量的微细气孔，因此，适合作为容许气体流通的塞柱。这种情况下，所述外螺纹部可以已致密化。据此，能够防止在将多孔质体的塞柱的外螺纹部拧入于塞柱插入孔的内螺纹部时外螺纹部摩擦而产生粉末等。
本发明的半导体制造装置用部件中，所述塞柱可以为圆柱部件，所述塞柱插入孔可以为圆柱孔。据此，塞柱及塞柱插入孔的形状比较简单，因此，能够容易地制作塞柱及塞柱插入孔。
本发明的半导体制造装置用部件中，所述塞柱可以具备倒圆锥台状的头部和圆柱状的脚部，所述外螺纹部可以设置于所述脚部的外周面而未设置于所述头部的外周面。另外，所述塞柱插入孔可以具备与所述头部相同形状的头部对应部和与所述脚部相同形状的脚部对应部，所述内螺纹部可以设置于所述脚部对应部的内周面而未设置于所述头部对应部的内周面。据此，不需要在塞柱的头部及塞柱插入孔的头部对应部设置螺纹。
附图说明
图1是半导体制造装置用部件10的纵截面图。
图2是陶瓷板20的俯视图。
图3是图1的局部放大图。
图4是表示塞柱26的另一例的局部放大图。
图5是表示塞柱26的另一例的局部放大图。
图6是表示塞柱26的另一例的局部放大图。
图7是表示塞柱26的另一例的局部放大图。
图8是表示塞柱76的局部放大图。
图9是表示将塞柱26粘接于塞柱插入孔24的情形的局部放大图。
图10是表示将塞柱26粘接于塞柱插入孔24的情形的局部放大图。
图11是表示将塞柱插入孔124设置于贯通孔的一部分的例子的局部放大图。
图12是表示在冷却板30设置有气体供给通路64的例子的纵截面图。
图13是从斜下方观察塞柱226时的立体图。
符号说明
10…半导体制造装置用部件、20…陶瓷板、21…晶片载放面、21a…密封环带、21b…圆形小突起、21c…基准面、22…电极、22a…贯通孔、24…塞柱插入孔、24a…内螺纹部、26…塞柱、26a…外螺纹部、26b…上表面、30…冷却板、32…冷媒流路、34…气体供给通路、40…接合层、40a…孔、50…粘接层、64…气体供给通路、64a…环部、64b…导入部、64c…分配部、74…塞柱插入孔、74a…内螺纹部、76…塞柱、76a…外螺纹部、76b…上表面、124…塞柱插入孔、124a…内螺纹部、126…塞柱、126d…空间、128…细孔、226…塞柱、226a…外螺纹部、226d…内部流路、741…头部对应部、742…脚部对应部、761…头部、762…脚部。
具体实施方式
接下来，采用附图，对本发明的优选实施方式进行说明。图1是半导体制造装置用部件10的纵截面图，图2是陶瓷板20的俯视图，图3是图1的局部放大图。
半导体制造装置用部件10具备：陶瓷板20、塞柱插入孔24、塞柱26、以及冷却板30。
陶瓷板20为氧化铝烧结体、氮化铝烧结体等陶瓷制的圆板(例如直径300mm、厚度5mm)。陶瓷板20的上表面为晶片载放面21。陶瓷板20内置有电极22。如图2所示，在陶瓷板20的晶片载放面21沿着外缘而形成有密封环带21a，在整面形成有多个圆形小突起21b。密封环带21a及圆形小突起21b为相同高度，其高度为例如数μm～数10μm。电极22为用作静电电极的平面状的网状电极，可以施加直流电压。当对该电极22施加直流电压时，晶片W利用静电吸附力而吸附固定于晶片载放面21(具体的为密封环带21a的上表面及圆形小突起21b的上表面)，当将直流电压的施加解除时，晶片W相对于晶片载放面21的吸附固定得以解除。该电极22有时还用作RF电极。具体而言，在晶片载放面21的上方配置有上部电极(未图示)，当向包括该上部电极和在陶瓷板20中内置的电极22的平行平板电极间施加高频功率时，产生等离子体。在电极22设置有供塞柱26插穿的贯通孔22a。应予说明，将晶片载放面21中的未设置密封环带21a及圆形小突起21b的部分称为基准面21c。
塞柱插入孔24为沿着上下方向贯穿陶瓷板20的贯通孔。如图3所示，塞柱插入孔24在内周面具有内螺纹部24a。塞柱插入孔24设置于陶瓷板20的多处(例如沿着周向呈等间隔设置的多处)。本实施方式中，塞柱插入孔24为圆柱形(例如开口径8mm、全长(上下方向上的长度)5mm)的孔。
塞柱26为容许气体沿着上下方向流通的电绝缘性的圆柱部件(例如上底及下底的外径8mm、全长(上下方向上的长度)5mm)。如图3所示，塞柱26在外周面具有能够与内螺纹部24a旋合的外螺纹部26a。塞柱26的上表面26b位于比密封环带21a的上表面及小突起21b的上表面低的位置。本实施方式中，塞柱26的上表面26b为与晶片载放面21的基准面21c相同的高度。另外，塞柱26的全长与塞柱插入孔24的全长相同。塞柱26为多孔质体，本实施方式中为陶瓷多孔质体。作为陶瓷多孔质体，例如可以采用与陶瓷板20相同材料的多孔质体。
冷却板30为热传导率良好的圆板(直径与陶瓷板20的直径相同或更大直径的圆板)。在冷却板30的内部形成有供冷媒循环的冷媒流路32及将气体向塞柱26供给的气体供给通路34。在俯视下，冷媒流路32在冷却板30的整面从入口至出口以一笔画的方式形成。冷却板30的材料可以举出例如金属材料或金属基复合材料(MMC)等。作为金属材料，可以举出：Al、Ti、Mo或它们的合金等。作为MMC，可以举出：包含Si、SiC及Ti的材料(也称为SiSiCTi)、使Al和/或Si含浸于SiC多孔质体得到的材料等。冷却板30和陶瓷板20借助接合层40而接合。接合层40可以为树脂层，也可以为金属层。接合层40为金属层的情况下，冷却板30的材料优选为热膨胀系数与陶瓷板20的热膨胀系数接近的材料。在接合层40的与塞柱插入孔24及气体供给通路34对置的位置设置有沿着上下方向贯通的孔40a。
接下来，对这样构成的半导体制造装置用部件10的使用例进行说明。首先，在未图示的腔室内设置有半导体制造装置用部件10的状态下，将晶片W载放于晶片载放面21。然后，将腔室内利用真空泵进行减压，调整为规定的真空度，对陶瓷板20的电极22施加直流电压，使其产生静电吸附力，将晶片W吸附固定于晶片载放面21(具体的为密封环带21a的上表面及圆形小突起21b的上表面)。接下来，将腔室内设为规定压力(例如数10～数100Pa)的反应气体气氛，在该状态下，向腔室内的顶部所设置的未图示的上部电极与半导体制造装置用部件10的电极22之间施加高频电压，使其产生等离子体。应予说明，可以向上部电极与冷却板30之间施加高频电压，以此代替向上部电极与电极22之间施加高频电压。将晶片W的表面利用所产生的等离子体进行处理。冷媒在冷却板30的冷媒流路32中循环。从未图示的气瓶向气体供给通路34导入背侧气体。作为背侧气体，采用热传导气体(例如氦气等)。背侧气体从气体供给通路34及塞柱26通过而向晶片W的背面与晶片载放面21的基准面21c之间的空间供给并被封入。因该背侧气体的存在，效率良好地进行晶片W与陶瓷板20的热传导。
接下来，对半导体制造装置用部件10的制造例进行说明。首先，准备陶瓷板20及塞柱26。陶瓷板20及塞柱26如上所说明。接下来，将塞柱26旋合于陶瓷板20的塞柱插入孔24。具体而言，使粘性的旋钮附着于塞柱26的上表面或下表面，用手抓住该旋钮，将塞柱26从塞柱插入孔24的上部开口或下部开口旋合。此时，按塞柱26的上表面26b与晶片载放面21的基准面21c一致的方式进行旋合。接下来，拆下粘性的旋钮，根据需要对拆下旋钮后的面进行清扫。然后，将陶瓷板20的下表面和冷却板30的上表面借助接合材料进行接合。据此，接合材料成为接合层40，得到半导体制造装置用部件10。
以上详细说明的半导体制造装置用部件10中，将容许气体流通的塞柱26利用螺纹固定于陶瓷板20的塞柱插入孔24。因此，不需要为了将塞柱26固定于塞柱插入孔24而进行烧成。因此，能够便宜地提供具备塞柱26的半导体制造装置用部件10。
另外，塞柱26的上表面26b位于比密封环带21a的上表面及圆形小突起21b的上表面低的位置。因此，晶片W不会被塞柱26的上表面26b抬起来。
此外，塞柱26的上表面26b为与晶片载放面21的基准面21c相同的高度。因此，晶片W的下表面与塞柱26的上表面26b之间的空间的高度被抑制在较低水平。所以，能够防止在该空间产生火花放电。
进而，塞柱26为圆柱部件，塞柱插入孔24为圆柱孔，形状均比较简单，因此，能够容易地制作塞柱26及塞柱插入孔24。
另外，塞柱26的外周面和塞柱插入孔24的内周面形成有螺纹，所以，沿着上下方向变得曲折。据此，与未形成螺纹的情况相比，从晶片W经塞柱26的外周面与塞柱插入孔24的内周面之间而到达冷却板30的距离变长。因此，能够防止在晶片W与冷却板30之间产生沿面放电。
此外，当半导体制造装置用部件10长期使用，塞柱26的上表面26b减薄而低于基准面21c的情况下，可以调整塞柱26相对于塞柱插入孔24的拧入量而使塞柱26的上表面26b恢复到与基准面21c相同的高度。
应予说明，本发明并不受上述实施方式的任何限定，当然只要属于本发明的技术范围就可以以各种方案进行实施。
上述实施方式中，塞柱26的上表面26b为与晶片载放面21的基准面21c相同的高度，但并不特别限定于此。例如，如图4所示，晶片载放面21的基准面21c的高度减去塞柱26的上表面26b的高度得到的差值Δh可以为0.1mm以下的范围。换言之，可以将塞柱26的上表面26b配置于比晶片载放面21的基准面21c低0.1mm以下的范围的位置。即便如此，晶片W的下表面与塞柱26的上表面26b之间的空间的高度也被抑制在比较低的水平。因此，能够防止在该空间产生火花放电。
上述实施方式中，使塞柱26的全长与塞柱插入孔24的全长相同，但并不特别限定于此。例如，可以如图5所示使塞柱26的全长比塞柱插入孔24的全长短，也可以如图6所示使塞柱26的全长比塞柱插入孔24的全长长。或者，也可以如图7所示使塞柱26的全长与塞柱插入孔24的全长和接合层40的厚度之和相同。图7中，如果在将陶瓷板20和冷却板30利用接合层40接合后，将塞柱26从塞柱插入孔24的上部开口旋合于塞柱插入孔24，直至塞柱26的下表面到达冷却板30的上表面，则塞柱26的上表面26b成为与晶片载放面21的基准面21c相同的高度。应予说明，图5～图7中，可以像图4那样将塞柱26的上表面26b配置于比晶片载放面21的基准面21c低0.1mm以下的范围的位置。
上述实施方式中，使塞柱26为圆柱部件，并使塞柱插入孔24为圆柱孔，但并不特别限定于此。例如，可以采用图8所示的塞柱76及塞柱插入孔74。塞柱76具备倒圆锥台状的头部761和圆柱状的脚部762。外螺纹部76a设置于脚部762的外周面而未设置于头部761的外周面。塞柱插入孔74具备与头部761相同形状的空间即头部对应部741和与脚部762相同形状的空间即脚部对应部742。内螺纹部74a设置于脚部对应部742的内周面而未设置于头部对应部741的内周面。据此，不需要在塞柱76的头部761及塞柱插入孔74的头部对应部741设置螺纹。这种情况下，优选设计为：在塞柱76的头部761的外周面与塞柱插入孔74的头部对应部741的内周面一致时，头部761的上表面76b成为与基准面21c相同的高度。据此，将塞柱76安装于塞柱插入孔74时，当将塞柱76拧入于塞柱插入孔74并拧到尽头时，头部761的上表面76b成为与基准面21c相同的高度。
上述实施方式中，如图9所示，可以将塞柱插入孔24的内螺纹部24a与塞柱26的外螺纹部26a之间利用粘接层50进行粘接。作为粘接层50，可以使用有机粘接剂，也可以使用无机粘接剂，还可以使用金属钎料。据此，能够防止塞柱26的外螺纹部26a随着半导体制造装置用部件10的使用而松弛。如图10所示，粘接层50可以仅设置于内螺纹部24a与外螺纹部26a之间的靠近于塞柱插入孔24的下部开口的部分。应予说明，图4～图8中，也可以设置像图9、图10这样的粘接层50。
上述实施方式中，可以在作为多孔质体的塞柱26的外螺纹部26a的表面设置致密质层。据此，能够防止将塞柱26的外螺纹部26a拧入于塞柱插入孔24的内螺纹部24a时外螺纹部26a摩擦而产生粉末等。作为设置致密质层的方法，例如可以在外螺纹部26a的表面覆盖耐热树脂制的管或片材并利用热风加热或炉内加热使耐热树脂膜密合，也可以在外螺纹部26a的表面通过喷镀而形成致密的喷镀膜。
上述实施方式中，将沿着上下方向贯穿陶瓷板20的贯通孔整体用作塞柱插入孔24，但并不特别限定于此。例如，如图11所示，可以将沿着上下方向贯穿陶瓷板20的贯通孔的上部由多个细孔128构成，并将贯通孔的下部由塞柱插入孔124构成。亦即，可以将塞柱插入孔124设置于贯通孔的一部分。塞柱插入孔124在内周面具有内螺纹部124a。塞柱126与上述实施方式的塞柱26大致相同，不过，在上表面具有与多个细孔128连通的空间126d。即便如此，也得到与上述实施方式同样的效果。
上述实施方式中，作为气体供给通路34，设置有沿着上下方向贯穿冷却板30的孔，但并不限定于此。例如，可以将如图12所示的气体供给通路64设置于冷却板30。气体供给通路64具备：俯视下与冷却板30呈同心圆的环部64a、从冷却板30的背面向环部64a导入气体的导入部64b、以及从环部64a向各塞柱26分配气体的分配部64c。导入部64b的数量比分配部64c的数量少，例如可以为1个。据此，能够使与冷却板30相连的气体配管的数量比塞柱26的数量少。这种情况下，塞柱26从塞柱插入孔24的上部开口进行旋合。
上述实施方式中，采用多孔质体的塞柱26，但并不特别限定于此。作为塞柱26，例如可以采用按具有通气性的方式利用无机粘接剂使将绝缘性的陶瓷粉碎得很细得到的细碎陶瓷固化得到的物质，也可以采用按具有通气性的方式利用无机粘接剂使玻璃纤维固化得到的物质，还可以采用耐热性特氟龙树脂海绵(特氟龙为注册商标)。或者，如图13所示，可以采用在圆柱形状的陶瓷致密质体的外周面具有外螺纹部226a且具有沿着上下方向弯曲着贯通的螺旋状的内部流路226d的塞柱226。
上述实施方式中，作为陶瓷板20中内置的电极22，例示了静电电极，但并不特别限定于此。例如，可以代替电极22，在陶瓷板20中内置加热电极(电阻发热体)，也可以内置RF电极，或者可以除了电极22以外，还在陶瓷板20中内置加热电极(电阻发热体)，也可以内置RF电极。

Claims (8)

1.一种半导体制造装置用部件，其具备：
陶瓷板，在该陶瓷板的上表面具有晶片载放面，且内置有电极；
塞柱插入孔，该塞柱插入孔设置于沿着上下方向贯穿所述陶瓷板的贯通孔的至少一部分，且在内周面具有内螺纹部；以及
绝缘性的塞柱，该塞柱在外周面具有旋合于所述内螺纹部的外螺纹部，且容许气体流通。
2.根据权利要求1所述的半导体制造装置用部件，其中，
所述晶片载放面具有对晶片进行支撑的多个小突起，
所述塞柱的上表面位于比所述小突起的上表面低的位置。
3.根据权利要求2所述的半导体制造装置用部件，其中，
所述塞柱的上表面位于与所述晶片载放面中的未设置所述小突起的基准面相同的高度，或者位于比所述基准面低0.1mm以下的范围的位置。
4.根据权利要求1～3中的任一项所述的半导体制造装置用部件，其中，
所述外螺纹部的至少一部分粘接于所述内螺纹部。
5.根据权利要求1～4中的任一项所述的半导体制造装置用部件，其中，
所述塞柱为多孔质体。
6.根据权利要求5所述的半导体制造装置用部件，其中，
所述外螺纹部已致密化。
7.根据权利要求1～6中的任一项所述的半导体制造装置用部件，其中，
所述塞柱为圆柱部件，
所述塞柱插入孔为圆柱孔。
8.根据权利要求1～5中的任一项所述的半导体制造装置用部件，其中，
所述塞柱具备倒圆锥台状的头部和圆柱状的脚部，所述外螺纹部设置于所述脚部的外周面而未设置于所述头部的外周面，
所述塞柱插入孔具备与所述头部相同形状的头部对应部和与所述脚部相同形状的脚部对应部，所述内螺纹部设置于所述脚部对应部的内周面而未设置于所述头部对应部的内周面。
CN202210678764.0A 2021-10-07 2022-06-16 半导体制造装置用部件 Pending CN115954310A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021165314A JP2023056156A (ja) 2021-10-07 2021-10-07 半導体製造装置用部材
JP2021-165314 2021-10-07

Publications (1)

Publication Number Publication Date
CN115954310A true CN115954310A (zh) 2023-04-11

Family

ID=85797016

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210678764.0A Pending CN115954310A (zh) 2021-10-07 2022-06-16 半导体制造装置用部件

Country Status (5)

Country Link
US (1) US20230115033A1 (zh)
JP (1) JP2023056156A (zh)
KR (1) KR20230050222A (zh)
CN (1) CN115954310A (zh)
TW (1) TWI811011B (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1124256A1 (en) * 1999-11-10 2001-08-16 Ibiden Co., Ltd. Ceramic substrate
US6490145B1 (en) * 2001-07-18 2002-12-03 Applied Materials, Inc. Substrate support pedestal
TWI308908B (en) * 2005-12-27 2009-04-21 Ngk Insulators Ltd Aluminum nitride composite body, and manufacturing method of the same
JP6005579B2 (ja) * 2012-04-27 2016-10-12 日本碍子株式会社 半導体製造装置用部材
JP2019029384A (ja) 2017-07-25 2019-02-21 新光電気工業株式会社 セラミックス混合物、多孔質体及びその製造方法、静電チャック及びその製造方法、基板固定装置
US11715652B2 (en) * 2018-09-28 2023-08-01 Ngk Insulators, Ltd. Member for semiconductor manufacturing apparatus
WO2020217406A1 (ja) * 2019-04-25 2020-10-29 日本碍子株式会社 ３次元焼成体の製法

Also Published As

Publication number Publication date
TWI811011B (zh) 2023-08-01
US20230115033A1 (en) 2023-04-13
KR20230050222A (ko) 2023-04-14
JP2023056156A (ja) 2023-04-19
TW202316591A (zh) 2023-04-16

Similar Documents

Publication Publication Date Title
CN110970327A (zh) 半导体制造装置用部件
CN116504706A (zh) 半导体制造装置用部件
CN115954310A (zh) 半导体制造装置用部件
TWI822204B (zh) 晶圓放置座
CN115210860A (zh) 半导体制造装置用构件及其制法
WO2024121910A1 (ja) 半導体製造装置用部材
KR102665928B1 (ko) 반도체 제조 장치용 부재
WO2024116412A1 (ja) 半導体製造装置用部材
TWI847449B (zh) 半導體製造裝置用構件
CN116504707A (zh) 半导体制造装置用部件
TWI847343B (zh) 半導體製造裝置用構件
TW202425176A (zh) 半導體製造裝置用部件
WO2024166292A1 (ja) ウエハ載置台
TWI826124B (zh) 半導體製造裝置用構件
WO2023153021A1 (ja) 半導体製造装置用部材
CN118251756A (zh) 晶圆载置台
US20230420282A1 (en) Wafer placement table
JP2023092822A (ja) 半導体製造装置用部材
TW202425187A (zh) 晶圓載置台
TW202407859A (zh) 半導體製造裝置用構件
KR20240032691A (ko) 웨이퍼 배치대

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination