CN116504706A - 半导体制造装置用部件 - Google Patents

半导体制造装置用部件 Download PDF

Info

Publication number
CN116504706A
CN116504706A CN202211197255.2A CN202211197255A CN116504706A CN 116504706 A CN116504706 A CN 116504706A CN 202211197255 A CN202211197255 A CN 202211197255A CN 116504706 A CN116504706 A CN 116504706A
Authority
CN
China
Prior art keywords
porous
porous portion
plug
semiconductor manufacturing
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211197255.2A
Other languages
English (en)
Inventor
井上靖也
久野达也
长江智毅
小木曾裕佑
要藤拓也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Publication of CN116504706A publication Critical patent/CN116504706A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明提供半导体制造装置用部件，在具备容许气体流通的多孔质插塞的半导体制造装置用部件的基础上，抑制杂质混入于晶片，并且，抑制气体的流通阻力增大。半导体制造装置用部件(10)具备：在上表面具有晶片载放面(21)的陶瓷板(20)、以及容许气体流通的多孔质插塞(50)。多孔质插塞(50)配置于沿着上下方向贯穿陶瓷板(20)的插塞插入孔(24)。多孔质插塞(50)具有：在晶片载放面(21)露出的第一多孔质部(51)、以及上表面由第一多孔质部51覆盖的第二多孔质部(52)。第一多孔质部(51)与第二多孔质部(52)相比，纯度高且厚度薄。第二多孔质部(52)与第一多孔质部(51)相比，气孔率高。

Description

半导体制造装置用部件
技术领域
本发明涉及半导体制造装置用部件。
背景技术
以往，作为半导体制造装置用部件，已知有具备在上表面具有晶片载放面的静电卡盘的部件。例如，专利文献1公开一种静电卡盘，该静电卡盘具备：陶瓷板，其对晶片进行吸附保持；贯通孔，该贯通孔形成于陶瓷板；多孔质插塞，其配置于贯通孔；以及导电性的冷却板，其粘接于陶瓷板的下表面。多孔质插塞的下表面与陶瓷板的下表面一致。利用等离子体对载放于晶片载放面的晶片进行处理的情况下，向冷却板与在晶片的上部所配置的平板电极之间施加高频电力，使晶片的上部产生等离子体。与此同时，为了使晶片和陶瓷板的热传导提高，将作为热传导气体的氦经由多孔质插塞而向晶片的背面供给。如果没有多孔质插塞，则随着氦电离而产生的电子加速，冲撞其他氦，发生电弧放电；不过，如果具有多孔质插塞，则电子在冲撞其他氦之前碰到多孔质插塞，所以，电弧放电得以抑制。
现有技术文献
专利文献
专利文献1：日本特开2019－29384号公报
发明内容
不过，多孔质插塞在晶片载放面露出，因此，如果多孔质插塞的纯度较低，则利用等离子体对晶片进行处理时，多孔质插塞的杂质有时会混入于晶片。另一方面，如果使多孔质插塞的纯度提高，则需要提高烧结温度，因此，很难使气孔率充分提高，氦变得难以流通。
本发明是为了解决上述课题而实施的，其主要目的在于，在具备容许气体流通的多孔质插塞的半导体制造装置用部件的基础上，抑制杂质混入于晶片，并且，抑制气体的流通阻力增大。
本发明的半导体制造装置用部件具备：
陶瓷板，该陶瓷板在上表面具有晶片载放面；以及
多孔质插塞，该多孔质插塞配置于沿着上下方向贯穿所述陶瓷板的插塞插入孔，且容许气体流通，
所述多孔质插塞具有：在所述晶片载放面露出的第一多孔质部、以及上表面由所述第一多孔质部覆盖的第二多孔质部，
所述第一多孔质部与所述第二多孔质部相比，纯度高且厚度薄，
所述第二多孔质部与所述第一多孔质部相比，气孔率高。
该半导体制造装置用部件中，在晶片载放面露出的第一多孔质部与第二多孔质部相比，纯度高。因此，能够抑制杂质混入于晶片。另一方面，第二多孔质部与第一多孔质部相比，气孔率高。另外，第一多孔质部虽然气孔率低于第二多孔质部，不过，比第二多孔质部薄。因此，从整个多孔质插塞来看，能够抑制气体的流通阻力增大。
应予说明，本说明书中，有时采用上下、左右、前后等，对本发明进行说明，不过，上下、左右、前后只不过是相对的位置关系。因此，在改变了半导体制造装置用部件的朝向的情况下，有时上下变成左右，左右变成上下，但是，这种情形也包括在本发明的技术范围中。
本发明的半导体制造装置用部件中，所述第一多孔质部可以为喷镀膜。据此，能够比较容易地制作第一多孔质部。
本发明的半导体制造装置用部件中，所述插塞插入孔可以在内周面具有内螺纹部，所述多孔质插塞可以在外周面具有旋合于所述内螺纹部的外螺纹部。据此，无需采用粘接剂，就能够将多孔质插塞配置于插塞插入孔。另外，外螺纹部和内螺纹部旋合的部位与没有螺纹的情形相比，不易在上下方向上产生间隙，并且，沿面距离变长，因此，能够充分抑制该部位处的放电。应予说明，外螺纹部可以设置于第二多孔质部的外周面，也可以设置于第一多孔质部的外周面，还可以设置于第一及第二多孔质部的外周面。
本发明的半导体制造装置用部件中，所述第一多孔质部可以为上底大于下底的倒圆锥台状。据此，与第一多孔质部为圆柱状的情形相比，在形成第一多孔质部时容易将材料填充于插塞插入孔，并且，第一多孔质部与插塞插入孔的接触面积变大，因此，第一多孔质部与插塞插入孔的密合性提高。
本发明的半导体制造装置用部件中，所述第二多孔质部可以具有自上而下扩径的扩径部。据此，能够抑制多孔质插塞因从多孔质插塞的下表面供给来的气体的压力而浮起。
本发明的半导体制造装置用部件可以具备：导电性基材，该导电性基材设置于所述陶瓷板的下表面；以及连通孔，该连通孔设置于所述导电性基材，且与所述多孔质插塞连通，所述第二多孔质部的下表面可以位于所述连通孔的内部。据此，能够抑制在多孔质插塞的下表面与导电性基材之间发生电弧放电。
本发明的半导体制造装置用部件中，所述晶片载放面可以具有对晶片进行支撑的大量小突起，所述多孔质插塞的所述第一多孔质部的上表面可以位于比所述小突起的上表面低的位置。据此，不会因第一多孔质部的上表面而将晶片抬起。这种情况下，所述多孔质插塞的所述第一多孔质部的上表面可以位于与所述晶片载放面的未设置所述小突起的基准面相同的高度，也可以位于以0.5mm以下的范围低于所述基准面的位置。据此，晶片的背面与第一多孔质部的上表面之间的空间的高度被抑制在较低水平，因此，能够防止在该空间发生电弧放电。应予说明，基准面的高度可以为针对各小突起不同的高度。另外，基准面的高度可以为与最接近于插塞插入孔的小突起的底面相同的高度。
附图说明
图1是半导体制造装置用部件10的纵截面图。
图2是陶瓷板20的平面图。
图3是图1的局部放大图。
图4是半导体制造装置用部件10的制造工序图。
图5是半导体制造装置用部件10的制造工序图。
图6是多孔质插塞50的另一例的纵截面图。
图7是多孔质插塞50的另一例的纵截面图。
图8是多孔质插塞50的另一例的纵截面图。
图9是多孔质插塞50的另一例的纵截面图。
图10是多孔质插塞150～750的纵截面图。
符号说明
10…半导体制造装置用部件，20…陶瓷板，21…晶片载放面，21a…密封带，21b…圆形小突起，21c…基准面，22…电极，24…插塞插入孔，24a…圆筒部，24b…内螺纹部，30…冷却板，32…冷媒流路，34…气体孔，40…金属接合层，42…圆孔，50…多孔质插塞，51…第一多孔质部，51a…上表面，52…第二多孔质部，52a…外螺纹部，52b…下表面，60…绝缘管，71…喷镀膜，90…金属接合材料，92…圆孔，94…接合体，150、250、350、450、550、650、750…多孔质插塞，151、251、351、451、551、651、751…第一多孔质部，152、252、352、452、552、652、752…第二多孔质部。
具体实施方式
接下来，采用附图，对本发明的优选实施方式进行说明。图1是半导体制造装置用部件10的纵截面图，图2是陶瓷板20的平面图，图3是图1的局部放大图。
半导体制造装置用部件10具备：陶瓷板20、冷却板30、金属接合层40、多孔质插塞50、以及绝缘管60。
陶瓷板20为氧化铝烧结体、氮化铝烧结体等陶瓷制的圆板(例如直径300mm、厚度5mm)。陶瓷板20的上表面为晶片载放面21。陶瓷板20内置有电极22。如图2所示，在陶瓷板20的晶片载放面21，沿着外缘而形成有密封带21a，在整面形成有多个圆形小突起21b。密封带21a及圆形小突起21b为相同高度，其高度为例如几μm～几十μm。电极22为用作静电电极的平面状的网状电极，能够施加直流电压。当向该电极22施加直流电压时，晶片W利用静电吸附力而吸附固定于晶片载放面21(具体的为密封带21a的上表面及圆形小突起21b的上表面)；当将直流电压的施加解除时，晶片W在晶片载放面21的吸附固定得以解除。应予说明，将晶片载放面21的未设置密封带21a及圆形小突起21b的部分称为基准面21c。
插塞插入孔24为沿着上下方向贯穿陶瓷板20的贯通孔。如图3所示，插塞插入孔24的上部为没有内螺纹部的圆筒部24a，下部为内螺纹部24b。插塞插入孔24设置于陶瓷板20的多个部位(例如，如图2所示沿着周向等间隔地设置的多个部位)。在插塞插入孔24配置有后述的多孔质插塞50。
冷却板30为热传导率良好的圆板(直径与陶瓷板20的直径相同或更大直径的圆板)。在冷却板30的内部形成有供冷媒循环的冷媒流路32、将气体向多孔质插塞50供给的气体孔34。冷媒流路32俯视在冷却板30的整面从入口至出口以一笔画的要领形成。气体孔34为圆筒状孔，设置于与插塞插入孔24对置的位置。作为冷却板30的材料，例如可以举出：金属材料、金属基复合材料(MMC)等。作为金属材料，可以举出：Al、Ti、Mo或它们的合金等。作为MMC，可以举出：包含Si、SiC及Ti的材料(也称为SiSiCTi)、使Al和/或Si含浸于SiC多孔质体得到的材料等。作为冷却板30的材料，优选热膨胀系数与陶瓷板20的材料接近的材料。冷却板30还用作RF电极。具体而言，在晶片载放面21的上方配置有上部电极(未图示)，当向包括该上部电极和冷却板30的平行平板电极间施加高频电力时，产生等离子体。
金属接合层40将陶瓷板20的下表面和冷却板30的上表面接合。例如，利用TCB(Thermal compression bonding)形成金属接合层40。TCB是指：将金属接合材料夹入于待接合的2个部件之间，在加热到金属接合材料的固相线温度以下的温度的状态下，将2个部件进行加压接合的、公知的方法。金属接合层40在与气体孔34对置的位置具有沿着上下方向贯穿金属接合层40的圆孔42。本实施方式的金属接合层40及冷却板30相当于本发明的导电性基材，圆孔42及气体孔34相当于连通孔。
多孔质插塞50为容许气体流通的插塞，配置于插塞插入孔24。多孔质插塞50的外周面与插塞插入孔24的内周面一致(接触)。多孔质插塞50为将形成上部的第一多孔质部51和形成下部的第二多孔质部52连结得到的结构。第一多孔质部51构成为：上表面在晶片载放面21露出，与第二多孔质部52相比，纯度高且厚度薄。第二多孔质部52构成为：上表面由第一多孔质部51覆盖，与第一多孔质部51相比，气孔率高。第一多孔质部51和第二多孔质部52可以采用材料的种类相同、但纯度不同的部件，也可以采用材料的种类不同且纯度不同的部件。作为材料采用陶瓷的情况下，例如可以采用氧化铝、氮化铝等。采用氧化铝的情况下，第一多孔质部51可以采用纯度95％以上的氧化铝，第二多孔质部52可以采用纯度80％以上且小于第一多孔质部51的纯度的氧化铝。第一多孔质部51的气孔率优选为15％以上且小于第二多孔质部52的气孔率，平均气孔径优选为5μm以上。第一多孔质部51的膜厚优选为1mm以下，更优选为0.5mm以下。第二多孔质部52的气孔率优选为30％以上，平均气孔径优选为20μm以上。第一多孔质部51为圆板状，在外周面不具有外螺纹部。第二多孔质部52为圆柱状，在外周面具有外螺纹部52a。外螺纹部52a旋合于插塞插入孔24的内螺纹部24b。多孔质插塞50的高度与陶瓷板20的厚度一致。多孔质插塞50的第二多孔质部52的下表面与陶瓷板20的下表面一致。本实施方式中，第一多孔质部51为喷镀膜，第二多孔质部52为通过采用陶瓷粉末进行烧结而得到的多孔质块体。
绝缘管60为由致密质陶瓷(例如致密质氧化铝等)形成的俯视圆形的管。绝缘管60的外周面借助未图示的粘接层而与金属接合层40的圆孔42的内周面及冷却板30的气体孔34的内周面粘接。粘接层可以为有机粘接层(树脂粘接层)，也可以为无机粘接层。应予说明，粘接层可以进一步设置于绝缘管60的上表面与陶瓷板20的下表面之间。绝缘管60的内部与多孔质插塞50连通。因此，当向绝缘管60的内部导入气体时，该气体从多孔质插塞50通过而向晶片W的背面供给。
接下来，对这样构成的半导体制造装置用部件10的使用例进行说明。首先，以在未图示的腔室内设置有半导体制造装置用部件10的状态，将晶片W载放于晶片载放面21。然后，将腔室内利用真空泵进行减压，调整为规定的真空度，对陶瓷板20的电极22施加直流电压，使其产生静电吸附力，将晶片W吸附固定于晶片载放面21(具体的为密封带21a的上表面、圆形小突起21b的上表面)。接下来，将腔室内设为规定压力(例如几十～几百Pa)的反应气体气氛，在该状态下，向在腔室内的顶部所设置的未图示的上部电极与半导体制造装置用部件10的冷却板30之间施加高频电压，使其产生等离子体。将晶片W的表面利用所产生的等离子体进行处理。在冷却板30的冷媒流路32中有冷媒进行循环。从未图示的气瓶向气体孔34导入背侧气体。作为背侧气体，采用热传导气体(例如氦等)。背侧气体从绝缘管60及多孔质插塞50通过而向晶片W的背面与晶片载放面21的基准面21c之间的空间供给，并被封入。因该背侧气体的存在，可效率良好地进行晶片W和陶瓷板20的热传导。
接下来，基于图4及图5，对半导体制造装置用部件10的制造例进行说明。图4及图5是半导体制造装置用部件10的制造工序图。首先，准备出陶瓷板20、冷却板30及金属接合材料90(图4(A))。陶瓷板20具备电极22及插塞插入孔24。在该阶段，陶瓷板20的上表面为平坦面，未设置密封带21a及圆形小突起21b。插塞插入孔24的上部为没有内螺纹部的圆筒部24a，下部为内螺纹部24b。冷却板30内置有冷媒流路32，且具备气体孔34。金属接合材料90具备最终成为圆孔42的圆孔92。
然后，将陶瓷板20的下表面和冷却板30的上表面利用TCB进行接合，得到接合体94(图4(B))。例如，如下进行TCB。首先，将金属接合材料90夹入于陶瓷板20的下表面与冷却板30的上表面之间，制成层叠体。此时，按陶瓷板20的插塞插入孔24、金属接合材料90的圆孔92以及冷却板30的气体孔34同轴的方式进行层叠。然后，于金属接合材料90的固相线温度以下(例如、固相线温度减去20℃得到的温度以上且固相线温度以下)的温度，对层叠体进行加压、接合，之后，返回室温。据此，金属接合材料90变成金属接合层40，圆孔92变成圆孔42，得到将陶瓷板20和冷却板30以金属接合层40接合的接合体94。作为此时的金属接合材料，可以使用Al－Mg系接合材料、Al－Si－Mg系接合材料。例如，采用Al－Si－Mg系接合材料进行TCB的情况下，以在真空气氛下进行了加热的状态对层叠体进行加压。金属接合材料90优选采用厚度为100μm左右的材料。
接下来，准备绝缘管60，在金属接合层40的圆孔42的内周面及冷却板30的气体孔34的内周面涂布粘接剂，之后，将绝缘管60插入其中，从而将绝缘管60粘接固定于圆孔42及气体孔34(图4(C))。粘接剂可以为树脂(有机)粘接剂，也可以为无机粘接剂。之后，对陶瓷板20的上表面(晶片载放面21)进行喷砂加工，由此形成密封带21a、圆形小突起21b及基准面21c(参照图3)。
接下来，准备具备外螺纹部52a的第二多孔质部52(多孔质块体)(图5(A))。作为第二多孔质部52，可以采用在纯度低(例如纯度85％、90％)的陶瓷原料中添加造孔剂和/或烧结助剂(例如SiO2)成型为具有外螺纹部的圆柱体并使该圆柱体于比较低的温度烧结而多孔质化得到的部件。采用了造孔剂的情况下，造孔剂在烧结时燃烧而消失。此处，由于采用纯度低的陶瓷原料，所以，能够使烧结温度为比较低的温度，从而使气孔率提高。采用了烧结助剂的情况下，烧结助剂的成分构成杂质的原因。应予说明，第二多孔质部52可以如下制作，即，对多孔质的平板状的成型体进行烧成，从中挖出圆柱体，在得到的圆柱体的外周面形成螺纹，由此得到第二多孔质部52。
将该第二多孔质部52的外螺纹部52a旋合于插塞插入孔24的内螺纹部24b，且使第二多孔质部52的下表面与绝缘管60的上表面(陶瓷板20的下表面)一致(图5(B))。例如，使末端带有橡胶等摩擦系数较大的材料的旋钮与第二多孔质部52的上表面密合，将该旋钮用手按入且使其旋转，将第二多孔质部52从插塞插入孔24的上部开口插入并旋合。旋合结束后，拆下旋钮。
接下来，向第二多孔质部52的上表面喷镀纯度高(例如纯度95％以上)的陶瓷粉末，由此形成多孔质的喷镀膜71(图5(C))。据此，插塞插入孔24的圆筒部24a由喷镀膜71填充。此时，第二多孔质部52的外螺纹部52a和插塞插入孔24的内螺纹部24b旋合，未产生上下方向上的间隙，因此，能够容易地喷镀。喷镀膜71的上表面隆起得比陶瓷板20的上表面高。应予说明，在喷镀时，可以以得到喷镀膜71的气孔率达到所期望的值的方式在陶瓷粉末中添加造孔剂。
接下来，进行磨削加工(机械加工)，以使喷镀膜71的上表面和在陶瓷板20的晶片载放面21所形成的基准面21c(参照图3)为同一平面(图5(D))。据此，形成在上部具备由喷镀膜构成的第一多孔质部51且在下部具备由多孔质块体构成的第二多孔质部52的多孔质插塞50。如上操作而得到半导体制造装置用部件10。
以上详细说明的半导体制造装置用部件10中，在晶片载放面21露出的第一多孔质部51与第二多孔质部52相比，纯度高。因此，能够抑制源自于多孔质插塞50的杂质混入于晶片W。另一方面，第二多孔质部52与第一多孔质部51相比，气孔率高。另外，第一多孔质部51虽然气孔率低于第二多孔质部52，不过，比第二多孔质部52薄。因此，从整个多孔质插塞50来看，能够抑制热传导气体的流通阻力增大。
另外，第一多孔质部51为喷镀膜，因此，能够比较容易地制作第一多孔质部51。
此外，插塞插入孔24在内周面具有内螺纹部24b，第二多孔质部52在外周面具有外螺纹部52a，内螺纹部24b和外螺纹部52a被旋合。因此，无需采用粘接剂，就能够将第二多孔质部52配置于插塞插入孔24。
进而，外螺纹部52a和内螺纹部24b旋合的部位与没有螺纹的情形相比，不易在上下方向上产生间隙，并且，自晶片W开始从外螺纹部52a与内螺纹部24b之间通过而到达冷却板30的沿面距离变长。因此，能够充分抑制该部位处的放电。
并且，多孔质插塞50的第一多孔质部51的上表面位于比圆形小突起21b的上表面低的位置。因此，不会因第一多孔质部51的上表面而将晶片W抬起。
另外，多孔质插塞50的第一多孔质部51的上表面51a为与晶片载放面21的基准面21c相同的高度。因此，晶片W的下表面与第一多孔质部51的上表面51a之间的空间的高度被抑制在较低水平。所以，能够防止在该空间发生电弧放电。
此外，由于在气体孔34设置有绝缘管60，所以，晶片W与冷却板30之间的沿面距离变长。因此，能够抑制在多孔质插塞50内发生沿面放电(火花放电)。
应予说明，本发明并不受上述实施方式的任何限定，当然，只要属于本发明的技术范围，就能够以各种方案进行实施。
上述实施方式中，将第一多孔质部51的形状设为上底和下底为相同大小且下底的大小为与第二多孔质部52的上表面相同大小的圆板形状，不过，可以使第一多孔质部51的形状如图6(A)～(C)所示。图6(A)的第一多孔质部51为：下底的大小为与第二多孔质部52的上表面相同大小且上底大于下底的倒圆锥台状。这种情况下，与上述实施方式相比，第一多孔质部51的外周面的面积变大，因此，第一多孔质部51的外周面与陶瓷板20的粘接性变得良好。图6(B)的第一多孔质部51为：上底和下底为相同大小且下底的大小大于第二多孔质部52的上表面的圆板形状。这种情况下，与上述实施方式相比，第一多孔质部51与第二多孔质部52的粘接性、第一多孔质部51与陶瓷板20的粘接性变得良好。图6(C)的第一多孔质部51为：下底的大小大于第二多孔质部52的上表面且上底大于下底的倒圆锥台状。这种情况下，与上述实施方式相比，第一多孔质部51与第二多孔质部52的粘接性、第一多孔质部51与陶瓷板20的粘接性变得良好。特别是，以喷镀形成第一多孔质部51的情况下，对于第一多孔质部51的形状，图6(A)优于上述实施方式，图6(B)优于图6(A)，图6(C)优于图6(B)。此外，与上述实施方式相比，图6(A)～(C)中，第一多孔质部51的上底的直径大，因此，气体容易流通。
上述实施方式中，多孔质插塞50的第一多孔质部51的上表面51a为与晶片载放面21的基准面21c相同的高度，但不特别限定于此。例如，如图7所示，晶片载放面21的基准面21c的高度减去第一多孔质部51的上表面51a的高度得到的差值Δh可以为0.5mm以下(优选为0.2mm以下，更优选为0.1mm以下)的范围。换言之，可以将第一多孔质部51的上表面51a配置于以0.5mm以下(优选为0.2mm以下，更优选为0.1mm以下)的范围比晶片载放面21的基准面21c低的位置。即便如此，晶片W的下表面与第一多孔质部51的上表面51a之间的空间的高度也被抑制得比较低。因此，能够防止在该空间发生电弧放电。
上述实施方式中，在第二多孔质部52的外周面形成外螺纹部52a，在插塞插入孔24的内周面形成内螺纹部24b，并将外螺纹部52a和内螺纹部24b旋合，但不特别限定于此。例如，如图8所示，可以为：在第二多孔质部52的外周面没有形成外螺纹部52a，在插塞插入孔24的内周面没有形成内螺纹部24b。这种情况下，将第一多孔质部51及第二多孔质部52的外周面和插塞插入孔24的内周面以粘接剂(有机粘接剂或无机粘接剂)粘接。不过，很难在第一多孔质部51及第二多孔质部52的外周面与插塞插入孔24的内周面之间无间隙地填充粘接剂。如果产生间隙，则有可能在该间隙发生放电。因此，上述实施方式的结构优于图8的结构。
上述实施方式中，第二多孔质部52的下表面与陶瓷板20的下表面一致，但不特别限定于此。例如，如图9所示，可以使第二多孔质部52的下表面52b位于绝缘管60的内部。亦即，可以使第二多孔质部52的下表面52b位于导电性基材(金属接合层40及冷却板30)的连通孔(圆孔42及气体孔34)的内部。据此，能够抑制在第二多孔质部52的下表面52b与导电性基材之间发生电弧放电。这是因为：构成为第二多孔质部52的下表面52b位于比导电性基材的上表面(金属接合层40的上表面)更靠上方的位置的情况下，以位于第二多孔质部52的下表面52b与导电性基材之间的电位差发生电弧放电，不过，如果像图9那样构成，则该放电消失。
可以采用图10所示的多孔质插塞150～750来代替上述实施方式的多孔质插塞50。采用这些多孔质插塞150～750的情况下，设置于陶瓷板20的插塞插入孔24也变更为与各自匹配的形状。关于图10(A)的多孔质插塞150，在上底大于下底的倒圆锥台形状的第二多孔质部152之上设置有圆板状的第一多孔质部151。关于图10(B)的多孔质插塞250，在下底大于上底的圆锥台形状的第二多孔质部252之上设置有圆板状的第一多孔质部251。关于图10(C)的多孔质插塞350，在倒圆锥台的下表面连结有圆柱的形状的第二多孔质部352之上设置有圆板状的第一多孔质部351。关于图10(D)的多孔质插塞450，在圆锥台的上表面连结有圆柱的形状的第二多孔质部452之上设置有圆板状的第一多孔质部451。关于图10(E)的多孔质插塞550，在大径的圆柱的下表面连结有小径的圆柱的形状的第二多孔质部552之上设置有圆板状的第一多孔质部551。关于图10(F)的多孔质插塞650，在小径的圆柱的下表面连结有大径的圆柱的形状的第二多孔质部652之上设置有圆板状的第一多孔质部651。关于图10(G)的多孔质插塞750，按将圆柱状的第二多孔质部752的上表面及侧面覆盖的方式设置有有底筒状(杯状)的第一多孔质部751。其中，多孔质插塞250、450、650的第二多孔质部252、452、652具有自上而下扩径的扩径部E。因此，即便在多孔质插塞250、450、650自下而上流通的气体的压力施加于多孔质插塞250、450、650，由于扩径部E碰到插塞插入孔的内周面，所以，能够抑制多孔质插塞250、450、650浮起。应予说明，可以在这些多孔质插塞150～750的外周面设置外螺纹部，与上述实施方式同样地与插塞插入孔的内螺纹部旋合。
上述实施方式中，设置有绝缘管60，不过，可以省略绝缘管60。另外，可以在冷却板30设置气体通道结构，以代替设置气体孔34。作为气体通道结构，可以采用如下结构，该结构具备：设置于冷却板30的内部且俯视与冷却板30同心圆的环部、从冷却板30的背面向环部导入气体的导入部、以及从环部向各多孔质插塞50分配气体的分配部(相当于上述的气体孔34)。导入部的数量可以少于分配部的数量，例如为1条。
上述实施方式中，使第一多孔质部51为喷镀膜，不过，不特别限定于喷镀膜。例如，可以使第一多孔质部51为多孔质块体。这种情况下，可以在构成第一多孔质部51的多孔质块体的外周面设置外螺纹部，在插塞插入孔24的内周面的上部设置内螺纹部，并将两者旋合。或者，可以利用激光烧结来制作第一多孔质部51。
上述实施方式中，作为内置于陶瓷板20的电极22，例示了静电电极，不过，不特别限定于此。例如，代替电极22或除了电极22以外，可以在陶瓷板20内置有加热器电极(电阻发热体)，也可以内置有RF电极。
上述实施方式中，将陶瓷板20和冷却板30以金属接合层40进行接合，不过，可以采用树脂粘接层来代替金属接合层40。这种情况下，冷却板30相当于本发明的导电性基材。

Claims (8)

1.一种半导体制造装置用部件，其中，具备：
陶瓷板，该陶瓷板在上表面具有晶片载放面；以及
多孔质插塞，该多孔质插塞配置于沿着上下方向贯穿所述陶瓷板的插塞插入孔，且容许气体流通，
所述多孔质插塞具有：在所述晶片载放面露出的第一多孔质部、以及上表面由所述第一多孔质部覆盖的第二多孔质部，
所述第一多孔质部与所述第二多孔质部相比，纯度高且厚度薄，
所述第二多孔质部与所述第一多孔质部相比，气孔率高。
2.根据权利要求1所述的半导体制造装置用部件，其中，
所述第一多孔质部为喷镀膜。
3.根据权利要求1或2所述的半导体制造装置用部件，其中，
所述插塞插入孔在内周面具有内螺纹部，
所述多孔质插塞在外周面具有旋合于所述内螺纹部的外螺纹部。
4.根据权利要求1～3中的任一项所述的半导体制造装置用部件，其中，
所述第一多孔质部为上底大于下底的倒圆锥台状。
5.根据权利要求1～4中的任一项所述的半导体制造装置用部件，其中，
所述第二多孔质部具有自上而下扩径的扩径部。
6.根据权利要求1～5中的任一项所述的半导体制造装置用部件，其中，具备：
导电性基材，该导电性基材设置于所述陶瓷板的下表面；以及
连通孔，该连通孔设置于所述导电性基材，且与所述多孔质插塞连通，
所述第二多孔质部的下表面位于所述连通孔的内部。
7.根据权利要求1～6中的任一项所述的半导体制造装置用部件，其中，
所述晶片载放面具有对晶片进行支撑的大量小突起，
所述多孔质插塞的所述第一多孔质部的上表面位于比所述小突起的上表面低的位置。
8.根据权利要求7所述的半导体制造装置用部件，其中，
所述多孔质插塞的所述第一多孔质部的上表面位于与所述晶片载放面的未设置所述小突起的基准面相同的高度、或者位于以0.5mm以下的范围低于所述基准面的位置。
CN202211197255.2A 2022-01-21 2022-09-27 半导体制造装置用部件 Pending CN116504706A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022007944A JP7569343B2 (ja) 2022-01-21 2022-01-21 半導体製造装置用部材
JP2022-007944 2022-01-21

Publications (1)

Publication Number Publication Date
CN116504706A true CN116504706A (zh) 2023-07-28

Family

ID=87318985

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211197255.2A Pending CN116504706A (zh) 2022-01-21 2022-09-27 半导体制造装置用部件

Country Status (5)

Country Link
US (1) US20230298861A1 (zh)
JP (1) JP7569343B2 (zh)
KR (1) KR20230113132A (zh)
CN (1) CN116504706A (zh)
TW (1) TWI847343B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7507917B1 (ja) 2023-03-27 2024-06-28 日本特殊陶業株式会社 保持装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5010234B2 (ja) 2006-10-23 2012-08-29 北陸成型工業株式会社 ガス放出孔部材を一体焼結したシャワープレートおよびその製造方法
JP5449750B2 (ja) 2008-11-19 2014-03-19 株式会社日本セラテック 静電チャックおよびその製造方法
JP5956379B2 (ja) 2012-04-27 2016-07-27 日本碍子株式会社 半導体製造装置用部材
JP6263484B2 (ja) 2015-01-30 2018-01-17 日本特殊陶業株式会社 静電チャックおよびその製造方法
JP6865145B2 (ja) * 2016-12-16 2021-04-28 日本特殊陶業株式会社 保持装置
JP2019029384A (ja) 2017-07-25 2019-02-21 新光電気工業株式会社 セラミックス混合物、多孔質体及びその製造方法、静電チャック及びその製造方法、基板固定装置
JP7002014B2 (ja) 2018-10-30 2022-01-20 Toto株式会社 静電チャック
JP7269759B2 (ja) 2019-03-12 2023-05-09 新光電気工業株式会社 基板固定装置
TWI783273B (zh) * 2019-10-18 2022-11-11 大陸商中微半導體設備（上海）股份有限公司 一種靜電吸盤及其製造方法及電漿處理裝置

Also Published As

Publication number Publication date
TW202331919A (zh) 2023-08-01
KR20230113132A (ko) 2023-07-28
JP2023106929A (ja) 2023-08-02
JP7569343B2 (ja) 2024-10-17
US20230298861A1 (en) 2023-09-21
TWI847343B (zh) 2024-07-01

Similar Documents

Publication Publication Date Title
KR101693187B1 (ko) 정전척
US7331307B2 (en) Thermally sprayed member, electrode and plasma processing apparatus using the electrode
CN116504706A (zh) 半导体制造装置用部件
US12040165B2 (en) Wafer placement table
US20230055928A1 (en) Wafer placement table
CN116504707A (zh) 半导体制造装置用部件
CN115210860A (zh) 半导体制造装置用构件及其制法
KR102665928B1 (ko) 반도체 제조 장치용 부재
JP7546160B1 (ja) ウエハ載置台
WO2023153021A1 (ja) 半導体製造装置用部材
US20230057107A1 (en) Wafer placement table
US20240186170A1 (en) Member for semiconductor manufacturing apparatus
TWI826124B (zh) 半導體製造裝置用構件
US12087610B2 (en) Member for semiconductor manufacturing apparatus
WO2023063016A1 (ja) ウエハ載置台
CN116344428A (zh) 半导体制造装置用部件
CN116130324A (zh) 晶片载放台

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination