KR20230113132A - 반도체 제조 장치용 부재 - Google Patents

반도체 제조 장치용 부재 Download PDF

Info

Publication number
KR20230113132A
KR20230113132A KR1020220145086A KR20220145086A KR20230113132A KR 20230113132 A KR20230113132 A KR 20230113132A KR 1020220145086 A KR1020220145086 A KR 1020220145086A KR 20220145086 A KR20220145086 A KR 20220145086A KR 20230113132 A KR20230113132 A KR 20230113132A
Authority
KR
South Korea
Prior art keywords
porous
plug
porous portion
semiconductor manufacturing
wafer
Prior art date
Application number
KR1020220145086A
Other languages
English (en)
Inventor
세이야 이노우에
다츠야 구노
도모키 나가에
유스케 오기소
다쿠야 요토
Original Assignee
엔지케이 인슐레이터 엘티디
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔지케이 인슐레이터 엘티디 filed Critical 엔지케이 인슐레이터 엘티디
Publication of KR20230113132A publication Critical patent/KR20230113132A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

반도체 제조 장치용 부재(10)는, 상면에 웨이퍼 배치면(21)을 갖는 세라믹 플레이트(20)와, 가스의 유통을 허용하는 다공질 플러그(50)를 구비한다. 다공질 플러그(50)는, 세라믹 플레이트(20)를 상하 방향으로 관통하는 플러그 삽입 구멍(24)에 배치된다. 다공질 플러그(50)는, 웨이퍼 배치면(21)에 노출되는 제1 다공질부(51)와, 제1 다공질부(51)에 의해 상면이 덮여 있는 제2 다공질부(52)를 갖는다. 제1 다공질부(51)는, 제2 다공질부(52)에 비해 순도가 높고 두께가 얇다. 제2다공질부(52)는, 제1 다공질부(51)에 비해 기공률이 높다.

Description

반도체 제조 장치용 부재{MEMBER FOR SEMICONDUCTOR MANUFACTURING APPARATUS}
본 발명은 반도체 제조 장치용 부재에 관한 것이다.
종래, 반도체 제조 장치용 부재로는, 상면에 웨이퍼 배치면을 갖는 정전척을 구비한 것이 알려져 있다. 예컨대, 특허문헌 1의 정전척은, 웨이퍼를 흡착 유지하는 세라믹 플레이트와, 세라믹 플레이트에 형성된 관통 구멍과, 관통 구멍에 배치된 다공질 플러그와, 세라믹 플레이트의 하면에 접착된 도전성 냉각 플레이트를 구비한 것이 개시되어 있다. 다공질 플러그의 하면은, 세라믹 플레이트의 하면과 일치하고 있다. 웨이퍼 배치면에 배치된 웨이퍼를 플라즈마로 처리하는 경우, 냉각 플레이트와 웨이퍼의 상부에 배치되는 평판 전극 사이에 고주파 전력을 인가하여 웨이퍼의 상부에 플라즈마를 발생시킨다. 그와 더불어, 웨이퍼와 세라믹 플레이트와의 열전도를 향상시키기 위해, 열전도 가스인 헬륨을 다공질 플러그를 통해 웨이퍼의 이면에 공급한다. 다공질 플러그가 없으면, 헬륨이 전리(電離)함에 따라 발생한 전자가 가속되어 다른 헬륨에 충돌함으로써 아크 방전이 일어나지만, 다공질 플러그가 있으면, 전자가 다른 헬륨에 충돌하기 전에 다공질 플러그에 닿기 때문에 아크 방전이 억제된다.
[특허문헌 1] 일본 특허 공개 제2019-29384호 공보
그러나, 다공질 플러그는 웨이퍼 배치면에 노출되어 있기 때문에, 다공질 플러그의 순도가 낮으면, 웨이퍼를 플라즈마로 처리할 때에 다공질 플러그의 불순물이 웨이퍼에 혼입되는 경우가 있다. 한편, 다공질 플러그의 순도를 높이면, 소결 온도를 높여야 하기 때문에, 기공률(氣孔率)을 충분히 높이기 어려워져서, 헬륨이 유통하기 어렵게 된다.
본 발명은 이러한 과제를 해결하기 위해 이루어진 것으로, 가스의 유통을 허용하는 다공질 플러그를 구비한 반도체 제조 장치용 부재에 있어서, 불순물이 웨이퍼에 혼입되는 것을 억제함과 더불어 가스의 유통 저항이 커지는 것을 억제하는 것을 주목적으로 한다.
본 발명의 반도체 제조 장치용 부재는,
상면에 웨이퍼 배치면을 갖는 세라믹 플레이트와,
상기 세라믹 플레이트를 상하 방향으로 관통하는 플러그 삽입 구멍에 배치되어, 가스의 유통을 허용하는 다공질 플러그
를 구비하고,
상기 다공질 플러그는, 상기 웨이퍼 배치면에 노출되는 제1 다공질부와, 상기 제1 다공질부에 의해 상면이 덮여 있는 제2 다공질부를 가지며,
상기 제1 다공질부는, 상기 제2 다공질부에 비해 순도가 높고 두께가 얇으며,
상기 제2 다공질부는, 상기 제1 다공질부에 비해 기공률이 높은
것이다.
이 반도체 제조 장치용 부재에서는, 웨이퍼 배치면에 노출되는 제1 다공질부는, 제2 다공질부에 비해 순도가 높다. 그 때문에, 웨이퍼에 불순물이 혼입되는 것을 억제할 수 있다. 한편, 제2 다공질부는, 제1 다공질부에 비해 기공률이 높다. 또한, 제1 다공질부는, 제2 다공질부보다 기공률이 낮지만, 제2 다공질부보다 얇다. 그 때문에, 다공질 플러그 전체를 보았을 때, 가스의 유통 저항이 커지는 것을 억제할 수 있다.
또한, 본 명세서에서는, 상하, 좌우, 전후 등을 이용하여 본 발명을 설명하는 경우가 있지만, 상하, 좌우, 전후는, 상대적인 위치 관계에 불과하다. 그 때문에, 반도체 제조 장치용 부재의 방향을 바꾼 경우에는 상하가 좌우가 되거나 좌우가 상하가 되거나 하는 경우가 있지만, 그러한 경우도 본 발명의 기술적 범위에 포함된다.
본 발명의 반도체 제조 장치용 부재에 있어서, 상기 제1 다공질부는, 용사막(溶射膜)이어도 좋다. 이렇게 하면, 제1 다공질부를 비교적 용이하게 제작할 수 있다.
본 발명의 반도체 제조 장치용 부재에 있어서, 상기 플러그 삽입 구멍은, 내주면에 암나사부를 갖고 있어도 좋고, 상기 다공질 플러그는, 상기 암나사부에 나사 결합되는 수나사부를 외주면에 갖고 있어도 좋다. 이렇게 하면, 접착제를 이용하지 않고 다공질 플러그를 플러그 삽입 구멍에 배치할 수 있다. 또한, 수나사부와 암나사부가 나사 결합되어 있는 지점은, 나사가 없는 경우에 비해, 상하 방향으로 간극이 생기기 어렵고 연면 거리가 길어지기 때문에, 이 지점에서의 방전을 충분히 억제할 수 있다. 또한, 수나사부는, 제2 다공질부의 외주면에 설치되어 있어도 좋고, 제1 다공질부의 외주면에 설치되어 있어도 좋으며, 제1 및 제2 다공질부의 외주면에 설치되어 있어도 좋다.
본 발명의 반도체 제조 장치용 부재에 있어서, 상기 제1 다공질부는, 아랫 바닥보다 윗 바닥이 큰 역원추대형이어도 좋다. 이렇게 하면, 제1 다공질부가 원주형인 경우에 비해, 제1 다공질부를 형성할 때에 플러그 삽입 구멍에 재료를 충전하기 쉽고, 제1 다공질부와 플러그 삽입 구멍과의 접촉 면적이 커지기 때문에 제1 다공질부와 플러그 삽입 구멍과의 밀착성이 향상된다.
본 발명의 반도체 제조 장치용 부재에 있어서, 상기 제2 다공질부는, 위에서 아래를 향해 직경이 확대되는 확경부를 갖고 있어도 좋다. 이렇게 하면, 다공질 플러그의 하면으로부터 공급되는 가스의 압력에 의해 다공질 플러그가 부상하는 것을 억제할 수 있다.
본 발명의 반도체 제조 장치용 부재는, 상기 세라믹 플레이트의 하면에 설치된 도전성 기재와, 상기 도전성 기재에 설치되고, 상기 다공질 플러그에 연통되는 연통 구멍을 구비하고 있어도 좋으며, 상기 제2 다공질부의 하면은, 상기 연통 구멍의 내부에 위치하고 있어도 좋다. 이렇게 하면, 다공질 플러그의 하면과 도전성 기재 사이에서 아크 방전이 발생하는 것을 억제할 수 있다.
본 발명의 반도체 제조 장치용 부재에 있어서, 상기 웨이퍼 배치면은, 웨이퍼를 지지하는 다수의 소돌기를 갖고 있어도 좋고, 상기 다공질 플러그의 상기 제1 다공질부의 상면은, 상기 소돌기의 상면보다 낮은 위치에 있어도 좋다. 이렇게 하면, 제1 다공질부의 상면에서 웨이퍼를 들어올려 버리는 일이 없다. 이 경우, 상기 다공질 플러그의 상기 제1 다공질부의 상면은, 상기 웨이퍼 배치면 중 상기 소돌기가 형성되어 있지 않은 기준면과 동일한 높이에 있어도 좋고, 상기 기준면보다 0.5 ㎜ 이하의 범위에서 낮은 위치에 있어도 좋다. 이렇게 하면, 웨이퍼의 이면과 제1 다공질부의 상면 사이의 공간의 높이가 낮게 억제되기 때문에, 이 공간에서 아크 방전이 발생하는 것을 방지할 수 있다. 또한, 기준면의 높이는, 소돌기마다 상이한 높이여도 좋다. 또한, 기준면의 높이는, 플러그 삽입 구멍 가장 가까이에 존재하는 소돌기의 바닥면과 동일한 높이여도 좋다.
도 1은 반도체 제조 장치용 부재(10)의 종단면도.
도 2는 세라믹 플레이트(20)의 평면도.
도 3은 도 1의 부분 확대도.
도 4는 반도체 제조 장치용 부재(10)의 제조 공정도.
도 5는 반도체 제조 장치용 부재(10)의 제조 공정도.
도 6은 다공질 플러그(50)의 다른 예의 종단면도.
도 7은 다공질 플러그(50)의 다른 예의 종단면도.
도 8은 다공질 플러그(50)의 다른 예의 종단면도.
도 9는 다공질 플러그(50)의 다른 예의 종단면도.
도 10은 다공질 플러그(150∼750)의 종단면도.
다음에, 본 발명의 적합한 실시형태에 대해서 도면을 이용하여 설명한다. 도 1은 반도체 제조 장치용 부재(10)의 종단면도, 도 2는 세라믹 플레이트(20)의 평면도, 도 3은 도 1의 부분 확대도이다.
반도체 제조 장치용 부재(10)는, 세라믹 플레이트(20)와, 냉각 플레이트(30)와, 금속 접합층(40)과, 다공질 플러그(50)와, 절연관(60)을 구비하고 있다.
세라믹 플레이트(20)는, 알루미나 소결체나 질화알루미늄 소결체 등의 세라믹제의 원판(예컨대 직경 300 ㎜, 두께 5 ㎜)이다. 세라믹 플레이트(20)의 상면은, 웨이퍼 배치면(21)으로 되어 있다. 세라믹 플레이트(20)는, 전극(22)을 내장하고 있다. 세라믹 플레이트(20)의 웨이퍼 배치면(21)에는, 도 2에 도시된 바와 같이, 외연을 따라 시일 밴드(21a)가 형성되고, 전체면에 복수의 원형 소돌기(21b)가 형성되어 있다. 시일 밴드(21a) 및 원형 소돌기(21b)는 동일한 높이이며, 그 높이는 예컨대 수 ㎛∼수십 ㎛이다. 전극(22)은, 정전 전극으로서 이용되는 평면형의 메쉬 전극이며, 직류 전압을 인가 가능하게 되어 있다. 이 전극(22)에 직류 전압이 인가되면 웨이퍼(W)는 정전 흡착력에 의해 웨이퍼 배치면(21)[구체적으로는 시일 밴드(21a)의 상면 및 원형 소돌기(21b)의 상면]에 흡착 고정되고, 직류 전압의 인가를 해제하면 웨이퍼(W)의 웨이퍼 배치면(21)에 대한 흡착 고정이 해제된다. 또한, 웨이퍼 배치면(21) 중 시일 밴드(21a)나 원형 소돌기(21b)가 형성되어 있지 않은 부분을, 기준면(21c)이라고 부른다.
플러그 삽입 구멍(24)은, 세라믹 플레이트(20)를 상하 방향으로 관통하는 관통 구멍이다. 도 3에 도시된 바와 같이, 플러그 삽입 구멍(24)의 상부는, 암나사부가 없는 원통부(24a)로 되어 있지만, 하부는, 암나사부(24b)로 되어 있다. 플러그 삽입 구멍(24)은, 세라믹 플레이트(20)의 복수 지점(예컨대 도 2에 도시된 바와 같이 둘레 방향을 따라 등간격으로 마련된 복수 지점)에 형성되어 있다. 플러그 삽입 구멍(24)에는, 후술하는 다공질 플러그(50)가 배치되어 있다.
냉각 플레이트(30)는, 열전도율이 양호한 원판[세라믹 플레이트(20)와 동일한 직경이나 그것보다 큰 직경의 원판]이다. 냉각 플레이트(30)의 내부에는, 냉매가 순환하는 냉매 유로(32)나 가스를 다공질 플러그(50)로 공급하는 가스 구멍(34)이 형성되어 있다. 냉매 유로(32)는, 평면시(平面視)로 냉각 플레이트(30)의 전체면에 걸쳐 입구에서 출구까지 한번에 형성되어 있다. 가스 구멍(34)은, 원통형의 구멍이며, 플러그 삽입 구멍(24)에 대향하는 위치에 형성되어 있다. 냉각 플레이트(30)의 재료는, 예컨대, 금속 재료나 금속 매트릭스 복합 재료(MMC) 등을 들 수 있다. 금속 재료로는, Al, Ti, Mo 또는 이들의 합금 등을 들 수 있다. MMC로는, Si, SiC 및 Ti를 포함하는 재료(SiSiCTi라고도 함)나 SiC 다공질체에 Al 및/또는 Si를 함침시킨 재료 등을 들 수 있다. 냉각 플레이트(30)의 재료로는, 세라믹 플레이트(20)의 재료와 열팽창계수가 비슷한 것을 선택하는 것이 바람직하다. 냉각 플레이트(30)는, RF 전극으로서도 이용된다. 구체적으로는, 웨이퍼 배치면(21)의 위쪽에는 상부 전극(도시하지 않음)이 배치되고, 그 상부 전극과 냉각 플레이트(30)를 포함하는 평행 평판 전극 사이에 고주파 전력을 인가하면 플라즈마가 발생한다.
금속 접합층(40)은, 세라믹 플레이트(20)의 하면과 냉각 플레이트(30)의 상면을 접합하고 있다. 금속 접합층(40)은, 예컨대 TCB(Thermal compression bonding)에 의해 형성된다. TCB란, 접합 대상의 2개의 부재 사이에 금속 접합재를 끼우고, 금속 접합재의 고상선(固相線) 온도 이하의 온도로 가열한 상태에서 2개의 부재를 가압 접합하는 공지된 방법을 말한다. 금속 접합층(40)은, 가스 구멍(34)에 대향하는 위치에 금속 접합층(40)을 상하 방향으로 관통하는 둥근 구멍(42)을 갖는다. 본 실시형태의 금속 접합층(40) 및 냉각 플레이트(30)가 본 발명의 도전성 기재에 상당하고, 둥근 구멍(42) 및 가스 구멍(34)이 연통 구멍에 상당한다.
다공질 플러그(50)는, 가스의 유통을 허용하는 플러그이며, 플러그 삽입 구멍(24)에 배치되어 있다. 다공질 플러그(50)의 외주면은, 플러그 삽입 구멍(24)의 내주면과 일치(접촉)하고 있다. 다공질 플러그(50)는, 상부를 이루는 제1 다공질부(51)와, 하부를 이루는 제2 다공질부(52)를 연결한 구조로 되어 있다. 제1 다공질부(51)는, 상면이 웨이퍼 배치면(21)에 노출되어 있고, 제2 다공질부(52)에 비해 순도가 높고 두께가 얇다. 제2 다공질부(52)는, 제1 다공질부(51)에 의해 상면이 덮여 있고, 제1 다공질부(51)에 비해 기공률이 높다. 제1 다공질부(51)와 제2 다공질부(52)는, 동일한 종류의 재료에서 순도가 상이한 것을 이용하여도 좋고, 상이한 종류의 재료에서 순도가 상이한 것을 이용하여도 좋다. 재료로서 세라믹을 이용하는 경우에는, 예컨대 알루미나나 질화알루미늄 등을 이용할 수 있다. 알루미나를 이용하는 경우에는, 제1 다공질부(51)는 순도 95% 이상의 알루미나를 이용하여도 좋고, 제2 다공질부(52)는 순도 80% 이상에서 제1 다공질부(51)의 순도 미만의 알루미나를 이용하여도 좋다. 제1 다공질부(51)의 기공률은 15% 이상에서 제2 다공질부(52)의 기공률 미만이 바람직하고, 평균 기공 직경은 5 ㎛ 이상이 바람직하다. 제1 다공질부(51)의 막 두께는 1 ㎜ 이하가 바람직하고, 0.5 ㎜ 이하가 보다 바람직하다. 제2 다공질부(52)의 기공률은 30% 이상이 바람직하고, 평균 기공 직경은 20 ㎛ 이상이 바람직하다. 제1 다공질부(51)는, 원판형이며, 외주면에는 수나사부를 갖고 있지 않다. 제2 다공질부(52)는, 원주형이며, 외주면에는 수나사부(52a)를 갖고 있다. 수나사부(52a)는, 플러그 삽입 구멍(24)의 암나사부(24b)에 나합되어 있다. 다공질 플러그(50)의 높이는, 세라믹 플레이트(20)의 두께와 일치하고 있다. 다공질 플러그(50)의 제2 다공질부(52)의 하면은, 세라믹 플레이트(20)의 하면과 일치하고 있다. 본 실시형태에서는, 제1 다공질부(51)는, 용사막이며, 제2 다공질부(52)는, 세라믹 분말을 이용하여 소결함으로써 얻어진 다공질 벌크체이다.
절연관(60)은, 치밀질 세라믹(예컨대 치밀질 알루미나 등)으로 형성된 평면시 원형의 관이다. 절연관(60)의 외주면은, 금속 접합층(40)의 둥근 구멍(42)의 내주면 및 냉각 플레이트(30)의 가스 구멍(34)의 내주면과 도시하지 않은 접착층을 통해 접착되어 있다. 접착층은, 유기 접착층(수지 접착층)이어도 좋고 무기 접착층이어도 좋다. 또한, 접착층은, 절연관(60)의 상면과 세라믹 플레이트(20)의 하면 사이에 더 설치되어 있어도 좋다. 절연관(60)의 내부는, 다공질 플러그(50)와 연통되어 있다. 그 때문에, 절연관(60)의 내부에 가스가 도입되면, 그 가스는 다공질 플러그(50)를 통과하여 웨이퍼(W)의 이면에 공급된다.
다음에, 이렇게 해서 구성된 반도체 제조 장치용 부재(10)의 사용례에 대해서 설명한다. 우선, 도시하지 않은 챔버 내에 반도체 제조 장치용 부재(10)를 설치한 상태에서, 웨이퍼(W)를 웨이퍼 배치면(21)에 배치한다. 그리고, 챔버 내를 진공 펌프에 의해 감압하여 소정의 진공도가 되도록 조정하고, 세라믹 플레이트(20)의 전극(22)에 직류 전압을 가하여 정전 흡착력을 발생시키며, 웨이퍼(W)를 웨이퍼 배치면(21)[구체적으로는 시일 밴드(21a)의 상면이나 원형 소돌기(21b)의 상면]에 흡착 고정한다. 다음에, 챔버 내를 소정 압력(예컨대 수십∼수백 Pa)의 반응 가스 분위기로 하고, 이 상태에서, 챔버 내의 천장 부분에 설치한 도시하지 않은 상부 전극과 반도체 제조 장치용 부재(10)의 냉각 플레이트(30) 사이에 고주파 전압을 인가시켜 플라즈마를 발생시킨다. 웨이퍼(W)의 표면은, 발생한 플라즈마에 의해 처리된다. 냉각 플레이트(30)의 냉매 유로(32)에는, 냉매가 순환된다. 가스 구멍(34)에는, 도시하지 않은 가스 봄베로부터 백사이드 가스가 도입된다. 백사이드 가스로는, 열전도 가스(예컨대 헬륨 등)를 이용한다. 백사이드 가스는, 절연관(60) 및 다공질 플러그(50)를 지나, 웨이퍼(W)의 이면과 웨이퍼 배치면(21)의 기준면(21c) 사이의 공간에 공급되어 봉입된다. 이 백사이드 가스의 존재에 의해, 웨이퍼(W)와 세라믹 플레이트(20)와의 열전도가 효율적으로 행해진다.
다음에, 반도체 제조 장치용 부재(10)의 제조예에 대해서 도 4 및 도 5에 기초하여 설명한다. 도 4 및 도 5는 반도체 제조 장치용 부재(10)의 제조 공정도이다. 우선, 세라믹 플레이트(20), 냉각 플레이트(30) 및 금속 접합재(90)를 준비한다[도 4의 (A)]. 세라믹 플레이트(20)는, 전극(22) 및 플러그 삽입 구멍(24)을 구비하고 있다. 이 단계에서는, 세라믹 플레이트(20)의 상면은 플랫한 면이고, 시일 밴드(21a)나 원형 소돌기(21b)는 형성되어 있지 않다. 플러그 삽입 구멍(24)의 상부는, 암나사부가 없는 원통부(24a)로 되어 있고, 하부는, 암나사부(24b)로 되어 있다. 냉각 플레이트(30)는, 냉매 유로(32)를 내장하고, 가스 구멍(34)을 구비하고 있다. 금속 접합재(90)는, 최종적으로 둥근 구멍(42)이 되는 둥근 구멍(92)을 구비하고 있다.
그리고, 세라믹 플레이트(20)의 하면과 냉각 플레이트(30)의 상면을 TCB에 의해 접합하여 접합체(94)를 얻는다[도 4의 (B)]. TCB는, 예컨대 이하와 같이 행해진다. 우선, 세라믹 플레이트(20)의 하면과 냉각 플레이트(30)의 상면 사이에 금속 접합재(90)를 끼워 넣어 적층체로 한다. 이때, 세라믹 플레이트(20)의 플러그 삽입 구멍(24)과 금속 접합재(90)의 둥근 구멍(92)과 냉각 플레이트(30)의 가스 구멍(34)이 동축이 되도록 적층한다. 그리고, 금속 접합재(90)의 고상선 온도 이하(예컨대, 고상선 온도로부터 20℃ 뺀 온도 이상 고상선 온도 이하)의 온도에서 적층체를 가압하여 접합하고, 그 후 실온으로 되돌린다. 이것에 의해, 금속 접합재(90)는 금속 접합층(40)이 되고, 둥근 구멍(92)은 둥근 구멍(42)이 되어, 세라믹 플레이트(20)와 냉각 플레이트(30)를 금속 접합층(40)으로 접합한 접합체(94)를 얻을 수 있다. 이때의 금속 접합재로는, Al-Mg계 접합재나 Al-Si-Mg계 접합재를 사용할 수 있다. 예컨대, Al-Si-Mg계 접합재를 이용하여 TCB를 행하는 경우, 진공 분위기 하에서 가열한 상태로 적층체를 가압한다. 금속 접합재(90)는, 두께가 100 ㎛ 전후인 것을 이용하는 것이 바람직하다.
계속해서, 절연관(60)을 준비하여, 금속 접합층(40)의 둥근 구멍(42)의 내주면 및 냉각 플레이트(30)의 가스 구멍(34)의 내주면에 접착제를 도포한 후, 거기에 절연관(60)을 삽입하고, 절연관(60)을 둥근 구멍(42) 및 가스 구멍(34)에 접착 고정한다[도 4의 (C)]. 접착제는, 수지(유기) 접착제여도 좋고, 무기 접착제여도 좋다. 그 후, 세라믹 플레이트(20)의 상면[웨이퍼 배치면(21)]을 블라스트 가공함으로써, 시일 밴드(21a), 원형 소돌기(21b) 및 기준면(21c)(도 3 참조)을 형성한다.
계속해서, 수나사부(52a)를 구비한 제2 다공질부(52)(다공질 벌크체)를 준비한다[도 5의 (A)]. 제2 다공질부(52)로는, 순도가 낮은(예컨대 순도 85%나 90%) 세라믹 원료에 조공제(造孔劑) 및/또는 소결 조제(예컨대 SiO2)를 첨가하여 수나사부를 갖는 원주체로 성형하고, 그 원주체를 비교적 저온에서 소결시켜 다공질화한 것을 이용할 수 있다. 조공제를 이용한 경우, 조공제는 소결시에 연소되어 소실된다. 여기서는 순도가 낮은 세라믹 원료를 이용하기 때문에, 소결 온도를 비교적 저온으로 할 수 있어, 기공률을 높일 수 있다. 소결 조제를 이용한 경우, 소결 조제의 성분이 불순물의 원인이 된다. 또한, 제2 다공질부(52)는, 다공질의 평판형의 성형체를 소성하고, 거기에서 원주체를 도려내어 가공하며, 얻어진 원주체의 외주면에 나사산을 형성함으로써, 제작하여도 좋다.
이 제2 다공질부(52)의 수나사부(52a)를 플러그 삽입 구멍(24)의 암나사부(24b)에 나사 결합하여 제2 다공질부(52)의 하면을 절연관(60)의 상면[세라믹 플레이트(20)의 하면]과 일치시킨다[도 5의 (B)]. 예컨대, 제2 다공질부(52)의 상면에 고무 등의 마찰계수가 큰 재료가 선단에 붙어 있는 손잡이를 밀착시키고, 그 손잡이를 손으로 압입하면서 회전시켜 제2 다공질부(52)를 플러그 삽입 구멍(24)의 상부 개구로부터 삽입하여 나사 결합한다. 나사 결합 종료 후, 손잡이를 제거한다.
계속해서, 제2 다공질부(52)의 상면에 순도가 높은(예컨대 순도 95% 이상) 세라믹 분말을 용사함으로써 다공질의 용사막(71)을 형성한다[도 5의 (C)]. 이것에 의해, 플러그 삽입 구멍(24)의 원통부(24a)는 용사막(71)으로 충전된다. 이때, 제2 다공질부(52)의 수나사부(52a)와 플러그 삽입 구멍(24)의 암나사부(24b)가 나사 결합되어 있고, 상하 방향의 간극이 발생하고 있지 않기 때문에, 용이하게 용사할 수 있다. 용사막(71)의 상면은, 세라믹 플레이트(20)의 상면보다 높게 솟아 있다. 또한, 용사시에, 용사막(71)의 기공률이 원하는 값이 되도록 세라믹 분말에 조공제를 첨가해 두어도 좋다.
계속해서, 용사막(71)의 상면과 세라믹 플레이트(20)의 웨이퍼 배치면(21)에 형성된 기준면(21c)(도 3 참조)이 동일 평면이 되도록 연삭 가공(머시닝 가공)을 행한다[도 5의 (D)]. 이것에 의해, 상부에 용사막을 포함하는 제1 다공질부(51)을 구비하고, 하부에 다공질 벌크체를 포함하는 제2 다공질부(52)를 구비한 다공질 플러그(50)가 형성된다. 이상과 같이 하여, 반도체 제조 장치용 부재(10)를 얻을 수 있다.
이상 전술한 반도체 제조 장치용 부재(10)에서는, 웨이퍼 배치면(21)에 노출되는 제1 다공질부(51)는, 제2 다공질부(52)에 비해 순도가 높다. 그 때문에, 웨이퍼(W)에 다공질 플러그(50) 유래의 불순물이 혼입되는 것을 억제할 수 있다. 한편, 제2 다공질부(52)는, 제1 다공질부(51)에 비해 기공률이 높다. 또한, 제1 다공질부(51)는, 제2 다공질부(52)보다 기공률이 낮지만, 제2 다공질부(52)보다 얇다. 그 때문에, 다공질 플러그(50) 전체를 보았을 때, 열전도 가스의 유통 저항이 커지는 것을 억제할 수 있다.
또한, 제1 다공질부(51)는 용사막이기 때문에, 제1 다공질부(51)를 비교적 용이하게 제작할 수 있다.
또한, 플러그 삽입 구멍(24)은 내주면에 암나사부(24b)를 가지며, 제2 다공질부(52)는 외주면에 수나사부(52a)를 가지며, 암나사부(24b)와 수나사부(52a)가 나사 결합되어 있다. 그 때문에, 접착제를 이용하지 않고 제2 다공질부(52)를 플러그 삽입 구멍(24)에 배치할 수 있다.
그리고 또한, 수나사부(52a)와 암나사부(24b)가 나사 결합되어 있는 지점은, 나사가 없는 경우에 비해, 상하 방향으로 간극이 생기기 어렵고, 웨이퍼(W)로부터 수나사부(52a)와 암나사부(24b) 사이를 지나 냉각 플레이트(30)에 이르는 연면 거리가 길어진다. 그 때문에, 이 지점에서의 방전을 충분히 억제할 수 있다.
그리고, 다공질 플러그(50)의 제1 다공질부(51)의 상면은, 원형 소돌기(21b)의 상면보다 낮은 위치에 있다. 그 때문에, 제1 다공질부(51)의 상면에서 웨이퍼(W)를 들어올려 버리는 일이 없다.
그리고 또한, 다공질 플러그(50)의 제1 다공질부(51)의 상면(51a)은, 웨이퍼 배치면(21)의 기준면(21c)과 동일한 높이이다. 그 때문에, 웨이퍼(W)의 하면과 제1 다공질부(51)의 상면(51a) 사이의 공간의 높이가 낮게 억제된다. 따라서, 이 공간에서 아크 방전이 발생하는 것을 방지할 수 있다.
그리고 게다가, 가스 구멍(34)에 절연관(60)을 설치하였기 때문에, 웨이퍼(W)와 냉각 플레이트(30) 사이의 연면 거리가 길어진다. 그 때문에, 다공질 플러그(50) 내에서 연면 방전(불꽃 방전)이 일어나는 것을 억제할 수 있다.
또한, 본 발명은 전술한 실시형태에 전혀 한정되지 않고, 본 발명의 기술적범위에 속하는 한 여러 가지 양태로 실시할 수 있는 것은 물론이다.
전술한 실시형태에서는, 제1 다공질부(51)의 형상을 윗 바닥과 아랫 바닥이 동일한 크기에서 아랫 바닥의 크기가 제2 다공질부(52)의 상면과 동일한 크기의 원판 형상으로 하였지만, 제1 다공질부(51)의 형상을 도 6의 (A)∼(C)에 나타낸 바와 같이 하여도 좋다. 도 6의 (A)의 제1 다공질부(51)는, 아랫 바닥의 크기가 제2 다공질부(52)의 상면과 동일한 크기에서 윗 바닥쪽이 아랫 바닥보다 큰 역원추대형으로 되어 있다. 이 경우, 전술한 실시형태에 비해 제1 다공질부(51)의 외주면의 면적이 넓게 되어 있기 때문에, 제1 다공질부(51)의 외주면과 세라믹 플레이트(20)의 접착성이 양호해진다. 도 6의 (B)의 제1 다공질부(51)는, 윗 바닥과 아랫 바닥이 동일한 크기에서 아랫 바닥의 크기가 제2 다공질부(52)의 상면보다 큰 원판 형상으로 되어 있다. 이 경우, 전술한 실시형태에 비해 제1 다공질부(51)와 제2 다공질부(52)의 접착성이나 제1 다공질부(51)와 세라믹 플레이트(20)의 접착성이 양호해진다. 도 6의 (C)의 제1 다공질부(51)는, 아랫 바닥의 크기가 제2 다공질부(52)의 상면보다 크고 윗 바닥쪽이 아랫 바닥보다 큰 역원추대형으로 되어 있다. 이 경우, 전술한 실시형태에 비해 제1 다공질부(51)와 제2 다공질부(52)의 접착성이나 제1 다공질부(51)와 세라믹 플레이트(20)와의 접착성이 양호해진다. 특히, 제1 다공질부(51)를 용사로 형성하는 경우, 제1 다공질부(51)의 형상은, 전술한 실시형태보다 도 6의 (A) 쪽이 바람직하고, 도 6의 (A)보다 도 6의 (B) 쪽이 바람직하며, 도 6의 (B)보다 도 6의 (C) 쪽이 바람직하다. 더욱이, 전술한 실시형태에 비해, 도 6의 (A)∼(C)에서는 제1 다공질부(51)의 윗 바닥의 직경이 크기 때문에, 가스가 흐르기 쉬워진다.
전술한 실시형태에서는, 다공질 플러그(50)의 제1 다공질부(51)의 상면(51a)은, 웨이퍼 배치면(21)의 기준면(21c)과 동일한 높이로 하였지만, 특별히 이것에 한정되지 않는다. 예컨대, 도 7에 도시된 바와 같이, 웨이퍼 배치면(21)의 기준면(21c)의 높이로부터 제1 다공질부(51)의 상면(51a)의 높이를 뺀 차(Δh)가 0.5 ㎜ 이하(바람직하게는 0.2 ㎜ 이하, 보다 바람직하게는 0.1 ㎜ 이하)의 범위가 되도록 하여도 좋다. 바꾸어 말하면, 제1 다공질부(51)의 상면(51a)을, 웨이퍼 배치면(21)의 기준면(21c)보다 0.5 ㎜ 이하(바람직하게는 0.2 ㎜ 이하, 보다 바람직하게는 0.1 ㎜ 이하)의 범위에서 낮은 위치에 배치하여도 좋다. 이와 같이 하여도, 웨이퍼(W)의 하면과 제1 다공질부(51)의 상면(51a) 사이의 공간의 높이는 비교적 낮게 억제된다. 따라서, 이 공간에서 아크 방전이 발생하는 것을 방지할 수 있다.
전술한 실시형태에서는, 제2 다공질부(52)의 외주면에 수나사부(52a)를 형성하고, 플러그 삽입 구멍(24)의 내주면에 암나사부(24b)를 형성하여, 수나사부(52a)와 암나사부(24b)를 나사 결합하였지만, 특별히 이것에 한정되지 않는다. 예컨대, 도 8에 도시된 바와 같이, 제2 다공질부(52)의 외주면에 수나사부(52a)를 형성하지 않고, 플러그 삽입 구멍(24)의 내주면에 암나사부(24b)를 형성하지 않아도 좋다. 이 경우, 제1 및 제2 다공질부(51, 52)의 외주면과 플러그 삽입 구멍(24)의 내주면을 접착제(유기 접착제여도 무기 접착제여도 좋음)로 접착하게 된다. 단, 제1 및 제2 다공질부(51, 52)의 외주면과 플러그 삽입 구멍(24)의 내주면 사이에 접착제를 간극없이 충전하기는 어렵다. 간극이 생기면, 그 간극에서 방전될 우려가 있다. 그 때문에, 도 8의 구조보다 전술한 실시형태의 구조 쪽이 바람직하다.
전술한 실시형태에서는, 제2 다공질부(52)의 하면이 세라믹 플레이트(20)의 하면과 일치하도록 하였지만, 특별히 이것에 한정되지 않는다. 예컨대, 도 9에 도시된 바와 같이, 제2 다공질부(52)의 하면(52b)이 절연관(60)의 내부에 위치하도록 하여도 좋다. 즉, 제2 다공질부(52)의 하면(52b)이 도전성 기재[금속 접합층(40) 및 냉각 플레이트(30)]의 연통 구멍[둥근 구멍(42) 및 가스 구멍(34)]의 내부에 위치하도록 하여도 좋다. 이렇게 하면, 제2 다공질부(52)의 하면(52b)과 도전성 기재 사이에서 아크 방전이 발생하는 것을 억제할 수 있다. 제2 다공질부(52)의 하면(52b)이 도전성 기재의 상면[금속 접합층(40)의 상면]보다 위에 위치하도록 구성한 경우에는, 제2 다공질부(52)의 하면(52b)과 도전성 기재 사이에 있는 전위차로 아크 방전이 발생하지만, 도 9와 같이 구성하면, 그 방전이 없어지기 때문이다.
전술한 실시형태의 다공질 플러그(50) 대신에 도 10에 도시된 다공질 플러그(150∼750)를 이용하여도 좋다. 이들 다공질 플러그(150∼750)를 이용하는 경우에는, 세라믹 플레이트(20)에 설치하는 플러그 삽입 구멍(24)도 각각에 맞는 형상으로 변경한다. 도 10의 (A)의 다공질 플러그(150)는, 윗 바닥이 아랫 바닥보다 큰 역원추대 형상의 제2 다공질부(152) 위에, 원판형의 제1 다공질부(151)를 설치한 것이다. 도 10의 (B)의 다공질 플러그(250)는, 아랫 바닥이 윗 바닥보다 큰 원추대 형상의 제2 다공질부(252) 위에, 원판형의 제1 다공질부(251)를 설치한 것이다. 도 10의 (C)의 다공질 플러그(350)는, 역원추대의 하면에 원주를 연결한 형상의 제2 다공질부(352) 위에, 원판형의 제1 다공질부(351)를 설치한 것이다. 도 10의 (D)의 다공질 플러그(450)는, 원추대의 상면에 원주를 연결한 형상의 제2 다공질부(452) 위에, 원판형의 제1 다공질부(451)를 설치한 것이다. 도 10의 (E)의 다공질 플러그(550)는, 대직경의 원주의 하면에 소직경의 원주를 연결한 형상의 제2 다공질부(552) 위에, 원판형의 제1 다공질부(551)를 설치한 것이다. 도 10의 (F)의 다공질 플러그(650)는, 소직경의 원주의 하면에 대직경의 원주를 연결한 형상의 제2 다공질부(652) 위에, 원판형의 제1 다공질부(651)를 설치한 것이다. 도 10의 (G)의 다공질 플러그(750)는, 원주형의 제2 다공질부(752)의 상면 및 측면을 덮도록, 바닥이 있는 통형(컵형)의 제1 다공질부(751)를 설치한 것이다. 이 중, 다공질 플러그(250, 450, 650)의 제2 다공질부(252, 452, 652)는, 위에서 아래를 향해 직경이 확대되는 확경부(E)를 갖는다. 그 때문에, 다공질 플러그(250, 450, 650)의 아래에서 위로 유통하는 가스의 압력이 다공질 플러그(250, 450, 650)에 가해졌다고 해도, 확경부(E)가 플러그 삽입 구멍의 내주면에 부딪치기 때문에, 다공질 플러그(250, 450, 650)가 부상하는 것을 억제할 수 있다. 또한, 이들 다공질 플러그(150∼750)의 외주면에 수나사부를 마련하여, 전술한 실시형태와 마찬가지로 플러그 삽입 구멍의 암나사부와 나사 결합되도록 하여도 좋다.
전술한 실시형태에서는, 절연관(60)을 설치하였지만, 절연관(60)을 생략하여도 좋다. 또한, 냉각 플레이트(30)에 가스 구멍(34)을 형성하는 대신에 가스 채널 구조를 형성하여도 좋다. 가스 채널 구조로서, 냉각 플레이트(30)의 내부에 설치되고 평면시로 냉각 플레이트(30)와 동심원의 링부와, 냉각 플레이트(30)의 이면으로부터 링부로 가스를 도입하는 도입부와, 링부로부터 각 다공질 플러그(50)로 가스를 분배하는 분배부[전술한 가스 구멍(34)에 상당]를 구비하는 구조를 채용하여도 좋다. 도입부의 수는, 분배부의 수보다 적으며, 예컨대 1개로 하여도 좋다.
전술한 실시형태에서는, 제1 다공질부(51)를 용사막으로 하였지만, 특별히 용사막에 한정되지 않는다. 예컨대, 제1 다공질부(51)를 다공질 벌크체로 하여도 좋다. 그 경우, 제1 다공질부(51)를 구성하는 다공질 벌크체의 외주면에 수나사부를 마련하고, 플러그 삽입 구멍(24)의 내주면의 상부에 암나사부를 마련하여, 양자를 나사 결합하여도 좋다. 혹은, 제1 다공질부(51)를 레이저 소결로 제작하여도 좋다.
전술한 실시형태에 있어서, 세라믹 플레이트(20)에 내장되는 전극(22)으로서, 정전 전극을 예시하였으나, 특별히 이것에 한정되지 않는다. 예컨대, 전극(22) 대신에 또는 이외에 세라믹 플레이트(20)에 히터 전극(저항 발열체)를 내장하여도 좋고, RF 전극을 내장하여도 좋다.
전술한 실시형태에서는, 세라믹 플레이트(20)와 냉각 플레이트(30)를 금속 접합층(40)으로 접합하였으나, 금속 접합층(40) 대신에 수지 접착층을 이용하여도 좋다. 그 경우, 냉각 플레이트(30)가 본 발명의 도전성 기재에 상당한다.
본 출원은, 2022년 1월 21일에 출원된 일본국 특허 출원 제2022-007944호를 우선권 주장의 기초로 하고 있고, 인용에 의해 그 내용 전체가 본 명세서에 포함된다.

Claims (8)

  1. 반도체 제조 장치용 부재로서,
    상면에 웨이퍼 배치면을 갖는 세라믹 플레이트와,
    상기 세라믹 플레이트를 상하 방향으로 관통하는 플러그 삽입 구멍에 배치되어, 가스의 유통을 허용하는 다공질 플러그
    를 포함하고,
    상기 다공질 플러그는, 상기 웨이퍼 배치면에 노출되는 제1 다공질부와, 상기 제1 다공질부에 의해 상면이 덮여 있는 제2 다공질부를 가지며,
    상기 제1 다공질부는, 상기 제2 다공질부에 비해 순도가 높고 두께가 얇으며,
    상기 제2 다공질부는, 상기 제1 다공질부에 비해 기공률(氣孔率)이 높은 것인, 반도체 제조 장치용 부재.
  2. 제1항에 있어서,
    상기 제1 다공질부는, 용사막(溶射膜)인 것인, 반도체 제조 장치용 부재.
  3. 제1항 또는 제2항에 있어서,
    상기 플러그 삽입 구멍은, 내주면에 암나사부를 가지며,
    상기 다공질 플러그는, 상기 암나사부에 나사 결합되는 수나사부를 외주면에 갖는 것인, 반도체 제조 장치용 부재.
  4. 제1항 또는 제2항에 있어서,
    상기 제1 다공질부는, 아랫 바닥보다 윗 바닥이 큰 역원추대 형상인 것인, 반도체 제조 장치용 부재.
  5. 제1항 또는 제2항에 있어서,
    상기 제2 다공질부는, 위에서 아래를 향해 직경이 확대되는 확경부를 갖는 것인, 반도체 제조 장치용 부재.
  6. 제1항 또는 제2항에 있어서,
    상기 세라믹 플레이트의 하면에 설치된 도전성 기재와,
    상기 도전성 기재에 설치되고, 상기 다공질 플러그와 연통되는 연통 구멍
    을 포함하며,
    상기 제2 다공질부의 하면은, 상기 연통 구멍의 내부에 위치하고 있는 것인, 반도체 제조 장치용 부재.
  7. 제1항 또는 제2항에 있어서,
    상기 웨이퍼 배치면은, 웨이퍼를 지지하는 다수의 소돌기를 가지며,
    상기 다공질 플러그의 상기 제1 다공질부의 상면은, 상기 소돌기의 상면보다 낮은 위치에 있는 것인, 반도체 제조 장치용 부재.
  8. 제7항에 있어서,
    상기 다공질 플러그의 상기 제1 다공질부의 상면은, 상기 웨이퍼 배치면 중 상기 소돌기가 설치되어 있지 않은 기준면과 동일한 높이에 있거나, 상기 기준면보다 0.5 ㎜ 이하의 범위에서 낮은 위치에 있는 것인, 반도체 제조 장치용 부재.
KR1020220145086A 2022-01-21 2022-11-03 반도체 제조 장치용 부재 KR20230113132A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2022-007944 2022-01-21
JP2022007944A JP7569343B2 (ja) 2022-01-21 2022-01-21 半導体製造装置用部材

Publications (1)

Publication Number Publication Date
KR20230113132A true KR20230113132A (ko) 2023-07-28

Family

ID=87318985

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220145086A KR20230113132A (ko) 2022-01-21 2022-11-03 반도체 제조 장치용 부재

Country Status (5)

Country Link
US (1) US20230298861A1 (ko)
JP (1) JP7569343B2 (ko)
KR (1) KR20230113132A (ko)
CN (1) CN116504706A (ko)
TW (1) TWI847343B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7507917B1 (ja) 2023-03-27 2024-06-28 日本特殊陶業株式会社 保持装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019029384A (ja) 2017-07-25 2019-02-21 新光電気工業株式会社 セラミックス混合物、多孔質体及びその製造方法、静電チャック及びその製造方法、基板固定装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5010234B2 (ja) 2006-10-23 2012-08-29 北陸成型工業株式会社 ガス放出孔部材を一体焼結したシャワープレートおよびその製造方法
JP5449750B2 (ja) 2008-11-19 2014-03-19 株式会社日本セラテック 静電チャックおよびその製造方法
JP5956379B2 (ja) 2012-04-27 2016-07-27 日本碍子株式会社 半導体製造装置用部材
JP6263484B2 (ja) 2015-01-30 2018-01-17 日本特殊陶業株式会社 静電チャックおよびその製造方法
JP6865145B2 (ja) * 2016-12-16 2021-04-28 日本特殊陶業株式会社 保持装置
JP7002014B2 (ja) 2018-10-30 2022-01-20 Toto株式会社 静電チャック
JP7269759B2 (ja) 2019-03-12 2023-05-09 新光電気工業株式会社 基板固定装置
TWI783273B (zh) * 2019-10-18 2022-11-11 大陸商中微半導體設備（上海）股份有限公司 一種靜電吸盤及其製造方法及電漿處理裝置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019029384A (ja) 2017-07-25 2019-02-21 新光電気工業株式会社 セラミックス混合物、多孔質体及びその製造方法、静電チャック及びその製造方法、基板固定装置

Also Published As

Publication number Publication date
TW202331919A (zh) 2023-08-01
JP2023106929A (ja) 2023-08-02
CN116504706A (zh) 2023-07-28
JP7569343B2 (ja) 2024-10-17
US20230298861A1 (en) 2023-09-21
TWI847343B (zh) 2024-07-01

Similar Documents

Publication Publication Date Title
WO2014157571A1 (ja) 静電チャック
KR20230113132A (ko) 반도체 제조 장치용 부재
TWI824849B (zh) 半導體製造裝置用構件
JP2023027641A (ja) ウエハ載置台
WO2023153021A1 (ja) 半導体製造装置用部材
JP7546160B1 (ja) ウエハ載置台
US20230223291A1 (en) Member for semiconductor manufacturing apparatus
WO2024121910A1 (ja) 半導体製造装置用部材
US20230197502A1 (en) Member for semiconductor manufacturing apparatus
US12087610B2 (en) Member for semiconductor manufacturing apparatus
TWI826124B (zh) 半導體製造裝置用構件
WO2024166292A1 (ja) ウエハ載置台
WO2024116412A1 (ja) 半導体製造装置用部材
JP2023161888A (ja) ウエハ載置台

Legal Events

Date Code Title Description
E902 Notification of reason for refusal