CN116344428A - 半导体制造装置用部件 - Google Patents

半导体制造装置用部件 Download PDF

Info

Publication number
CN116344428A
CN116344428A CN202211023886.2A CN202211023886A CN116344428A CN 116344428 A CN116344428 A CN 116344428A CN 202211023886 A CN202211023886 A CN 202211023886A CN 116344428 A CN116344428 A CN 116344428A
Authority
CN
China
Prior art keywords
hole
porous plug
semiconductor manufacturing
component
manufacturing apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211023886.2A
Other languages
English (en)
Inventor
井上靖也
久野达也
宫本宽大
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Publication of CN116344428A publication Critical patent/CN116344428A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68792—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the construction of the shaft

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种半导体制造装置用部件，能够抑制在晶片与导电性基材之间发生放电。半导体制造装置用部件(10)具备：陶瓷板(20)；金属接合层(40)及冷却板(30)(导电性基材)，它们设置于陶瓷板(20)的下表面；第一孔(24)，其沿着上下方向贯穿陶瓷板(20)；以及贯通孔(42)及气体孔(34)(第二孔)，它们沿着上下方向贯穿导电性部件，且与第一孔(24)连通。多孔质插塞(50)的上表面在第一孔(24)的上部开口露出，下表面位于导电性基材的上表面以下。绝缘管(60)的上表面位于比晶片载放面(21)更靠下方的位置，下表面位于比多孔质插塞(50)的下表面更靠下方的位置。一体化部件(As)是通过多孔质插塞(50)和绝缘管(60)被一体化而得到的，其外周面通过从第一孔(24)的上表面至第二孔的内部的粘接层(70)而被固定于第一孔(24)及第二孔。

Description

半导体制造装置用部件
技术领域
本发明涉及一种半导体制造装置用部件。
背景技术
以往，作为半导体制造装置用部件，已知有如下的半导体制造装置用部件，其具备在上表面具有晶片载放面的静电卡盘。例如，关于专利文献1的静电卡盘，公开了如下，该静电卡盘具备：陶瓷板，其对晶片进行吸附保持；贯通孔，其形成于陶瓷板；多孔质插塞，其配置于贯通孔；以及导电性冷却板，其粘接于陶瓷板的下表面。多孔质插塞的下表面与陶瓷板的下表面一致。在利用等离子体对载放于晶片载放面的晶片进行处理的情况下，向冷却板、与在晶片的上部所配置的平板电极之间施加高频电力，使晶片的上部产生等离子体。与此同时，为了使晶片与陶瓷板的热传导提高，将作为热传导气体的氦经由多孔质插塞而向晶片的背面供给。如果没有多孔质插塞，则随着氦电离而产生的电子会加速，碰撞其他氦，从而发生电弧放电，不过，如果具有多孔质插塞，则电子碰撞其他氦之前，会撞到多孔质插塞，因此，电弧放电得以抑制。
现有技术文献
专利文献
专利文献1：日本特开2019-29384号公报
发明内容
然而，随着工艺的高功率化，晶片与冷却板之间产生的电位差增大，在上述静电卡盘中，由于多孔质插塞本身的耐电压较低，所以，有时在多孔质插塞内发生火花放电而导致晶片变质。
本发明是为了解决上述课题而实施的，其主要目的在于，具备多孔质插塞的半导体制造装置用部件能够抑制在晶片与导电性基材之间发生电弧放电及火花放电。
本发明的半导体制造装置用部件具备：
陶瓷板，该陶瓷板在上表面具有晶片载放面；
导电性基材，该导电性基材设置于所述陶瓷板的下表面；
第一孔，该第一孔沿着上下方向贯穿所述陶瓷板；
第二孔，该第二孔沿着上下方向贯穿所述导电性基材，且与所述第一孔连通；
多孔质插塞，该多孔质插塞的上表面在所述第一孔的上部开口露出，下表面位于所述导电性基材的上表面以下；
绝缘管，该绝缘管的上表面位于比所述晶片载放面更靠下方的位置，下表面位于比所述多孔质插塞的下表面更靠下方的位置；以及
一体化部件，该一体化部件是通过所述多孔质插塞和所述绝缘管被一体化而得到的，外周面通过从所述第一孔的上表面至所述第二孔的内部的粘接层而被固定于所述第一孔及所述第二孔。
在该半导体制造装置用部件中，多孔质插塞的下表面位于导电性基材的上表面以下(优选为比导电性基材的上表面更靠下方)。在多孔质插塞的下表面位于比导电性基材的上表面更靠上方的位置的情况下，在多孔质插塞的下表面与导电性基材之间发生电弧放电，与此相对，在多孔质插塞的下表面位于导电性基材的上表面以下的情况下，能够抑制该电弧放电。另外，绝缘管的下表面位于比多孔质插塞的下表面更靠下方的位置。因此，与没有该绝缘管的情形相比，从晶片至导电性基材的沿面距离变长，能够抑制多孔质插塞内的火花放电。所以，具备多孔质插塞的半导体制造装置用部件能够抑制在晶片与导电性基材之间发生电弧放电及火花放电。
应予说明，本说明书中，有时采用上下、左右、前后等来说明本发明，不过，上下、左右、前后只不过是相对的位置关系。因此，改变了半导体制造装置用部件的朝向的情况下，有时上下变成左右，或者左右变成上下，这种情形也包括在本发明的技术范围中。
在本发明的半导体制造装置用部件中，所述第二孔的内部相比于所述第一孔的内部，所述粘接层的宽度可以在半径外侧变宽。据此，在以粘接剂形成粘接层时，能够抑制位于第二孔内部的粘接剂产生气泡，从而填充粘接剂。
在本发明的半导体制造装置用部件中，所述第二孔的内周面可以具有直径从下向上而增大的扩径部，在所述扩径部与所述绝缘管之间可以存在所述粘接层。即便如此，在以粘接剂形成粘接层时，也容易防止位于第二孔内部的粘接剂产生气泡。
在本发明的半导体制造装置用部件中，所述绝缘管可以在管上部具备有底孔，所述多孔质插塞可以在被插入于所述有底孔的状态下被保持。据此，不需要对比较脆的多孔质插塞实施复杂的形状加工。
在本发明的半导体制造装置用部件中，所述晶片载放面可以具有对晶片进行支撑的多个小突起，所述多孔质插塞的上表面可以处于比所述小突起的上表面更低的位置。据此，不会因多孔质插塞的上表面而将晶片抬起。这种情况下，所述多孔质插塞的上表面可以处于与所述晶片载放面的未设置所述小突起的基准面相同的高度，也可以处于比所述基准面低0.2mm以下的范围的位置。据此，由于将晶片的背面与多孔质插塞的上表面之间的空间的高度抑制在较低水平，所以，能够防止在该空间发生电弧放电。
附图说明
图1是半导体制造装置用部件10的纵截面图。
图2是陶瓷板20的俯视图。
图3是图1的局部放大图。
图4是一体化部件As的制造工序图。
图5是半导体制造装置用部件10的制造工序图。
图6是表示粘接层170及其周边的局部放大图。
图7是表示多孔质插塞50的变形例的局部放大图。
图8是表示多孔质插塞50的变形例的局部放大图。
图9是表示多孔质插塞250及其周边的局部放大图。
图10是表示多孔质插塞350及其周边的局部放大图。
符号说明
10半导体制造装置用部件、20陶瓷板、21晶片载放面、21a密封带、21b圆形小突起、21c基准面、22电极、24第一孔、24a孔上部、24b孔下部、30冷却板、32冷媒流路、34气体孔、34a气体孔的周缘、40金属接合层、40a上表面、42贯通孔、50多孔质插塞、50a上表面、50b下表面、52保持层、60绝缘管、60a上表面、60b下表面、62气体通路、64有底孔、90金属接合材料、92备用孔、94接合体、170粘接层、220陶瓷板、224第一孔、230冷却板、234气体孔、240金属接合层、242贯通孔、250多孔质插塞、252有底孔、260绝缘管、270粘接层、350多孔质插塞。
具体实施方式
接下来，使用附图，对本发明的优选实施方式进行说明。图1是半导体制造装置用部件10的纵截面图，图2是陶瓷板20的俯视图，图3是图1的局部放大图。
半导体制造装置用部件10具备：陶瓷板20、冷却板30、金属接合层40、多孔质插塞50、以及绝缘管60。
陶瓷板20为氧化铝烧结体、氮化铝烧结体等陶瓷制的圆板(例如直径300mm、厚度5mm)。陶瓷板20的上表面为晶片载放面21。陶瓷板20内置有电极22。如图2所示，在陶瓷板20的晶片载放面21沿着外缘形成有密封带21a，在整面形成有多个圆形小突起21b。密封带21a及圆形小突起21b为相同高度，其高度为例如数μm～数十μm。电极22为：用作静电电极的平面状的网状电极，能够施加直流电压。当向该电极22施加直流电压时，晶片W利用静电吸附力而被吸附固定于晶片载放面21(具体的为密封带21a的上表面及圆形小突起21b的上表面)，当将直流电压的施加解除时，晶片W在晶片载放面21的吸附固定得以解除。应予说明，将晶片载放面21的未设置密封带21a及圆形小突起21b的部分称为基准面21c。
在陶瓷板20设置有第一孔24。第一孔24为：沿着上下方向贯穿陶瓷板20及电极22的贯通孔。如图3所示，第一孔24为带台阶的孔，孔上部24a较细，孔下部24b较粗。亦即，第一孔24为：细径的圆柱状的孔上部24a和粗径的圆柱状的孔下部24b相连的孔。第一孔24设置于陶瓷板20的多个部位(例如沿着周向以等间隔设置的多个部位)。
冷却板30为：热传导率良好的圆板(直径为陶瓷板20的直径以上的圆板)。在冷却板30的内部形成有：供冷媒循环的冷媒流路32、将气体向多孔质插塞50供给的气体孔34。冷媒流路32是俯视时在冷却板30的整个面，从入口至出口而以一笔画的要领来形成的。气体孔34为圆柱状的孔，设置成：与第一孔24同轴且与第一孔24连通。气体孔34的直径大于第一孔24的孔下部24b的直径。冷却板30的材料可以举出例如金属材料、金属基复合材料(MMC)等。作为金属材料，可以举出：Al、Ti、Mo或它们的合金等。作为MMC，可以举出：包含Si、SiC及Ti的材料(也称为SiSiCTi)、使Al和/或Si含浸于SiC多孔质体得到的材料等。作为冷却板30的材料，优选选择：热膨胀系数与陶瓷板20的材料接近的材料。冷却板30还用作RF电极。具体而言，在晶片载放面21的上方配置有上部电极(未图示)，如果向由该上部电极和在陶瓷板20所内置的冷却板30构成的平行平板电极之间施加高频电力，则产生等离子体。
金属接合层40将陶瓷板20的下表面和冷却板30的上表面接合。金属接合层40利用例如TCB(Thermal compression bonding)形成。TCB是指：将金属接合材料夹入于待接合的2个部件之间，以加热到金属接合材料的固相线温度以下的温度的状态对2个部件进行加压接合的公知方法。在金属接合层40以与陶瓷板20的第一孔24及冷却板30的气体孔34连通的方式设置有：沿着上下方向贯通的贯通孔42。贯通孔42的直径与气体孔34的直径相同。本实施方式的金属接合层40及冷却板30相当于本发明的导电性基材，本实施方式的贯通孔42及气体孔34相当于本发明的第二孔。
多孔质插塞50为：容许气体沿着上下方向流通的多孔质圆柱部件。多孔质插塞50由例如氧化铝等电绝缘性材料形成。多孔质插塞50的上表面50a在第一孔24的上部开口露出，与基准面21c为相同平面。应予说明，所谓“相同”，除了包括完全相同的情形以外，还包括实质上相同的情形(例如落入公差范围内的情形等)(以下相同)。多孔质插塞50的下表面50b位于金属接合层40的上表面40a以下，此处位于贯通孔42的内部(比金属接合层40的上表面40a更靠下方)。
绝缘管60为：由致密质陶瓷形成的圆筒状的管，内部具有气体通路62。在绝缘管60的上部设置有：直径大于气体通路62的直径的有底孔64。绝缘管60的上表面60a位于比晶片载放面21更靠下方的位置，绝缘管60的下表面60b位于比多孔质插塞50的下表面50b更靠下方的位置，此处位于冷却板30的气体孔34的内部。通过绝缘管60和多孔质插塞50被一体化而构成一体化部件As。一体化部件As以多孔质插塞50插入于绝缘管60的有底孔64的状态通过由粘接剂形成的保持层52而被保持。在有底孔64的底面与多孔质插塞50的下表面50b之间存在空隙。通过设置该空隙，容易调整多孔质插塞50的高度。
一体化部件As插入于气体孔34、贯通孔42以及第一孔24。一体化部件As的外周面通过陶瓷板20的第一孔24的上部开口缘至冷却板30的气体孔34的内部的且由粘接剂形成的粘接层70而被固定于第一孔24、贯通孔42及气体孔34。关于粘接层70的水平方向上的宽度，在第一孔24的孔上部24a较窄，在贯通孔42及气体孔34较宽，在第一孔24的孔下部24b成为其中间。即，贯通孔42及气体孔34的内部的粘接层70的宽度与第一孔24的内部的粘接层70的宽度相比，在半径外侧变宽。因此，气体孔34的内部的粘接层70比较不容易产生气泡。下文中，对这一点进行说明。
接下来，对上述构成的半导体制造装置用部件10的使用例进行说明。首先，在将半导体制造装置用部件10设置于未图示的腔室内的状态下，将晶片W载放于晶片载放面21。然后，将腔室内利用真空泵进行减压，调整为规定的真空度，对陶瓷板20的电极22施加直流电压，使其产生静电吸附力，将晶片W吸附固定于晶片载放面21(具体的为密封带21a的上表面、圆形小突起21b的上表面)。接下来，使腔室内为规定压力(例如数十～数百Pa)的反应气体气氛，在该状态下，向腔室内的顶部部分所设置的未图示的上部电极与半导体制造装置用部件10的冷却板30之间施加高频电压，使其产生等离子体。利用所产生的等离子体，对晶片W的表面进行处理。在冷却板30的冷媒流路32中冷媒进行循环。从未图示的气瓶向气体孔34导入背面气体。作为背面气体，使用热传导气体(例如氦等)。背面气体从气体孔34、绝缘管60、以及多孔质插塞50通过，向晶片W的背面与晶片载放面21的基准面21c之间的空间供给并被封入。因该背面气体的存在，能够高效地进行晶片W与陶瓷板20的热传导。
接下来，基于图4及图5，对半导体制造装置用部件10的制造例进行说明。图4是一体化部件As的制造工序图，图5是半导体制造装置用部件10的制造工序图。首先，准备出多孔质插塞50及绝缘管60(图4(A))，在绝缘管60的有底孔64的内周面涂布粘接剂，将多孔质插塞50插入于该有底孔64并粘接，由此制成一体化部件As(图4(B))。粘接剂固化而成为保持层52。
另行，准备出陶瓷板20、冷却板30以及金属接合材料90(图5(A))。陶瓷板20内置有电极22，具备第一孔24。冷却板30内置有冷媒流路32，具备气体孔34。金属接合材料90为：预先在与贯通孔42相当的位置设置了备用孔92的接合材料。
然后，将陶瓷板20的下表面和冷却板30的上表面利用TCB进行接合，得到接合体94(图5(B))。TCB如下进行。首先，将金属接合材料90夹入于陶瓷板20的下表面与冷却板30的上表面之间，制成层叠体。此时，使陶瓷板20的第一孔24、金属接合材料90的备用孔92以及冷却板30的气体孔34以同轴的方式进行层叠。然后，以金属接合材料90的固相线温度以下(例如、固相线温度减去20℃得到的温度以上且固相线温度以下)的温度，将层叠体加压接合，之后，返回室温。据此，金属接合材料90成为金属接合层40，备用孔92成为贯通孔42，得到：将陶瓷板20和冷却板30以金属接合层40进行接合的接合体94。作为此时的金属接合材料，可以使用Al-Mg系接合材料、Al-Si-Mg系接合材料。例如，在使用Al-Si-Mg系接合材料进行TCB的情况下，以在真空气氛下加热的状态，将层叠体加压。金属接合材料90优选使用厚度100μm左右的接合材料。
接下来，在陶瓷板20的第一孔24的内周面、金属接合层40的贯通孔42的内周面以及冷却板30的气体孔34的内周面涂布粘接剂。然后，以将第一孔24的上部开口封闭的状态，对第一孔24、贯通孔42以及气体孔34进行抽真空，由此将粘接剂脱泡，并且，将一体化部件As插入于上述孔34、42、24。此处，与第一孔24的内周面和一体化部件As的外周面之间的间隙相比，贯通孔42的内周面和一体化部件As的外周面之间的间隙、气体孔34的内周面和一体化部件As的外周面之间的间隙较宽。因此，位于贯通孔42或气体孔34的粘接剂容易脱泡。设计成：当一体化部件As的绝缘管60的上表面60a碰到第一孔24的台阶时，多孔质插塞50的上表面50a与晶片载放面21的基准面21c(参照图3)为同一平面。之后，粘接剂固化而成为粘接层70，得到半导体制造装置用部件10(图5(C))。
在以上详细说明的半导体制造装置用部件10中，多孔质插塞50的下表面50b位于金属接合层40的上表面40a以下。在多孔质插塞50的下表面50b位于比金属接合层40的上表面40a更靠上方的位置的情况下，在多孔质插塞50的下表面50b与导电性基材(金属接合层40及冷却板30)之间发生电弧放电。与此相对，在多孔质插塞50的下表面50b位于金属接合层40的上表面40a以下的情况下，能够抑制该电弧放电。另外，绝缘管60的下表面60b位于比多孔质插塞50的下表面50b更靠下方的位置。因此，与没有该绝缘管的情形相比，晶片W至冷却板30的沿面距离变长，能够抑制多孔质插塞50内的火花放电。所以，能够抑制在晶片W与冷却板30之间发生电弧放电及火花放电。
另外，金属接合层40的贯通孔42的内部及冷却板30的气体孔34的内部若与第一孔24的内部相比，粘接层70的宽度在半径外侧变宽。因此，在以粘接剂形成粘接层70时，能够抑制在位于贯通孔42、气体孔34的粘接剂产生气泡，从而填充粘接剂。所以，能够使位于贯通孔42、气体孔34的粘接层70的气孔率变小。
此外，绝缘管60在管上部具备有底孔64，多孔质插塞50以插入于有底孔64的状态被粘接固定。因此，不需要对比较脆的多孔质插塞50实施形状加工。
进而，多孔质插塞50的上表面50a处于比密封带21a的上表面及圆形小突起21b的上表面更低的位置。因此，不会因多孔质插塞50的上表面50a而将晶片W抬起。
并且，多孔质插塞50的上表面50a为：与晶片载放面21的基准面21c相同的高度。因此，由于将晶片W的下表面与多孔质插塞50的上表面50a之间的空间的高度抑制在较低水平。所以，能够防止在该空间发生电弧放电。
另外，作为绝缘管60，使用气体通路62的直径小于有底孔64的直径的绝缘管。因此，与气体通路62的内径和有底孔64的内径相同的情形相比，气体传热量减少(绝缘管60与氦相比，容易传热，由于该绝缘管60的体积增加，所以气体传热量减少)，晶片W的均热性良好。与此同时，由于能够得到气体通路62至冷却板30的绝缘距离，因此，绝缘耐压上升。
应予说明，本发明不受上述实施方式的任何限定，当然只要属于本发明的技术范围就能够以各种方案进行实施。
上述实施方式中，可以如图6所示使冷却板30的气体孔34的上部开口的周缘34a为：进行了C倒角的形状。进行了C倒角的周缘34a为：直径从下向上增大的扩径部。在周缘34a与绝缘管60之间存在粘接层170。第二孔(金属接合层40的贯通孔42及冷却板30的气体孔34)的内周面具有作为扩径部的周缘34a。即便如此，在以粘接剂形成粘接层170时，也容易防止在位于金属接合层40的贯通孔42的内部或冷却板30的气体孔34的内部的粘接剂产生气泡。周缘34a的C倒角优选为C0.1以上。另外，绝缘管60的侧面与气体孔34的侧面之间的距离d优选为2mm以上。据此，从晶片W至冷却板30的沿面距离足够长。另外，从陶瓷板20的下表面至粘接层170的下表面的距离L优选为1mm以上，更优选为3mm以上。据此，从晶片W至冷却板30的沿面距离足够长。另外，可以将冷却板30与绝缘管60之间的空间(隔热层)以热传导比该空间好的粘接层170来进行充分填埋，从而容易从绝缘管60向冷却板30传热，因此，晶片W的均热性得以提高。在图6中，可以使用树脂粘接层来代替金属接合层40。这种情况下，第二孔(冷却板30的气体孔34)的内周面也具有作为扩径部的周缘34a。
在上述实施方式中，多孔质插塞50的上表面50a为：与晶片载放面21的基准面21c相同的高度，但不特别限定于此。例如，如图7所示，晶片载放面21的基准面21c的高度减去多孔质插塞50的上表面50a的高度得到的差值Δh可以为0.2mm以下(优选为0.1mm以下)的范围。换言之，可以将多孔质插塞50的上表面50a配置于：比晶片载放面21的基准面21c低0.2mm以下(优选为0.1mm以下)的范围的位置。即便如此，也能够将晶片W的下表面与多孔质插塞50的上表面50a之间的空间的高度抑制在比较低的水平。因此，能够防止在该空间发生电弧放电。
在上述实施方式中，使多孔质插塞50的下表面50b位于金属接合层40的贯通孔42的内部(亦即，比金属接合层40的上表面40a更靠下方)，但不特别限定于此。例如，可以如图8所示使多孔质插塞50的下表面50b位于冷却板30的气体孔34的内部(亦即，比冷却板30的上表面更靠下方)。即便如此，也得到与上述实施方式同样的效果。该构成对于使用树脂粘接层来代替金属接合层40的情形是有效的。这是因为：在将多孔质插塞50的下表面50b构成为位于树脂粘接层的贯通孔的内部的情况下，虽然在多孔质插塞50的下表面50b与冷却板30之间产生电位差，不过，如果像图8那样构成，则该电位差会消失。图8中，在使用树脂粘接层代替金属接合层40的情况下，冷却板30相当于本发明的导电性基材，气体孔34相当于第二孔。
在上述实施方式中，虽然将多孔质插塞50插入于在绝缘管60的管上部所设置的有底孔64而进行粘接固定，但不特别限定于此。例如，可以如图9所示在多孔质插塞250的下表面设置有底孔252，将直径比多孔质插塞250的直径小的绝缘管260插入于该有底孔252而进行粘接固定。这种情况下，多孔质插塞250与绝缘管260的一体化部件通过在多孔质插塞250的外周面与各孔(陶瓷板220的第一孔224、金属接合层240的贯通孔242及冷却板230的气体孔234)的内周面之间所设置的粘接层270而被粘接固定。在多孔质插塞250的下表面(除有底孔以外)也形成有粘接层270。可以使用图10的带台阶的多孔质插塞350来代替图9的圆柱状的多孔质插塞250。
在上述实施方式中，作为在陶瓷板20内置的电极22，例示了静电电极，但不特别限定于此。例如，可以在陶瓷板20内置有加热器电极(电阻发热体)来代替电极22，或者，除了电极22以外还可以在陶瓷板20内置有加热器电极(电阻发热体)。

Claims (6)

1.一种半导体制造装置用部件，其中，该半导体制造装置用部件具备：
陶瓷板，该陶瓷板在上表面具有晶片载放面；
导电性基材，该导电性基材设置于所述陶瓷板的下表面；
第一孔，该第一孔沿着上下方向贯穿所述陶瓷板；
第二孔，该第二孔沿着上下方向贯穿所述导电性基材，且与所述第一孔连通；
多孔质插塞，该多孔质插塞的上表面在所述第一孔的上部开口露出，下表面位于所述导电性基材的上表面以下；
绝缘管，该绝缘管的上表面位于比所述晶片载放面更靠下方的位置，下表面位于比所述多孔质插塞的下表面更靠下方的位置；以及
一体化部件，该一体化部件是通过所述多孔质插塞和所述绝缘管被一体化而得到的，外周面通过从所述第一孔的上表面至所述第二孔的内部的粘接层而被固定于所述第一孔及所述第二孔。
2.根据权利要求1所述的半导体制造装置用部件，其中，
所述第二孔的内部相比于所述第一孔的内部，所述粘接层的宽度在半径外侧变宽。
3.根据权利要求1或2所述的半导体制造装置用部件，其中，
所述第二孔的内周面具有：直径从下向上而增大的扩径部，
在所述扩径部与所述绝缘管之间存在所述粘接层。
4.根据权利要求1～3中的任一项所述的半导体制造装置用部件，其中，
所述绝缘管在管上部具备有底孔，
所述多孔质插塞在被插入于所述有底孔的状态下被保持。
5.根据权利要求1～4中的任一项所述的半导体制造装置用部件，其中，
所述晶片载放面具有：对晶片进行支撑的多个小突起，
所述多孔质插塞的上表面处于比所述小突起的上表面更低的位置。
6.根据权利要求5所述的半导体制造装置用部件，其中，
所述多孔质插塞的上表面处于与所述晶片载放面的未设置所述小突起的基准面相同的高度，或者处于比所述基准面低0.2mm以下的范围的位置。
CN202211023886.2A 2021-12-22 2022-08-24 半导体制造装置用部件 Pending CN116344428A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-208054 2021-12-22
JP2021208054A JP2023092822A (ja) 2021-12-22 2021-12-22 半導体製造装置用部材

Publications (1)

Publication Number Publication Date
CN116344428A true CN116344428A (zh) 2023-06-27

Family

ID=86768927

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211023886.2A Pending CN116344428A (zh) 2021-12-22 2022-08-24 半导体制造装置用部件

Country Status (4)

Country Link
US (1) US20230197502A1 (zh)
JP (1) JP2023092822A (zh)
KR (1) KR20230095821A (zh)
CN (1) CN116344428A (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019029384A (ja) 2017-07-25 2019-02-21 新光電気工業株式会社 セラミックス混合物、多孔質体及びその製造方法、静電チャック及びその製造方法、基板固定装置

Also Published As

Publication number Publication date
KR20230095821A (ko) 2023-06-29
US20230197502A1 (en) 2023-06-22
TW202333286A (zh) 2023-08-16
JP2023092822A (ja) 2023-07-04

Similar Documents

Publication Publication Date Title
KR100978395B1 (ko) 전극 내장형 서셉터 및 그 제조 방법
KR100911485B1 (ko) 전극내장형 서셉터 및 그 제조방법
JP2002368069A (ja) 静電吸着装置
CN116344428A (zh) 半导体制造装置用部件
TWI840015B (zh) 半導體製造裝置用構件
TWI826124B (zh) 半導體製造裝置用構件
KR102665928B1 (ko) 반도체 제조 장치용 부재
CN115210860A (zh) 半导体制造装置用构件及其制法
US20230317433A1 (en) Wafer placement table
CN116504707A (zh) 半导体制造装置用部件
CN116895503A (zh) 晶片载放台
US20240186170A1 (en) Member for semiconductor manufacturing apparatus
CN116504706A (zh) 半导体制造装置用部件
WO2024121910A1 (ja) 半導体製造装置用部材
TWI836924B (zh) 晶圓載置台
JP7483121B2 (ja) 半導体製造装置用部材
WO2024116412A1 (ja) 半導体製造装置用部材
WO2024004040A1 (ja) ウエハ載置台
KR20230051055A (ko) 웨이퍼 배치대
CN115954310A (zh) 半导体制造装置用部件
KR20230026252A (ko) 웨이퍼 배치대
CN116959942A (zh) 晶片载放台

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination