CN116130324A - 晶片载放台 - Google Patents

晶片载放台 Download PDF

Info

Publication number
CN116130324A
CN116130324A CN202210953556.7A CN202210953556A CN116130324A CN 116130324 A CN116130324 A CN 116130324A CN 202210953556 A CN202210953556 A CN 202210953556A CN 116130324 A CN116130324 A CN 116130324A
Authority
CN
China
Prior art keywords
wafer stage
wafer
hole
coupling member
female screw
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210953556.7A
Other languages
English (en)
Inventor
久野达也
井上靖也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2022108438A external-priority patent/JP2023073194A/ja
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Publication of CN116130324A publication Critical patent/CN116130324A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/02—Details
    • H01J37/20—Means for supporting or positioning the objects or the material; Means for adjusting diaphragms or lenses associated with the support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/002—Cooling arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H01J2237/2007—Holding mechanisms

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Inorganic Insulating Materials (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种晶片载放台。晶片载放台(10)具备：氧化铝基材(20)、冷却基材(30)、以及展延性的内螺纹部件(38)。氧化铝基材(20)在上表面具有晶片载放面(22a)，且内置有电极(26)。冷却基材(30)接合于氧化铝基材(20)的下表面，且在内部形成有冷媒流路(32)。内螺纹部件(38)以被限制了轴旋转的状态且卡合于收纳孔(36)的卡合部的状态收纳于在冷却基材(30)的下表面呈开口的收纳孔(36)内。内螺纹部件(38)能够与从冷却基材(30)的下表面侧插入的螺栓(98)的外螺纹进行旋合。

Description

晶片载放台
技术领域
本发明涉及晶片载放台。
背景技术
以往，已知有如下晶片载放台，该晶片载放台是将内置有电极的陶瓷基材和在内部形成有冷媒流路的冷却基材借助粘接材料进行接合得到的。专利文献1中记载有将上述晶片载放台载放于设置板之上并利用螺钉进行固定的例子。具体而言，在冷却基材的下表面设置有内螺纹孔，自下方插入于沿着上下方向贯穿设置板的螺钉插穿孔的螺栓的外螺纹旋合于内螺纹孔。
现有技术文献
专利文献
专利文献1：日本特开2014-150104号公报
发明内容
但是，在冷却基材的下表面设置内螺纹孔并将插穿于设置板的螺栓的外螺纹旋合的情况下，如果冷却基材的材料为展延性材料(例如铝)，则不会产生问题，但是，如果是脆性材料(例如金属基复合材料)，则会产生问题。具体而言，由于螺栓朝向下方以较大的力局部拉扯冷却基材的内螺纹孔，因此，如果是没有展延性的材料，则有可能发生开裂。
本发明是为了解决上述课题而实施的，其主要目的在于，能够将具备脆性冷却基材的晶片载放台不产生问题地紧固于设置板。
[1]本发明的晶片载放台具备：
氧化铝基材，该氧化铝基材在上表面具有晶片载放面，且内置有电极；脆性的冷却基材，该冷却基材接合于所述氧化铝基材的下表面；以及
展延性的结合部件，该结合部件以被限制了轴旋转的状态且卡合于收纳孔的卡合部的状态收纳于在所述冷却基材的下表面呈开口的所述收纳孔内，且具有外螺纹部或内螺纹部。
该晶片载放台中，具有外螺纹部或内螺纹部的结合部件以被限制了轴旋转的状态且卡合于收纳孔的卡合部的状态收纳于在冷却基材的下表面呈开口的收纳孔内。由于结合部件被限制了轴旋转，所以，能够旋合于在冷却基材的下表面侧所配置的具有内螺纹部或外螺纹部的被结合部件。另外，结合部件即便在卡合于收纳孔的卡合部的状态下因设置于设置板的被结合部件而被朝向设置板拉扯，也由于具有展延性，所以不易开裂。因此，能够将具备脆性冷却基材的晶片载放台不产生问题地紧固于设置板。
应予说明，本说明书中，有时采用上下、左右、前后等对本发明进行说明，不过，上下、左右、前后只不过是相对的位置关系。因此，在改变了晶片载放台的朝向的情况下，有时上下变成左右、左右变成上下，这种情况也包括在本发明的技术范围中。
[2]上述晶片载放台(上述[1]中记载的晶片载放台)中，所述结合部件可以为具有所述内螺纹部且能够与从所述冷却基材的下表面侧插入的螺栓的外螺纹进行旋合的部件。
[3]上述晶片载放台(上述[1]或[2]中记载的晶片载放台)中，所述冷却基材可以由金属与陶瓷的复合材料或氧化铝材料形成。由于金属与陶瓷的复合材料、氧化铝材料为脆性材料，所以，应用本发明的意义大。例如，采用金属与陶瓷的复合材料的情况下，优选采用具有与氧化铝同等的热膨胀系数的复合材料。
[4]上述晶片载放台(上述[1]～[3]中的任一项中记载的晶片载放台)中，所述卡合部可以为在所述收纳孔的内周面所设置的台阶部或倾斜部，所述结合部件可以具有与所述卡合部卡合而使得所述结合部件不会从所述收纳孔下落的被卡合部。据此，能够比较简单地制作卡合部、被卡合部。例如，卡合部为台阶部的情况下，在结合部件可以设置卡挂于其台阶部的被卡合部。另外，卡合部为倾斜部的情况下，在结合部件可以将与其倾斜部一致的倾斜面设置为被卡合部。
[5]上述晶片载放台(上述[1]～[4]中的任一项中记载的晶片载放台)中，所述结合部件可以在欲进行轴旋转时，碰到所述收纳孔的壁而限制了轴旋转。据此，能够以比较简单的构成限制结合部件的轴旋转。
[6]上述晶片载放台(上述[1]～[5]中的任一项中记载的晶片载放台)中，所述冷却基材可以在内部具有冷媒流路，所述收纳孔设置于所述冷却基材的比所述冷媒流路的底面低的区域。据此，收纳孔不会妨碍冷媒流路，因此，无损于冷媒流路的设计自由度。
[7]上述晶片载放台(上述[1]～[6]中的任一项中记载的晶片载放台)中，所述结合部件可以以未与所述冷却基材接合的自由状态收纳于所述收纳孔。据此，只要将结合部件放入收纳孔中即可，因此，不会费事。
[8]上述晶片载放台(上述[1]～[7]中的任一项中记载的晶片载放台)中，所述结合部件可以隔着杨氏模量比所述结合部件低的应力缓冲部件而卡合于所述卡合部。据此，即便结合部件因设置于设置板的被结合部件而被朝向设置板拉扯，由于在结合部件与卡合部之间夹有应力缓冲部件，所以应力也容易分散。
[9]上述晶片载放台(上述[1]～[8]中的任一项中记载的晶片载放台)中，所述结合部件与所述收纳孔的间隙可以以填充材料进行填充。据此，与结合部件和收纳孔的间隙为空间的情形相比，热传导变得良好。因此，晶片的均热性提高。
[10]上述晶片载放台(上述[1]～[9]中的任一项中记载的晶片载放台)中，所述收纳孔可以具备：对所述结合部件进行收纳的第一收纳部、以及从所述第一收纳部设置至所述冷却基材的下表面的第二收纳部，所述卡合部可以为在所述第一收纳部与所述第二收纳部的接缝所设置的台阶面。
[11]上述晶片载放台(上述[10]中记载的晶片载放台)中，所述第一收纳部可以在所述冷却基材的上表面呈开口，且开口面可以由将所述氧化铝基材和所述冷却基材接合的接合层覆盖。据此，与将第一收纳部内置于冷却基材的内部的情形相比，能够比较容易地制造第一收纳部。该结构中，需要避开收纳孔来设置冷媒流路(或冷媒流路沟)，因此，晶片的收纳孔正上方附近的均热性容易降低。为了抑制像这样的均热性降低，优选将结合部件与收纳孔的间隙以填充材料进行填充。据此，收纳孔周围的热传导变得良好，因此，能够抑制均热性降低。
[12]上述晶片载放台(上述[10]或[11]中记载的晶片载放台)中，所述台阶面和所述结合部件直接或间接地接触的环状区域的宽度优选为3mm以上。如果该环状区域的宽度为3mm以上，则即便结合部件因设置于设置板的被结合部件而被朝向设置板拉扯，由于台阶面和结合部件直接或间接地接触的环状区域较大，所以，应力也容易分散。
附图说明
图1是设置于腔室94的晶片载放台10的纵截面图。
图2是晶片载放台10的平面图。
图3是表示收纳孔36及内螺纹部件38的周边的放大截面图。
图4是从上方观察将冷却基材30沿着收纳孔36的顶面而水平切断时的截面的截面图。
图5是表示冷媒供给路321和冷媒排出路322的放大截面图。
图6是晶片载放台10的制造工序图。
图7是表示收纳孔36及内螺纹部件38的另一例的放大截面图。
图8是表示收纳孔36及内螺纹部件38的另一例的放大截面图。
图9是作为结合部件采用了外螺纹部件80时的放大截面图。
图10是设置于腔室94的晶片载放台510的纵截面图。
图11是表示收纳孔536及内螺纹部件538的周边的放大截面图。
图12是晶片载放台510的制造工序图。
图13是用于说明收纳孔536及内螺纹部件538的尺寸的截面图。
图14是作为内螺纹部件538采用了三棱柱形状的螺母时的说明图。
图15是晶片载放台510的另一例的纵截面图。
具体实施方式
[第一实施方式]
以下，参照附图，对本发明的优选实施方式进行说明。图1是设置于腔室94的晶片载放台10的纵截面图(以包括晶片载放台10的中心轴在内的面进行切断时的截面图)，图2是晶片载放台10的平面图，图3是表示收纳孔36及内螺纹部件38的周边的放大截面图，图4是从上方观察将冷却基材30沿着收纳孔36的顶面而水平切断时的截面的截面图。
晶片载放台10为利用等离子体对晶片W进行CVD、蚀刻等时所采用的部件，其固定于在半导体工艺用的腔室94的内部所设置的设置板96。晶片载放台10具备：氧化铝基材20、冷却基材30、以及金属接合层40。
氧化铝基材20在具有圆形的晶片载放面22a的中央部22的外周具备具有环状的聚焦环载放面24a的外周部24。以下，聚焦环有时简称为“FR”。在晶片载放面22a载放有晶片W，在FR载放面24a载放有聚焦环78。FR载放面24a相对于晶片载放面22a而言降低一级。
氧化铝基材20的中央部22在靠近晶片载放面22a一侧内置有晶片吸附用电极26。晶片吸附用电极26由含有例如W、Mo、WC、MoC等的材料形成。晶片吸附用电极26为圆板状或网状的单极型的静电吸附用电极。氧化铝基材20中的比晶片吸附用电极26更靠上侧的层作为电介质层发挥作用。在晶片吸附用电极26借助供电端子54连接有晶片吸附用直流电源52。供电端子54设置成：从在沿着上下方向贯穿冷却基材30及金属接合层40的贯通孔所配置的绝缘管55通过，并从氧化铝基材20的下表面到达至晶片吸附用电极26。在晶片吸附用直流电源52与晶片吸附用电极26之间设置有低通滤波器(LPF)53。
冷却基材30为圆板部件。作为冷却基材30的材料，优选为金属与陶瓷的复合材料等。作为该复合材料，可以举出：金属基复合材料(也称为Metal Matrix Composite(MMC))、陶瓷基复合材料(也称为Ceramics Matrix Composite(CMC))等。该复合材料为脆性材料的一种。冷却基材30在内部具备可供冷媒循环的冷媒流路32。该冷媒流路32与未图示的冷媒供给路及冷媒排出路连接，从冷媒排出路排出的冷媒进行了温度调整后，再次返回冷媒供给路。流通于冷媒流路32的冷媒优选为液体，且优选为电绝缘性。作为电绝缘性的液体，例如可以举出氟系非活性液体等。作为金属与陶瓷的复合材料，可以举出：包含Si、SiC及Ti的材料、使Al和/或Si含浸于SiC多孔质体得到的材料、Al2O3与TiC的复合材料等。将包含Si、SiC及Ti的材料称为SiSiCTi，将使Al含浸于SiC多孔质体得到的材料称为AlSiC，将使Si含浸于SiC多孔质体得到的材料称为SiSiC。作为用于冷却基材30的复合材料，优选为热膨胀系数接近于氧化铝的AlSiC、SiSiCTi等。冷却基材30借助供电端子64而与RF电源62连接。在冷却基材30与RF电源62之间配置有高通滤波器(HPF)63。冷却基材30在下表面侧具有用于将晶片载放台10夹紧于设置板96的凸缘部34。
在冷却基材30设置有多个收纳孔36，在收纳孔36收纳有内螺纹部件38(结合部件)。多个收纳孔36设置于冷却基材30的比冷媒流路32的底面32a低的区域。多个收纳孔36沿着冷却基材30的同心圆(例如晶片W的直径的1/2、1/3的圆)以等间隔设置有多个(例如6个、8个)。亦即，多个收纳孔36如图2所示设置于晶片载放台10的靠近中心的区域。收纳孔36如图3所示在冷却基材30的下表面呈开口。收纳孔36具备：第一收纳部36a、第二收纳部36b、以及台阶部36c。第一收纳部36a为在收纳孔36的上部所设置的长方体状的空间。第二收纳部36b为在收纳孔36的下部所设置的圆柱状的空间。台阶部36c为第一收纳部36a与第二收纳部36b的接缝的部分。在收纳孔36收纳有内螺纹部件38。内螺纹部件38具有长方体状的头部38a和在头部38a的下表面所设置的圆筒部38b，在圆筒部38b的内周面设有螺纹。内螺纹部件38的头部38a收纳于收纳孔36的第一收纳部36a。内螺纹部件38由于头部38a的下表面卡合于收纳孔36的台阶部36c，因此不会从收纳孔36下落。内螺纹部件38的圆筒部38b收纳于收纳孔36的第二收纳部36b。在内螺纹部件38欲进行轴旋转时，如图4所示，头部38a碰到第一收纳部36a的侧壁而限制了轴旋转。内螺纹部件38由展延性材料(例如Ti、Mo、W等)形成。
金属接合层40将氧化铝基材20的下表面和冷却基材30的上表面接合。金属接合层40可以为例如由焊料或金属钎料形成的层。金属接合层40利用例如TCB(Thermalcompression bonding)形成。TCB是指：将金属接合材料夹入于待接合的2个部件之间，在加热到金属接合材料的固相线温度以下的温度的状态下将2个部件进行加压接合的公知方法。
氧化铝基材20的外周部24的侧面、金属接合层40的外周及冷却基材30的侧面由绝缘膜42被覆。作为绝缘膜42，例如可以举出：氧化铝、三氧化二钇等的喷镀膜。
上述晶片载放台10隔着密封环76而安装于在腔室94的内部所设置的设置板96之上。密封环76为金属制或树脂制，外径比冷却基材30的外径稍小。晶片载放台10的外周区域采用夹紧部件70安装于设置板96。夹紧部件70为截面呈大致倒L字状的环状部件，其具有内周台阶面70a。在晶片载放台10的冷却基材30的凸缘部34载放有夹紧部件70的内周台阶面70a的状态下，从夹紧部件70的上表面插入螺栓72，旋合于在设置板96的上表面所设置的螺孔。螺栓72安装于沿着夹紧部件70的圆周方向以等间隔设置的多处(例如8处、12处)。夹紧部件70、螺栓72可以由绝缘材料制作，也可以由导电材料(金属等)制作。另外，晶片载放台10的中央区域采用螺栓98(被结合部件)安装于设置板96。如图3所示，在螺栓98的脚部设置有外螺纹98a。螺栓98自设置板96的下表面插穿到在设置板96的与收纳孔36对置的位置所设置的贯通孔97中，外螺纹98a旋合于收纳孔36内的内螺纹部件38。贯通孔97的上部为小径，下部为大径，在上部与下部之间具有台阶部97a。螺栓98的头部卡挂于贯通孔97的台阶部97a。内螺纹部件38以被限制了轴旋转的状态收纳于收纳孔36的第一收纳部36a内，因此，能够将螺栓98旋合于内螺纹部件38。如果将螺栓98旋合于内螺纹部件38，则内螺纹部件38成为以头部38a卡合于收纳孔36的台阶部36c的状态被朝向设置板96拉扯的状态。
在晶片载放台10使用时，氧化铝基材20的晶片载放面22a侧为真空，冷却基材30的下表面侧为大气，因此，晶片载放台10容易朝上而呈凸状。另外，以大功率等离子体处理晶片W的情况下，氧化铝基材20的晶片载放面22a侧为高温，下表面侧被冷却而为低温，因此，晶片载放面22a侧容易延展，晶片载放台10容易朝上而呈凸状。但是，本实施方式中，晶片载放台10的中央区域通过螺栓98而被固定，因此，能够防止晶片载放台10朝上而呈凸状。另外，即便在冷却基材30的下表面的中央区域与设置板96的上表面之间配置有未图示的密封环，由于晶片载放台10的中央区域通过螺栓98而被固定，所以，将该密封环也以牢牢压紧的状态进行维持。
例如，如图5所示，冷媒供给路321由贯穿设置板96的第一供给路32p、在设置板96与冷却基材30之间所配置的冷媒供给用密封环32q的内部、以及从冷却基材30的下表面至冷媒流路32的第二供给路32r构成。冷媒排出路322由从冷媒流路32至冷却基材30的下表面的第一排出路32s、在冷却基材30与设置板96之间所配置的冷媒排出用密封环32t的内部、以及贯穿设置板96而到达设置板96的下表面的第二排出路32u构成。这种情况下，通过收纳孔36内的内螺纹部件38和螺栓98进行旋合，使得晶片载放台10的中央区域被固定，因此，将这些密封环32q、32t以牢牢压紧的状态进行维持。所以，密封环32q、32t能够充分确保密封性。
接下来，采用图6，对晶片载放台10的制造例进行说明。图6是晶片载放台10的制造工序图。首先，将氧化铝粉末的成型体进行热压烧成，由此制作成为氧化铝基材20的基础的圆板状的氧化铝烧结体120(图6(A))。氧化铝烧结体120内置有晶片吸附用电极26。接下来，从氧化铝烧结体120的下表面至晶片吸附用电极26设置孔27(图6(B))，向该孔27中插入供电端子54，将供电端子54和晶片吸附用电极26进行接合(图6(C))。
与此同时，制作3个MMC圆板部件131、133、135(图6(D))。然后，在上侧的MMC圆板部件131的下表面形成最终成为冷媒流路32的沟132，并且，在下侧的MMC圆板部件135形成最终成为收纳孔36的台阶孔136，进而，在3个MMC圆板部件131、133、135形成沿着上下方向贯通的贯通孔(图6(E))。这些贯通孔最终成为供供电端子54插穿的孔。氧化铝烧结体120为氧化铝制的情况下，MMC圆板部件131、133、135优选为SiSiCTi制或AlSiC制。这是因为：氧化铝的热膨胀系数和SiSiCTi、AlSiC的热膨胀系数大致相同。
SiSiCTi制的圆板部件例如可以如下制作。首先，将碳化硅、金属Si以及金属Ti进行混合，制作粉体混合物。接下来，将得到的粉体混合物利用单轴加压成型制作圆板状的成型体，使该成型体在非活性气氛下进行热压烧结，由此得到SiSiCTi制的圆板部件。
接下来，将内螺纹部件38收纳于下侧的MMC圆板部件135的台阶孔136。然后，在上侧的MMC圆板部件131的下表面与正中央的MMC圆板部件133的上表面之间配置金属接合材料，并且，在正中央的MMC圆板部件133的下表面与下侧的MMC圆板部件135的上表面之间配置金属接合材料，进而，在上侧的MMC圆板部件131的上表面配置金属接合材料。在各金属接合材料的供供电端子54插穿的位置预先设置贯通孔。接下来，将氧化铝烧结体120的供电端子54插入于MMC圆板部件131、133、135的贯通孔，将氧化铝烧结体120载放于在上侧的MMC圆板部件131的上表面所配置的金属接合材料之上。据此，得到MMC圆板部件135、金属接合材料、MMC圆板部件133、金属接合材料、MMC圆板部件131、金属接合材料及氧化铝烧结体120自下方按该顺序层叠得到的层叠体。对该层叠体一边加热一边加压(TCB)，由此得到接合体110(图6(F))。接合体110是在成为冷却基材30的基础的MMC块130的上表面借助金属接合层40接合氧化铝烧结体120而得到的。MMC块130是上侧的MMC圆板部件131和正中央的MMC圆板部件133借助金属接合层进行接合、且正中央的MMC圆板部件133和下侧的MMC圆板部件135借助金属接合层进行接合而得到的。MMC块130在内部具有冷媒流路32和收纳孔36。另外，在收纳孔36收纳有内螺纹部件38。
TCB例如如下进行。即，于金属接合材料的固相线温度以下(例如、固相线温度减去20℃得到的温度以上且固相线温度以下)的温度，将层叠体进行加压而接合，然后返回室温。据此，金属接合材料成为金属接合层。作为此时的金属接合材料，可以使用Al-Mg系接合材料、Al-Si-Mg系接合材料。例如，采用Al-Si-Mg系接合材料进行TCB的情况下，以在真空气氛下进行加热的状态将层叠体进行加压。金属接合材料优选采用厚度为100μm左右的金属接合材料。
接下来，对氧化铝烧结体120的外周进行切削，形成台阶，由此制成具备中央部22和外周部24的氧化铝基材20。另外，对MMC块130的外周进行切削，形成台阶，由此制成具备凸缘部34的冷却基材30。另外，在MMC块130及金属接合层40所设置的供电端子54的插入孔配置绝缘管55。进而，采用氧化铝粉末对氧化铝基材20的外周部24的侧面、金属接合层40的周围及冷却基材30的侧面进行喷镀，由此形成绝缘膜42(图6(G))。据此，得到晶片载放台10。
应予说明，图1的冷却基材30记载为一体品，不过，也可以为如图6(G)所示3个部件以金属接合层进行接合得到的结构，也可以为2个或4个以上的部件以金属接合层进行接合得到的结构。
接下来，采用图1，对晶片载放台10的使用例进行说明。如上所述，晶片载放台10的外周区域通过夹紧部件70而固定于腔室94的设置板96，并且，晶片载放台10的中央区域通过螺栓98而被固定。在腔室94的顶面配置有将工艺气体从许多气体喷射孔向腔室94的内部释放的喷头95。设置板96由例如氧化铝等绝缘材料形成。
在晶片载放台10的FR载放面24a载放有聚焦环78，在晶片载放面22a载放有圆盘状的晶片W。聚焦环78沿着上端部的内周具备台阶，以使其不会与晶片W发生干扰。在该状态下，向晶片吸附用电极26施加晶片吸附用直流电源52的直流电压，使晶片W吸附于晶片载放面22a。然后，将腔室94的内部设定为规定的真空气氛(或减压气氛)，一边从喷头95供给工艺气体，一边向冷却基材30施加来自RF电源62的RF电压。于是，在晶片W与喷头95之间产生等离子体。然后，利用该等离子体，对晶片W实施CVD成膜或者蚀刻。应予说明，随着晶片W的等离子体处理，聚焦环78也有所消耗，不过，由于聚焦环78比晶片W厚，所以，将多块晶片W进行处理之后进行聚焦环78的更换。
以大功率等离子体处理晶片W的情况下，需要将晶片W高效冷却。晶片载放台10中，作为氧化铝基材20与冷却基材30的接合层，采用热传导率高的金属接合层40，而不是热传导率低的树脂层。因此，自晶片W带走热量的能力(排热能力)较高。另外，由于氧化铝基材20与冷却基材30之间的热膨胀差较小，所以，即便金属接合层40的应力缓和性较低，也不易产生问题。
以上说明的晶片载放台10中，内螺纹部件38以被限制了轴旋转的状态且卡合于收纳孔36的台阶部36c(卡合部)而不会从收纳孔36下落的状态收纳于在冷却基材30的下表面呈开口的收纳孔36内。由于内螺纹部件38被限制了轴旋转，所以，能够将从冷却基材30的下表面侧插入的螺栓98的外螺纹98a旋合于内螺纹部件38。另外，内螺纹部件38即便在卡合于收纳孔36的台阶部36c的状态下因插穿于设置板96的螺栓98而被朝向设置板96拉扯，也由于具有展延性，所以不易开裂。因此，能够将具备脆性冷却基材30的晶片载放台10不产生问题地紧固于设置板96。
另外，冷却基材30由MMC形成。由于MMC为脆性材料，所以，应用本发明的意义大。
此外，收纳孔36具备台阶部36c作为卡合部，内螺纹部件38具备头部38a作为被卡合部。因此，能够比较简单地制作卡合部、被卡合部。
进而，内螺纹部件38在欲进行轴旋转时，碰到收纳孔36的第一收纳部36a的侧壁而限制了轴旋转。因此，能够以比较简单的构成限制内螺纹部件38的轴旋转。
并且，收纳孔36设置于冷却基材30的比冷媒流路32的底面32a低的区域。因此，收纳孔36不会妨碍冷媒流路32，因此，无损于冷媒流路的设计自由度。
进而，内螺纹部件38以未与冷却基材30接合的自由状态收纳于收纳孔36。在制造晶片载放台10时，将内螺纹部件38放入收纳孔36中即可，因此，不会费事。
应予说明，本发明不受上述实施方式的任何限定，当然只要属于本发明的技术范围则能够以各种方案进行实施。
上述第一实施方式中，将收纳孔36设置于冷却基材30的比冷媒流路32的底面32a低的区域，但不限定于此。例如，如图7所示，可以设置成：收纳孔36的顶面36d比冷媒流路32的底面32a高。图7中，对与上述第一实施方式相同的构成要素标记相同符号。图7中，收纳孔36的第一收纳部36a为与上述第一实施方式相同的大小，不过，第二收纳部36b的上下方向上的长度比上述第一实施方式长。另外，内螺纹部件38的头部38a为与上述第一实施方式相同的大小，不过，圆筒部38b的上下方向上的长度比上述第一实施方式长。即便如此，也得到与上述第一实施方式大致相同的效果。不过，冷媒流路32的设计自由度与上述第一实施方式相比受到限制。
上述第一实施方式中，在收纳孔36的内周面设置有台阶部36c，但不限定于此。例如，如图8所示，可以将内螺纹部件38的头部38a的彼此面对面的侧面设为倾斜面38c，并在收纳孔36的内周面设置与该倾斜面38c一致的倾斜部36e。这种情况下，内螺纹部件38的倾斜面38c卡合于收纳孔36的倾斜部36e，因此，内螺纹部件38不会从收纳孔36下落。另外，如果将螺栓98旋合于内螺纹部件38，则内螺纹部件38成为在倾斜面38c卡合于收纳孔36的倾斜部36e的状态下被朝向设置板96拉扯的状态。
上述第一实施方式中，将内螺纹部件38的头部38a的形状设为俯视长方形，但不特别限定于此。例如，可以将头部38a的形状设为俯视三角形、五边形等多边形，也可以设为加号(+)形状，还可以设为椭圆形。收纳孔36的第一收纳部36a的形状为在内螺纹部件38欲进行轴旋转时头部38a碰到侧壁的形状即可。就这一点而言，后述的第二实施方式的内螺纹部件538也是同样的。
上述第一实施方式中，作为结合部件采用内螺纹部件38，作为被结合部件采用螺栓98，不过，如图9所示，可以为：作为结合部件采用外螺纹部件80，作为被结合部件采用螺母82。图9中，对与上述第一实施方式相同的构成要素标记相同符号。外螺纹部件80由展延性材料形成。外螺纹部件80具有：与头部38a相同形状的头部80a、在头部80a的背面中央所设置的脚部80b、以及在脚部80b的末端所设置的外螺纹部80c。头部80a收纳于收纳孔36的第一收纳部36a。脚部80b插穿于第二收纳部36b及设置板96的贯通孔97。外螺纹部80c旋合于螺母82。螺母82卡挂于贯通孔97的台阶部97a。外螺纹部件80由于头部80a的下表面卡合于收纳孔36的台阶部36c，所以不会从收纳孔36下落。在外螺纹部件80欲进行轴旋转时，头部80a碰到第一收纳部36a的侧壁而限制了轴旋转。因此，能够将螺母82旋合于外螺纹部件80的外螺纹部80c。当将螺母82旋合于外螺纹部件80的外螺纹部80c时，外螺纹部件80成为在头部80a卡合于收纳孔36的台阶部36c的状态下被朝向设置板96拉扯的状态。采用了图9的构成的情况下，也得到与上述第一实施方式同样的效果。后述的第二实施方式中，也可以为，作为结合部件，采用外螺纹部件代替内螺纹部件538，作为被结合部件，采用螺母代替螺栓98。
上述第一实施方式中，可以按从冷却基材30的下表面到达至晶片载放面22a的方式设置贯穿晶片载放台10的孔。作为该孔，可以举出：用于向晶片W的背面供给热传导气体(例如He气体)的气体供给孔、供使晶片W相对于晶片载放面22a上下移动的升降销插穿的升降销孔等。热传导气体向通过在晶片载放面22a所设置的未图示的许多小突起(对晶片W进行支撑)和晶片W形成的空间供给。升降销孔在将晶片W以例如3根升降销进行支撑的情况下设置于3处。在冷却基材30的下表面与设置板96的上表面之间、且是在与该孔对置的位置，配置树脂制或金属制的密封环(例如O形环)。由于晶片载放台10的中央区域通过螺栓98而被固定，所以，将这些密封环以牢牢压紧的状态进行维持。因此，这些密封环能够充分确保密封性。就这一点而言，后述的第二实施方式也是同样的。
上述第一实施方式中，由MMC制作冷却基材30，不过，可以由除MMC以外的脆性材料(例如氧化铝材料)进行制作。就这一点而言，后述的第二实施方式的冷却基材530也是同样的。
上述第一实施方式中，在氧化铝基材20的中央部22内置有晶片吸附用电极26，不过，取而代之，可以内置有等离子体发生用的RF电极，也可以内置有加热器电极(电阻发热体)，或者除了晶片吸附用电极26以外，可以还内置有等离子体发生用的RF电极，也可以还内置有加热器电极(电阻发热体)。另外，可以在氧化铝基材20的外周部24内置有聚焦环(FR)吸附用电极，也可以内置有RF电极或加热器电极。就这一点而言，后述的第二实施方式也是同样的。
上述第一实施方式中，图6(A)的氧化铝烧结体120是通过对氧化铝粉末的成型体进行热压烧成而制作的，不过，此时的成型体可以是将多块流延成型体进行层叠而制作的，也可以通过模铸法进行制作，还可以通过将氧化铝粉末进行压固来制作。就这一点而言，后述的第二实施方式也是同样的。
上述第一实施方式中，将氧化铝基材20和冷却基材30借助金属接合层40进行接合，不过，可以采用树脂接合层来代替金属接合层40。就这一点而言，后述的第二实施方式也是同样的。
上述第一实施方式中，可以在内螺纹部件38与收纳孔36的第一收纳部36a的间隙填充有填充材料。据此，与该间隙为空间的情形相比，热传导变得良好。因此，晶片W的均热性提高。作为填充材料，例如可以举出：粘接性树脂、非粘接性树脂、以及在这些树脂中添加热传导性粉末(金属粉末等)得到的材料等。在内螺纹部件38优选设置沿着上下方向贯穿内螺纹部件38的贯通孔(圆筒部38b的内部空间至头部38a的顶面的贯通孔)。据此，在图6(F)的阶段，可以经由贯通孔而将具有流动性的填充材料容易地注入到内螺纹部件38与收纳孔36的第一收纳部36a的间隙。
[第二实施方式]
图10是设置于腔室94的晶片载放台510的纵截面图(以包括晶片载放台510的中心轴在内的面进行切断时的截面图)，图11是表示收纳孔536及内螺纹部件538的周边的放大截面图。
晶片载放台510也是利用等离子体对晶片W进行CVD、蚀刻等时所采用的部件，其固定于在半导体工艺用的腔室94的内部所设置的设置板96。关于腔室94，由于第一实施方式中已说明，所以对相同构成要素标记相同符号，并省略其说明。晶片载放台510具备：氧化铝基材20、冷却基材530、以及金属接合层540。
氧化铝基材20在第一实施方式中已说明，所以对相同构成要素标记相同符号，并省略其说明。
冷却基材530为圆板部件，由与冷却基材30同样的材料形成。此处，冷却基材530采用MMC制的圆板部件。冷却基材530具有冷媒流路沟582。冷媒流路沟582从一端至另一端以一笔画的要领形成，按在冷却基材530的下表面呈开口的方式设置于冷却基材530。冷媒流路沟582的开口由腔室94的设置板96的上表面封堵，由此形成冷媒流路532。因此，冷媒流路沟582构成冷媒流路532的侧壁及顶面。冷媒流路532与上述第一实施方式的冷媒流路32同样地，与未图示的冷媒供给路及冷媒排出路连接，从冷媒排出路排出的冷媒进行了温度调整后，再次返回冷媒供给路。冷却基材530的比冷媒流路沟582更靠上侧的厚度优选为5mm以下，更优选为3mm以下。另外，冷媒流路沟582的上侧的角部(侧壁和顶面交叉的角部)优选为曲面，曲面的曲率半径优选为例如0.5～2mm。冷却基材530借助供电端子64而与RF电源62连接。在冷却基材530与RF电源62之间配置有HPF63。冷却基材530具有用于夹紧于设置板96的凸缘部534。
在冷却基材530设置有多个收纳孔536，在收纳孔536收纳有内螺纹部件538(结合部件)。多个收纳孔536与第一实施方式的收纳孔36同样地，沿着冷却基材530的同心圆以等间隔设置有多个。收纳孔536如图11所示具备：第一收纳部536a、第二收纳部536b、以及台阶部536c。第一收纳部536a为在收纳孔536的上部所设置的空间，且在冷却基材530的上表面呈开口。第一收纳部536a的开口面(上表面)由金属接合层540覆盖。第二收纳部536b为按从第一收纳部536a到达至冷却基材530的下表面的方式设置成比第一收纳部536a细的通路。台阶部536c为在第一收纳部536a与第二收纳部536b的接缝所设置的台阶面。在第一收纳部536a收纳有内螺纹部件538。内螺纹部件538为在中央具有螺孔(内螺纹)的长方体形状(俯视长方形)的螺母。第一收纳部536a也为长方体形状(俯视大致长方状)的空间，以具有游隙的方式对内螺纹部件538进行收纳。内螺纹部件538与第一收纳部536a的间隙利用填充材料539进行填充。具体而言，由内螺纹部件538的上表面及侧面、第一收纳部536a的内周面以及金属接合层540包围的间隙利用填充材料539进行填充。作为填充材料539，例如可以举出：粘接性树脂、非粘接性树脂、以及在这些树脂中添加热传导性粉末(金属粉末等)得到的材料等。填充材料539的热传导率优选为1×10-4W/mm·K以上，更优选为1×10-3W/mm·K以上，进一步优选为1×10-2W/mm·K以上。填充材料539的热传导率可以通过例如向树脂中添加的热传导性粉末的量来进行调节。若考虑向该间隙注入具有流动性的未固化填充材料，则内螺纹部件538与第一收纳部536a的间隙的宽度d优选为0.2mm以上。台阶部536c配置于冷媒流路沟582的顶面以下。内螺纹部件538卡合于收纳孔536的台阶部536c。在内螺纹部件538欲进行轴旋转时，碰到第一收纳部536a的侧壁而限制了轴旋转。本实施方式中，由于存在填充材料539，所以内螺纹部件538还通过填充材料539而限制了轴旋转。内螺纹部件538由展延性材料(例如Ti、Mo、W等)形成。
金属接合层540将氧化铝基材20的下表面和冷却基材530的上表面接合。金属接合层540与第一实施方式的金属接合层40相同，故省略其说明。
氧化铝基材20的外周部24的侧面、金属接合层540的外周及冷却基材530的侧面由绝缘膜542被覆。作为绝缘膜542，例如可以举出：氧化铝、三氧化二钇等的喷镀膜。
对于上述晶片载放台510，隔着大径的密封环576及小径的密封环577～579而安装于在腔室94的内部所设置的设置板96之上。密封环576～579为金属制或树脂制。密封环576配置于冷却基材530的外缘的稍内侧，防止冷媒向密封环576的外侧漏出。密封环577配置成将螺栓98的脚部周围包围，防止冷媒进入到密封环577的内侧。密封环578配置于绝缘管55的开口缘，防止冷媒进入到密封环578的内侧。密封环579配置成将供电端子64的周围包围，防止冷媒进入到密封环579的内侧。
在冷却基材530的外周所设置的凸缘部534采用夹紧部件70及螺栓72安装于设置板96。关于夹紧部件70、螺栓72及夹紧方法，由于第一实施方式中已说明，所以省略其说明。另外，冷却基材530的中央区域采用螺栓98(被结合部件)安装于设置板96。如图11所示，在螺栓98的脚部设置有外螺纹98a。螺栓98自设置板96的下表面插穿到在设置板96的与收纳孔536对置的位置所设置的贯通孔97中，外螺纹98a旋合于第一收纳部536a内的内螺纹部件538。贯通孔97的上部为小径，下部为大径，在上部与下部之间具有台阶部97a。螺栓98的头部卡挂于贯通孔97的台阶部97a。内螺纹部件538以被限制了轴旋转的状态收纳于第一收纳部536a内，因此，能够将螺栓98旋合于内螺纹部件538。如果将螺栓98旋合于内螺纹部件538，则内螺纹部件538成为以卡合于收纳孔536的台阶部536c的状态被朝向设置板96拉扯的状态。
本实施方式中，晶片载放台510的中央区域通过螺栓98而被固定，因此，能够防止晶片载放台510朝上而呈凸状，并且，能够将密封环576～578以牢牢压紧的状态进行维持。
应予说明，冷媒相对于冷媒流路582的供排通过采用与第一实施方式中说明的图5同样的结构来进行。
接下来，采用图12，对晶片载放台510的制造例进行说明。图12是晶片载放台510的制造工序图。首先，与第一实施方式同样地，制作具备供电端子54的氧化铝烧结体120(图12(A)～(C))。
与此同时，制作MMC圆板部件630(图12(D))，在MMC圆板部件630的下表面形成冷媒流路沟582，并且，形成沿着上下方向贯通MMC圆板部件630的收纳孔536(第一收纳部536a、第二收纳部536b及台阶部536c)、供供电端子54插穿的贯通孔(图12(E))。这种情况下，MMC圆板部件630优选为SiSiCTi制或AlSiC制。这是因为：氧化铝的热膨胀系数和SiSiCTi、AlSiC的热膨胀系数大致相同。
接下来，将内螺纹部件538收纳于第一收纳部536a后，在MMC圆板部件630的上表面配置金属接合材料。在金属接合材料预先设置供供电端子54插穿的贯通孔。接下来，将氧化铝烧结体120的供电端子54插入于金属接合材料的贯通孔及MMC圆板部件630的贯通孔，且将氧化铝烧结体120载放于金属接合材料之上。据此，得到MMC圆板部件630、金属接合材料及氧化铝烧结体120自下方按该顺序层叠得到的层叠体。对该层叠体一边加热一边加压(TCB)，由此得到接合体610(图12(F))。接合体610是氧化铝烧结体120和MMC圆板部件630借助金属接合层540接合而得到的。在接合体610的第一收纳部536a收纳有内螺纹部件538。应予说明，关于金属接合材料、TCB，由于第一实施方式中已说明，所以此处省略其说明。
接下来，经由第二收纳部536b及内螺纹部件538的螺孔而向内螺纹部件538与第一收纳部536a的间隙注入具有流动性的未固化填充材料。若考虑未固化填充材料的注入容易度，该间隙优选为0.2mm以上。通过使已注入的未固化填充材料固化，制成填充材料539。接下来，对氧化铝烧结体120的外周进行切削，形成台阶，由此制成具备中央部22和外周部24的氧化铝基材20。另外，对MMC圆板部件630的外周进行切削，形成台阶，由此制成具备凸缘部534的冷却基材530。另外，在供电端子54的插入孔配置绝缘管55。进而，采用氧化铝粉末对氧化铝基材20的外周部24的侧面、金属接合层540的周围及冷却基材530的侧面进行喷镀，由此形成绝缘膜542(图12(G))。据此，得到晶片载放台510。
关于晶片载放台510的使用例，与上述第一实施方式的晶片载放台10的使用例相同，故省略其说明。
以上说明的晶片载放台510中，内螺纹部件538以被限制了轴旋转的状态且卡合于收纳孔536的台阶部536c(卡合部)而不会从收纳孔536下落的状态收纳于在冷却基材530的下表面呈开口的收纳孔536内。由于内螺纹部件538被限制了轴旋转，所以，能够将从冷却基材530的下表面侧插入的螺栓98的外螺纹98a旋合于内螺纹部件538。另外，内螺纹部件538即便在卡合于收纳孔536的台阶部536c的状态下因插穿于设置板96的螺栓98而被朝向设置板96拉扯，也由于具有展延性，所以不易开裂。因此，能够将具备脆性冷却基材530的晶片载放台510不产生问题地紧固于设置板96。
另外，冷却基材530由MMC形成。由于MMC为脆性材料，所以，应用本发明的意义大。
此外，收纳孔536具备台阶部536c作为卡合部，内螺纹部件538的底面作为被卡合部发挥作用。因此，能够比较简单地制作卡合部、被卡合部。
进而，内螺纹部件538在欲进行轴旋转时，碰到收纳孔536的第一收纳部536a的侧壁而限制了轴旋转。因此，能够以比较简单的构成限制内螺纹部件538的轴旋转。另外，内螺纹部件538还由填充材料539限制了轴旋转。
并且，第一收纳部536a在冷却基材530的上表面呈开口，且开口面由金属接合层540覆盖。因此，与像第一实施方式那样将第一收纳部36a内置于冷却基材30的内部的情形相比，能够比较容易地制造第一收纳部536a。该结构中，需要避开收纳孔536来设置冷媒流路532(或冷媒流路沟582)，因此，晶片W的收纳孔536正上方附近的均热性容易降低。为了抑制像这样的均热性降低，将内螺纹部件538与收纳孔536的第一收纳部536a的间隙以填充材料539进行填充。据此，收纳孔536周围的热传导变得良好，因此，能够抑制均热性降低。
应予说明，本发明不受上述实施方式的任何限定，当然只要属于本发明的技术范围则能够以各种方案进行实施。
上述第二实施方式中，如图13所示，内螺纹部件538可以隔着杨氏模量比内螺纹部件538低的应力缓冲部件537而卡合于收纳孔536的台阶部536c。例如，可以使内螺纹部件538为Ti合金，使应力缓冲部件537为纯Al。据此，即便内螺纹部件538因设置于设置板96的螺栓98而被朝向设置板96拉扯，由于在内螺纹部件538与台阶部536c之间夹有应力缓冲部件537，所以应力容易分散。为了降低第一收纳部536a的应力，第一，台阶部536c和内螺纹部件538间接接触的环状区域的宽度w优选为3mm以上，更优选为5mm以上。第二，内螺纹部件538的螺孔的内径x优选为10mm以下，更优选为7mm以下。第三，使第一收纳部536a的底面与侧面的角落为R面(弧形的面)时的曲率半径r优选为0.3mm以上，更优选为0.5mm以上。第一～第三表示降低应力的效果的排名，第一条件的降低应力效果最高。另外，内螺纹部件538的底面与侧面的角落优选为R面或C面。台阶部536c至冷却基材530的下表面的厚度t优选为3mm以上10mm以下。这些数值范围在没有应力缓冲部件537的情形及第一实施方式中也是同样的。
上述第二实施方式中，在冷却基材530的下表面设置冷媒流路沟582，在冷却基材530的下方配置设置板96(下方基材)，在冷却基材530的下表面与设置板96之间配置将冷媒流路沟582液密性地密闭的密封环，但不特别限定于此。例如，可以将冷媒流路沟设置于设置板的上表面而不是冷却基材的下表面，在冷却基材的下表面与设置板之间配置将该冷媒流路沟液密性地密闭的密封环。冷却基材为脆性的MMC、氧化铝等，在该冷却基材设置第一收纳部。
上述第二实施方式中，作为内螺纹部件538，如图14(A)所示，可以采用三棱柱形状(俯视三角形)且在中央具有螺孔的螺母。这种情况下，可以像图14(B)那样形成收纳孔536。图14(B)是从冷却基材530的下方观察收纳孔536的周边时的局部放大图。图14(B)中，将第二收纳部536b设为内螺纹部件538可通过的俯视三角形的孔，将第一收纳部536a设为内螺纹部件538能够以规定的角度进行轴旋转的空间(俯视三角形与圆的复合图形)。将内螺纹部件538刚刚插入于第二收纳部536b并收纳于第一收纳部536a后的样子以双点划线表示，将收纳于第一收纳部536a的内螺纹部件538以规定的角度沿着箭头方向进行了轴旋转的样子以单点划线表示。此时，台阶部536c为第一收纳部536a的外缘的内侧且是第二收纳部536b的开口缘的外侧的部分，该部分与内螺纹部件538卡合。根据该结构，可以在将氧化铝基材20和冷却基材530接合后，将内螺纹部件538收纳于第一收纳部536a。例如，首先在没有将内螺纹部件538收纳于第一收纳部536a的状态下，将氧化铝基材20和冷却基材530利用金属接合层540进行接合。接下来，按冷却基材30的下表面朝上的方式将具有流动性的未固化填充材料注入到第一收纳部536a中。接下来，将内螺纹部件538自第二收纳部536b收纳于第一收纳部536a，然后，使内螺纹部件538以规定的角度进行轴旋转。据此，在内螺纹部件538与第一收纳部536a之间毫无遗漏地填充未固化填充材料。之后，使未固化填充材料固化，制成填充材料539。应予说明，该结构不仅适用于三棱柱形状的螺母，也能够适用于多棱柱形状(四棱柱形状、六棱柱形状等)的螺母。
可以采用第一实施方式的内螺纹部件38(图3、图7或图8)来代替上述第二实施方式的内螺纹部件538。这种情况下，优选在内螺纹部件38设置沿着上下方向贯穿内螺纹部件38的贯通孔(圆筒部38b的内部空间至头部38a的顶面的贯通孔)。这是因为：如果利用该贯通孔，则容易向头部38a与收纳孔的第一收纳部的间隙填充具有流动性的未固化填充材料。
上述第二实施方式中，如图15所示，可以在设置板96的上表面设置冷媒流路沟91并将冷媒流路沟91的上部开口以冷却基材530进行封堵而形成冷媒流路92，以此代替在冷却基材530设置冷媒流路沟582(冷媒流路532)。图15中，对与上述第二实施方式相同的构成要素标记相同符号。应予说明，第一实施方式中，也可以像图15那样在设置板96的上表面设置冷媒流路沟并将冷媒流路沟的上部开口以冷却基材30进行封堵而形成冷媒流路，以此代替在冷却基材30设置冷媒流路32。
本申请以2021年11月15日申请的日本专利申请第2021-185369号为主张优先权的基础，通过引用，其内容全部包含在本说明书中。

Claims (12)

1.一种晶片载放台，其中，具备：
氧化铝基材，该氧化铝基材在上表面具有晶片载放面，且内置有电极；
脆性的冷却基材，该冷却基材接合于所述氧化铝基材的下表面；以及
展延性的结合部件，该结合部件以被限制了轴旋转的状态且卡合于收纳孔的卡合部的状态收纳于在所述冷却基材的下表面呈开口的所述收纳孔内，且具有外螺纹部或内螺纹部。
2.根据权利要求1所述的晶片载放台，其中，
所述结合部件为具有所述内螺纹部且能够与从所述冷却基材的下表面侧插入的螺栓的外螺纹进行旋合的部件。
3.根据权利要求1或2所述的晶片载放台，其中，
所述冷却基材由金属与陶瓷的复合材料或氧化铝材料形成。
4.根据权利要求1或2所述的晶片载放台，其中，
所述卡合部为在所述收纳孔的内周面所设置的台阶部或倾斜部，
所述结合部件具有与所述卡合部卡合而使得所述结合部件不会从所述收纳孔下落的被卡合部。
5.根据权利要求1或2所述的晶片载放台，其中，
所述结合部件在欲进行轴旋转时，碰到所述收纳孔的壁而限制了轴旋转。
6.根据权利要求1或2所述的晶片载放台，其中，
所述冷却基材在内部具有冷媒流路，
所述收纳孔设置于所述冷却基材的比所述冷媒流路的底面低的区域。
7.根据权利要求1或2所述的晶片载放台，其中，
所述结合部件以未与所述冷却基材接合的自由状态收纳于所述收纳孔。
8.根据权利要求1或2所述的晶片载放台，其中，
所述结合部件隔着杨氏模量比所述结合部件低的应力缓冲部件而卡合于所述卡合部。
9.根据权利要求1或2所述的晶片载放台，其中，
所述结合部件与所述收纳孔的间隙以填充材料进行填充。
10.根据权利要求1或2所述的晶片载放台，其中，
所述收纳孔具备：对所述结合部件进行收纳的第一收纳部、以及从所述第一收纳部设置至所述冷却基材的下表面的第二收纳部，
所述卡合部为在所述第一收纳部与所述第二收纳部的接缝所设置的台阶面。
11.根据权利要求10所述的晶片载放台，其中，
所述第一收纳部在所述冷却基材的上表面呈开口，且开口面由将所述氧化铝基材和所述冷却基材接合的接合层覆盖。
12.根据权利要求10所述的晶片载放台，其中，
所述台阶面和所述结合部件直接或间接地接触的环状区域的宽度为3mm以上。
CN202210953556.7A 2021-11-15 2022-08-10 晶片载放台 Pending CN116130324A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2021185369 2021-11-15
JP2021-185369 2021-11-15
JP2022108438A JP2023073194A (ja) 2021-11-15 2022-07-05 ウエハ載置台
JP2022-108438 2022-07-05

Publications (1)

Publication Number Publication Date
CN116130324A true CN116130324A (zh) 2023-05-16

Family

ID=86296097

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210953556.7A Pending CN116130324A (zh) 2021-11-15 2022-08-10 晶片载放台

Country Status (4)

Country Link
US (1) US20230154781A1 (zh)
KR (1) KR20230071049A (zh)
CN (1) CN116130324A (zh)
TW (1) TWI816495B (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5783492A (en) * 1994-03-04 1998-07-21 Tokyo Electron Limited Plasma processing method, plasma processing apparatus, and plasma generating apparatus
WO2007136023A1 (ja) * 2006-05-24 2007-11-29 Sumitomo Electric Industries, Ltd. ウエハ保持体とその製造方法及び半導体製造装置
JP6080571B2 (ja) 2013-01-31 2017-02-15 東京エレクトロン株式会社 載置台及びプラズマ処理装置

Also Published As

Publication number Publication date
TWI816495B (zh) 2023-09-21
KR20230071049A (ko) 2023-05-23
TW202322264A (zh) 2023-06-01
US20230154781A1 (en) 2023-05-18

Similar Documents

Publication Publication Date Title
CN116130324A (zh) 晶片载放台
TWI836924B (zh) 晶圓載置台
TWI833589B (zh) 晶圓載置台
TWI829212B (zh) 晶圓載置台
JP2023073194A (ja) ウエハ載置台
CN116960043A (zh) 晶片载放台
TWI840855B (zh) 晶圓載置台
TW202343657A (zh) 晶圓載置台
US20230238258A1 (en) Wafer placement table, and member for semiconductor manufacturing apparatus, using the same
US20230111137A1 (en) Wafer placement table
WO2024069742A1 (ja) ウエハ載置台
TW202410283A (zh) 晶圓載置台
TW202410282A (zh) 晶圓載置台
KR20230053499A (ko) 웨이퍼 배치대
TW202412166A (zh) 晶圓載置台
TW202331919A (zh) 半導體製造裝置用構件
CN116741692A (zh) 半导体制造装置用部件
CN116564779A (zh) 晶片载放台及采用了该晶片载放台的半导体制造装置用部件
CN116895503A (zh) 晶片载放台

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination