KR20240032691A - 웨이퍼 배치대 - Google Patents

웨이퍼 배치대 Download PDF

Info

Publication number
KR20240032691A
KR20240032691A KR1020237005764A KR20237005764A KR20240032691A KR 20240032691 A KR20240032691 A KR 20240032691A KR 1020237005764 A KR1020237005764 A KR 1020237005764A KR 20237005764 A KR20237005764 A KR 20237005764A KR 20240032691 A KR20240032691 A KR 20240032691A
Authority
KR
South Korea
Prior art keywords
substrate
hole
wafer placement
placement table
heat dissipation
Prior art date
Application number
KR1020237005764A
Other languages
English (en)
Inventor
다츠야 구노
다로 우사미
마사키 이시카와
Original Assignee
엔지케이 인슐레이터 엘티디
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔지케이 인슐레이터 엘티디 filed Critical 엔지케이 인슐레이터 엘티디
Publication of KR20240032691A publication Critical patent/KR20240032691A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H01J2237/3321—CVD [Chemical Vapor Deposition]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

웨이퍼 배치대(10)의 상부 기재(20)는, 전극(22)을 내장하는 세라믹 기재(21)를 구비하고, 세라믹 기재(21)의 상면에 웨이퍼 배치면(21a)을 갖는다. 하부 기재(30)는, 상부 기재(20)의 하면측에 배치되고, 냉매 유로(35)를 구비한다. 관통 구멍(36)은, 하부 기재(30)를 상하 방향으로 관통한다. 돌기(38)는, 하부 기재(30)의 상면 전체에 도트형으로 설치되고, 상부 기재(20)의 하면과 접촉한다. 방열 시트(40)는, 돌기(38)를 삽입하는 돌기 삽입 구멍(44)을 가지며, 상부 기재(20)와 하부 기재(30) 사이에서 압축된 상태로 배치된다. 나사 구멍(24)은, 상부 기재(20)의 하면 중 관통 구멍(36)에 대향하는 위치에 형성되고, 나사 부재(50)는, 관통 구멍(36)에 하부 기재(30)의 하면으로부터 삽입되어 나사 구멍(24)에 결합된다. 열전도 페이스트(60)는, 돌기(38)의 측면과 방열 시트(40)의 돌기 삽입 구멍(44)의 내주면 사이에 개재된다.

Description

웨이퍼 배치대
본 발명은 웨이퍼 배치대에 관한 것이다.
종래, 웨이퍼 배치면을 가지며 전극을 내장하는 세라믹 기재와, 세라믹 기재 중 웨이퍼 배치면과는 반대측의 면에 배치된 금속판을 구비한 웨이퍼 배치대가 알려져 있다. 특허문헌 1에는, 이러한 웨이퍼 배치대에 있어서, 금속판에 복수의 관통 구멍을 형성함과 더불어, 세라믹 기재의 하면 중 각 관통 구멍에 대향하는 위치에 나사 구멍을 형성하고, 각 관통 구멍에 금속판의 하면으로부터 나사 부재를 삽입하여 나사 구멍에 결합하여 세라믹 기재와 금속판을 체결한 것이 개시되어 있다. 세라믹 기재와 금속판 사이에는, 비접착성의 열전도 시트(방열 시트의 일종)가 배치된다. 열전도 시트는, 세라믹 기재의 열을 금속판에 전달하는 역할을 한다.
특허문헌 1 : 국제공개 제2018/038044호 팜플렛
특허문헌 1에서는, 웨이퍼 배치대를 제조할 때, 단자 구멍 등을 피하여 열전도 시트를 위치 결정할 필요가 있지만, 열전도 시트를 위치 결정하는 수단이 없기 때문에, 열전도 시트가 본래의 위치로부터 어긋나는 경우가 있었다. 또한, 열전도 시트가 찌부러지는 양(나아가서는 열전도성)은 각 나사 부재의 체결 정도에 의존하기 때문에, 각 나사 부재의 체결 정도에 차이가 있으면 웨이퍼의 균열성이 악화되는 경우가 있었다.
본 발명은 이러한 과제를 해결하기 위해 이루어진 것으로, 웨이퍼 배치대를 제조할 때의 방열 시트의 위치 결정을 쉽게 하고, 웨이퍼의 균열성을 향상시키는 것을 주된 목적으로 한다.
[1] 본 발명의 웨이퍼 배치대는,
전극을 내장하는 세라믹 기재를 구비하고, 상기 세라믹 기재의 상면에 웨이퍼 배치면을 갖는 상부 기재와,
상기 상부 기재의 하면측에 배치되고, 냉매를 유통시키는 냉매 유로 또는 상기 냉매 유로의 측벽 및 바닥을 구성하는 냉매 유로홈을 구비한 하부 기재와,
상기 하부 기재를 상하 방향으로 관통하는 관통 구멍과,
상기 하부 기재의 상면 전체에 도트형으로 설치되고, 상기 상부 기재의 하면과 접촉하거나, 또는, 상기 상부 기재의 하면 전체에 도트형으로 설치되고, 상기 하부 기재의 상면과 접촉하는 복수의 돌기와,
상기 돌기를 삽입하는 돌기 삽입 구멍을 가지며, 상기 상부 기재와 상기 하부 기재 사이에서 압축된 상태로 배치된 방열 시트와,
상기 상부 기재의 하면 중 상기 관통 구멍에 대향하는 위치에 형성된 나사 구멍과,
상기 관통 구멍에 상기 하부 기재의 하면으로부터 삽입되고, 상기 나사 구멍에 결합된 나사 부재와,
상기 돌기의 측면과 상기 방열 시트의 상기 돌기 삽입 구멍의 내주면 사이 및 상기 돌기의 꼭대기면과 상기 상부 기재의 하면 사이 중 적어도 한쪽에 개재된 열전도 페이스트
를 구비한 것이다.
이 웨이퍼 배치대에서는, 방열 시트는 복수의 돌기를 삽입하는 복수의 돌기 삽입 구멍을 갖고 있다. 웨이퍼 배치대를 제조할 때, 하부 기재의 상면 전체 또는 상부 기재의 하면 전체에 도트형으로 설치된 돌기를 방열 시트의 돌기 삽입 구멍에 삽입하기 때문에, 방열 시트는 용이하게 위치 결정된다. 또한, 나사 부재를, 상부 기재와 하부 기재의 간격이 돌기의 높이와 일치할 때까지 조인다. 이것에 의해, 상부 기재와 하부 기재 사이에 배치된 방열 시트는, 전체가 돌기의 높이와 동일한 두께이거나 거의 동일한 두께가 될 때까지 압축된다. 그 때문에, 방열 시트의 열전도성은 장소에 따라 크게 다르지 않다. 또한, 돌기의 측면과 방열 시트의 돌기 삽입 구멍의 내주면 사이 및 돌기의 꼭대기면과 상부 기재의 하면 사이의 적어도 한쪽에 열전도 페이스트가 개재된다. 그 때문에, 상부 기재와 방열 시트와 하부 기재를 가능한 한 간극없이 밀착시킬 수 있다. 따라서, 웨이퍼의 균열성이 향상된다.
한편, 본 명세서에서는, 상하, 좌우, 전후 등을 이용하여 본 발명을 설명하는 경우가 있지만, 상하, 좌우, 전후는 상대적인 위치 관계에 불과하다. 그 때문에, 웨이퍼 배치대의 방향을 바꾼 경우에는 상하가 좌우가 되거나 좌우가 상하가 되거나 하는 경우가 있지만, 그러한 경우도 본 발명의 기술적 범위에 포함된다.
[2] 전술한 웨이퍼 배치대(상기 [1]에 기재된 웨이퍼 배치대)에 있어서, 상기 상부 기재는, 상기 세라믹 기재와, 상기 세라믹 기재의 하면에 금속 접합층을 통해 접합된 금속제 또는 금속 세라믹 복합 재료제의 지지 기재를 구비하고 있어도 좋고, 상기 나사 구멍은, 상기 지지 기재의 하면에 형성되어 있어도 좋다. 이렇게 하면, 지지 기재는, 금속제 또는 금속 세라믹 복합 재료제이므로, 세라믹 기재에 비교하여 열전도성이 우수하다. 그 때문에, 세라믹 기재의 열을 효율적으로 하부 기재에 전도할 수 있다.
[3] 전술한 웨이퍼 배치대(상기 [1] 또는 [2]에 기재된 웨이퍼 배치대)에 있어서, 상기 관통 구멍은 상기 돌기를 관통하도록 형성되어 있어도 좋다. 이렇게 하면, 관통 구멍과 연통하는 연통 구멍을 방열 시트에 형성할 필요가 없기 때문에, 방열 시트의 기능이 충분히 발휘된다.
[4] 전술한 웨이퍼 배치대(상기 [1] 내지 [3]의 어느 하나에 기재된 웨이퍼 배치대)에 있어서, 상기 방열 시트의 열저항은 0.35 K·㎠/W 이하이어도 좋다. 이렇게 하면, 상부 기재의 열은 하부 기재에 빠르게 전도된다.
[5] 전술한 웨이퍼 배치대(상기 [1] 내지 [4]의 어느 하나에 기재된 웨이퍼 배치대)에 있어서, 상기 방열 시트의 영률은 100 MPa 이하이어도 좋다. 이렇게 하면, 나사 부재의 체결력이 방열 시트의 전면에 걸쳐 균등하게 전달되기 쉽기 때문에, 방열 시트는 그 전면에서 상부 기재와 하부 기재에 확실하게 밀착된다.
[6] 전술한 웨이퍼 배치대(상기 [1] 내지 [5]의 어느 하나에 기재된 웨이퍼 배치대)에 있어서, 상기 열전도 페이스트는, 열전도율이 0.5 W/mK 이상인 페이스트이어도 좋다. 이렇게 하면, 상부 기재로부터 하부 기재로의 열전도가 더욱 촉진된다.
[7] 전술한 웨이퍼 배치대(상기 [1] 내지 [6]의 어느 하나에 기재된 웨이퍼 배치대)에 있어서, 상기 관통 구멍은, 상기 냉매 유로 또는 상기 냉매 유로홈과 교차하지 않도록 형성되어 있어도 좋다. 이렇게 하면, 나사 부재가 삽입된 관통 구멍으로부터 냉매가 누출될 우려가 없다.
[8] 전술한 웨이퍼 배치대(상기 [1] 내지 [6]의 어느 하나에 기재된 웨이퍼 배치대)에 있어서, 상기 관통 구멍은, 상기 냉매 유로 또는 상기 냉매 유로홈과 교차하도록 형성되어 있어도 좋고, 상기 하부 기재는, 상기 나사 부재가 삽입된 상기 관통 구멍으로부터 상기 하부 기재의 하면에 상기 냉매가 누출되는 것을 방지하는 냉매 누출 방지 부재를 갖고 있어도 좋다. 이렇게 하면, 나사 부재를 우회하여 냉매 유로를 형성할 필요가 없기 때문에, 냉매 유로 또는 냉매 유로홈의 설계의 자유도가 향상된다. 또한, 냉매 누출 부재에 의해, 나사 부재가 삽입된 관통 구멍으로부터 냉매가 누출되는 것이 방지된다.
[9] 전술한 웨이퍼 배치대(상기 [1] 내지 [8]의 어느 하나에 기재된 웨이퍼 배치대)에 있어서, 상기 하부 기재는 이가공성 재료제이어도 좋다. 이렇게 하면, 하부 기재에 냉매 유로 또는 냉매 유로홈을 용이하게 형성할 수 있기 때문에 가공 비용을 저감할 수 있다.
도 1은 챔버(94)에 설치된 웨이퍼 배치대(10)의 종단면도.
도 2는 웨이퍼 배치대(10)의 평면도.
도 3은 웨이퍼 배치대(10)를 방열 시트(40)로 수평으로 절단한 절단면을 위에서 봤을 때의 단면도.
도 4는 웨이퍼 배치대(10)의 제조 공정도(상부 기재(20)의 제조 공정).
도 5는 웨이퍼 배치대(10)의 제조 공정도(하부 기재(30)의 제조 공정).
도 6은 웨이퍼 배치대(10)의 제조 공정도(웨이퍼 배치대(10)의 조립 공정).
도 7은 관통 구멍(36)이 돌기(38)를 관통하도록 형성한 다른 예의 부분 확대단면도.
도 8은 웨이퍼 배치대(110)의 종단면도.
도 9는 웨이퍼 배치대(210)의 종단면도.
도 10은 웨이퍼 배치대(310)의 종단면도.
본 발명의 바람직한 실시형태를, 도면을 참조하면서 이하에 설명한다. 도 1은 챔버(94)에 설치된 웨이퍼 배치대(10)의 종단면도(웨이퍼 배치대(10)의 중심축을 포함하는 면으로 절단했을 때의 단면도), 도 2는 웨이퍼 배치대(10)의 평면도, 도 3은 웨이퍼 배치대(10)를 방열 시트(40)로 수평으로 절단한 절단면을 위에서 봤을 때의 단면도이다.
웨이퍼 배치대(10)는, 웨이퍼(W)에 플라즈마를 이용하여 CVD나 에칭 등을 행하기 위해 이용되는 것이며, 반도체 프로세스용의 챔버(94)의 내부에 설치된 설치판(96)에 고정되어 있다. 웨이퍼 배치대(10)는, 상부 기재(20)와, 하부 기재(30)와, 방열 시트(40)와, 나사 부재(50)를 구비하고 있다.
상부 기재(20)는, 세라믹 기재(21)와, 세라믹 기재(21)의 하측에 배치된 지지 기재(23)와, 세라믹 기재(21)와 지지 기재(23)를 접합하는 금속 접합층(25)을 구비하고 있다. 상부 기재(20)의 두께는, 강도를 고려하면 8 mm 이상이나 10 mm 이상인 것이 바람직하고, 냉각 효율을 고려하면 25 mm 이하인 것이 바람직하다.
세라믹 기재(21)는, 원형의 웨이퍼 배치면(21a)을 구비하고 있다. 웨이퍼 배치면(21a)에는 웨이퍼(W)가 배치된다. 세라믹 기재(21)는, 알루미나, 질화알루미늄 등으로 대표되는 세라믹 재료로 형성되어 있다. 세라믹 기재(21)는, 웨이퍼 배치면(21a)에 가까운 쪽에 웨이퍼 흡착용 전극(22)을 내장하고 있다. 웨이퍼 흡착용 전극(22)은, 예컨대 W, Mo, WC, MoC 등을 함유하는 재료로 형성되어 있다. 웨이퍼 흡착용 전극(22)은, 원판형 또는 메쉬형의 단극형의 정전 전극이다. 세라믹 기재(21) 중 웨이퍼 흡착용 전극(22)보다 상측의 층은 유전체층으로서 기능한다. 웨이퍼 흡착용 전극(22)에는, 웨이퍼 흡착용 직류 전원(52)이 급전 단자(54)를 통해 접속되어 있다. 급전 단자(54)는, 하부 기재(30), 지지 기재(23) 및 금속 접합층(25)을 상하 방향으로 관통하는 구멍에 배치된 절연관(55)을 통과하여, 세라믹 기재(21)의 하면으로부터 웨이퍼 흡착용 전극(22)에 이르도록 설치되어 있다. 웨이퍼 흡착용 직류 전원(52)과 웨이퍼 흡착용 전극(22) 사이에는, 로우패스 필터(LPF)(57)가 설치되어 있다.
지지 기재(23)는, 세라믹 기재(21)보다 한층 큰 원판이며, 도전 재료로 제작되어 있다. 도전 재료로는, 예컨대 복합 재료나 금속 등을 들 수 있다. 복합 재료로는, 금속과 세라믹의 복합 재료 등을 들 수 있다. 금속과 세라믹의 복합 재료로는, 금속 매트릭스 복합 재료(메탈·매트릭스·콤포지트(MMC))나 세라믹 매트릭스 복합 재료(세라믹·매트릭스·콤포지트(CMC)) 등을 들 수 있다. 이러한 복합 재료의 구체예로는, Si, SiC 및 Ti를 포함하는 재료나 SiC 다공질체에 Al 및/또는 Si를 함침시킨 재료 등을 들 수 있다. Si, SiC 및 Ti를 포함하는 재료를 SiSiCTi라고 하고, SiC 다공질체에 Al를 함침시킨 재료를 AlSiC라고 하고, SiC 다공질체에 Si를 함침시킨 재료를 SiSiC라고 한다. 금속으로는 Mo 등을 들 수 있다. 지지 기재(23)에 사용하는 재료는, 세라믹 기재(21)에 사용하는 세라믹 재료와의 40∼400℃의 선열팽창 계수차의 절대치가 1.5×10-6/K 이하인 것이 바람직하고, 1.0×10-6/K 이하인 것이보다 바람직하고, 0.5×10-6/K 이하인 것이 더욱 바람직하다. 지지 기재(23)의 두께는, 강도를 고려하면 3 mm 이상이나 6 mm 이상인 것이 바람직하고, 냉각 효율을 고려하면 20 mm 이하인 것이 바람직하다.
지지 기재(23)의 하면에는 복수의 나사 구멍(24)이 형성되어 있다. 나사 구멍(24)은, 후술하는 관통 구멍(36)과 대향하는 위치에 형성되어 있다. 나사 구멍(24)은, 지지 기재(23)의 하면에 원기둥 구멍을 형성하고 그 원기둥 구멍에 직접나사홈을 파는 것에 의해 형성되어 있지만, 특별히 이것에 한정되는 것은 아니다. 예컨대, 나사 구멍(24)을, 원기둥 구멍에 나선형의 나사 인서트를 삽입하는 것에 의해 형성해도 좋고, 원기둥 구멍에 특허문헌 1의 암나사 부착 단자(예컨대 캡 너트 등)를 삽입하여 납접해도 좋다. 인접하는 2개의 나사 구멍(24)의 중심간 간격은, 특별히 한정하는 것이 아니지만, 예컨대 100 mm 이하인 것이 바람직하다.
금속 접합층(25)은, 세라믹 기재(21)의 하면과 지지 기재(23)의 상면을 접합한다. 금속 접합층(25)은, 예컨대, 땜납이나 금속경납으로 형성된 층이어도 좋다. 금속 접합층(25)은, 예컨대 TCB(Thermal compression bonding)에 의해 형성된다. TCB란, 접합 대상인 2개의 부재 사이에 금속 접합재를 끼워 넣고, 금속 접합재의 고상선 온도 이하의 온도로 가열한 상태에서 2개의 부재를 가압 접합하는 공지의 방법을 말한다.
하부 기재(30)는, 이가공성 재료제의 원판 부재이다. 본 실시형태에서는, 하부 기재(30)의 외경은 지지 기재(23)의 외경과 동일하다. 하부 기재(30)는 냉매 유로(35)를 내장하고 있다. 냉매 유로(35)는, 세라믹 기재(21)가 배치된 전역에 골고루 퍼지도록, 냉매 유로(35)의 입구(35a)부터 출구(35b)까지 끊김없이 한번에 이어지는 요령으로 소용돌이형으로 형성되어 있다. 입구(35a)는 웨이퍼 배치대(10)의 외주측에 형성되고, 출구(35b)는 웨이퍼 배치대(10)의 중앙측에 형성되어 있다. 입구(35a) 및 출구(35b)는, 도시하지 않은 냉매 냉각 장치에 접속되어 있고, 출구(35b)로부터 배출된 냉매는, 냉매 냉각 장치에서 소정의 저온이 되도록 온도 조정된 후 다시 입구(35a)로 복귀되어 냉매 유로(35) 내에 공급된다. 냉매 유로(35)를 흐르는 냉매는 액체가 바람직하고, 전기 절연성인 것이 바람직하다. 전기 절연성의 액체로는, 예컨대 불소계 불활성 액체 등을 들 수 있다. 하부 기재(30)에 사용하는 이가공성 재료는, 지지 기재(23)보다 가공이 용이한 것이 바람직하다. 가공성의 지표로는, 예컨대, JIS B 0170(2020)에 나타낸 피삭성 지수를 이용할 수 있다. 이가공성 재료로는, 피삭성 지수가 40 이상인 재료가 바람직하고, 100 이상인 재료가 보다 바람직하고, 140 이상인 재료가 더욱 바람직하다. 이가공성 재료로는, 예컨대, 알루미늄, 알루미늄 합금, 스테인레스강(SUS재) 등을 들 수 있다.
하부 기재(30)는, RF 전원(62)에 급전 단자(64)를 통해 접속되어 있다. 그 때문에, 하부 기재(30)는, 플라즈마 발생용의 고주파(RF) 전극으로서도 기능한다. 하부 기재(30)와 RF 전원(62) 사이에는 하이패스 필터(HPF)(63)가 배치되어 있다.
하부 기재(30)는 복수의 관통 구멍(36)을 갖는다. 관통 구멍(36)은, 나사 부재(50)를 삽입하기 위한 구멍이며, 냉매 유로(35)와 교차하지 않도록 하부 기재(30)를 상하 방향으로 관통하고 있다. 관통 구멍(36)은, 나사 부재(50)의 헤드부(50a)를 수납하는 대직경부(36a)와, 나사 부재(50)의 레그부(50b)는 통과하지만 헤드부(50a)는 통과 불가능한 소직경부(36b)를 갖는다. 하부 기재(30)의 상면에는, 도 3에 도시하는 바와 같이, 전체에 걸쳐 복수의 돌기(38)가 도트형으로 설치되어 있다. 복수의 돌기(38)의 적어도 하나는, 냉매 유로(35)의 입구(35a)의 바로 위에 설치되어 있다. 돌기(38)는, 예컨대 편평한 원기둥 돌기로 해도 좋다. 돌기(38)의 꼭대기면은, 상부 기재(20)의 하면(즉 지지 기재(23)의 하면)과 접촉하고 있다. 돌기(38)의 높이는, 예컨대 0.05 mm 이상 1 mm 이하가 바람직하고, 0.1 mm 이상 0.5 mm 이하가 보다 바람직하다. 돌기(38)는, 하부 기재(30)의 상면의 반경 방향으로 직선형으로 나열되지 않도록 배치하는 것이 바람직하다.
방열 시트(40)는, 상부 기재(20)의 하면과 하부 기재(30)의 상면 사이에 배치되어 있다. 방열 시트(40)는, 복수의 돌기(38)의 각각에 대향하는 위치에 돌기 삽입 구멍(44)을 갖고 있다. 돌기 삽입 구멍(44)은 방열 시트(40)를 상하 방향으로 관통하는 구멍이다. 돌기 삽입 구멍(44)에는 돌기(38)가 삽입되어 있다. 웨이퍼 배치대(10)에 조립되기 전의 방열 시트(40)의 두께는 돌기(38)의 높이보다 크지만, 웨이퍼 배치대(10)에 조립된 후의 방열 시트(40)의 두께는 돌기(38)의 높이와 일치하거나 거의 일치한다. 그 때문에, 방열 시트(40)는, 상부 기재(20)와 하부 기재(30) 사이에 끼워져 상하 방향으로 압축되어 있다. 이렇게 함으로써, 방열 시트(40)는 상부 기재(20)의 하면과 하부 기재(30)의 상면에 확실하게 밀착되기 때문에, 상부 기재(20)의 열이 하부 기재(30)에 빠르게 전도된다. 방열 시트(40)는 도전성을 갖는 것이 바람직하다. 방열 시트(40)의 열저항은, 0.35 K·㎠/W 이하가 바람직하고, 0.1 K·㎠/W 이하가 보다 바람직하다. 방열 시트(40)의 영률은, 100 MPa 이하가 바람직하고, 20 MPa 이하가 보다 바람직하고, 5 MPa 이하가 더욱 바람직하다. 열저항은, 예컨대 ASTM D5470에 준하여 측정할 수 있다. 방열 시트(40)는, 접착성이 없거나 거의 없다.
방열 시트(40)는, 구체적으로는, 카본 및 수지를 포함하는 시트인 것이 바람직하다. 카본으로는, 그래파이트나 카본 파이버, 카본 나노 튜브 등을 들 수 있고, 수지로는, 실리콘 수지 등을 들 수 있다. 그래파이트의 경우, 그래파이트를 구성하는 그래핀의 면방향이 상하 방향을 따르도록 배치하는 것이 바람직하고, 카본 파이버나 카본 나노 튜브의 경우, 축방향이 상하 방향을 따르도록 배치하는 것이 바람직하다. 방열 시트(40)의 재료로는, 예컨대 서멀·인터페이스·머티리얼(TIM)을 이용할 수 있다. 방열 시트(40)의 구체예로는, EX20000C4S(덱세리얼즈사 제조), GraphitePAD 또는 raphiteTIM(등록상표)(모두 파나소닉사 제조) 등을 들 수 있다. 방열 시트(40)의 포아슨비는, 0.4 이하가 바람직하고, 0.3 이하가 보다 바람직하고, 0.2 이하가 더욱 바람직하다. 방열 시트(40)의 포아슨비가 작을수록, 나사 부재(50)의 체결력이 방열 시트(40)의 전면에 걸쳐 균등하게 전달되고, 가로 방향으로 분산되기 어렵기 때문에, 방열 시트(40)는 그 전면에 걸쳐 지지 기재(23)와 하부 기재(30)에 확실하게 밀착된다. 그 때문에, 웨이퍼(W)를 보다 균일하게 냉각시킬 수 있다. 방열 시트(40)의 쇼어 경도(ShoreOO)는 50 이상 80 이하로 해도 좋다.
열전도 페이스트(60)는, 돌기(38)의 측면과 방열 시트(40)의 돌기 삽입 구멍(44)의 내주면 사이에 개재되어 있다. 또한, 열전도 페이스트(60)는, 돌기(38)의 꼭대기면과 상부 기재(20)의 하면(지지 기재(23)의 하면) 사이에도 개재되어 있다. 열전도 페이스트(60)는, 전기 절연성이어도 좋고 도전성이어도 좋다. 열전도 페이스트(60)로는, 열전도율이 0.5 W/mK 이상인 페이스트가 바람직하고, 1 W/K 이상의 페이스트가 보다 바람직하고, 2 W/K 이상의 페이스트가 더욱 바람직하다. 이러한 페이스트로는, 예컨대 NOK사의 Tran-Q clay(열전도율 2.8 W/mK), 헨켈사의 BERGQUIST TLF 6000HG(열전도율 6.0 W/mK), 신에츠 화학 공업사의 X-23-7921-5(열전도율 6.0 W/mK) 등을 들 수 있다.
나사 부재(50)는, 도 1의 확대도에 도시하는 바와 같이, 대직경의 헤드부(50a)와 소직경의 레그부(50b)를 갖는다. 나사 부재(50)는, 냉매 유로(35)와 교차하지 않도록 형성된 관통 구멍(36)에 하부 기재(30)의 하면으로부터 삽입되고, 지지 기재(23)의 나사 구멍(24)에 결합된다. 나사 부재(50)는, 하부 기재(30)의 돌기(38)의 꼭대기면이 상부 기재(20)의 하면과 접촉할 때까지 나사 구멍(24)에 결합된다. 그 결과, 나사 부재(50)의 헤드부(50a)는, 관통 구멍(36)의 단차면(36c)(대직경부(36a)와 소직경부(36b)의 경계)을 위로 향해 압박한다. 또한, 상부 기재(20)의 지지 기재(23)와 하부 기재(30)는 방열 시트(40)를 끼워 넣은 상태로 체결되어, 방열 시트(40)는 상하 방향으로 압축된다. 나사 부재(50)의 헤드부(50a)는, 하부 기재(30)의 하면으로부터 하측으로 돌출되지 않도록 대직경부(36a)에 수납되어 있다. 나사 부재(50)는, 본 실시형태에서는, 도 3에 도시하는 바와 같이, 방열 시트(40)와 동심원을 이루는 복수(여기서는 3개)의 원(도 3의 일점쇄선)을 따라 다수 설치되어 있다. 나사 부재(50)의 재료는, 도전성 및 열전도성이 양호한 재료가 바람직하고, 예컨대 스테인레스강이 바람직하다.
또, 금속 접합층(25)의 측면(외주면), 지지 기재(23)의 상면 및 측면, 하부 기재(30)의 측면은, 필요에 따라서 절연막으로 피복해도 좋다. 절연막으로는, 예컨대 알루미나나 이트리아 등의 용사막을 들 수 있다. 또한, 방열 시트(40)의 외주를 둘러싸도록 금속제 또는 수지제의 O링을 배치해도 좋다. O링은, 상부 기재(20)와 하부 기재(30) 사이에서 상하 방향으로 압축되어 시일성을 발휘한다. 이렇게 함으로써, 방열 시트(40)는 O링에 의해 보호된다.
다음으로, 웨이퍼 배치대(10)의 제조예를 도 4∼도 6을 이용하여 설명한다. 도 4∼도 6은 웨이퍼 배치대(10)의 제조 공정도이며, 도 4는 상부 기재(20)의 제조 공정을 도시하고, 도 5는 하부 기재(30)의 제조 공정을 도시하고, 도 6은 웨이퍼 배치대(10)의 조립 공정을 도시한다.
상부 기재(20)는, 예컨대 이하와 같이 제작한다. 먼저, 세라믹 기재(21)를, 세라믹 분말의 성형체를 핫프레스 소성하는 것에 의해 제작한다(도 4a). 세라믹 기재(21)는, 웨이퍼 흡착용 전극(22)을 내장하고 있다. 다음으로, 세라믹 기재(21)의 하면으로부터 웨이퍼 흡착용 전극(22)까지 구멍(21b)을 형성하고(도 4b), 그 구멍(21b)에 급전 단자(54)를 삽입하여 급전 단자(54)와 웨이퍼 흡착용 전극(22)을 접합한다(도 4c).
이것과 병행하여, 원판형의 지지 기재(23)를 제작하고(도 4d), 지지 기재(23)에 상하 방향으로 관통하는 구멍(23b)을 형성하고 지지 기재(23)의 하면의 소정 위치에 나사 구멍(24)을 형성한다(도 4e). 지지 기재(23)의 구멍(23b)은, 세라믹 기재(21)의 구멍(21b)과 연통 가능한 위치에 형성된다. 세라믹 기재(21)가 알루미나제인 경우, 지지 기재(23)는 SiSiCTi제이거나 AlSiC제인 것이 바람직하다. SiSiCTi나 AlSiC이면, 열팽창 계수를 알루미나의 열팽창 계수와 대강 동일하게 할 수 있기 때문이다.
SiSiCTi제의 지지 기재(23)는, 예컨대 이하와 같이 제작할 수 있다. 먼저, 탄화규소와 금속 Si와 금속 Ti를 혼합하여 분체 혼합물을 제작한다. 다음으로, 얻어진 분체 혼합물을 일축 가압 성형에 의해 원판형의 성형체를 제작하고, 그 성형체를 불활성 분위기하에 핫프레스 소결시키는 것에 의해, SiSiCTi제의 지지 기재(23)를 얻는다.
다음으로, 지지 기재(23)의 상면에 원형의 금속 접합재를 배치한다. 금속 접합재에는, 지지 기재(23)의 구멍(23b)에 연통하는 구멍을 형성해 놓는다. 그리고, 세라믹 기재(21)의 급전 단자(54)를 금속 접합재의 구멍 및 지지 기재(23)의 구멍(23b)에 삽입하면서, 세라믹 기재(21)를 금속 접합재의 위에 얹는다. 이것에 의해, 지지 기재(23)와 금속 접합재와 세라믹 기재(21)를 아래로부터 이 순으로 적층한 적층체를 얻는다. 이 적층체를 가열하면서 가압하는 것에 의해(TCB), 상부 기재(20)를 얻는다(도 4f). 상부 기재(20)는, 지지 기재(23)의 상면에, 금속 접합층(25)을 통해 세라믹 기재(21)가 접합된 것이다.
TCB는, 예컨대 이하와 같이 행해진다. 즉, 금속 접합재의 고상선 온도 이하(예컨대, 고상선 온도로부터 20℃ 뺀 온도 이상 고상선 온도 이하)의 온도로 적층체를 가압하여 접합하고, 그 후 실온으로 되돌린다. 이것에 의해, 금속 접합재는 금속 접합층(혹은 도전 접합층)이 된다. 이 때의 금속 접합재로는, Al-Mg계 접합재나 Al-Si-Mg계 접합재를 사용할 수 있다. 예컨대, Al-Si-Mg계 접합재를 이용하여 TCB를 행하는 경우, 진공 분위기하에 가열한 상태로 적층체를 가압한다. 금속 접합재는, 두께가 100 μm 전후인 것을 이용하는 것이 바람직하다.
또한, 상부 기재(20)의 제작과 병행하여, 이가공성 재료를 이용하여 하부 기재(30)를 예컨대 이하와 같이 제작한다. 먼저, 하부 기재(30)의 기초가 되는 원판형이며 이가공성 재료제인 2개의 원판 부재(31, 32)를 준비한다(도 5a). 원판 부재(31, 32)는, 알루미늄제, 알루미늄 합금제 또는 스테인레스강제인 것이 바람직하다. 다음으로, 상측의 원판 부재(31)의 하면에 최종적으로 냉매 유로(35)가 되는 홈(35c)을 형성한다(도 5b). 그 후, 상측의 원판 부재(31)의 하면과 하측의 원판 부재(32)의 상면을, 도시하지 않은 접합재(예컨대 경납 등)로 접합하는 것에 의해, 냉매 유로(35)를 내장하는 하부 기재(30)를 제작한다(도 5c). 그리고, 하부 기재(30)의 하면으로부터 냉매 유로(35)의 저면까지를 상하 방향으로 관통하는 입구(35a) 및 출구(35b)를 형성하고, 하부 기재(30)를 상하 방향으로 관통하는 단자 구멍(30b)을 형성한다. 또한, 하부 기재(30)의 소정의 위치에 대직경부(36a)와 소직경부(36b)를 갖는 관통 구멍(36)을 형성하고, 하부 기재(30)의 상면 전체에 걸쳐 복수의 돌기(38)를 형성한다(도 5d).
다음으로, 도 6a에 도시하는 바와 같이, 돌기(38)의 꼭대기면에 열전도 페이스트(60)를 도포한 후, 도 6b에 도시하는 바와 같이, 하부 기재(30)의 상면에 방열 시트(40)를 배치한다. 방열 시트(40)는 하부 기재(30)와 동일한 직경의 원형 시트이다. 방열 시트(40)는, 복수의 돌기(38)와 대향하는 위치에 방열 시트(40)를 상하 방향으로 관통하는 돌기 삽입 구멍(44)을 가지며, 관통 구멍(36)의 소직경부(36b)와 대향하는 위치나 단자 구멍(30b)과 대향하는 위치에 방열 시트(40)를 상하 방향으로 관통하는 구멍(46, 47)을 갖고 있다. 방열 시트(40)는, 돌기 삽입 구멍(44)에 돌기(38)를 삽입하는 것에 의해, 구멍(46)이 소직경부(36b)와 대향하고, 구멍(47)이 단자 구멍(30b)과 대향하도록 위치 결정된다. 이 상태에서는, 방열 시트(40)의 두께는 돌기(38)의 높이보다 크다. 또한, 돌기 삽입 구멍(44)의 내주면과 돌기(38)의 외주면 사이에는 간극이 있다.
다음으로, 상부 기재(20)의 급전 단자(54)를 단자 구멍(30b)에 삽입하면서, 하부 기재(30)의 상면에 배치된 방열 시트(40)의 위에 상부 기재(20)를 얹는다. 다음으로, 각 관통 구멍(36)에 대하여, 나사 부재(50)를 하부 기재(30)의 하면으로부터 삽입하여 지지 기재(23)의 나사 구멍(24)에 결합한다. 나사 부재(50)를, 돌기(38)가 지지 기재(23)의 하면에 접촉할 때까지 조인다. 이것에 의해, 방열 시트(40)는 지지 기재(23)와 하부 기재(30) 사이에서 거의 균등하게 압축되어 높은 열전도 성능을 발휘한다. 그와 더불어, 돌기(38)의 꼭대기면에 도포되어 있던 열전도 페이스트(60)는, 돌기 삽입 구멍(44)의 내주면과 돌기(38)의 외주면의 간극에 들어간다. 그 때문에, 이 간극에 공극이 남는 경우에 비교하여, 상부 기재(20)로부터 하부 기재(30)로의 열전도가 촉진된다. 또한, 열전도 페이스트(60)의 일부는, 돌기(38)의 꼭대기면과 지지 기재(23)의 하면 사이에 머무른다. 돌기(38)의 꼭대기면에는 미소한 요철이 존재하지만, 그 요철이 열전도 페이스트(60)에 의해 메워진다. 그 때문에, 돌기(38)의 꼭대기면에 미소한 요철이 그대로 남는 경우에 비교하여, 상부 기재(20)로부터 하부 기재(30)로의 열전도가 촉진된다. 그 후, 단자 구멍(30b)에, 급전 단자(54)를 삽입 관통하는 절연관(55)을 배치한다(도 6c). 이상과 같이 하여 웨이퍼 배치대(10)를 얻을 수 있다.
다음으로, 웨이퍼 배치대(10)의 사용예에 관해 도 1을 이용하여 설명한다. 먼저, 웨이퍼 배치대(10)를 챔버(94)의 설치판(96)에 설치한다. 구체적으로는, 처음에, 설치판(96)의 상면과 하부 기재(30)의 하면 사이에, 시일 부재(80, 82a, 82b)를 배치한다. 시일 부재(80)는, 외경이 하부 기재(30)의 직경보다 약간 작은 금속제 또는 수지제의 링이며, 상하 방향으로 압축 가능하다. 시일 부재(82a, 82b)는, 냉매 유로(35)의 입구(35a) 및 출구(35b)의 개구 가장자리를 따라 배치되는 금속제 또는 수지제의 링이며, 상하 방향으로 압축 가능하다. 다음으로, 나사 부재(70)를, 설치판(96)의 하면으로부터 나사 삽입 관통 구멍(97)을 통해 하부 기재(30)의 하면에 형성된 나사 구멍(39)에 결합한다. 이렇게 함으로써, 시일 부재(82a, 82b)는 상하 방향으로 압축되어 시일성을 발휘하여 냉매가 시일 부재(82a, 82b)로부터 외측으로 누출되는 것을 방지한다.
설치판(96)에 설치된 웨이퍼 배치대(10)의 웨이퍼 배치면(21a)에는, 원반형의 웨이퍼(W)가 배치된다. 이 상태에서, 웨이퍼 흡착용 전극(22)에 웨이퍼 흡착용 직류 전원(52)의 직류 전압을 인가하여 웨이퍼(W)를 웨이퍼 배치면(21a)에 흡착시킨다. 또한, 온도 조절한 냉매를 냉매 유로(35)의 입구(35a)에 공급하고, 출구(35b)로부터 냉매를 배출한다. 그리고, 챔버(94)의 내부를 소정의 진공 분위기(또는 감압 분위기)가 되도록 설정하고, 샤워 헤드(98)로부터 프로세스 가스를 공급하면서, 하부 기재(30)에 RF 전원(62)으로부터의 RF 전압을 인가한다. 그렇게 하면, 웨이퍼(W)와 샤워 헤드(98) 사이에서 플라즈마가 발생한다. 그리고, 그 플라즈마를 이용하여 웨이퍼(W)에 CVD 성막을 하거나 에칭을 하거나 한다.
이상 설명한 웨이퍼 배치대(10)에서는, 방열 시트(40)는 복수의 돌기(38)를 삽입하는 복수의 돌기 삽입 구멍(44)을 갖고 있다. 웨이퍼 배치대(10)를 제조할 때, 하부 기재(30)의 상면 전체에 도트형으로 설치된 돌기(38)를 방열 시트(40)의 돌기 삽입 구멍(44)에 삽입하기 때문에, 방열 시트(40)는 용이하게 위치 결정된다. 또한, 나사 부재(50)를, 상부 기재(20)와 하부 기재(30)의 간격이 돌기(38)의 높이와 일치할 때까지 조인다. 이것에 의해, 상부 기재(20)와 하부 기재(30) 사이에 배치된 방열 시트(40)는, 전체가 돌기(38)의 높이와 동일한 두께나 거의 동일한 두께가 될 때까지 압축된다. 그 때문에, 방열 시트(40)의 열전도성은 장소에 따라 크게 다르지 않다. 또한, 돌기(38)의 측면과 방열 시트(40)의 돌기 삽입 구멍(44)의 내주면 사이 및 돌기(38)의 꼭대기면과 상부 기재(20)의 하면 사이에 열전도 페이스트(60)가 개재된다. 그 때문에, 상부 기재(20)와 방열 시트(40)와 하부 기재(30)를 가능한 한 간극없이 밀착시킬 수 있다. 따라서, 웨이퍼(W)의 균열성이 향상된다.
사용하는 열전도 페이스트(60)는, 열전도율이 0.5 W/mK 이상인 페이스트가 바람직하다. 이렇게 하면, 상부 기재(20)로부터 하부 기재(30)로의 열전도가 더욱 촉진된다.
또한, 상부 기재(20)는, 세라믹 기재(21)와, 세라믹 기재(21)의 하면에 금속 접합층(25)을 통해 접합된 금속제 또는 금속 세라믹 복합 재료제의 지지 기재(23)를 구비하고, 나사 구멍(24)은 지지 기재(23)의 하면에 형성되어 있다. 지지 기재(23)는, 금속제 또는 금속 세라믹 복합 재료제이므로, 세라믹 기재(21)에 비교하여 열전도성이 우수하다. 그 때문에, 세라믹 기재(21)의 열을 효율적으로 하부 기재(30)에 전도할 수 있다.
또한, 복수의 돌기(38)의 적어도 하나는, 냉매 유로(35)의 입구(35a)의 바로 위에 설치되어 있다. 상부 기재(20) 중 냉매 유로(35)의 입구(35a)의 바로 위는, 다른 개소에 비교하여 냉매에 의해 냉각되기 쉽지만, 냉매 유로(35)의 입구(35a)의 바로 위에 돌기(38)가 설치되어 있기 때문에, 냉매에 의한 과도한 냉각을 억제할 수 있다.
또한, 하부 기재(30)의 관통 구멍(36)은, 냉매 유로(35)와 교차하지 않도록 형성되어 있다. 그 때문에, 나사 부재(50)가 삽입된 관통 구멍(36)으로부터 냉매가 누출될 우려가 없다.
그리고 또, 하부 기재(30)는 이가공성 재료로 제작되어 있다. 이것에 의해, 하부 기재(30)에 냉매 유로(35)나 돌기(38)를 용이하게 형성할 수 있기 때문에, 가공 비용을 저감할 수 있다. 또한, 하부 기재(30)를 금속과 세라믹의 복합 재료(예컨대 MMC나 CMC)로 형성한 경우에 비교하여, 재료 비용을 낮게 억제할 수 있다.
방열 시트(40)의 열저항은, 0.35 K·㎠/W 이하가 바람직하다. 이렇게 하면, 상부 기재의 열은 하부 기재에 빠르게 전도된다. 방열 시트(40)의 영률은 100 MPa 이하가 바람직하다. 이렇게 하면, 나사 부재(50)의 체결력이 방열 시트(40)의 전면에 걸쳐 균등하게 전달되기 쉽기 때문에, 방열 시트(40)는 그 전면에서 상부 기재(20)와 하부 기재(30)에 확실하게 밀착된다.
지지 기재(23)는, 세라믹 기재(21)와의 40∼400℃의 선열팽창 계수차의 절대치가 1.5×10-6/K 이하인 것이 바람직하다. 이렇게 하면, 세라믹 기재(21)와 지지 기재(23)의 열팽창차가 작기 때문에, 열응력에 의한 상부 기재(20)의 휘어짐이나 파손을 억제할 수 있고, 세라믹 기재(21)와 지지 기재(23)를 접합하는 금속 접합층(25)의 파손도 억제할 수 있다. 또한, 금속 접합층(25)은, 수지에 비교하여 세라믹 기재(21)와 지지 기재(23)의 열전도를 양호하게 한다.
지지 기재(23)는, 금속과 세라믹과의 복합 재료제인 것이 바람직하다. 금속과 세라믹의 복합 재료는, 세라믹 기재(21)와의 선열팽창 계수차의 절대치를 작게 할 수 있고, 세라믹 재료보다 인성이 높기 때문에 열응력이 생기더라도 파손하기 어렵다. 또한, 이러한 복합 재료는 도전성을 갖기 때문에, RF 전극으로서 사용할 수도 있다.
방열 시트(40)는 도전성을 갖고 있는 것이 바람직하다. 이렇게 하면, 하부 기재(30)는 지지 기재(23)나 금속 접합층(25)과 동일 전위가 되므로, 지지 기재(23)나 금속 접합층(25)을 RF 전극으로서 이용할 수 있고, 웨이퍼(W)의 상측에서 플라즈마를 생성하기 쉬워진다. 또, 도전성의 나사 부재(50)를 사용하고, 하부 기재(30)와 지지 기재(23)를 나사 부재(50)를 통해 동일 전위가 되도록 해도 좋다.
한편, 본 발명은 전술한 실시형태에 전혀 한정되지는 않고, 본 발명의 기술적 범위에 속하는 한 여러가지 양태로 실시할 수 있는 것은 물론이다.
전술한 실시형태에서는, 하부 기재(30)를 상하 방향으로 관통하는 관통 구멍(36)은, 하부 기재(30)의 돌기(38)를 관통하지 않도록 형성했지만, 특별히 이것에 한정되는 것은 아니다. 예컨대, 도 7에 도시하는 바와 같이, 관통 구멍(36)이 돌기(38)를 관통하도록 형성해도 좋다. 이 경우도, 열전도 페이스트(60)를, 돌기(38)의 측면과 방열 시트(40)의 돌기 삽입 구멍(44)의 내주면 사이나 돌기(38)의 꼭대기면과 상부 기재(20)의 하면(지지 기재(23)의 하면) 사이에 개재시킨다. 이렇게 하면, 관통 구멍(36)과 연통하는 연통 구멍(도 6a, 도 6b의 구멍(46))을 방열 시트(40)에 형성할 필요가 없기 때문에, 방열 시트(40)의 기능이 충분히 발휘된다. 또, 도 7에서는 전술한 실시형태와 동일한 구성 요소에 관해서는 동일한 부호를 붙였다.
전술한 실시형태에서는, 하부 기재(30)는 냉매 유로(35)를 내장하는 것으로 했지만, 특별히 이것에 한정되는 것은 아니다. 예컨대, 도 8에 도시하는 웨이퍼 배치대(110)와 같이, 하부 기재(130)는, 하부 기재(130)의 상면에 개구된 냉매 유로홈(132)를 갖는 것으로 해도 좋다. 이 경우, 냉매 유로(135)는, 냉매 유로홈(132)의 개구가 방열 시트(40)로 덮이는 것에 의해 형성된다. 냉매 유로홈(132)은 냉매 유로(135)의 측벽 및 바닥을 구성하고, 방열 시트(40)는 냉매 유로(135)의 천장을 구성한다. 이렇게 하면, 하부 기재(130)는, 1장의 원판 부재를 가공하는 것에 의해 형성할 수 있다. 또, 도 8에서는 전술한 실시형태와 동일한 구성 요소에 관해서는 동일한 부호를 붙였다.
전술한 실시형태에서는, 상부 기재(20)는, 세라믹 기재(21)와, 세라믹 기재(21)의 하면에 금속 접합층(25)을 통해 접합되어 지지 기재(23)를 구비하고, 나사 구멍(24)은, 지지 기재(23)의 하면에 형성되도록 했지만, 특별히 이것에 한정되는 것은 아니다. 예컨대, 도 9에 도시하는 웨이퍼 배치대(210)와 같이, 상부 기재(220)는, 세라믹 기재(221)만으로 형성되어 있어도 좋다. 이 경우, 나사 부재(50)를 조이는 나사 구멍(224)은 세라믹 기재(221)의 하면에 형성된다. 또, 도 9에서는 전술한 실시형태와 동일한 구성 요소에 관해서는 동일한 부호를 붙였다.
전술한 실시형태에서는, 하부 기재(30)의 관통 구멍(36)은 냉매 유로(35)와 교차하지 않도록 형성했지만, 특별히 이것에 한정되는 것은 아니다. 예컨대, 도 10에 도시하는 웨이퍼 배치대(310)와 같이, 관통 구멍(336)은 냉매 유로(35)와 교차하도록 형성해도 좋다. 관통 구멍(336)은, 전술한 실시형태와 마찬가지로, 대직경부(336a)와 소직경부(336b)를 구비하고 있다. 관통 구멍(336)의 단차면(336c)(대직경부(336a)와 소직경부(336b)의 경계)에는, 수지제 또는 금속제의 O링(51)이 배치되어 있다. O링(51)은 냉매 누출 부재이며, 관통 구멍(336)의 단차면(336c)과 나사 부재(50)의 헤드부(50a)에 의해 상하 방향으로 압축되어 있다. 이렇게 하면, 나사 부재(50)를 우회하여 냉매 유로(35)를 형성할 필요가 없기 때문에, 냉매 유로(35)의 설계의 자유도가 향상된다. 또한, O링(51)에 의해, 나사 부재(50)가 삽입된 관통 구멍(336)으로부터 하부 기재(30)의 하면에 냉매가 누출되는 것이 방지된다. 또, 도 10에서는 전술한 실시형태와 동일한 구성 요소에 관해서는 동일한 부호를 붙였다. 전술한 도 8에 있어서도, 관통 구멍(36)을 냉매 유로홈(132)과 교차하도록 형성해도 좋다.
전술한 실시형태에서는, 돌기(38)를 하부 기재(30)의 상면 전체에 도트형으로 설치했지만, 특별히 이것에 한정되는 것은 아니다. 예컨대, 돌기(38)를 하부 기재(30)의 상면에 설치하는 대신, 상부 기재(20)의 하면(지지 기재(23)의 하면) 전체에 도트형으로 설치하여, 그 돌기의 꼭대기면이 하부 기재(30)의 상면과 접촉하도록 해도 좋다. 이 경우도, 상부 기재(20)와 하부 기재(30) 사이에 배치된 방열 시트(40)는, 전체가 돌기의 높이와 동일한 두께이거나 거의 동일한 두께가 될 때까지 압축된다. 그 때문에, 방열 시트(40)의 열전도성은 장소에 따라 크게 다르지 않고, 웨이퍼(W)의 균열성이 향상된다.
전술한 실시형태에서는, 방열 시트(40)는 도전성을 갖는 것을 예시했지만, 방열 시트(40)는 절연성이어도 좋다.
전술한 실시형태에서는, 세라믹 기재(21)에 웨이퍼 흡착용 전극(22)을 내장했지만, 이것 대신에 또는 이에 더해, 플라즈마 발생용의 RF 전극을 내장해도 좋다. 이 경우, 하부 기재(30)가 아니라 RF 전극에 고주파 전원을 접속한다. 또, 세라믹 기재(21)는, 히터 전극(저항 발열체)을 내장해도 좋다. 이 경우, 히터 전극에 히터 전원을 접속한다. 세라믹 기재(21)는, 전극을 1층 내장하고 있어도 좋고, 2층 이상 내장하고 있어도 좋다.
전술한 실시형태에서는, 냉매 유로(35)는 입구(35a)부터 출구(35b)까지 소용돌이형으로 형성했지만, 냉매 유로(35)의 형상은 특별히 한정되지 않는다.
전술한 실시형태에서는, 세라믹 기재(21)는 세라믹 분말의 성형체를 핫프레스 소성하는 것에 의해 제작했지만, 그 때의 성형체는, 테이프 성형체를 복수매 적층하여 제작해도 좋고, 몰드 캐스트법에 의해 제작해도 좋고, 세라믹 분말을 눌러서 굳히는 것에 의해 제작해도 좋다.
전술한 실시형태에서는, 하부 기재(30)를 이가공성 재료로 제작했지만, 특별히 이것에 한정되는 것은 아니다. 예컨대, 하부 기재(30)를 금속과 세라믹의 복합 재료로 제작해도 좋다. 단, 재료 비용을 고려하면, 알루미늄이나 알루미늄 합금 등의 이가공성 재료를 이용하는 것이 바람직하다.
전술한 실시형태의 웨이퍼 배치대(10)에 있어서, 하부 기재(30)의 하면으로부터 웨이퍼 배치면(21a)에 이르도록 웨이퍼 배치대(10)를 관통하는 구멍을 형성해도 좋다. 이러한 구멍으로는, 웨이퍼(W)의 이면에 열전도 가스(예컨대 He 가스)를 공급하기 위한 가스 공급 구멍이나, 웨이퍼 배치면(21a)에 대하여 웨이퍼(W)를 상하 이동시키는 리프트핀을 삽입 관통하기 위한 리프트핀 구멍 등을 들 수 있다. 가스 공급 구멍이나 리프트핀 구멍이 방열 시트(40)를 관통하는 개소에는, 수지제 또는 금속제의 O링을 배치하는 것이 바람직하다.
본 발명의 웨이퍼 배치대는, 예컨대 반도체 제조 장치에 이용된다.
10 : 웨이퍼 배치대, 20 : 상부 기재, 21 : 세라믹 기재, 21a : 웨이퍼 배치면, 21b : 구멍, 22 : 웨이퍼 흡착용 전극, 23 : 지지 기재, 23b : 구멍, 24 : 나사 구멍, 25 : 금속 접합층, 30 : 하부 기재, 30b : 단자 구멍, 31, 32 : 원판 부재, 35 : 냉매 유로, 35a : 입구, 35b : 출구, 35c : 홈, 36 : 관통 구멍, 36a : 대직경부, 36b : 소직경부, 36c : 단차면, 38 : 돌기, 39 : 나사 구멍, 40 : 방열 시트, 44 : 돌기 삽입 구멍, 46, 47 : 구멍, 50 : 나사 부재, 50a : 헤드부, 50b : 레그부, 51 : O링, 52 : 웨이퍼 흡착용 직류 전원, 54 : 급전 단자, 55 : 절연관, 60 : 열전도 페이스트, 62 : RF 전원, 64 : 급전 단자, 70 : 나사 부재, 80, 82a, 82b : 시일 부재, 94 : 챔버, 96 : 설치판, 97 : 나사 삽입 관통 구멍, 98 : 샤워 헤드, 110 : 웨이퍼 배치대, 130 : 하부 기재, 132 : 냉매 유로홈, 135 : 냉매 유로, 210 : 웨이퍼 배치대, 220 : 상부 기재, 221 : 세라믹 기재, 224 : 나사 구멍, 310 : 웨이퍼 배치대, 336 : 관통 구멍, 336a : 대직경부, 336b : 소직경부, 336c : 단차면.

Claims (9)

  1. 전극을 내장하는 세라믹 기재를 구비하고, 상기 세라믹 기재의 상면에 웨이퍼 배치면을 갖는 상부 기재와,
    상기 상부 기재의 하면측에 배치되고, 냉매를 유통시키는 냉매 유로 또는 상기 냉매 유로의 측벽 및 바닥을 구성하는 냉매 유로홈을 구비한 하부 기재와,
    상기 하부 기재를 상하 방향으로 관통하는 관통 구멍과,
    상기 하부 기재의 상면 전체에 도트형으로 설치되고, 상기 상부 기재의 하면과 접촉하거나, 또는, 상기 상부 기재의 하면 전체에 도트형으로 설치되고, 상기 하부 기재의 상면과 접촉하는 복수의 돌기와,
    상기 돌기를 삽입하는 돌기 삽입 구멍을 가지며, 상기 상부 기재와 상기 하부 기재 사이에서 압축된 상태로 배치된 방열 시트와,
    상기 상부 기재의 하면 중 상기 관통 구멍에 대향하는 위치에 형성된 나사 구멍과,
    상기 관통 구멍에 상기 하부 기재의 하면으로부터 삽입되고, 상기 나사 구멍에 결합된 나사 부재와,
    상기 돌기의 측면과 상기 방열 시트의 상기 돌기 삽입 구멍의 내주면 사이 및 상기 돌기의 꼭대기면과 상기 상부 기재의 하면 사이 중 적어도 한쪽에 개재된 열전도 페이스트
    를 구비한 웨이퍼 배치대.
  2. 제1항에 있어서,
    상기 상부 기재는, 상기 세라믹 기재와, 상기 세라믹 기재의 하면에 금속 접합층을 통해 접합된 금속제 또는 금속 세라믹 복합 재료제의 지지 기재를 구비하고,
    상기 나사 구멍은, 상기 지지 기재의 하면에 형성되어 있는 것인 웨이퍼 배치대.
  3. 제1항 또는 제2항에 있어서,
    상기 관통 구멍은, 상기 돌기를 관통하도록 형성되어 있는 것인 웨이퍼 배치대.
  4. 제1항 또는 제2항에 있어서,
    상기 방열 시트의 열저항은 0.35 K·㎠/W 이하인 것인 웨이퍼 배치대.
  5. 제1항 또는 제2항에 있어서,
    상기 방열 시트의 영률은 100 MPa 이하인 것인 웨이퍼 배치대.
  6. 제1항 또는 제2항에 있어서,
    상기 열전도 페이스트는, 열전도율이 0.5 W/mK 이상의 페이스트인 것인 웨이퍼 배치대.
  7. 제1항 또는 제2항에 있어서,
    상기 관통 구멍은, 상기 냉매 유로 또는 상기 냉매 유로홈과 교차하지 않도록 형성되어 있는 것인 웨이퍼 배치대.
  8. 제1항 또는 제2항에 있어서,
    상기 관통 구멍은, 상기 냉매 유로 또는 상기 냉매 유로홈과 교차하도록 형성되고,
    상기 하부 기재는, 상기 나사 부재가 삽입된 상기 관통 구멍으로부터 상기 하부 기재의 하면에 상기 냉매가 누출되는 것을 방지하는 냉매 누출 방지 부재를 갖고 있는 것인 웨이퍼 배치대.
  9. 제1항 또는 제2항에 있어서,
    상기 하부 기재는 이(易)가공성 재료제인 것인 웨이퍼 배치대.
KR1020237005764A 2022-09-02 2022-09-02 웨이퍼 배치대 KR20240032691A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2022/033052 WO2024047858A1 (ja) 2022-09-02 2022-09-02 ウエハ載置台

Publications (1)

Publication Number Publication Date
KR20240032691A true KR20240032691A (ko) 2024-03-12

Family

ID=90061152

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237005764A KR20240032691A (ko) 2022-09-02 2022-09-02 웨이퍼 배치대

Country Status (3)

Country Link
US (1) US20240079218A1 (ko)
KR (1) KR20240032691A (ko)
WO (1) WO2024047858A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018038044A (ja) 2011-10-31 2018-03-08 株式会社Ｊｖｃケンウッド 動画像復号装置、動画像復号方法、動画像復号プログラム、受信装置、受信方法及び受信プログラム

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005158962A (ja) * 2003-11-25 2005-06-16 Ngk Spark Plug Co Ltd 静電チャック及びその製造方法
JP4421595B2 (ja) * 2006-11-16 2010-02-24 日本碍子株式会社 加熱装置
US10629466B2 (en) * 2015-03-24 2020-04-21 Sumitomo Osaka Cement Co., Ltd. Electrostatic chuck device including a heating member
CN109643685B (zh) * 2016-08-26 2023-04-07 日本碍子株式会社 晶片载置台
JP2021150329A (ja) * 2020-03-16 2021-09-27 キオクシア株式会社 基板支持プレート及び半導体製造装置
JP7414751B2 (ja) * 2021-02-04 2024-01-16 日本碍子株式会社 半導体製造装置用部材及びその製法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018038044A (ja) 2011-10-31 2018-03-08 株式会社Ｊｖｃケンウッド 動画像復号装置、動画像復号方法、動画像復号プログラム、受信装置、受信方法及び受信プログラム

Also Published As

Publication number Publication date
US20240079218A1 (en) 2024-03-07
WO2024047858A1 (ja) 2024-03-07

Similar Documents

Publication Publication Date Title
TWI822204B (zh) 晶圓放置座
KR20240032691A (ko) 웨이퍼 배치대
KR20240032690A (ko) 웨이퍼 배치대
WO2024004040A1 (ja) ウエハ載置台
KR20240003433A (ko) 웨이퍼 배치대
TW202412166A (zh) 晶圓載置台
KR20230051062A (ko) 웨이퍼 배치대
TWI836924B (zh) 晶圓載置台
TW202410282A (zh) 晶圓載置台
US20230238258A1 (en) Wafer placement table, and member for semiconductor manufacturing apparatus, using the same
JP7483121B2 (ja) 半導体製造装置用部材
US20230343564A1 (en) Wafer placement table
TW202403950A (zh) 晶圓載置台
TW202410283A (zh) 晶圓載置台
WO2024100752A1 (ja) 半導体製造装置用部材
WO2024116412A1 (ja) 半導体製造装置用部材
US20230317433A1 (en) Wafer placement table
JP2023057014A (ja) ウエハ載置台
KR20230053499A (ko) 웨이퍼 배치대
TW202407859A (zh) 半導體製造裝置用構件
KR20240046104A (ko) 웨이퍼 배치대
KR20230051055A (ko) 웨이퍼 배치대
KR20230080298A (ko) 웨이퍼 배치대
JP2023096244A (ja) 半導体製造装置用部材
JP2023109671A (ja) ウエハ載置台及びそれを用いた半導体製造装置用部材