CN115917759A - 薄膜晶体管、薄膜晶体管阵列以及薄膜晶体管的制造方法 - Google Patents

薄膜晶体管、薄膜晶体管阵列以及薄膜晶体管的制造方法 Download PDF

Info

Publication number
CN115917759A
CN115917759A CN202180041186.3A CN202180041186A CN115917759A CN 115917759 A CN115917759 A CN 115917759A CN 202180041186 A CN202180041186 A CN 202180041186A CN 115917759 A CN115917759 A CN 115917759A
Authority
CN
China
Prior art keywords
thin film
gate insulating
insulating layer
film transistor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180041186.3A
Other languages
English (en)
Inventor
池田典昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Publication of CN115917759A publication Critical patent/CN115917759A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明的目的在于提供具有良好的元件特性且具有高挠性的薄膜晶体管、薄膜晶体管阵列以及薄膜晶体管的制造方法。因此，本发明的薄膜晶体管具有绝缘性的基板、栅极电极、第一栅极绝缘层、第二栅极绝缘层、半导体层、绝缘性的保护层、源极电极、以及漏极电极，第一栅极绝缘层由包含有机材料的绝缘材料形成，第二栅极绝缘层由无机绝缘材料形成，第二栅极绝缘层的膜厚比第一栅极绝缘层的膜厚薄，第二栅极绝缘层仅形成在与半导体层或保护层重叠的范围内。

Description

薄膜晶体管、薄膜晶体管阵列以及薄膜晶体管的制造方法
技术领域
本发明涉及薄膜晶体管、薄膜晶体管阵列以及薄膜晶体管的制造方法。
背景技术
薄膜晶体管通过制成将其排列成面状的薄膜晶体管阵列，被广泛使用在液晶显示装置(LCD)、有机电致发光(EL)显示装置、电子纸显示装置等有源矩阵方式的显示装置中。另外，作为薄膜晶体管的用途还研究了使用薄膜晶体管阵列的面状传感器等。
近年来研究了通过在具有挠性的基板上形成薄膜晶体管，形成具有挠性的薄膜晶体管，制造挠性的显示装置或传感器。
作为薄膜晶体管中使用的半导体材料，已知非晶质硅或多晶硅、氧化物半导体等无机系的半导体材料，以及有机半导体材料等。
特别是，有机半导体材料与无机系的半导体材料相比，由于具有有柔软性、低温下能够形成的特征，因此作为使用了塑料基板的挠性薄膜晶体管的半导体材料被使用(非专利文献1)。
现有技术文献
专利文献
专利文献1：日本专利第5489429号公报
非专利文献
非专利文献1：C.D.Sheraw,L.Zhou,J.R.Huang,D.J.Gundlach,and T.N.Jackson,“Organic thin-film transistor-driven polymer-dispersed liquid crystaldisplays on flexible polymeric substrates”,Applied Physics Letters,80,1088(2002).
非专利文献2：Asal Kiazadeh,Henrique L.Gomes,Pedro Barquinha,JorgeMartins,Ana Rovisco,Joana V.Pinto,Rodrigo Martins,and Elvira Fortunato,“Improving positive and negative bias illumination stress stability inparylene passivated IGZO transistors”,Applied Physics Letters,109,051606(2016).
发明内容
发明要解决的技术问题
但是，使用了有机半导体材料的有机薄膜晶体管虽然具有能够低温形成且有高挠性的特征，但由于有机半导体材料的迁移率低，因此难以说有机薄膜晶体管的特性是充分的。
另外，在使用硅系以及氧化物系的半导体的薄膜晶体管中，虽然能够实现高特性，但由于使用由无机材料形成的绝缘层和半导体的组合，因此难以实现高挠性。
为了解决这种技术问题，已知通过使用挠性高的有机绝缘材料作为栅极绝缘膜、在由金属氧化物材料形成的半导体层与栅极绝缘层之间夹持无机绝缘材料、从而形成具有挠性的氧化物薄膜晶体管的技术(例如专利文献1)。
已知在使用了氧化物半导体的薄膜晶体管中，吸附于半导体层表面的气体的影响等会对其特性或稳定性造成非常大的影响(例如非专利文献2)。为了实现具有高特性以及可靠性的薄膜晶体管，保护半导体层免受外界的影响变成非常重要的要素。
本发明的目的在于提供具有良好的元件特性且具有高挠性的薄膜晶体管、薄膜晶体管阵列以及薄膜晶体管的制造方法。
用于解决技术问题的手段
为了解决上述技术问题，代表性的本发明的薄膜晶体管之一具有绝缘性的基板、栅极电极、第一栅极绝缘层、第二栅极绝缘层、半导体层、绝缘性的保护层、源极电极以及漏极电极，第一栅极绝缘层由包含有机材料的绝缘材料形成，第二栅极绝缘层由无机绝缘材料形成，第二栅极绝缘层的膜厚比第一栅极绝缘层的膜厚薄，第二栅极绝缘层仅形成在与半导体层或保护层重叠的范围内。
发明效果
根据本发明，可以提供具有良好的元件特性且具有高挠性的薄膜晶体管、薄膜晶体管阵列以及薄膜晶体管的制造方法。
除上述以外的技术问题、技术方案以及效果通过以下的具体实施方式中的说明变得清楚。
附图说明
图1为本发明第一实施方式的薄膜晶体管的示意截面图以及示意俯视图。
图2为表示本发明第一实施方式的薄膜晶体管的制造工序的示意截面图。
图3为本发明第一实施方式的薄膜晶体管阵列的示意俯视图。
图4为本发明第一实施方式的薄膜晶体管阵列的栅极电极布线与源极电极布线交叉的区域的示意截面图。
图5为本发明第二实施方式的薄膜晶体管的示意截面图。
图6为表示本发明第二实施方式的薄膜晶体管的制造工序的示意截面图。
图7为本发明第三实施方式的薄膜晶体管的示意截面图。
图8为本发明第四实施方式的薄膜晶体管的示意截面图。
图9为比较例1的薄膜晶体管的示意截面图。
图10为比较例2的薄膜晶体管的示意截面图。
图11为表示本发明实施例的薄膜晶体管的传递特性的图。
图12为表示比较例的薄膜晶体管的传递特性的图。
图13为表示本发明实施例以及比较例的薄膜晶体管的弯曲后状态下的传递特性的图。
图14为表示本发明实施例4的薄膜晶体管的传递特性的图。
图15为表示本发明实施例5的薄膜晶体管的传递特性的图。
图16为表示本发明实施例6的薄膜晶体管的传递特性的图。
具体实施方式
以下，参照附图对本发明的实施方式进行说明。此外，本发明并不受该实施方式的限定。另外，在附图的记载中，相同部分带有相同符号进行表示。
(第一实施方式)
图1(a)为表示本发明的第一实施方式的薄膜晶体管100的示意截面图，图1(b)为表示薄膜晶体管100的示意俯视图。图1(a)表示图1(b)的AB的截面。
薄膜晶体管100至少具备绝缘性的基板1、栅极电极2、第一栅极绝缘层3、第二栅极绝缘层4、半导体层5、绝缘性的保护层6、源极电极7以及漏极电极8。
如图1所示，薄膜晶体管100中，在基板1上形成栅极电极2，在栅极电极2上形成第一栅极绝缘层3，在第一栅极绝缘层3上形成第二栅极绝缘层4，在第二栅极绝缘层4上形成半导体层5，在半导体层5上形成保护层6，源极电极7以及漏极电极8按照与半导体层5连接的方式形成在保护层6上。进而，第二栅极绝缘层4仅形成在与半导体层5或保护层6重叠的范围内。
第一栅极绝缘层3由以有机材料为主成分的材料形成，第二栅极绝缘层4由无机材料形成。如此，通过用无机材料形成与半导体层5接触的第二栅极绝缘层4，能够良好地保持栅极绝缘层与半导体层5的界面，能够实现高的晶体管特性。另外，通过按照仅在与半导体层5或保护层6重叠的范围内形成第二栅极绝缘层4的方式进行布图，能够提高挠性。
进而，将薄膜晶体管100排列，制成薄膜晶体管阵列，可以制成图像显示装置或传感器等电子装置。作为电子装置使用时，可以设置未图示的层间绝缘层或像素电极、传感器电极、对置电极以及对置的第二基板等，根据所制作的电子装置的种类，这些结构可以进行适当变更。
以下，使用图2，与薄膜晶体管100的制造方法一起，对薄膜晶体管100的各构成要素进行说明。
首先，如图2(a)所示，准备基板1。作为基板1的材料，可以使用聚碳酸酯、聚乙撑硫化物、聚醚砜、聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯、环烯烃聚合物、乙烯-四氟乙烯共聚树脂、玻璃纤维强化丙烯酸树脂膜、聚酰亚胺、氟系树脂、薄板玻璃等，但并不限定于这些。这些材料可单独使用，还可以制成层叠了2种以上的复合的基板1使用。
基板1为有机物膜时，为了提高薄膜晶体管100的耐久性，还可以形成气体阻隔层(未图示)。作为气体阻隔层的材料，可举出氧化铝(Al2O3)、氧化硅(SiOx)、氮化硅(SiNx)、氧化氮化硅(SiON)、碳化硅(SiC)以及类金刚石碳(DLC)等，但并不限定于这些。另外，这些气体阻隔层还可以层叠2层以上进行使用。气体阻隔层可以仅形成在使用了有机物膜的基板1的单面上，还可以形成在两面上。气体阻隔层可以使用真空蒸镀法、离子镀法、溅射法、激光消融法、等离子体CVD(Chemical Vapor Deposition，化学气相沉积)法、热丝CVD法以及溶胶-凝胶法等形成，但并不限定于这些。
接着，如图2(a)所示，在基板1上形成栅极电极2。薄膜晶体管的栅极电极2、源极电极7、漏极电极8没有必要明确地分为电极部分和布线部分，以下作为薄膜晶体管100的构成要素，包括布线部分在内称呼为电极。
栅极电极2可以使用银(Ag)、铝(Al)、铜(Cu)、钼(Mo)、铬(Cr)、钛(Ti)、钨(W)、锰(Mn)、铌(Nb)、钽(Ta)等金属材料。另外，还可以使用氧化铟(InO)、氧化锡(SnO)、氧化锌(ZnO)、氧化铟锡(ITO)、氧化铟锌(IZO)等导电性金属氧化物材料。这些材料可以以单层使用，也可以层叠使用，还可以作为合金使用。优选使用具有高挠性且导电性和加工性优异的铝合金，但并不特别限定于此。
栅极电极2的形成可以使用真空蒸镀法、溅射法等真空成膜法，使用导电性材料的前体等的溶胶-凝胶法，将纳米粒子制成油墨后进行丝网印刷、凸版印刷、喷墨印刷的方法等利用湿式成膜法进行形成的方法等，但并不限定于这些方法，可以使用公知一般的方法。栅极电极2的布图例如可以使用光刻法，利用抗蚀剂等保护图案形成部分，利用刻蚀将不要的部分除去来进行，也可以使用印刷法等直接进行布图，但并不限定于这些方法，可以使用公知一般的布图方法。
接着，如图2(b)所示，在栅极电极2上形成第一栅极绝缘层3。第一栅极绝缘层3为了将栅极电极2与源极电极7以及漏极电极8等电极、以及半导体层5电绝缘，至少设置在栅极电极2上，但也可以除了栅极电极2与外部的连接部之外、设置在基板1上的整个面上。
第一栅极绝缘层3使用包含有机绝缘材料的绝缘材料。作为有机绝缘材料，例如可以使用聚甲基丙烯酸甲酯(PMMA)等丙烯酸树脂、聚乙烯醇(PVA)、聚乙烯基苯酚(PVP)、环氧树脂、聚酰亚胺、聚对二甲苯等有机绝缘树脂材料。这些材料可以以单层使用，还可以层叠2层以上使用，还可以制成它们的共聚物或添加有无机系材料的无机-有机树脂的混合材料的薄膜，还可以是朝向生长方向使组成具有梯度的材料。特别是，可以优选使用能够通过光刻法进行布图的光反应性树脂材料。另外，还可以通过对第一栅极绝缘层3的表面实施紫外线照射处理或者利用自组装单分子膜等的表面处理，控制第一栅极绝缘层3的表面能量，从而提高与形成在第一栅极绝缘层上的第二栅极绝缘层的密合性。
第一栅极绝缘层3可以使用旋涂法、狭缝涂布法等湿式成膜法形成。另外，关于布图，可以使用公知一般的方法，但作为第一栅极绝缘层3的材料使用光反应性树脂材料时，可以通过利用光刻法进行曝光、显影来进行布图，可以优选使用这种方法。
第一栅极绝缘层3为了将栅极电极2与其它电极电绝缘，需要将除了栅极电极2与外部的连接部之外、至少将栅极电极2上可靠地被覆。关于其膜厚，优选为0.2μm～1.2μm，更优选为0.5μm～1.0μm。
(膜厚的测定)
膜厚可以通过利用触针式高度差计进行测定的方法、或利用原子力显微镜(AFM)进行测定的方法、将基板剪切后利用扫描型电子显微镜(SEM)观察其截面的方法等公知一般的方法进行测定，可以根据样品的大小或形状、膜厚的范围，适当选择这些方法进行测定。
第一栅极绝缘层3为了抑制薄膜晶体管100中的漏电流，优选其电阻率为1011Ωcm以上，更优选为1014Ωcm以上。另外，优选第一栅极绝缘层3的相对介电常数为2.0～5.0左右。
(电阻率的测定)
在电阻率的测定中，与本发明的薄膜晶体管100分开另外地制作在第一栅极绝缘层3的上下形成有电极的测定用电容器元件，测定对该上下的电极施加电压时的电流值，由此可以求得电阻率。
(相对介电常数的测定)
相对介电常数的测定可以使用与电阻率的测定相同的电容器元件进行测定。具体地说，对测定用的电容器元件使用LCR测定计等，以所希望的频率施加电压，测定此时的容量，从而可以求出相对介电常数。
接着，在第一栅极绝缘层3上形成第二栅极绝缘层4。第二栅极绝缘层4可以使用无机绝缘材料，例如氧化硅、氧化铝、氧化钽、氧化铪、氧化钇、氧化锆、氮化硅等。它们可以以单层使用，还可以层叠2层以上使用，还可以将它们混合使用。另外，还可以是朝向生长方向使组成具有梯度的材料。
第二栅极绝缘层4可以使用溅射法、原子层沉积法(ALD法)、脉冲激光沉积法(PLD法)、化学气相沉积法(CVD法)等真空成膜法或以有机金属化合物为前体的溶胶-凝胶法等湿式成膜法等来形成。
如上所述，由于第二栅极绝缘层4由无机绝缘材料形成，因此当其膜厚很厚时，有因弯曲本发明的薄膜晶体管100时的形变产生裂纹而被破坏的危险。因此，第二栅极绝缘层4的膜厚优选薄薄地设定。通过减薄第二栅极绝缘层4的膜厚，能够减轻形变，提高薄膜晶体管100的挠性。但是，虽然根据第二栅极绝缘层4的形成方法多少有些变化，但当使其膜厚过薄时，作为膜的形成变难，同时难以确保制造工序的稳定性。因此，第二栅极绝缘层4的膜厚优选为2nm～100nm左右、更优选为5nm～50nm。
第二栅极绝缘层4为了防止漏电流，其电阻率优选为1010Ωcm以上，更优选为1013Ωcm以上。另外，相对介电常数优选为3～25。已知在薄膜晶体管的栅极绝缘层中，其相对介电常数越大，则静电容量变得越大、被诱导的电荷量变得越大，因此在相同膜厚时，可以获得更高的元件特性，但本实施方式中，第二栅极绝缘层4的膜厚与第一栅极绝缘层3的膜厚相比足够薄地设定，因此作为栅极绝缘层整体的对静电容量的影响不会那么大。因此，只要是在上述膜厚范围内具有上述电阻率以及相对介电常数，则即便第二栅极绝缘层4的膜厚是薄的膜，也不会特别损害其效果。
接着，如图2(c)所示，在第二栅极绝缘层4上形成半导体层5。半导体层5中可以使用选自铟、镓、锌、以及锡中的金属的氧化物或非晶质硅或微晶硅等。作为金属氧化物材料，例如可以使用氧化铟、氧化锌、氧化镓、氧化锡、氧化铟锌、氧化铟镓、氧化铟镓锌等。进而，还可以使用在这些金属氧化物中混合有其它金属元素、例如铝或锆、铪、钨、镁等的材料。
半导体层5可制成非晶膜，还可制成微晶膜或多晶膜。制成微晶膜或多晶膜时，可以通过调整半导体层5的成膜条件成膜为微晶膜或多晶膜，还可以使用通过在成膜了非晶膜后进行热处理等而制成微晶或多晶膜的方法。半导体层5的结晶性测定可以使用X射线衍射法(XRD法)等，可以通过公知一般的方法进行非晶或微晶、多晶膜的结晶性的评价。
半导体层5可以使用溅射法、原子层沉积法(ALD法)、脉冲激光沉积法(PLD法)、化学气相沉积法(CVD法)等真空成膜法或以有机金属化合物为前体的溶胶-凝胶法等湿式成膜法等来形成。
通过利用各种手段将半导体层5的载流子浓度调整至所希望的值，可以调整薄膜晶体管100的元件特性。例如，当半导体层5为金属氧化物时，通过调整成膜时的氧浓度，调整膜中的氧缺陷，由此可以调整载流子浓度。另外，通过改变金属氧化物的金属的组成比，也可以改变载流子浓度，还可以通过所使用的金属元素进行适当调整。另外，还可以在形成半导体层5之后进行热处理，由此调整至最佳的载流子浓度。
薄膜晶体管100中的半导体层5的晶体管的作为沟道区域发挥作用的区域是在半导体层5的膜厚方向上与第二栅极绝缘层4接触的半导体层5的界面的极薄区域。因此，需要良好地保持第二栅极绝缘层4与半导体层5的界面。具体地说，第二栅极绝缘层与半导体层5的界面的表面粗糙度(Ra)优选为2nm以下，更优选为1nm以下。
半导体层5的膜厚方向上作为沟道起作用的区域如上所述是极薄的区域，半导体层5的膜厚即便是极薄的膜，也可使其作为晶体管工作。但是，为了形成稳定的膜质的半导体层5，半导体层5的膜厚优选为5nm以上且100nm以下，更优选为15nm以上且40nm以下。
另外，关于形成半导体层5的区域，当半导体层5存在于基板整个面上时，在将薄膜晶体管100制成薄膜晶体管阵列时，有在相邻薄膜晶体管之间产生漏电流的危险。因此，如图2(d)所示，优选对半导体层5进行布图。为了在后述的对第二栅极绝缘层4进行布图的工序中，按照尽量减小形成第二栅极绝缘层4的区域的方式进行布图，优选按照尽量减小形成半导体层5的区域的方式进行布图。但是，半导体层5需要按照至少具有薄膜晶体管100的沟道区域和与源极电极7以及漏极电极8的连接部的方式进行布图。半导体层5的布图可以使用公知一般的方法，可优选使用光刻法等方法。
接着，如图2(e)所示，在半导体层5上形成保护层6。保护层6为了保护半导体层5的背沟道部，按照至少将半导体层5的俯视下的沟道区域覆盖的方式形成。已知背沟道部是指在半导体层5中在形成与形成沟道的界面为相反侧的半导体层5时、成为表面的区域，通过将该背沟道部暴露于化学物质中或者吸附大气中的气体，会对半导体层5的电子状态造成影响。因此，利用保护层6保护半导体层5的背沟道部而使其保持在良好的状态对于实现良好的元件特性来说是非常重要的。
另外，将薄膜晶体管100作为薄膜晶体管阵列进行使用时，还可以在栅极电极布线以及源极电极布线等电极布线交叉的区域上形成第二栅极绝缘层4以及保护层6。图3表示薄膜晶体管阵列的示意俯视图，图4表示薄膜晶体管阵列的栅极电极布线与源极电极布线交叉的区域的示意截面图。图4表示图3的CD上的截面。在栅极电极布线2与源极电极布线7交叉的区域上，除了第一栅极绝缘层3之外，还形成有第二栅极绝缘层4以及保护层6。由此，可以提高这些电极布线交叉的区域的绝缘性。
作为保护层6，使用绝缘性的材料。例如可以使用氧化硅、氧化铝、氧化钽、氧化铪、氧化钇、氧化锆、氮化硅等无机绝缘性材料，或者聚甲基丙烯酸甲酯(PMMA)等丙烯酸树脂，聚乙烯醇(PVA)、聚乙烯基苯酚(PVP)、环氧树脂、聚酰亚胺、聚对二甲苯等有机绝缘树脂材料。这些材料可以以单层使用，还可以层叠2层以上使用，还可以制成它们的混合物或共聚物、无机材料-有机树脂的混合材料的薄膜，还可以是朝向生长方向使组成具有梯度的材料。将氧化物绝缘材料和有机绝缘材料层叠来使用保护层6时，其层叠顺序并无特别指定，可以优选使用在形成无机材料后形成有机材料，将有机材料作为掩模，对无机材料进行布图的方法。
保护层6为了防止自半导体层或源极电极7以及漏极电极8等电极的漏电流，其电阻率优选为1011Ωcm以上，更优选为1014Ωcm以上。
保护层6的膜厚在使用有机材料时，优选是与第一栅极绝缘层3同等或其以下的膜厚。另外，使用无机材料时，优选是与第二栅极绝缘层4同等的膜厚。另外，保护层6的形状优选图案的端部为正锥形状。通过使图案端部为正锥形状，可以防止形成在保护层6上的源极电极7以及漏极电极8的断线。
关于保护层6的形成方法，可以适当根据材料使用溅射法、CVD法、ALD法、PLD法等真空成膜法或者旋涂法、狭缝涂布法、印刷法等湿式成膜法。
形成保护层6之后，如图2(f)所示，对着形成有保护层6或半导体层5的区域进行第二栅极绝缘层4的布图。第二栅极绝缘层4的布图中，可以是在半导体层5以及保护层6上形成抗蚀剂等，将其作为掩模进行刻蚀，还可以是将半导体层5以及保护层6作为掩模进行刻蚀。将半导体层5以及保护层6作为掩模进行刻蚀时，可以削减在半导体层5以及保护层6上形成抗蚀剂等的工序。第二栅极绝缘层4的刻蚀可以选择对应第二栅极绝缘层的材质的手法。例如，可以使用反应离子刻蚀法(RIE法)或者等离子体刻蚀法(PE法)等干式刻蚀法，还可以使用利用了刻蚀液的湿式刻蚀法，可以使用公知一般的方法。
薄膜晶体管100由于具有高挠性，因此在弯曲薄膜晶体管100时会产生大的形变。因而，关于使用无机材料形成的第二栅极绝缘层4，通过按照尽量减小形成第二栅极绝缘层4的区域的方式进行布图，能够减轻弯曲时的第二栅极绝缘层4的形变，防止弯曲薄膜晶体管100时的元件的破坏。
通过在形成保护层6之后对第二栅极绝缘层4进行布图，能够防止在第二栅极绝缘层4的表面上产生布图时的损伤或污染，另外还可防止在作为半导体层5的表面的背沟道部中产生损伤。进而，通过良好地保持第二栅极绝缘层4与半导体层5的界面以及半导体层5的背沟道部的状态，能够实现具有良好元件特性的薄膜晶体管100。
接着，如图2(g)所示，形成源极电极7以及漏极电极8。源极电极7以及漏极电极8可以使用与上述栅极电极2同样的材料以及形成方法进行形成。
源极电极7以及漏极电极8按照彼此分开地连接于半导体层5的方式形成。源极电极7和漏极电极8可以使用彼此不同的材料独立地形成，但考虑到形成工序所花的工夫，优选使用相同的材料同时地形成。另外，为了减轻源极电极7以及漏极电极8与半导体层5的接触电阻，在形成源极电极7以及漏极电极8之前，还可以在半导体层5的与源极电极7以及漏极电极8的连接部上实施等离子体处理等表面处理。
(第二实施方式)
图5为表示本发明第二实施方式的薄膜晶体管101的示意截面图。
如图5所示，薄膜晶体管101是薄膜晶体管100中的保护层6由第一保护层6a和第二保护层6b构成。其它构成与薄膜晶体管100相同。
以下，使用图6对薄膜晶体管101的制造方法进行说明。
在形成半导体层5之后，如图6(e1)所示，形成第一保护层6a。第一保护层6a可以使用与第二栅极绝缘层4相同的材料形成。另外，第一保护层6a可以使用与第二栅极绝缘层4相同的方法形成。
形成第一保护层6a之后，如图6(e2)所示，形成第二保护层6b。第二保护层6b可以使用与薄膜晶体管100中的保护层6相同的材料形成。另外，第二保护层6b可以使用与薄膜晶体管100中的保护层6相同的方法形成。
在形成第二保护层6b之后，如图6(f)所示，对着形成有第二保护层6b或半导体层5的区域，进行第一保护层6a以及第二栅极绝缘层4的布图。使用相同材料形成第一保护层6a以及第二栅极绝缘层4时，第一保护层6a以及第二栅极绝缘层4的布图可以使用相同的方法进行。第一保护层6a以及第二栅极绝缘层4的布图中，可以以半导体层5以及第二保护层6b作为掩模进行刻蚀。
其它工序与薄膜晶体管100相同。如此，通过用无机材料形成与半导体层5接触的第一保护层6a，能够良好地保持保护层与半导体层5的界面，能够实现高的晶体管特性。
(第三实施方式)
图7为表示本发明第三实施方式的薄膜晶体管102的示意截面图。
薄膜晶体管102至少具备绝缘性的基板1、栅极电极2、第一栅极绝缘层3、第二栅极绝缘层4、半导体层5、绝缘性的保护层6、源极电极7以及漏极电极8。
如图7所示，在薄膜晶体管102中，在基板1上形成栅极电极2，在栅极电极2上形成第一栅极绝缘层3，在第一栅极绝缘层3上形成第二栅极绝缘层4，在第二栅极绝缘层4上形成半导体层5，在半导体层5上形成保护层6，源极电极7以及漏极电极8按照与半导体层5连接的方式形成在保护层6上。进而，第二栅极绝缘层4仅形成在与半导体层5或保护层6重叠的范围内。
图7(a)为表示第二栅极绝缘层4仅形成在与半导体层5重叠的范围内的薄膜晶体管102的示意截面图，图7(b)为表示第二栅极绝缘层4仅形成在与保护层6重叠的范围内的薄膜晶体管102的示意截面图。
第一栅极绝缘层3由以有机材料为主成分的材料形成，第二栅极绝缘层4由无机材料形成。如此，通过利用无机材料形成与半导体层5接触的第二栅极绝缘层4，能够良好地保持栅极绝缘层与半导体层5的界面，能够实现高晶体管特性。另外，通过按照仅在与半导体层5或保护层6重叠的范围内形成第二栅极绝缘层4的方式进行布图，能够提高挠性。
保护层6由以具有高挠性的有机材料为主成分的材料形成，由于弯曲薄膜晶体管时也不会产生裂纹或剥离等，因此能够提高薄膜晶体管的挠性。另外，通过含有氟，有效地阻断影响半导体层表面的外界的气体等，由此能够实现高晶体管特性。
进而，排列薄膜晶体管102，制成薄膜晶体管阵列，可以制成图像显示装置或传感器等电子装置。作为电子装置使用时，可以设置未图示的层间绝缘层或像素电极、传感器电极、对置电极以及对置的第二基板等，根据所制作的电子装置的种类，它们的结构可以适当变更。
以下，与薄膜晶体管102的制造方法一起，对薄膜晶体管102的各构成要素进行说明。
首先，准备基板1。作为基板1的材料，可以使用聚碳酸酯、聚乙撑硫化物、聚醚砜、聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯、环烯烃聚合物、乙烯-四氟乙烯共聚树脂、玻璃纤维强化丙烯酸树脂膜、聚酰亚胺、氟系树脂、薄板玻璃等，但并不限定于这些。这些材料可单独使用，还可以制成层叠了2种以上的复合的基板1使用。
基板1为有机物膜时，为了提高薄膜晶体管102的耐久性，还可以形成气体阻隔层(未图示)。作为气体阻隔层的材料，可举出氧化铝(Al2O3)、氧化硅(SiOx)、氮化硅(SiNx)、氧化氮化硅(SiON)、碳化硅(SiC)以及类金刚石碳(DLC)等，但并不限定于这些。另外，这些气体阻隔层还可以层叠2层以上进行使用。气体阻隔层可以仅形成在使用了有机物膜的基板1的单面上，还可以形成在两面上。气体阻隔层可以使用真空蒸镀法、离子镀法、溅射法、激光消融法、等离子体CVD(Chemical Vapor Deposition，化学气相沉积)法、热丝CVD法以及溶胶-凝胶法等形成，但并不限定于这些。
接着，在基板1上形成栅极电极2。薄膜晶体管的栅极电极2、源极电极7、漏极电极8没有必要明确地分为电极部分和布线部分，以下作为薄膜晶体管102的构成要素，包括布线部分在内称呼为电极。
栅极电极2可以使用银(Ag)、铝(Al)、铜(Cu)、钼(Mo)、铬(Cr)、钛(Ti)、钨(W)、锰(Mn)、铌(Nb)、钽(Ta)等金属材料。另外，还可以使用氧化铟(InO)、氧化锡(SnO)、氧化锌(ZnO)、氧化铟锡(ITO)、氧化铟锌(IZO)等导电性金属氧化物材料。这些材料可以以单层使用，也可以层叠使用，还可以作为合金使用。优选使用具有高挠性且导电性和加工性优异的铝合金，但并不特别限定于此。
栅极电极2的形成可以使用真空蒸镀法、溅射法等真空成膜法，使用导电性材料的前体等的溶胶-凝胶法，将纳米粒子制成油墨后进行丝网印刷、凸版印刷、喷墨印刷的方法等利用湿式成膜法进行形成的方法等，但并不限定于这些方法，可以使用公知一般的方法。栅极电极2的布图例如可以使用光刻法，利用抗蚀剂等保护图案形成部分，利用刻蚀将不要的部分除去来进行，也可以使用印刷法等直接进行布图，但并不限定于这些方法，可以使用公知一般的布图方法。
接着，在栅极电极2上形成第一栅极绝缘层3。第一栅极绝缘层3为了将栅极电极2与源极电极7以及漏极电极8等电极、以及半导体层5电绝缘，至少设置在栅极电极2上，但也可以除了栅极电极2与外部的连接部之外、设置在基板1上的整个面上。
第一栅极绝缘层3使用包含有机绝缘材料的绝缘材料。作为有机绝缘材料，例如可以使用聚甲基丙烯酸甲酯(PMMA)等丙烯酸树脂、聚乙烯醇(PVA)、聚乙烯基苯酚(PVP)、环氧树脂、聚酰亚胺、聚对二甲苯等有机绝缘树脂材料。这些材料可以以单层使用，还可以层叠2层以上使用，还可以制成它们的共聚物或添加有无机系材料的无机-有机树脂的混合材料的薄膜，还可以是朝向生长方向使组成具有梯度的材料。特别是，可以优选使用能够通过光刻法进行布图的光反应性树脂材料。另外，还可以通过对第一栅极绝缘层3的表面实施紫外线照射处理或者利用自组装单分子膜等的表面处理，控制第一栅极绝缘层3的表面能量，从而提高与形成在第一栅极绝缘层上的第二栅极绝缘层的密合性。
第一栅极绝缘层3可以使用旋涂法、狭缝涂布法等湿式成膜法形成。另外，关于布图，可以使用公知一般的方法，但作为第一栅极绝缘层3的材料使用光反应性树脂材料时，可以通过利用光刻法进行曝光、显影来进行布图，可以优选使用这种方法。
第一栅极绝缘层3为了将栅极电极2与其它电极电绝缘，需要将除了栅极电极2与外部的连接部之外、至少将栅极电极2上可靠地被覆。关于其膜厚，优选为0.2μm～1.2μm，更优选为0.4μm～1.0μm。
(膜厚的测定)
膜厚可以通过利用触针式高度差计进行测定的方法、或利用原子力显微镜(AFM)进行测定的方法、将基板剪切后利用扫描型电子显微镜(SEM)观察其截面的方法等公知一般的方法进行测定，可以根据样品的大小或形状、膜厚的范围，适当选择这些方法进行测定。
第一栅极绝缘层3为了抑制薄膜晶体管102的漏电流，优选其电阻率为1011Ωcm以上，更优选为1014Ωcm以上。另外，优选第一栅极绝缘层3的相对介电常数为2.0～5.0左右。
(电阻率的测定)
在电阻率的测定中，与本发明的薄膜晶体管102分开另外地制作在第一栅极绝缘层3的上下形成有电极的测定用电容器元件，测定对该上下的电极施加电压时的电流值，由此可以求得电阻率。
(相对介电常数的测定)
相对介电常数的测定可以使用与电阻率的测定相同的电容器元件进行测定。具体地说，对测定用的电容器元件使用LCR测定计等，以所希望的频率施加电压，测定此时的容量，从而可以求出相对介电常数。
接着，在第一栅极绝缘层3上形成第二栅极绝缘层4。第二栅极绝缘层4可以使用无机绝缘材料，例如氧化硅、氧化铝、氧化钽、氧化铪、氧化钇、氧化锆、氮化硅等。它们可以以单层使用，还可以层叠2层以上使用，还可以将它们混合使用。另外，还可以是朝向生长方向使组成具有梯度的材料。
第二栅极绝缘层4可以使用溅射法、原子层沉积法(ALD法)、脉冲激光沉积法(PLD法)、化学气相沉积法(CVD法)等真空成膜法或以有机金属化合物为前体的溶胶-凝胶法等湿式成膜法等来形成。
如上所述，由于第二栅极绝缘层4由无机绝缘材料形成，因此当其膜厚很厚时，有因弯曲本发明的薄膜晶体管102时的形变产生裂纹而被破坏的危险。因此，第二栅极绝缘层4的膜厚优选薄薄地设定。通过减薄第二栅极绝缘层4的膜厚，能够减轻形变，提高薄膜晶体管102的挠性。但是，虽然根据第二栅极绝缘层4的形成方法多少有些变化，但当使其膜厚过薄时，作为膜的形成变难，同时难以确保制造工序的稳定性。因此，第二栅极绝缘层4的膜厚优选为2nm～100nm左右、更优选为5nm～50nm。
第二栅极绝缘层4为了防止漏电流，其电阻率优选为1010Ωcm以上，更优选为1013Ωcm以上。另外，相对介电常数优选为3～25。已知在薄膜晶体管的栅极绝缘层中，其相对介电常数越大，则静电容量变得越大、被诱导的电荷量变得越大，因此在相同膜厚时，可以获得更高的元件特性，但本实施方式中，第二栅极绝缘层4的膜厚与第一栅极绝缘层3的膜厚相比足够薄地设定，因此作为栅极绝缘层整体的对静电容量的影响不会那么大。因此，只要是在上述膜厚范围内具有上述电阻率以及相对介电常数，则即便第二栅极绝缘层4的膜厚是薄的膜，也不会特别损害其效果。
接着，在第二栅极绝缘层4上形成半导体层5。半导体层5中可以使用选自铟、镓、锌、以及锡中的金属的氧化物或非晶质硅或微晶硅等。作为金属氧化物材料，例如可以使用氧化铟、氧化锌、氧化镓、氧化锡、氧化铟锌、氧化铟镓、氧化铟镓锌等。进而，还可以使用在这些金属氧化物中混合有其它金属元素、例如铝或锆、铪、钨、镁等的材料。
半导体层5可制成非晶膜，还可制成微晶膜或多晶膜。制成微晶膜或多晶膜时，可以通过调整半导体层5的成膜条件成膜为微晶膜或多晶膜，还可以使用通过在成膜了非晶膜后进行热处理等而制成微晶或多晶膜的方法。半导体层5的结晶性测定可以使用X射线衍射法(XRD法)等，可以通过公知一般的方法进行非晶或微晶、多晶膜的结晶性的评价。
半导体层5可以使用溅射法、原子层沉积法(ALD法)、脉冲激光沉积法(PLD法)、化学气相沉积法(CVD法)等真空成膜法或以有机金属化合物为前体的溶胶-凝胶法等湿式成膜法等来形成。
通过利用各种手段将半导体层5的载流子浓度调整至所希望的值，可以调整薄膜晶体管102的元件特性。例如，当半导体层5为金属氧化物时，通过调整成膜时的氧浓度，调整膜中的氧缺陷，由此可以调整载流子浓度。另外，通过改变金属氧化物的金属的组成比，也可以改变载流子浓度，还可以通过所使用的金属元素进行适当调整。另外，还可以在形成半导体层5之后进行热处理，由此调整至最佳的载流子浓度。
薄膜晶体管102中的半导体层5的晶体管的作为沟道区域发挥作用的区域是在半导体层5的膜厚方向上与第二栅极绝缘层4接触的半导体层5的界面的极薄区域。因此，需要良好地保持第二栅极绝缘层4与半导体层5的界面。具体地说，第二栅极绝缘层与半导体层5的界面的表面粗糙度(Ra)优选为2nm以下，更优选为1nm以下。
半导体层5的膜厚方向上作为沟道起作用的区域如上所述是极薄的区域，半导体层5的膜厚即便是极薄的膜，也可使其作为晶体管工作。但是，为了形成稳定的膜质的半导体层5，半导体层5的膜厚优选为5nm以上且100nm以下，更优选为15nm以上且40nm以下。
另外，关于形成半导体层5的区域，当半导体层5存在于基板整个面上时，在将薄膜晶体管102制成薄膜晶体管阵列时，有在相邻薄膜晶体管之间产生漏电流的危险。因此，优选对半导体层5进行布图。为了在后述的对第二栅极绝缘层4进行布图的工序中，按照尽量减小形成第二栅极绝缘层4的区域的方式进行布图，优选按照尽量减小形成半导体层5的区域的方式进行布图。但是，半导体层5需要按照至少具有薄膜晶体管100的沟道区域和与源极电极7以及漏极电极8的连接部的方式进行布图。半导体层5的布图可以使用公知一般的方法，可优选使用光刻法等方法。
形成半导体层5之后，对着形成有半导体层5的区域进行第二栅极绝缘层4的布图。第二栅极绝缘层4的布图中，可以以在半导体层5的布图中使用的抗蚀剂作为掩模，进行刻蚀。第二栅极绝缘层4的刻蚀可以选择对应第二栅极绝缘层的材质的手法。例如，可以使用反应离子刻蚀法(RIE法)等离子体刻蚀法(PE法)等干式刻蚀法，还可以使用利用了刻蚀液的湿式刻蚀法，可以使用公知一般的方法。
薄膜晶体管102由于具有高挠性，因此在弯曲薄膜晶体管102时会产生大的形变。因而，关于使用无机材料形成的第二栅极绝缘层4，通过按照尽量减小形成第二栅极绝缘层4的区域的方式进行布图，能够减轻弯曲时的第二栅极绝缘层4的形变，防止弯曲薄膜晶体管102时的元件的破坏。
通过在形成半导体层5之后对第二栅极绝缘层4进行布图，能够防止在第二栅极绝缘层4的表面上产生布图时的损伤或污染。进而，通过良好地保持第二栅极绝缘层4与半导体层5的界面的状态，能够实现具有良好元件特性的薄膜晶体管102。
接着，在半导体层5上形成保护层6。保护层6为了保护半导体层5的背沟道部，按照至少将半导体层5的俯视下的沟道区域覆盖的方式形成。已知背沟道部是指在半导体层5中在形成与形成沟道的界面为相反侧的半导体层5时、成为表面的区域，通过将该背沟道部暴露于化学物质中或者吸附大气中的气体，会对半导体层5的电子状态造成影响。因此，利用保护层6保护半导体层5的背沟道部而使其保持在良好的状态对于实现良好元件特性来说是非常重要的。
另外，将薄膜晶体管102作为薄膜晶体管阵列进行使用时，还可以在栅极电极布线以及源极电极布线等电极布线交叉的区域上形成第二栅极绝缘层4以及保护层6。由此，可以提高这些电极布线交叉的区域的绝缘性。
作为保护层6，可使用含有氟的绝缘性的有机材料。例如，可以使用聚甲基丙烯酸甲酯(PMMA)等丙烯酸树脂、聚乙烯醇(PVA)、聚乙烯基苯酚(PVP)、环氧树脂、聚酰亚胺、聚对二甲苯、氟树脂等有机绝缘树脂材料。这些材料可以以单层使用，还可以层叠2层以上使用，还可以制成它们的混合物或共聚物、无机材料-有机树脂的混合材料的薄膜，还可以是朝向生长方向使组成具有梯度的材料。保护层6通过使用由有机材料形成的绝缘材料，即便在弯曲薄膜晶体管102时保护层也不会产生裂纹等，能够实现高挠性。
关于保护层6中含有的氟，可以使用氟树脂，或在有机树脂的构成要素的一部分中具有氟者，在有机树脂中添加有氟系材料者等。通过在保护层6中含有氟，能够有效地防止外部的化学物质或大气中的水、氧等吸附在半导体层5上。特别是，通过提高保护层6表面的氟浓度，关于保护免受外部的影响，能够获得高的效果。另外，当在绝缘性有机材料中添加氟系材料、制成含氟的保护层6时，可以优选地使用氟系的表面活性剂。进而，关于表面活性剂，为了不对保护层6的绝缘性或电荷的蓄积等造成影响，优选使用非离子系的表面活性剂。
关于保护层6中含有的氟的评价，可以利用飞行时间二次离子质谱仪(TOF-SIMS)等进行评价。特别是，在对于深度方向的氟量的分析中，氟原子因深度方向分析中使用的离子束而易于离去，有难以分析的情况，因此优选使用气体团簇离子束(GCIB)。另外，作为简单地估算存在于保护层6表面的氟浓度的方法，有测定保护层6的表面能量的方法。表面能量的测定可以使用将水或有机溶剤滴加于表面、由其接触角算出的方法。作为保护层6的表面能量，优选为30mJ/m2以下，更优选为25mJ/m2以下。
保护层6为了防止自半导体层或源极电极7以及漏极电极8等电极的漏电流，其电阻率优选为1011Ωcm以上，更优选为1014Ωcm以上。
保护层6的膜厚优选为0.3μm以上且3μm以下左右的膜厚。另外，保护层6的形状优选图案的端部为正锥形状。通过使图案端部为正锥形状，可以防止形成在保护层6上的源极电极7以及漏极电极8的断线，或者防止发生形成于上部的图案的不良。
关于保护层6的形成方法，可以适当根据材料使用旋涂法、狭缝涂布法、印刷法等湿式成膜法。
接着，形成源极电极7以及漏极电极8。源极电极7以及漏极电极8可以使用与上述栅极电极2同样的材料以及形成方法进行形成。
源极电极7以及漏极电极8按照彼此分开地连接于半导体层5的方式形成。源极电极7和漏极电极8可以使用彼此不同的材料独立地形成，但考虑到形成工序所花的工夫，优选使用相同的材料同时地形成。另外，为了减轻源极电极7以及漏极电极8与半导体层5的接触电阻，在形成源极电极7以及漏极电极8之前，还可以在半导体层5的与源极电极7以及漏极电极8的连接部上实施等离子体处理等表面处理。
(第四实施方式)
图8为表示本发明第四实施方式的薄膜晶体管103的示意截面图。
图8(a)为表示第二栅极绝缘层4仅形成在与半导体层5重叠的范围内的薄膜晶体管103的示意截面图，图8(b)为表示第二栅极绝缘层4仅形成在与保护层6重叠的范围内的薄膜晶体管103的示意截面图。
如图8所示，薄膜晶体管103是薄膜晶体管102中的保护层6与源极电极7以及漏极电极8的形成顺序不同的情况。
薄膜晶体管103中，在形成半导体层5之后，形成源极电极7以及漏极电极8。此时，在源极电极7以及漏极电极8的形成方法中，可以通过与上述薄膜晶体管102的源极电极7以及漏极电极8相同的方法形成，但在利用光刻法形成源极电极7以及漏极电极8时，为了这些电极在刻蚀时、半导体层5不会受到损伤，需要选择半导体层5难以溶解在所使用的刻蚀液等中的药剂。另外，源极电极7以及漏极电极8的刻蚀中还可以优选地使用利用干式刻蚀法等的方法。
在形成源极电极7以及漏极电极8之后，形成保护层6。关于保护层6，也是可以通过与第三实施方式的薄膜晶体管102相同的方法形成。
关于保护层6的形成，优选按照至少将半导体层5覆盖的方式形成，但也可以除了电极的连接部等之外形成在基板的整个面上。
关于其它工序，与薄膜晶体管102相同。通过如此地在保护层6的形成前形成源极电极7以及漏极电极8，可以将薄膜晶体管的沟道长设定为很短，易于获得更高的电流值。
使用薄膜晶体管100～103，制成图像显示装置或传感器元件等电子装置时，适当地形成除上述之外的绝缘层、电极、显示要素或传感器要素以及对置基板等。关于这些材料并无特别限定，关于绝缘层，可以由基于第一栅极绝缘层3以及第二栅极绝缘层4的内容形成，关于电极，可以使用基于栅极电极2的电极。另外，在对置基板中，可以使用与基板1相同的基板，但并不限定于此。
当使用了薄膜晶体管100～103的电子装置为图像显示装置时，作为其显示要素，可以使用液晶、电泳粒子、有机电致发光等。在图像显示装置中，并不限定于是反射型、透过型的哪一者，可以使用这些公知一般的显示要素。另外，根据所使用的显示要素，还可以利用在1个像素内设有多个薄膜晶体管100～103的构成。
另外，当使用了薄膜晶体管100～103的电子装置为传感器元件时，作为传感器活性层，可以将对温度或压力有所反应的材料连接于薄膜晶体管的任意电极，还可以在薄膜晶体管的任意电极中形成由自组织膜等获得的官能膜，作为对生物体分子或金属离子等有所反应的电极进行利用。进而，根据所使用的传感器的用途，还可利用设置多个薄膜晶体管100～103的构成。
实施例
(实施例1)
作为实施例1，制作图1所示的薄膜晶体管100。
作为基板1，在厚度为0.7mm的无碱玻璃上涂布聚酰亚胺清漆进行烧制，形成膜厚为20μm的聚酰亚胺膜。
在基板1上，使用DC磁控溅射法，以100nm的膜厚成膜铝合金，利用光刻法布图为所希望的形状。具体地说，涂布感光性正性抗蚀剂OFPR800(东京应化工业)后，进行掩模曝光、利用碱显影的显影，形成所希望形状的抗蚀剂图案，使用混合有磷酸-硝酸-醋酸的刻蚀液，将铝合金的不需要部分刻蚀。之后，利用抗蚀剂剥离液将抗蚀剂膜除去，形成所希望形状的栅极电极2(以下将这种布图方法简记为“光刻法”)。
在形成有栅极电极2的基板上，使用狭缝涂布法，涂布感光性丙烯酸树脂，利用掩模曝光、碱显影进行布图，在230℃下进行烧制，形成所希望形状的第一栅极绝缘层3。烧制后的第一栅极绝缘层3的膜厚为1.0μm。另外，第一栅极绝缘层3的相对介电常数为3.6。
在形成有第一栅极绝缘层3的基板上，利用化学气相沉积法(CVD法)，以硅烷(SiH4)、一氧化二氮(N2O)作为原料气体，形成由氧化硅形成的第二栅极绝缘层4。第二栅极绝缘层4的膜厚为30nm。另外，第二栅极绝缘层4的相对介电常数为5.0。
之后，在第二栅极绝缘层4上，利用溅射法，使用具有InGaZnOx(IGZO)的组成的靶材和作为溅射气体的氩气(Ar)、氧气(O2)，以30nm的膜厚成膜IGZO薄膜，利用光刻法进行布图，形成半导体层5。
进而，在半导体层5上涂布丙烯酸树脂，利用掩模曝光、碱显影进行布图，在230℃下进行烧制，形成所希望形状的保护层6。保护层6的膜厚为0.6μm。
之后，利用使用了四氟化碳(CF4)气体的反应离子刻蚀法(RIE法)进行第二栅极绝缘层4的刻蚀，进行第二栅极绝缘层4的布图。此时，与半导体层5或保护层6的区域重叠的第二栅极绝缘层4如图2(f)所示由于半导体层5以及保护层6变为掩模，因此未被刻蚀。
之后，利用溅射法以150nm的膜厚成膜钼(Mo)，利用光刻法布图为所希望的形状，形成源极电极7以及漏极电极8。
通过以上的工序，制作本发明第一实施方式的薄膜晶体管100。
(实施例2)
作为实施例2，制作图5所示的薄膜晶体管101。
作为基板1，在厚度为0.7mm的无碱玻璃上涂布聚酰亚胺清漆，进行烧制，形成膜厚为20μm的聚酰亚胺膜。
在基板1上，使用DC磁控溅射法，以100nm的膜厚成膜铝合金，利用光刻法布图为所希望的形状，形成栅极电极2。
在形成有栅极电极2的基板上，使用狭缝涂布法涂布感光性丙烯酸树脂，利用掩模曝光、碱显影进行布图，在230℃下进行烧制，形成所希望形状的第一栅极绝缘层3。烧制后的第一栅极绝缘层3的膜厚为1.0μm。另外，第一栅极绝缘层3的相对介电常数为3.6。
在形成有第一栅极绝缘层3的基板上，利用化学气相沉积法(CVD法)，以硅烷(SiH4)、一氧化二氮(N2O)作为原料气体，形成由氧化硅(SiOx)形成的第二栅极绝缘层4。第二栅极绝缘层4的膜厚为30nm。另外，第二栅极绝缘层4的相对介电常数为5.0。
之后，在第二栅极绝缘层4上，利用溅射法，使用具有InGaZnOx(IGZO)的组成的靶材和作为溅射气体的氩气(Ar)、氧气(O2)，以30nm的膜厚成膜IGZO薄膜，利用光刻法进行布图，形成半导体层5。
在半导体层5上，利用CVD法以30nm的膜厚成膜由氧化硅(SiOx)形成的第一保护层6a后，涂布丙烯酸树脂，利用掩模曝光、碱显影进行布图，在230℃下进行烧制，形成所希望形状的第二保护层6b。第二保护层6b的膜厚为0.7μm。
之后，利用使用了四氟化碳(CF4)气体的反应离子刻蚀法(RIE法)进行第一保护层6a以及第二栅极绝缘层4的刻蚀，进行第一保护层6a以及第二栅极绝缘层4的布图。
之后，利用溅射法以150nm的膜厚成膜钼(Mo)，利用光刻法布图为所希望的形状，形成源极电极7以及漏极电极8。
通过以上的工序，制作本发明第二实施方式的薄膜晶体管101。
(实施例3)
作为实施例3，制作图1所示的薄膜晶体管100。
作为基板1，在厚度为0.7mm的无碱玻璃上涂布聚酰亚胺清漆，进行烧制，形成膜厚为20μm的聚酰亚胺膜。
在基板1上，使用DC磁控溅射法，以100nm的膜厚成膜铝合金，利用光刻法布图为所希望的形状，形成栅极电极2。
在形成有栅极电极2的基板上，使用狭缝涂布法涂布感光性丙烯酸树脂，利用掩模曝光、碱显影进行布图，在230℃下进行烧制，形成所希望形状的第一栅极绝缘层3。烧制后的第一栅极绝缘层3的膜厚为0.7μm。另外，第一栅极绝缘层3的相对介电常数为3.6。
在形成有第一栅极绝缘层3的基板上，利用化学气相沉积法(CVD法)，以硅烷(SiH4)、一氧化二氮(N2O)作为原料气体，形成由氧化硅(SiOx)形成的第二栅极绝缘层4。第二栅极绝缘层4的膜厚为10nm。另外，第二栅极绝缘层4的相对介电常数为5.0。
之后，在第二栅极绝缘层4上，利用溅射法，使用具有InGaZnOx(IGZO)的组成的靶材和作为溅射气体的氩气(Ar)、氧气(O2)，以30nm的膜厚成膜IGZO薄膜，利用光刻法进行布图，形成半导体层5。
进而，在半导体层5上涂布丙烯酸树脂，利用掩模曝光、碱显影进行布图，在230℃下进行烧制，形成所希望形状的保护层6。保护层6的膜厚为0.6μm。
之后，利用使用了四氟化碳(CF4)气体的反应离子刻蚀法(RIE法)进行第二栅极绝缘层4的刻蚀，进行第二栅极绝缘层4的布图。
之后，利用溅射法以150nm的膜厚成膜钼(Mo)，利用光刻法布图为所希望的形状，形成源极电极7以及漏极电极8。
通过以上的工序，制作本发明第一实施方式的薄膜晶体管100。
(比较例1)
作为比较例1，制作图9所示的薄膜晶体管200。
作为基板1，在厚度为0.7mm的无碱玻璃上涂布聚酰亚胺清漆，进行烧制，形成膜厚为20μm的聚酰亚胺膜。
在基板1上，使用DC磁控溅射法，以100nm的膜厚成膜铝合金，利用光刻法布图为所希望的形状，形成栅极电极2。
在形成有栅极电极2的基板上，使用狭缝涂布法涂布感光性丙烯酸树脂，利用掩模曝光、碱显影进行布图，在230℃下进行烧制，形成所希望形状的第一栅极绝缘层3。烧制后的第一栅极绝缘层3的膜厚为0.7μm。
在形成有第一栅极绝缘层3的基板上，利用化学气相沉积法(CVD法)，以硅烷(SiH4)、一氧化二氮(N2O)作为原料气体，形成由氧化硅(SiOx)形成的第二栅极绝缘层4。第二栅极绝缘层4的膜厚为30nm。
之后，在第二栅极绝缘层4上，利用溅射法，使用具有InGaZnOx(IGZO)的组成的靶材和作为溅射气体的氩气(Ar)、氧气(O2)，以30nm的膜厚成膜IGZO薄膜，利用光刻法进行布图，形成半导体层5。
进而，在半导体层5上涂布丙烯酸树脂，利用掩模曝光、碱显影进行布图，在230℃下进行烧制，形成所希望形状的保护层6。保护层6的膜厚为0.6μm。
之后，利用溅射法以150nm的膜厚成膜钼(Mo)，利用光刻法布图为所希望的形状，形成源极电极7以及漏极电极8。
通过以上的工序，制作比较例1的薄膜晶体管200。
(比较例2)
作为比较例2，制作图10所示的薄膜晶体管201。
作为基板1，在厚度为0.7mm的无碱玻璃上涂布聚酰亚胺清漆，进行烧制，形成膜厚为20μm的聚酰亚胺膜。
在基板1上，使用DC磁控溅射法，以100nm的膜厚成膜铝合金，利用光刻法布图为所希望的形状，形成栅极电极2。
在形成有栅极电极2的基板上，使用狭缝涂布法涂布感光性丙烯酸树脂，利用掩模曝光、碱显影进行布图，在230℃下进行烧制，形成所希望形状的第一栅极绝缘层3。烧制后的第一栅极绝缘层3的膜厚为1.0μm。
之后，在第一栅极绝缘层3上，利用溅射法，使用具有InGaZnOx(IGZO)的组成的靶材和作为溅射气体的氩气(Ar)、氧气(O2)，以30nm的膜厚成膜IGZO薄膜，利用光刻法进行布图，形成半导体层5。
进而，在半导体层5上涂布丙烯酸树脂，利用掩模曝光、碱显影进行布图，在230℃下进行烧制，形成所希望形状的保护层6。保护层6的膜厚为0.6μm。
之后，利用溅射法以150nm的膜厚成膜钼(Mo)，利用光刻法布图为所希望的形状，形成源极电极7以及漏极电极8。
通过以上的工序，制作比较例2的薄膜晶体管201。
对通过以上工序制作的实施例1、实施例2以及实施例3、比较例1以及比较例2所示的薄膜晶体管，进行了比较。在实施例1以及实施例3中，薄膜晶体管的栅极绝缘层由第一栅极绝缘层3以及第二栅极绝缘层4的2层构成，通过半导体层5以及保护层6的区域规定第二栅极绝缘层4的区域，按照第二栅极绝缘层4变为岛状的方式形成。
另外，实施例2中，关于栅极绝缘层，除了与实施例1同样地形成之外，保护层6由第一保护层6a以及第二保护层6b构成，第一保护层6a以及第二栅极绝缘层4按照变为岛状的方式形成。
比较例1与实施例1、3的差异在于，在比较例1中，未实施第二栅极绝缘层4的布图，第二栅极绝缘层4的面积相对于薄膜晶体管200的沟道区域足够大地形成。
另外，比较例2与实施例1、2、3的差异在于，在比较例2中，未形成第二栅极绝缘层4。
为了比较本发明的实施例1、2、3以及比较例1、2的薄膜晶体管的元件特性，实施了薄膜晶体管元件的传递特性的测定。在传递特性的测定中，使用半导体参数分析仪B1500A(Keysight Technology制)。另外，为了调查所制作的薄膜晶体管的挠性，将制作成具有规定半径的金属棒的晶体管卷绕半圈，测定弯曲状态下的传递特性。
图11以及图12是表示弯曲本发明的实施例1、2、3以及比较例1、2中的薄膜晶体管之前的传递特性的图。Vgs表示栅极电极-源极电极间的电压，Ids表示漏极电极-源极电极间的电流。使漏极电压为10V，源极电压为0V，使栅极电极从-20V扫描至20V，实施测定。测定的薄膜晶体管的沟道尺寸是沟道长度为20μm、沟道宽度为50μm。
由图11以及图12观察可知，实施例1、2、3以及比较例1显示良好的元件特性，但比较例2中未能获得充分的晶体管特性。这表示，本发明的薄膜晶体管的第二栅极绝缘层4对于获得良好的元件特性具有非常大的效果。
另外，图13为将本发明的实施例1、2、3以及比较例1的薄膜晶体管弯曲至曲率半径R＝1mm后测定的传递特性的图。实施例1、实施例2以及实施例3中显示了良好的元件特性，但比较例1的薄膜晶体管200中未能获得元件特性。观察该比较例1的薄膜晶体管200时确认到，由于将其弯曲，在第二栅极绝缘层4中产生了裂纹。认为由于该裂纹，半导体层、源极电极以及漏极电极发生破裂，不显示元件特性。
表1综合了对本发明的实施例1、2、3以及比较例1、2的元件特性以及挠性进行了比较的结果。
表1
Figure BDA0003987424930000251
实验的结果表示，本发明的实施例1、3的薄膜晶体管100以及实施例2的薄膜晶体管101中，以小的曲率半径将其弯曲时也显示良好的元件特性，能够制作具有非常高的挠性的薄膜晶体管。
(实施例4)
作为实施例4，制作图7(a)所示的薄膜晶体管102。
作为基板1，在厚度为0.7mm的无碱玻璃上涂布聚酰亚胺清漆，进行烧制，形成膜厚为20μm的聚酰亚胺膜。
在基板1上，使用DC磁控溅射法，以100nm的膜厚成膜铝合金，利用光刻法布图为所希望的形状。具体地说，涂布感光性正性抗蚀剂OFPR800LB(东京应化工业)后，进行掩模露光、利用碱显影的显影，形成所希望形状的抗蚀剂图案，使用混合有磷酸-硝酸-醋酸的刻蚀液，将铝合金的不需要部分刻蚀。之后，利用抗蚀剂剥离液，将抗蚀剂膜除去，形成所希望形状的栅极电极2(以下将这种布图方法简记为“光刻法”)。
在形成有栅极电极2的基板上，使用狭缝涂布法涂布感光性丙烯酸树脂，利用掩模曝光、碱显影进行布图，在230℃下进行烧制，形成所希望形状的第一栅极绝缘层3。烧制后的第一栅极绝缘层3的膜厚为1.0μm。该绝缘层的相对介电常数为3.8。
在形成有第一栅极绝缘层3的基板上，利用化学气相沉积法(CVD法)，以硅烷(SiH4)、一氧化二氮(N2O)作为原料气体，形成由氧化硅形成的第二栅极绝缘层4。第二栅极绝缘层4的膜厚为10nm。另外，第二栅极绝缘层4的相对介电常数为5.0。
之后，在第二栅极绝缘层4上，利用溅射法，使用具有InGaZnOx(IGZO)的组成的靶材和作为溅射气体的氩气(Ar)、氧气(O2)，以30nm的膜厚成膜IGZO薄膜，利用光刻法进行布图，形成半导体层5。
另外，使用半导体层5的布图中使用的抗蚀剂，进行第二栅极绝缘层4的布图。第二栅极绝缘层4的布图利用使用了四氟化碳(CF4)气体的反应离子刻蚀法进行。
进而，在半导体层5上涂布添加有感光性非离子系氟系表面活性剂的感光性丙烯酸树脂溶液，通过干燥将溶剂除去后，利用掩模曝光、碱显影进行布图，在230℃下进行烧制，形成所希望形状的保护层6。保护层6的膜厚为0.6μm。氟系表面活性剂的浓度相对于感光性丙烯酸树脂溶液的固体成分为2.4％。另外，为了测定保护层6的表面能量以及氟浓度，在另外的基板上制作保护层6实施测定时，保护层6的表面能量为18.8mJ/m2。表面能量的测定为利用液滴法测定水以及二碘甲烷的接触角，由其值利用Kaelble-Uy法求出表面能量的值。
另外，为了观察相对于保护层6深度方向的氟量，使用TOF-SIMS进行分析。用于分析深度方向的刻蚀使用Ar气体团簇离子束(GCIB)。结果，保护层6中含有的氟在表面上最多，之后从表面开始浓度降低至约30nm，在这之后的深度下，氟浓度是恒定的。与氟浓度恒定的位置相比，存在于最表面的氟量约为170倍。
之后，利用溅射法以150nm的膜厚成膜钼(Mo)，利用光刻法布图为所希望的形状，形成源极电极7以及漏极电极8。
通过以上的工序，制作本发明第三实施方式的薄膜晶体管102。
(实施例5)
作为实施例5，制作图7(a)所示的薄膜晶体管102。
作为基板1，在厚度为0.7mm的无碱玻璃上涂布聚酰亚胺清漆，进行烧制，形成膜厚为20μm的聚酰亚胺膜。
在基板1上，使用DC磁控溅射法，以100nm的膜厚成膜铝合金，利用光刻法布图为所希望的形状，形成栅极电极2。
在形成有栅极电极2的基板上，使用狭缝涂布法涂布感光性丙烯酸树脂，利用掩模曝光、碱显影进行布图，在230℃下进行烧制，形成所希望形状的第一栅极绝缘层3。烧制后的第一栅极绝缘层3的膜厚为1.0μm。该第一栅极绝缘层3的相对介电常数为3.8。
在形成有第一栅极绝缘层3的基板上，利用化学气相沉积法(CVD法)，以硅烷(SiH4)、一氧化二氮(N2O)作为原料气体，形成由氧化硅形成的第二栅极绝缘层4。第二栅极绝缘层4的膜厚为10nm。另外，第二栅极绝缘层4的相对介电常数为5.0。
之后，在第二栅极绝缘层4上，利用溅射法，使用具有InGaZnOx(IGZO)的组成的靶材和作为溅射气体的氩气(Ar)、氧气(O2)，以30nm的膜厚成膜IGZO薄膜，利用光刻法进行布图，形成半导体层5。
另外，使用半导体层5的布图中使用的抗蚀剂，进行第二栅极绝缘层4的布图。第二栅极绝缘层4的布图利用使用了四氟化碳(CF4)气体的反应离子刻蚀法进行。
进而，在半导体层5上涂布添加有感光性非离子系氟系表面活性剂的感光性丙烯酸树脂溶液，通过干燥将溶剂除去后，利用掩模曝光、碱显影进行布图，在230℃下进行烧制，形成所希望形状的保护层6。保护层6的膜厚为0.6μm。氟系表面活性剂的浓度相对于感光性丙烯酸树脂溶液的固体成分为0.7％。另外，为了测定保护层6的表面能量以及氟浓度，在另外的基板上制作保护层6实施测定时，保护层6的表面能量为24.5mJ/m2。表面能量的测定为利用液滴法测定水以及二碘甲烷的接触角，由其值利用Kaelble-Uy法求出表面能量的值。
另外，为了观察相对于保护层6深度方向的氟量，使用TOF-SIMS进行分析。用于分析深度方向的刻蚀使用Ar气体团簇离子束(GCIB)。结果，保护层6中含有的氟在表面上最多，之后从表面开始浓度降低至约20nm，在这之后的深度下，氟浓度是恒定的。与氟浓度恒定的位置相比，存在于最表面的氟量约为200倍。
之后，利用溅射法以150nm的膜厚成膜钼(Mo)，利用光刻法布图为所希望的形状，形成源极电极7以及漏极电极8。
通过以上的工序，制作本发明第三实施方式的薄膜晶体管102。
(实施例6)
作为实施例6，制作保护层6中不含氟的薄膜晶体管。
作为基板1，在厚度为0.7mm的无碱玻璃上涂布聚酰亚胺清漆，进行烧制，形成膜厚为20μm的聚酰亚胺膜。
在基板1上，使用DC磁控溅射法，以100nm的膜厚成膜铝合金，利用光刻法布图为所希望的形状，形成栅极电极2。
在形成有栅极电极2的基板上，使用狭缝涂布法涂布感光性丙烯酸树脂，利用掩模曝光、碱显影进行布图，在230℃下进行烧制，形成所希望形状的第一栅极绝缘层3。烧制后的第一栅极绝缘层3的膜厚为1.0μm。该第一栅极绝缘层3的相对介电常数为3.8。
在形成有第一栅极绝缘层3的基板上，利用化学气相沉积法(CVD法)，以硅烷(SiH4)、一氧化二氮(N2O)作为原料气体，形成由氧化硅形成的第二栅极绝缘层4。第二栅极绝缘层4的膜厚为10nm。另外，第二栅极绝缘层4的相对介电常数为5.0。
之后，在第二栅极绝缘层4上，利用溅射法，使用具有InGaZnOx(IGZO)的组成的靶材和作为溅射气体的氩气(Ar)、氧气(O2)，以30nm的膜厚成膜IGZO薄膜，利用光刻法进行布图，形成半导体层5。
另外，使用半导体层5的布图中使用的抗蚀剂，进行第二栅极绝缘层4的布图。第二栅极绝缘层4的布图利用使用了四氟化碳(CF4)气体的反应离子刻蚀法进行。
进而，在半导体层5上涂布感光性丙烯酸树脂溶液，通过干燥将溶剂除去后，利用掩模曝光、碱显影进行布图，在230℃下进行烧制，形成所希望形状的保护层6。保护层6的膜厚为0.6μm。另外，为了测定保护层6的表面能量，在另外的基板上制作保护层6实施测定时，保护层6的表面能量为45.0mJ/m2。表面能量的测定为利用液滴法测定水以及二碘甲烷的接触角，由其值利用Kaelble-Uy法求出表面能量的值。
之后，利用溅射法以150nm的膜厚成膜钼(Mo)，利用光刻法布图为所希望的形状，形成源极电极7以及漏极电极8。
通过以上的工序，制作保护层6中不含氟的薄膜晶体管。实施例6由于保护层6中不含氟，因此不属于本发明第三实施方式的薄膜晶体管102。但是，实施例6属于本发明第一实施方式的薄膜晶体管，属于第二栅极绝缘层4仅形成在与半导体层5重叠的范围内的薄膜晶体管。
对通过以上工序制作的实施例4、实施例5以及实施例6的薄膜晶体管进行了比较。实施例4以及实施例5中，薄膜晶体管的保护层由含氟的有机材料形成，实施例4与实施例5的差异在于保护层所含的氟的量。另外，实施例6中保护层中不含氟，这成为与实施例4以及实施例5的差异。
为了比较本发明的实施例4、实施例5以及实施例6的薄膜晶体管的元件特性，实施薄膜晶体管元件的传递特性的测定。传递特性的测定使用半导体参数分析仪B1500A(Keysight Technology制)。另外，为了调查所制作的薄膜晶体管的可靠性，进行负偏压应力(NBS：Negative Bias Stress)试验。为了调查所制作的薄膜晶体管的挠性，将制作成具有规定半径的金属棒的晶体管卷绕半圈，测定弯曲状态下的传递特性。
图14～图16为表示本发明的实施例4、实施例5以及实施例6中的薄膜晶体管的传递特性的图。Vgs表示栅极电极-源极电极间的电压，Ids表示漏极电极-源极电极间的电流。使漏极电压为10V，源极电压为0V，使栅极电极从-20V扫描至20V，实施测定。测定的薄膜晶体管的沟道尺寸是沟道长度为20μm、沟道宽度为50μm。
由图14～图16观察可知，实施例4、实施例5以及实施例6显示良好的元件特性。另外，表2表示各个元件的元件特性的值。比较各个元件特性的值时，保护层6中含氟的实施例4以及实施例5比实施例6获得更高的元件特性，显示了保护层6含氟所带来的效果。
表2
Figure BDA0003987424930000301
另外，表2的阈值变化(ΔVth)表示NBS试验前后的阈值的变化。NBS试验是使栅极电极的电压值(Vgs)为-15V、源极电压(Vs)以及漏极电压(Vd)分别为0V，在基板温度60℃下施加1000秒的电压进行实施的。可知实施例4以及实施例5与实施例6相比，阈值变化更小，薄膜晶体管元件的可靠性提高。认为其原因在于，通过保护层6含有氟，能够有效地减轻了来自外部的影响。
另外，实施薄膜晶体管的弯曲试验时，在曲率半径R＝5mm～R＝1mm时，实施例4、实施例5以及实施例6中的任一个薄膜晶体管元件中均无破损，显示了良好的元件特性(表3)。这表示，无论薄膜晶体管的保护层6所含的氟的量如何，通过使用有机绝缘材料作为保护层6，薄膜晶体管都具有高的挠性。
表3
无弯曲 R＝5mm R＝3mm R＝2mm R＝1mm
实施例4 ○ ○ ○ ○ ○
实施例5 ○ ○ ○ ○ ○
实施例6 ○ ○ ○ ○ ○
实验的结果表明，在本发明的实施例4以及实施例5的薄膜晶体管102中，在以小的曲率半径将其弯曲时也显示了良好的元件特性，表示能够制作具有非常高的挠性且具有有高可靠性的良好元件特性的薄膜晶体管。
因此，根据本发明，能够提供具有良好的元件特性且具有高挠性的薄膜晶体管、薄膜晶体管阵列以及薄膜晶体管的制造方法。
以上对本发明的实施方式进行了说明，但本发明并不限于上述实施方式，在不脱离本发明主旨的范围内能够进行各种变更。
符号说明
1基板，2栅极电极，3第一栅极绝缘层，4第二栅极绝缘层，5半导体层，6保护层，7源极电极，8漏极电极，100、101、102、103薄膜晶体管。

Claims (15)

1.一种薄膜晶体管，其为具有绝缘性的基板、栅极电极、第一栅极绝缘层、第二栅极绝缘层、半导体层、绝缘性的保护层、源极电极、以及漏极电极的薄膜晶体管，其中，
所述第一栅极绝缘层由包含有机材料的绝缘材料形成，
所述第二栅极绝缘层由无机绝缘材料形成，
所述第二栅极绝缘层的膜厚比所述第一栅极绝缘层的膜厚薄，
所述第二栅极绝缘层仅形成在与所述半导体层或所述保护层重叠的范围内。
2.根据权利要求1所述的薄膜晶体管，其中，所述半导体层由选自铟、镓、锌以及锡中的金属的氧化物或硅形成。
3.根据权利要求1或2所述的薄膜晶体管，其中，所述第二栅极绝缘层的膜厚为2nm以上且100nm以下。
4.根据权利要求1～3中任一项所述的薄膜晶体管，其中，所述第二栅极绝缘层由选自硅、铝、钽、铪、钇、锆中的金属的氧化物形成。
5.根据权利要求1～3中任一项所述的薄膜晶体管，其中，所述第二栅极绝缘层由氮化硅形成。
6.根据权利要求1～5中任一项所述的薄膜晶体管，其中，所述第一栅极绝缘层由有机高分子材料形成。
7.根据权利要求1～6中任一项所述的薄膜晶体管，其中，所述保护层由含有氟的有机材料形成。
8.根据权利要求1～7中任一项所述的薄膜晶体管，其中，所述保护层由第一保护层和第二保护层构成。
9.一种薄膜晶体管阵列，其为排列有权利要求1～8中任一项所述的薄膜晶体管的薄膜晶体管阵列，其中，在所述栅极电极的布线与所述源极电极的布线交叉的区域上形成有所述第二栅极绝缘层以及所述保护层。
10.一种薄膜晶体管的制造方法，其为制造权利要求1～7中任一项所述的薄膜晶体管的方法，其中，在对所述半导体层以及所述保护层进行布图之后，对所述第二栅极绝缘层进行布图。
11.根据权利要求10所述的薄膜晶体管的制造方法，其中，以所述半导体层以及所述保护层作为掩模来进行所述第二栅极绝缘层的刻蚀。
12.一种薄膜晶体管的制造方法，其为制造权利要求1～7中任一项所述的薄膜晶体管的方法，其中，在对所述半导体层进行布图之后，对所述第二栅极绝缘层进行布图。
13.根据权利要求12所述的薄膜晶体管的制造方法，其中，以所述半导体层的布图中使用的抗蚀剂作为掩模来进行所述第二栅极绝缘层的刻蚀。
14.一种薄膜晶体管的制造方法，其为制造权利要求8所述的薄膜晶体管的方法，其中，在对所述半导体层以及所述第二保护层进行布图之后，对所述第一保护层以及所述第二栅极绝缘层进行布图。
15.根据权利要求14所述的薄膜晶体管的制造方法，其中，以所述半导体层以及所述第二保护层作为掩模来进行所述第一保护层以及所述第二栅极绝缘层的刻蚀。
CN202180041186.3A 2020-07-07 2021-07-05 薄膜晶体管、薄膜晶体管阵列以及薄膜晶体管的制造方法 Pending CN115917759A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020-116804 2020-07-07
JP2020116804 2020-07-07
PCT/JP2021/025258 WO2022009823A1 (ja) 2020-07-07 2021-07-05 薄膜トランジスタ、薄膜トランジスタアレイおよび薄膜トランジスタの製造方法

Publications (1)

Publication Number Publication Date
CN115917759A true CN115917759A (zh) 2023-04-04

Family

ID=79553118

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180041186.3A Pending CN115917759A (zh) 2020-07-07 2021-07-05 薄膜晶体管、薄膜晶体管阵列以及薄膜晶体管的制造方法

Country Status (5)

Country Link
US (1) US20230146193A1 (zh)
EP (1) EP4181214A4 (zh)
JP (1) JPWO2022009823A1 (zh)
CN (1) CN115917759A (zh)
WO (1) WO2022009823A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117276350B (zh) * 2023-09-19 2024-07-09 华南理工大学 一种氧化锌基双栅薄膜晶体管及其制备方法和应用

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05341313A (ja) * 1992-06-05 1993-12-24 Toshiba Corp アクティブマトリクス型液晶表示素子
CN1148600C (zh) * 1996-11-26 2004-05-05 三星电子株式会社 薄膜晶体管基片及其制造方法
JP5621273B2 (ja) * 2010-02-23 2014-11-12 ソニー株式会社 薄膜トランジスタ構造体およびその製造方法、ならびに電子機器
WO2011158703A1 (en) * 2010-06-18 2011-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN202423298U (zh) * 2011-12-31 2012-09-05 京东方科技集团股份有限公司 一种tft、阵列基板以及显示器件
JP2014032983A (ja) * 2012-08-01 2014-02-20 Sony Corp 半導体装置、表示装置および電子機器

Also Published As

Publication number Publication date
JPWO2022009823A1 (zh) 2022-01-13
US20230146193A1 (en) 2023-05-11
EP4181214A1 (en) 2023-05-17
EP4181214A4 (en) 2024-01-03
WO2022009823A1 (ja) 2022-01-13

Similar Documents

Publication Publication Date Title
KR101549797B1 (ko) 전계 효과형 트랜지스터의 제조 방법, 그리고 전계 효과형 트랜지스터, 표시 장치, 이미지 센서 및 x 선 센서
US7576394B2 (en) Thin film transistor including low resistance conductive thin films and manufacturing method thereof
KR101346874B1 (ko) 반도체 장치 및 그 제조 방법
KR101792258B1 (ko) 박막 트랜지스터 및 그 제조 방법
US8728861B2 (en) Fabrication method for ZnO thin film transistors using etch-stop layer
US20100258806A1 (en) Electronic device, method of producing the same, and display device
US20130056738A1 (en) Method for Manufacturing Thin Film Transistor, Thin Film Transistor and Image Display Apparatus
WO2012057020A1 (ja) 薄膜トランジスタおよびその製造方法
CN107305843A (zh) 用于制造完全自对准双栅极薄膜晶体管的方法
WO2022168983A1 (ja) 薄膜トランジスタ、および薄膜トランジスタの製造方法
US20230146193A1 (en) Thin-film transistor, thin-film transistor array, and method of producing thin-film transistor
JP5523896B2 (ja) 薄膜トランジスタおよびその製造方法
US8324625B2 (en) Electronic device and method for producing the same
CN103972297A (zh) 半导体元件结构及其制造方法
WO2022196684A1 (ja) 薄膜トランジスタ、および、薄膜トランジスタの製造方法
JP7392701B2 (ja) 薄膜トランジスタ
KR101578590B1 (ko) 산화물 반도체 박막의 제조 방법
JP2024027842A (ja) 薄膜トランジスタ
JP5523897B2 (ja) 薄膜トランジスタおよびその製造方法
WO2023153509A1 (ja) 薄膜トランジスタ、および薄膜トランジスタの製造方法
JP6264015B2 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
CN111415994B (zh) 一种薄膜晶体管及其制作方法
JP2024012995A (ja) 薄膜トランジスタ、および薄膜トランジスタの製造方法
JP2023120470A (ja) 薄膜トランジスタ、および薄膜トランジスタの製造方法
JP2024072115A (ja) 薄膜トランジスタアレイ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination