CN115831962B - 氮化物基双向切换器件和其制造方法 - Google Patents

氮化物基双向切换器件和其制造方法 Download PDF

Info

Publication number
CN115831962B
CN115831962B CN202211284000.XA CN202211284000A CN115831962B CN 115831962 B CN115831962 B CN 115831962B CN 202211284000 A CN202211284000 A CN 202211284000A CN 115831962 B CN115831962 B CN 115831962B
Authority
CN
China
Prior art keywords
nitride
substrate
conductive
layer
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211284000.XA
Other languages
English (en)
Other versions
CN115831962A (zh
Inventor
赵起越
周春华
李茂林
高吴昊
杨超
杨观深
程绍鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innoscience Suzhou Technology Co Ltd
Original Assignee
Innoscience Suzhou Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innoscience Suzhou Technology Co Ltd filed Critical Innoscience Suzhou Technology Co Ltd
Priority to CN202211284000.XA priority Critical patent/CN115831962B/zh
Publication of CN115831962A publication Critical patent/CN115831962A/zh
Application granted granted Critical
Publication of CN115831962B publication Critical patent/CN115831962B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0218—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of field effect structures
    • H01L27/0222—Charge pumping, substrate bias generation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/145—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
    • H02M7/155—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0009—AC switches, i.e. delivering AC power to a load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0018—Special modifications or use of the back gate voltage of a FET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Light Receiving Elements (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本公开提供一种具有衬底电位管理能力的氮化物基双向切换器件及其制造方法。所述器件具有控制节点、第一电力/负载节点、第二电力/负载节点和主衬底，且包括：氮化物基双侧晶体管；和衬底电位管理电路，其配置成用于管理所述主衬底的电位。通过实施所述衬底电位管理电路，可将衬底电位稳定到所述双侧晶体管的第一源极/漏极和第二源极/漏极的电位中的较低一个，而不管所述双向切换器件在哪个方向上操作。因此，所述双侧晶体管可在两个方向上以稳定衬底电位操作以用于传导电流。

Description

氮化物基双向切换器件和其制造方法
技术领域
本发明总体来说涉及氮化物基半导体双向切换器件及其制造方法。更具体来说，本发明涉及具有衬底电位管理能力的氮化物基半导体双向切换器件及其制造方法。
背景技术
由于低功率损耗和快速切换转变，GaN基器件已广泛用于高频电能转换系统。与硅金属氧化物半导体场效应晶体管（MOSFET）相比，GaN高电子迁移率晶体管（HEMT）在高功率和高频应用中具有好得多的品质因数和更具前景的性能。
通过恰当的栅极结构设计，GaN HEMT器件可配置为等效于在相反方向上串联耦合的两个晶体管，使得其可用于双侧晶体管Qm。与需要两个Si基晶体管的常规硅基配置相比，GaN基双侧晶体管Qm可具有更简单的驱动电路系统、更低的功耗和更紧凑的大小。
如果GaN HEMT器件的衬底是浮动的，那么衬底将在器件的切换过程期间累积电荷，这将影响器件的切换性能且使器件的长期可靠性劣化。在单向GaN HEMT器件中，为了避免衬底浮动对器件的性能和可靠性的影响，通常需要将器件的衬底和源极保持在相同电位。在双向GaN HEMT器件中，由于器件的源极和漏极根据电路的工作状态切换，因此不可能将衬底与源极或漏极端子直接电连接。因此，对于双向GaN HEMT器件，有必要根据器件的工作状态独立地控制衬底电位，使得器件的衬底电位始终维持在器件的最低电位。在低侧应用中，双向器件的最低电位为系统接地，且双向GaN HEMT器件的衬底电位可直接接地。然而，在高侧应用中，双向器件应用的最低电位可能不是系统接地，因此双向GaN HEMT器件的衬底电位应独立地控制为处于器件的最低电位。
发明内容
根据本公开的一个方面，提供一种具有衬底电位管理能力的氮化物基双向切换器件。所述器件具有控制节点、第一电力/负载节点、第二电力/负载节点和主衬底，且包括：氮化物基双侧晶体管；和衬底电位管理电路，其配置成用于管理主衬底的电位。
双向切换器件可在第一操作模式（其中第一电力/负载节点在高于施加到第二电力/负载节点的电压的电压下偏置）下在第一方向上操作；且在第二操作模式（其中第一电力/负载节点在低于施加到第二电力/负载节点的电压的电压下偏置）下在第二方向上操作。
通过实施衬底电位管理电路，衬底电位Vsub在第一和第二操作模式两者下基本上等于第一和第二电力/负载节点的电位中的较低一个。因此，主衬底的电位可稳定到双侧晶体管的第一源极/漏极和第二源极/漏极的电位中的较低一个，而不管双向切换器件在哪个方向上操作。因此，双侧晶体管可在两个方向上以稳定衬底电位操作以用于传导电流。
附图说明
当结合附图阅读时，从以下具体实施方式容易理解本公开的各方面。应注意，各种特征可不按比例绘制。也就是说，为了论述清楚起见，各种特征的尺寸可任意增大或减小。在下文中参考图式更详细地描述本公开的实施例，在图式中：
图1和图2A至2D显示根据本发明的一些实施例的双向切换器件的结构。图1为双向切换器件的部分布局。图2A至2D为分别沿图1中的线A-A'、B-B'、C-C'和D-D'截取的横截面视图。
图3A至3K显示根据本发明的一些实施例的用于制造双向切换器件的方法的不同阶段。
图4为根据本发明的一些实施例的具有衬底电位管理能力的双向切换器件的电路框图。
图5描绘基于图4的电路框图的根据一些实施例的双向切换器件的电路图。
图6A至6D描绘图5中的双向切换器件的操作机制。
图7和图8A至8E显示基于图5中的电路图的双向切换器件的结构。图7为双向切换器件的部分布局。图8A至8E为分别沿图7中的线A-A'、B-B'、C-C'、D-D'和E-E'截取的横截面视图。
图9和图10显示基于图5的电路图的根据另一实施例的双向切换器件的结构。图9为双向切换器件的部分布局。图10为沿图9中的线E-E'截取的横截面视图。
图11和图12显示基于图5的电路图的根据另一实施例的双向切换器件的结构。图11为双向切换器件的部分布局。图12为沿图11中的线E-E'截取的横截面视图。
图13和图14显示基于图5的电路图的根据另一实施例的双向切换器件的结构。图13为双向切换器件的部分布局。图14为沿图13中的线E-E'截取的横截面视图。
图15和图16显示基于图5的电路图的根据另一实施例的双向切换器件的结构。图15为双向切换器件的部分布局。图16为沿图15中的线E-E'截取的横截面视图。
图17和图18显示基于图5的电路图的根据另一实施例的双向切换器件的结构。图17为双向切换器件的部分布局。图18为沿图17中的线E-E'截取的横截面视图。
图19A和19B描绘基于图4的电路框图的根据其它实施例的双向切换器件的电路图。
图20A至20D描绘图19A/19B中的双向切换器件的操作机制。
图21和图22A至22D显示基于图19A/19B中的电路图的双向切换器件的结构。图21为双向切换器件的部分布局。图22A至22D为分别沿图21中的线A-A'、B-B'、C-C'和D-D'截取的横截面视图。
具体实施方式
贯穿图式和具体实施方式使用共用参考标号来指示相同或类似组件。根据结合附图作出的以下详细描述将容易理解本公开的实施例。
相对于某一组件或组件群组或组件或组件群组的某一平面而指定空间描述，例如“上方”、“下方”、“向上”、“左”、“右”、“向下”、“顶部”、“底部”、“竖直”、“水平”、“侧”、“较高”、“较低”、“上部”、“之上”、“之下”等等，以用于定向如相关联图中所示的一个或多个组件。应理解，本文中所使用的空间描述仅出于图示的目的，且本文中所描述的结构的实际实施方案可以任何定向或方式在空间上布置，前提为本公开的实施例的优点不因这种布置而有偏差。
另外，应注意，在实际器件中，归因于器件制造条件，描绘为近似矩形的各种结构的实际形状可能是曲形、具有圆形边缘、具有稍微不均匀的厚度等。使用直线和直角只是为了方便表示层和特征。
在以下描述中，半导体器件/裸片/封装、其制造方法和其类似物阐述为优选实例。所属领域的技术人员将显而易见，可在不脱离本公开的范围和精神的情况下作出修改，包含添加和/或替代。可省略特定细节以免使本公开模糊不清；然而，编写本公开是为了使所属领域的技术人员能够在不进行不当实验的情况下实践本文中的教示。
图1和2A至2D显示根据本发明的一些实施例的双向切换器件11的结构。图1为展示可构成双向切换器件11中的晶体管的部分的一些元件当中的关系的双向切换器件11的部分布局。图2A至2D为分别沿图1中的线A-A'、B-B'、C-C'和D-D'截取的横截面视图。如下提供双向切换器件11的更多结构细节。
参考图1和2A至2D，双向切换器件11可包含衬底102、第一氮化物基半导体层104、第二氮化物基半导体层106、栅极结构110、S/D电极116、第一钝化层124、第二钝化层126、第三钝化层128、一个或多个第一导电通孔132、一个或多个第二导电通孔136、一个或多个第一导电迹线142、一个或多个第二导电迹线146、保护层154和一个或多个镓穿孔（TGV）162和导电垫170。
衬底102可为半导体衬底。衬底102的示范性材料可包含例如但不限于Si、SiGe、SiC、砷化镓、p掺杂的Si、n掺杂的Si、蓝宝石、绝缘体上半导体（例如绝缘体上硅（SOI））或其它合适的半导体材料。在一些实施例中，衬底102可包含例如但不限于III族元素、IV族元素、V族元素或其组合（例如，III-V化合物）。在其它实施例中，衬底102可包含例如但不限于一个或多个其它特征，例如掺杂区、埋层、外延（epi）层，或其组合。
氮化物基半导体层104安置在衬底102之上。氮化物基半导体层104的示范性材料可包含例如但不限于氮化物或III-V族化合物，例如GaN、AlN、InN、InxAlyGa(1-x-y)N（其中x+y≤1）、AlyGa(1-y)N（其中y≤1）。氮化物基半导体层104的示范性结构可包含例如但不限于多层结构、超晶格结构和组成梯度结构。
氮化物基半导体层106安置在氮化物基半导体层104上。氮化物基半导体层106的示范性材料可包含例如但不限于氮化物或III-V族化合物，例如GaN、AlN、InN、InxAlyGa(1-x-y)N（其中x+y≤1）、AlyGa(1-y)N（其中y≤1）。
选择氮化物基半导体层104和106的示范性材料以使得氮化物基半导体层106具有大于氮化物基半导体层104的带隙的带隙（即，禁带宽度），这使得其电子亲和力彼此不同且在其间形成异质结。举例来说，当氮化物基半导体层104为带隙大约为3.4 eV的未掺杂GaN层时，氮化物基半导体层106可选择为带隙大约为4.0 eV的AlGaN层。因此，氮化物基半导体层104和106可分别充当沟道层和势垒层。在沟道层与势垒层之间的接合界面处产生三角阱电位，使得电子在三角阱电位中累积，由此产生邻近于异质结的二维电子气体（2DEG）区。因此，双向切换器件可用于包含一个或多个GaN基高电子迁移率晶体管（HEMT）。
在一些实施例中，双向切换器件11可进一步包含缓冲层、成核层或其组合（未显示）。缓冲层可安置在衬底102与氮化物基半导体层104之间。缓冲层可配置成减少衬底102与氮化物基半导体层104之间的晶格和热失配，由此固化归因于失配/差异的缺陷。缓冲层可包含III-V族化合物。III-V化合物可包含例如但不限于铝、镓、铟、氮或其组合。因此，缓冲层的示范性材料可进一步包含例如但不限于GaN、AlN、AlGaN、InAlGaN或其组合。
成核层可形成于衬底102与缓冲层之间。成核层可配置成提供过渡以适应衬底102与缓冲层的III-氮化物层之间的失配/差异。成核层的示范性材料可包含例如但不限于AlN或其合金中的任一种。
栅极结构110安置在第二氮化物基半导体层上/之上/上方。栅极结构110中的每一个可包含任选的栅极半导体层112和栅极金属层114。栅极半导体层112和栅极金属层114堆叠在氮化物基半导体层106上。栅极半导体层112在氮化物基半导体层106与栅极金属层114之间。栅极半导体层112和栅极金属层144可形成肖特基势垒（Schottky barrier）。在一些实施例中，双向切换器件11可进一步包含p型掺杂的III-V化合物半导体层112与栅极金属层114之间的任选的电介质层（未显示）。
氮化物基双侧晶体管Qm、第一衬底耦合晶体管Q1和第二衬底耦合晶体管Q2可为增强型器件，所述增强型器件在其栅电极114在大约零偏置下时处于常关状态。具体来说，栅极半导体层112可为p型掺杂III-V化合物半导体层。p型掺杂III-V化合物半导体层112可与氮化物基半导体层106产生至少一个p-n结以耗尽2DEG区，使得对应于对应栅极结构110下方的位置的2DEG区的至少一个区域具有与2DEG区的其余部分不同的特性（例如，不同电子浓度）且因此受阻挡。归因于这种机制，双向切换器件11具有常关特性。换句话说，当无电压施加到栅电极114或施加到栅电极114的电压小于阈值电压（即，在栅极结构110下方形成反型层所需的最小电压）时，栅极结构110下方的2DEG区的区域保持受阻挡，且因此无电流从其穿过。此外，通过提供p型掺杂III-V化合物半导体层112，栅极泄漏电流减小，且实现断开状态期间阈值电压的增大。
在一些实施例中，p型掺杂III-V化合物半导体层112可省略，使得双向切换器件11为耗尽型器件，这意味着晶体管在零栅极-源极电压下处于常开状态。
p型掺杂III-V化合物半导体层112的示范性材料可包含例如但不限于p掺杂III-V族氮化物半导体材料，例如p型GaN、p型AlGaN、p型InN、p型AlInN、p型InGaN、p型AlInGaN或其组合。在一些实施例中，通过使用例如Be、Mg、Zn、Cd和Mg的p型杂质来实现p掺杂材料。
在一些实施例中，氮化物基半导体层104包含未掺杂GaN且氮化物基半导体层106包含AlGaN，且p型掺杂III-V化合物半导体层112为p型GaN层，所述p型GaN层可使底层能带结构向上弯曲且耗尽2DEG区的对应区域，从而将双向切换器件11置于断开状态条件中。
在一些实施例中，栅电极114可包含金属或金属化合物。栅电极114可形成为单个层，或具有相同或不同组成的多个层。金属或金属化合物的示范性材料可包含例如但不限于W、Au、Pd、Ti、Ta、Co、Ni、Pt、Mo、TiN、TaN、Si、其金属合金或化合物或其它金属化合物。在一些实施例中，栅电极114的示范性材料可包含例如但不限于氮化物、氧化物、硅化物、掺杂半导体或其组合。
在一些实施例中，任选的电介质层可由单个层或更多层的电介质材料形成。示范性电介质材料可包含例如但不限于一个或多个氧化物层、SiOx层、SiNx层、高k电介质材料（例如，HfO2、Al2O3、TiO2、HfZrO、Ta2O3、HfSiO4、ZrO2、ZrSiO2等）或其组合。
S/D电极116安置在氮化物基半导体层106上。“S/D”电极意味着S/D电极116中的每一个可取决于器件设计而充当源电极或漏电极。S/D电极116可位于对应栅极结构110的两个相对侧处，但可使用其它配置，尤其当在器件中采用多个源电极、漏电极或栅电极时。栅极结构110中的每一个可布置成使得栅极结构110中的每一个位于S/D电极116中的至少两个之间。栅极结构110和S/D电极116可共同充当具有2DEG区的至少一个氮化物基/GaN基HEMT。
在示范性图示中，邻近S/D电极116关于其间的栅极结构110对称。在一些实施例中，邻近S/D电极116可任选地关于其间的栅极结构110不对称。也就是说，S/D电极116中的一个可比S/D电极116中的另一个更接近栅极结构110。
在一些实施例中，S/D电极116可包含例如但不限于金属、合金、掺杂半导体材料（例如掺杂结晶硅）、例如硅化物和氮化物的化合物、其它导体材料或其组合。S/D电极116的示范性材料可包含例如但不限于Ti、AlSi、TiN或其组合。S/D电极116可为单个层，或具有相同或不同组成的多个层。在一些实施例中，S/D电极116可与氮化物基半导体层106形成欧姆接触。欧姆接触可通过将Ti、Al或其它合适的材料应用于S/D电极116来实现。在一些实施例中，S/D电极116中的每一个由至少一个保形层和导电填充物形成。保形层可包覆导电填充物。保形层的示范性材料例如但不限于Ti、Ta、TiN、Al、Au、AlSi、Ni、Pt或其组合。导电填充物的示范性材料可包含例如但不限于AlSi、AlCu或其组合。
钝化层124安置在氮化物基半导体层106之上。钝化层124可出于保护目的或为增强器件的电学性质（例如，通过提供不同层/元件之间/当中的电隔离效应）而形成。钝化层124覆盖氮化物基半导体层106的顶部表面。钝化层124可覆盖栅极结构110。钝化层124可至少覆盖栅极结构110的相对的两个侧壁。S/D电极116可穿透/穿过钝化层124以接触氮化物基半导体层106。钝化层124的示范性材料可包含例如但不限于SiNx、SiOx、Si3N4、SiON、SiC、SiBN、SiCBN、氧化物、氮化物、聚(2-乙基-2-恶唑啉)（PEOX）或其组合。在一些实施例中，钝化层124可为多层结构，例如Al2O3/SiN、Al2O3/SiO2、AlN/SiN、AlN/SiO2或其组合的复合电介质层。
钝化层126安置在钝化层124和S/D电极116上方。钝化层126覆盖钝化层124和S/D电极116。钝化层126可充当平坦化层，所述平坦化层具有用以支撑其它层/元件的水平顶部表面。钝化层126的示范性材料可包含例如但不限于SiNx、SiOx、Si3N4、SiON、SiC、SiBN、SiCBN、氧化物、PEOX或其组合。在一些实施例中，钝化层126为多层结构，例如Al2O3/SiN、Al2O3/SiO2、AlN/SiN、AlN/SiO2或其组合的复合电介质层。
导电通孔132安置在钝化层126和钝化层124内。导电通孔132穿透钝化层126和钝化层124。导电通孔132纵向延伸以分别与栅极结构110和S/D电极116电耦合。导电通孔132的上表面不受钝化层126覆盖。导电通孔132的示范性材料可包含例如但不限于导电材料，例如金属或合金。
导电迹线142安置在钝化层126和导电通孔132上。导电迹线142与导电通孔132接触。导电迹线142可通过使安置在钝化层126和导电通孔132上的导电层图案化而形成。导电迹线142的示范性材料可包含例如但不限于导电材料。导电迹线142可包含具有Ag、Al、Cu、Mo、Ni、其合金、其氧化物、其氮化物或其组合的单个膜或多层膜。
钝化层128安置在钝化层126和导电迹线142上方。钝化层128覆盖钝化层126和导电迹线142。钝化层128可充当平坦化层，所述平坦化层具有用以支撑其它层/元件的水平顶部表面。钝化层128的示范性材料可包含例如但不限于SiNx、SiOx、Si3N4、SiON、SiC、SiBN、SiCBN、氧化物、PEOX或其组合。在一些实施例中，钝化层128为多层结构，例如Al2O3/SiN、Al2O3/SiO2、AlN/SiN、AlN/SiO2或其组合的复合电介质层。
导电通孔136安置在钝化层128内。导电通孔136穿透钝化层128。导电通孔136纵向延伸以与导电迹线142电耦合。导电通孔136的上表面不受钝化层136覆盖。导电通孔136的示范性材料可包含例如但不限于导电材料，例如金属或合金。
导电迹线146安置在钝化层128和导电通孔136上。导电迹线146与导电通孔136接触。导电迹线146可通过使安置在钝化层128和导电通孔136上的导电层图案化而形成。导电层146的示范性材料可包含例如但不限于导电材料。导电层146可包含具有Ag、Al、Cu、Mo、Ni、其合金、其氧化物、其氮化物或其组合的单个膜或多层膜。
TGV 162形成为从第二导电层146纵向延伸且穿透到衬底102中。TGV 162的上表面不受第三钝化层128覆盖。在一些实施例中，TGV 162可形成为从第一导电层142纵向延伸且穿透到衬底102中。TGV 162的上表面不受第二钝化层126覆盖。TGV 162的示范性材料可包含例如但不限于导电材料，例如金属或合金。
保护层154安置在钝化层128和导电层146上方。保护层154覆盖钝化层128和导电层146。保护层154可防止导电层146氧化。导电层146的一些部分可通过保护层154中的开口暴露以形成导电垫170，所述导电垫170配置成电连接到外部元件（例如，外部电路）。
导电垫170可包含：控制垫CTRL，其配置成充当控制节点；第一电力/负载垫P/L1，其配置成充当第一电力/负载节点；第二电力/负载垫P/L2，其配置成充当第二电力/负载节点；和参考垫REF，其配置成充当参考节点。
导电迹线142或146、导电通孔132或136和TGV 162可配置成电连接不同层/元件以形成氮化物基双侧晶体管Qm、第一衬底耦合晶体管Q1和第二衬底耦合晶体管Q2。
在图3A至3K中展示且在下文描述用于制造双向切换器件11的方法的不同阶段。在下文中，沉积技术可包含例如但不限于原子层沉积（ALD）、物理气相沉积（PVD）、化学气相沉积（CVD）、金属有机CVD（MOCVD）、等离子体增强型CVD（PECVD）、低压CVD（LPCVD）、等离子体辅助气相沉积、外延生长或其它合适的工艺。用于形成充当平坦化层的钝化层的工艺通常包含化学机械抛光（CMP）工艺。用于形成导电通孔的工艺通常包含在钝化层中形成通孔且用导电材料填充通孔。用于形成导电迹线的工艺通常包含光刻、曝光和显影、蚀刻、其它合适的工艺或其组合。
参考图3A，设置衬底102。氮化物基半导体层104和106可通过使用上述沉积技术依序形成于衬底102之上。邻近于第一氮化物基半导体层104与第二氮化物基半导体层106之间的异质结界面形成2DEG区。
参考图3B，可通过使用上述沉积技术依序在氮化物基半导体层106上方形成毯覆式p型掺杂III-V化合物半导体层111和毯覆式栅电极层113。
参考图3C，使毯覆式p型掺杂III-V化合物半导体层111和毯覆式栅电极层113图案化以在氮化物基半导体层106之上形成多个栅极结构110。栅极结构110中的每一个包含p型掺杂III-V化合物半导体层112和栅极金属层114。钝化层124可接着通过使用上述沉积技术形成为覆盖栅极结构110。
参考图3D，通过去除钝化层124的一些部分而形成一些S/D区160。氮化物基半导体层106的至少一个部分从S/D区160暴露。毯覆式导电层115形成为覆盖氮化物基半导体层106和钝化层124且填充S/D区160，由此与氮化物基半导体层106接触。
参考图3E，通过使毯覆式导电层115图案化而形成S/D电极116。去除毯覆式导电层115的一些部分，且保留S/D区160内的毯覆式导电层115的其余部分以充当S/D电极116。钝化层126可接着通过使用上述沉积技术形成于钝化层124上以覆盖S/D电极116。
参考图3F，导电通孔132形成为穿透钝化层126和124。通过使用上述沉积技术将毯覆式导电层141沉积在钝化层126上。
参考图3G，使毯覆式导电层141图案化以形成导电迹线142，所述导电迹线142在钝化层126之上且与导电通孔132电耦合。A 钝化层128可接着通过使用上述沉积技术形成于钝化层126上以覆盖导电迹线142。
参考图3H，导电通孔136形成于钝化层128中。通过使用上述沉积技术将毯覆式导电层145沉积在钝化层128上。
参考图3I，多个TGV 162也可形成为从钝化层128延伸且在沉积毯覆式导电层145之前穿透到衬底中。
参考图3J，使毯覆式导电层145图案化以形成导电迹线146，所述导电迹线146在钝化层128之上且与导电通孔136电耦合。A 保护层154可接着通过使用上述沉积技术形成于钝化层128上以覆盖导电迹线146。
参考图3K。保护层154可接着图案化以形成一个或多个开口以暴露一个或多个导电垫170。
图4为根据本发明的一些实施例的具有衬底电位管理能力的双向切换器件6的电路框图。
如图4中所示，双向切换器件6具有控制节点CTRL、第一电力/负载节点P/L1和第二电力/负载节点P/2和主衬底。
双向切换器件6包括：氮化物基双侧晶体管Qm；和衬底电位管理电路，其配置成用于管理双向切换器件6的主衬底的电位。
双侧晶体管Qm可具有电连接到控制节点的主栅极端子Gm、电连接到第一电力/负载节点的第一源极/漏极端子S/D1、电连接到第二电力/负载节点的第二源极/漏极端子S/D2，和电连接到主衬底的主衬底端子SUB。
衬底电位管理电路可包括第一电位稳定元件F1，所述第一电位稳定元件F1具有电连接到控制节点的控制端子、电连接到第一电力/负载节点的第一传导端子、电连接到主衬底的第二传导端子和电连接到主衬底的衬底端子。
衬底电位管理电路可进一步包括第二电位稳定元件F2，所述第二电位稳定元件F2具有连接到主衬底的第一传导端子和连接到控制节点的第二传导端子。
当将高电平电压施加到控制节点时，第一电位稳定元件F1可具有低于第二电位稳定元件F2的第二电阻的第一电阻，使得主衬底的电位基本上等于第一和第二电力/负载节点的电位中的较低一个。
当将低电平电压施加到控制节点时，第一电阻可高于第二电阻，使得主衬底的电位基本上等于低电平电压。
图5描绘基于图4的电路框图的根据一些实施例的双向切换器件61的电路图。
参考图5。第一电位稳定元件F1可包括第一衬底耦合晶体管Q1，所述第一衬底耦合晶体管Q1具有电连接到控制节点的第一栅极端子G1、电连接到第一电力/负载节点的第一漏极端子D1和电连接到主衬底的第一源极端子S1。
第一衬底耦合晶体管Q1可由各种类型的晶体管构造，包含但不限于GaN HEMT、SiMOSFET、绝缘栅双极晶体管（IGBT）、结栅场效应晶体管（JFET）和静态感应晶体管（SIT）。
第二电位稳定元件F2可为非整流元件，例如电阻器R1，其具有连接到主衬底的第一端子和连接到控制节点的第二端子。
图6A和6B描绘在第一操作模式（其中第一电力/负载节点在高于施加到第二电力/负载节点的电压VL的电压VH下偏置）下的双向切换器件61的操作机制。
参考图6A。当将高电平电压VON施加到控制节点以使得双侧晶体管Qm和第一衬底耦合晶体管Q1导通时，电流从控制节点到第二电力/负载节点流过电阻器R1，衬底的电位Vsub接着通过下式给出：Vsub = VL+Vm,on+(VON-VL-Vm,on)*Rs1,on/(Rs1,on+R)，其中R为电阻器R1的电阻，Rs1,on为第一衬底耦合晶体管Q1的导通电阻，Vm,on为双侧晶体管Qm在其导通时的漏极-源极电压。由于Rs1,on比R小得多且Vm,on极小，所以Vsub基本上等于施加到第二电力/负载节点的电压VL。
参考图6B。当将低电平电压VOFF施加到控制节点以使得双侧晶体管Qm和第一衬底耦合晶体管Q1截止时，电流从第一电力/负载节点到控制节点流过电阻器R1，衬底的电位Vsub通过下式给出：Vsub = VOFF+(VH -VOFF)*R/(R+Rs1,off)，其中Rs1,off为第一衬底耦合晶体管Q1的截止电阻。由于Rs1,off比R大得多，所以衬底的电位Vsub基本上等于施加到控制节点的低电平电压VOFF。
图6C和6D描绘在第二操作模式（其中第二电力/负载节点在高于施加到第一电力/负载节点的电压VL的电压VH下偏置）下的双向切换器件61的操作机制。
参考图6C。当将高电平电压VON施加到控制节点以使得双侧晶体管Qm和第一衬底耦合晶体管Q1导通时，电流从控制节点到第一电力/负载节点流过电阻器R1，衬底的电位Vsub通过下式给出：Vsub = VL+(VON-VL)*Rs1,on/(Rs1,on+R)。由于Rs1,on比R小得多，所以衬底的电位Vsub基本上等于施加到第一电力/负载节点的电压VL。
参考图6D。当将低电平电压VOFF施加到控制节点以使得双侧晶体管Qm和第一衬底耦合晶体管Q1截止时，电流从第二电力/负载节点到控制节点流过电阻器R1，衬底的电位Vsub通过下式给出：Vsub = VOFF+(VH-Vm,off-VOFF)*R/(Rs1,off+R)，其中Vm,off为双侧晶体管Qm在其截止时的漏极-源极电压。由于Rs1,off比R大得多，所以衬底的电位Vsub基本上等于施加到控制节点的低电平电压VOFF。
图5的双向切换器件61可通过将氮化物基双侧晶体管Qm、第一衬底耦合晶体管Q1和电阻器R1集成在IC芯片中而形成。
图7和8A至8E显示基于图5的电路图的双向切换器件61a的结构。图7为展示可构成双向切换器件61a中的晶体管的部分和电阻器的一些元件当中的关系的双向切换器件61a的部分布局。图8A至8E为分别沿图7中的线A-A'、B-B'、C-C'、D-D'和E-E'截取的横截面视图。双向切换器件61a具有类似于双向切换器件11的层状结构的层状结构。出于简洁性，相同元件给出相同参考标号和符号，且将不进一步详细描述。
参考图7和8A至8E，双向切换器件61a可包含衬底102、第一氮化物基半导体层104、第二氮化物基半导体层106、栅极结构110、S/D电极116、第一钝化层124、钝化层126、第三钝化层128、一个或多个第一导电通孔132、一个或多个第二导电通孔136、一个或多个第一导电迹线142、一个或多个第二导电迹线146、保护层154、一个或多个镓穿孔（TGV）162和一个或多个导电垫170，所述导电垫170配置成电连接到外部元件（例如，外部电路）。
导电迹线142或146、导电通孔132或136和TGV 162可配置成电连接不同层/元件以形成氮化物基双侧晶体管Qm、第一衬底耦合晶体管Q1和电阻器R1。
导电垫170可包含：控制垫CTRL，其配置成充当控制节点；第一电力/负载垫P/L1，其配置成充当第一电力/负载节点；和第二电力/负载垫P/L2，其配置成充当第二电力/负载节点。
参考图8A。S/D电极116可包含至少一个第一S/D电极116a，所述第一S/D电极116a电连接到第一电力/负载垫且配置成充当氮化物基双侧晶体管Qm的第一源极/漏极端子和第一衬底耦合晶体管Q1的漏极端子。第一S/D电极116a可通过至少一个导电通孔132、至少一个导电迹线142、至少一个导电通孔136和至少一个导电迹线146连接到第一电力/负载垫。
参考图8B。S/D电极116可包含至少一个第二S/D电极116b，所述第二S/D电极116b电连接到第二电力/负载垫且配置成充当氮化物基双侧晶体管Qm的第二源极/漏极端子。第二S/D电极116b可通过至少一个导电通孔132、至少一个导电迹线142、至少一个导电通孔136和至少一个导电迹线146连接到第二电力/负载垫。
参考图8C。栅极结构110可包含至少一个第一栅极结构110a，所述第一栅极结构110a电连接到控制垫且配置成充当氮化物基双侧晶体管Qm的主栅极端子。第一栅极结构110a可通过至少一个导电通孔132、至少一个导电迹线142、至少一个导电通孔136和至少一个导电迹线146连接到控制垫。
栅极结构110可进一步包含至少一个第二栅极结构110b，所述第二栅极结构110b电连接到控制垫且配置成充当第一衬底耦合晶体管Q1的栅极端子。第二栅极结构110b可通过至少一个导电通孔132、至少一个导电迹线142、至少一个导电通孔136和至少一个导电迹线146连接到控制垫。
参考图8D。S/D电极116可包含至少一个第三S/D电极116c，所述第三S/D电极116c电连接到衬底102且配置成充当第一衬底耦合晶体管Q1的源极端子。第三S/D电极116c可通过至少一个导电通孔132、至少一个导电迹线142、至少一个导电通孔136、至少一个导电迹线146和至少一个TGV 162电连接到衬底。
优选地，第二S/D电极116b邻近于第一S/D电极116a，且第一栅极结构110a在第一S/D电极116a与第二S/D电极116b之间。
优选地，第三S/D电极116c邻近于第一S/D电极116a，且第二栅极结构110b在第一S/D电极116a与第三S/D电极116c之间。
参考图7和图8E。双向切换器件61a可进一步包括电阻性元件180a。电阻性元件180a包括：第一端181a，其电连接到衬底102以充当电阻器R1的第一端子；和第二端182a，其电连接到控制垫以充当电阻器R1的第二端子。
电阻性元件180a可安置在邻近于第一氮化物基半导体层104与第二氮化物基半导体层106之间的异质结界面的2DEG区的同一层处。第一端181a可通过至少一个欧姆接触件116e、至少一个第一导电通孔132、至少一个第一导电迹线142、至少一个导电通孔136、至少一个导电迹线146和至少一个TGV 162电耦合到衬底102。第二端182a可通过至少一个欧姆接触件116e、至少一个第一导电通孔132、至少一个第一导电迹线142、至少一个第二导电通孔136和至少一个第二导电迹线146电连接到控制垫。
双向切换器件61a的制造方法可包含在图3A至3K中所显示的阶段，不同之处在于在图3A和图3B中所显示的阶段之间，邻近于第一氮化物基半导体层104与第二氮化物基半导体层106之间的异质结界面的2DEG区通过离子注入图案化以形成电阻性元件180a。
图9和图10显示基于图5的电路图的根据另一实施例的双向切换器件61b的结构。图9为展示可构成双向切换器件61b中的晶体管的部分和电阻器的一些元件当中的关系的双向切换器件61b的部分布局。沿图9中的线A-A'、B-B'、C-C'和D-D'截取的横截面视图与沿图7中的线A-A'、B-B'和C-C'和D-D'截取的横截面视图相同，因此可参考图8A至8D。沿图9中的线E-E'截取的横截面视图在图10中显示。出于简洁性，图7、8A至8E和图9、10中的相同结构元件给出相同参考标号和符号，且将不进一步详细描述。
参考图9和图10。双向切换器件61b包括电阻性元件180b。电阻性元件180b包括：第一端181b，其电连接到衬底102以充当电阻器R1的第一端子；和第二端182b，其电连接到控制垫以充当电阻器R1的第二端子。
双向切换器件61b类似于双向切换器件61a，不同之处在于电阻性元件180b安置在第二氮化物基半导体层106上且由与栅极结构110相同的材料制成。第一端181b可通过至少一个第一导电通孔132、至少一个第一导电迹线142、至少一个导电通孔136、至少一个导电迹线146和至少一个TGV 161电耦合到衬底102。第二端182b可通过至少一个第一导电通孔132、至少一个第一导电迹线142、至少一个第二导电通孔136和至少一个第二导电迹线146电连接到控制垫。
双向切换器件61b的制造方法可包含在图3A至3K中所显示的阶段，不同之处在于在图3C中所显示的阶段处，毯覆式半导体层111和毯覆式栅电极层113图案化以同时形成栅极结构110和电阻性元件180b。
图11和图12显示基于图5的电路图的根据另一实施例的双向切换器件61c的结构。图11为展示可构成双向切换器件61c中的晶体管的部分和电阻器的一些元件当中的关系的双向切换器件61c的部分布局。沿图11中的线A-A'、B-B'、C-C'和D-D'截取的横截面视图与沿图7中的线A-A'、B-B'和C-C'和D-D'截取的横截面视图相同，因此可参考图8A至8D。沿图11中的线E-E'截取的横截面视图在图12中显示。出于简洁性，图7、8A至8E和图11、12中的相同结构元件给出相同参考标号和符号，且将不进一步详细描述。
参考图11和图12。双向切换器件61c包括电阻性元件180c。电阻性元件180c包括：第一端181c，其电连接到衬底102以充当电阻器R1的第一端子；和第二端182c，其电连接到控制垫以充当电阻器R1的第二端子。
双向切换器件61c类似于双向切换器件61a，不同之处在于电阻性元件180c可安置在第一钝化层124上且由与S/D电极116相同的材料制成。第一端181c可通过至少一个第一导电通孔132、至少一个第一导电迹线142、至少一个导电通孔136、至少一个导电迹线146和至少一个TGV 162电耦合到衬底102。第二端182c可通过至少一个第一导电通孔132、至少一个第一导电迹线142、至少一个第二导电通孔136和至少一个第二导电迹线146电连接到控制垫。
双向切换器件61c的制造方法可包含在图3A至3K中所显示的阶段，不同之处在于在图3E中所显示的阶段处，毯覆式导电层115图案化以同时形成S/D电极116和电阻性元件180c。
图13和图14显示基于图5的电路图的根据另一实施例的双向切换器件61d的结构。图13为展示可构成双向切换器件61d中的晶体管的部分和电阻器的一些元件当中的关系的双向切换器件61d的部分布局。沿图13中的线A-A'、B-B'、C-C'和D-D'截取的横截面视图与沿图7中的线A-A'、B-B'和C-C'和D-D'截取的横截面视图相同，因此可参考图8A至8D。沿图13中的线E-E'截取的横截面视图在图14中显示。出于简洁性，图7、8A至8E和图13、14中的相同结构元件给出相同参考标号和符号，且将不进一步详细描述。
参考图13和图14。双向切换器件61d包括电阻性元件180d。电阻性元件180d包括：第一端181d，其电连接到衬底102以充当电阻器R1的第一端子；和第二端182d，其电连接到控制垫以充当电阻器R1的第二端子。
双向切换器件61d类似于双向切换器件61a，不同之处在于电阻性元件180d安置在钝化层126内。钝化层126拆分成电阻性元件180d下方的下层126a和电阻性元件180d上方的上层126b。换句话说，电阻性元件180d包夹在第一层126a与下层126a和上层126b之间。第一端181d可通过至少一个第三导电通孔134、至少一个第一导电迹线142、至少一个导电通孔136、至少一个导电迹线146和至少一个TGV 162电耦合到衬底102。第二端182e可通过至少一个第三导电通孔134、至少一个第一导电迹线142、至少一个第二导电通孔136和至少一个第二导电迹线146电连接到控制垫。
双向切换器件61d的制造方法可包含在图3A至3K中所显示的阶段，不同之处在于下部钝化层126a沉积在钝化层124上；毯覆式金属/金属化合物层143沉积在钝化层126a上且图案化以形成电阻性元件180d；上部钝化层126b沉积在下部钝化层126a之上以覆盖电阻性元件180d；一个或多个第三导电通孔134形成于上部钝化层126b中以电耦合电阻性元件180d。
图15和图16显示基于图5的电路图的根据另一实施例的双向切换器件61e的结构。图15为展示可构成双向切换器件61e中的晶体管的部分和电阻器的一些元件当中的关系的双向切换器件61e的部分布局。沿图15中的线A-A'、B-B'、C-C'和D-D'截取的横截面视图与沿图7中的线A-A'、B-B'和C-C'和D-D'截取的横截面视图相同，因此可参考图8A至8D。沿图15中的线E-E'截取的横截面视图在图16中显示。出于简洁性，图7、8A至8E和图15、16中的相同结构元件给出相同参考标号和符号，且将不进一步详细描述。
参考图15和图16。双向切换器件61e包括电阻性元件180e。电阻性元件180e包括：第一端181e，其电连接到衬底102以充当电阻器R1的第一端子；和第二端182e，其电连接到控制垫以充当电阻器R1的第二端子。
双向切换器件61e类似于双向切换器件61a，不同之处在于电阻性元件180e安置在第二钝化层126上且由与导电迹线142相同的材料制成。第一端181e可通过至少一个第二导电通孔136、至少一个第二导电迹线146和至少一个TGV 162电耦合到衬底102。第二端182e可通过至少一个第二导电通孔136和至少一个第二导电迹线146电连接到控制垫。
双向切换器件61e的制造方法可包含在图3A至3K中所显示的阶段，不同之处在于在图3G中所显示的阶段处，毯覆式导电层141图案化以同时形成导电迹线142和电阻性元件180e。
图17和图18显示基于图5的电路图的根据另一实施例的双向切换器件61f的结构。图17为展示可构成双向切换器件61f中的晶体管的部分和电阻器的一些元件当中的关系的双向切换器件61f的部分布局。沿图17中的线A-A'、B-B'、C-C'和D-D'截取的横截面视图与沿图7中的线A-A'、B-B'和C-C'和D-D'截取的横截面视图相同，因此可参考图8A至8D。沿图17中的线E-E'截取的横截面视图在图18中显示。出于简洁性，图7、8A至8E和图17、18中的相同结构元件给出相同参考标号和符号，且将不进一步详细描述。
参考图17和图18。双向切换器件61f包括电阻性元件180e。电阻性元件180e包括：第一端181e，其电连接到衬底102以充当电阻器R1的第一端子；和第二端182e，其电连接到控制垫以充当电阻器R1的第二端子。
双向切换器件61f类似于双向切换器件61a，不同之处在于电阻性元件180f可安置在第三钝化层128上且由与导电迹线146相同的材料制成。第一端181f可通过至少一个TGV162电耦合到衬底102。第二端182f可电连接到控制垫。
双向切换器件61f的制造方法可包含在图3A至3K中所显示的阶段，不同之处在于在图3J中所显示的阶段处，毯覆式导电层145图案化以同时形成导电迹线146和电阻性元件180f。
图19A描绘基于图4的电路框图的根据一些实施例的双向切换器件62的电路图。
参考图19A。第一电位稳定元件F1可包括第一衬底耦合晶体管Q1，所述第一衬底耦合晶体管Q1具有电连接到控制节点的第一栅极端子G1、电连接到第一电力/负载节点的第一漏极端子D1和电连接到主衬底的第一源极端子S1。
第一衬底耦合晶体管Q1可由各种类型的晶体管构造，包含但不限于GaN HEMT、SiMOSFET、绝缘栅双极晶体管（IGBT）、结栅场效应晶体管（JFET）和静态感应晶体管（SIT）。
第二电位稳定元件F2可为整流元件，例如二极管D1，其具有连接到主衬底的正极端子和连接到控制节点的负极端子。
参考图19B。二极管D1可由整流晶体管Q3替换以形成双向切换器件63。整流晶体管Q3可具有均连接到主衬底的栅极端子G3和源极端子S3和连接到控制节点的漏极端子D3。
图20A和20B描绘在第一操作模式（其中第一电力/负载节点在高于施加到第二电力/负载节点的电压VL的电压VH下偏置）下的双向切换器件62的操作机制。
参考图20A。当将高电平电压VON施加到控制节点以使得双侧晶体管Qm和第一衬底耦合晶体管Q1导通时，二极管D1在电流从控制节点到第二电力/负载节点流过二极管D1时反向偏置，衬底的电位Vsub接着通过下式给出：Vsub = VL+Vm,on+(VON-VL-Vm,on)*Rs1,on/(Rs1,on+ RRV)，其中RRV为二极管D1的反向电阻，Rs1,on为第一衬底耦合晶体管Q1的导通电阻，且Vm,on为双侧晶体管Qm在其导通时的漏极-源极电压。由于Vm,on极小且RRV比Rs1,on大得多，所以衬底的电位Vsub基本上等于施加到第二电力/负载节点的电压VL。
参考图20B。当将低电平电压VOFF施加到控制节点以使得双侧晶体管Qm和第一衬底耦合晶体管Q1截止时，二极管D1在电流从第一电力/负载节点到控制节点流过二极管D1时正向偏置，衬底的电位Vsub接着通过下式给出：Vsub = VOFF+(VH -VOFF)*RFW/(RFW+Rs1,off)，其中RFW为二极管D1的正向电阻。由于RFW比Rs1,off小得多，所以衬底的电位Vsub基本上等于施加到控制节点的低电平电压VOFF。
图20C和20D描绘在第二操作模式（其中第二电力/负载节点在高于施加到第一电力/负载节点的电压VL的电压VH下偏置）下的双向切换器件62的操作机制。
参考图20C。当将高电平电压VON施加到控制节点以使得双侧晶体管Qm和第一衬底耦合晶体管Q1导通时，二极管D1在电流从控制节点到第一电力/负载节点流过二极管D1时正向偏置，衬底的电位Vsub接着通过下式给出：Vsub = VL+(VON-VL)*Rs1,on /(Rs1,on+RRV)。由于Rs1,on比RRV小得多，所以衬底的电位Vsub基本上等于施加到第一电力/负载节点的电压VL。
参考图20D。当将低电平电压VOFF施加到控制节点以使得双侧晶体管Qm和第一衬底耦合晶体管Q1截止时，二极管D1在电流从第二电力/负载节点到控制节点流过二极管D1时反向偏置，衬底的电位Vsub通过下式给出：Vsub = VOFF+(VH-Vm,off-VOFF)* RFW/(Rs1,off+ RFW)，其中Vm,off为双侧晶体管Qm在其截止时的漏极-源极电压。由于Rs1,off比RFW大得多，所以衬底的电位Vsub基本上等于施加到控制节点的低电平电压VOFF。
图21和22A至22D显示基于图19A/19B的电路图的双向切换器件62/63的结构。图21为展示可构成双向切换器件62/63中的晶体管的部分的一些元件当中的关系的双向切换器件62/63的部分布局。图22A至22D为分别沿图21中的线A-A'、B-B'、C-C'和D-D'截取的横截面视图。出于简洁性，相同结构元件给出相同参考标号和符号，且将不进一步详细描述。
参考图21和22A至22D，双向切换器件62/63可包含衬底102、第一氮化物基半导体层104、第二氮化物基半导体层106、栅极结构110、S/D电极116、第一钝化层124、钝化层126、第三钝化层128、一个或多个第一导电通孔132、一个或多个第二导电通孔136、一个或多个第一导电迹线142、一个或多个第二导电迹线146、保护层171和一个或多个镓穿孔（TGV）162和导电垫170。
导电垫170可包含：控制垫CTRL，其配置成充当控制节点；第一电力/负载垫P/L1，其配置成充当第一电力/负载节点；和第二电力/负载垫P/L2，其配置成充当第二电力/负载节点。
导电迹线142或146、导电通孔132或136和TGV 162可配置成电连接不同层/元件以形成氮化物基双侧晶体管Qm、第一衬底耦合晶体管Q1和二极管D1/整流晶体管Q3。
参考图22A。S/D电极116可包含至少一个第一S/D电极116a，所述第一S/D电极116a电连接到第一电力/负载垫且配置成充当氮化物基双侧晶体管Qm的第一源极/漏极端子和第一衬底耦合晶体管Q1的漏极端子。第一S/D电极116a可通过至少一个导电通孔132、至少一个导电迹线142、至少一个导电通孔136和至少一个导电迹线146连接到第一电力/负载垫。
在这一示范性结构中，相同S/D电极由氮化物基双侧晶体管Qm和第一衬底耦合晶体管Q1共享，使得芯片大小可最小化。在一些实施例中，不同S/D电极可用于充当氮化物基双侧晶体管Qm的第一源极/漏极端子和第一衬底耦合晶体管Q1的漏极端子。
参考图22B。S/D电极116可包含至少一个第二S/D电极116b，所述第二S/D电极116b电连接到第二电力/负载垫且配置成充当氮化物基双侧晶体管Qm的第二源极/漏极端子。第二S/D电极116b可通过至少一个导电通孔132、至少一个导电迹线142、至少一个导电通孔136和至少一个导电迹线146连接到第二电力/负载垫。
参考图22C。栅极结构110可包含至少一个第一栅极结构110a，所述第一栅极结构110a电连接到控制垫且配置成充当氮化物基双侧晶体管Qm的主栅极端子。第一栅极结构110a可通过至少一个导电通孔132、至少一个导电迹线142、至少一个导电通孔136和至少一个导电迹线146连接到控制垫。
栅极结构110可进一步包含至少一个第二栅极结构110b，所述第二栅极结构110b电连接到控制垫且配置成充当第一衬底耦合晶体管Q1的栅极端子。第二栅极结构110b可通过至少一个导电通孔132、至少一个导电迹线142、至少一个导电通孔136和至少一个导电迹线146连接到控制垫。
S/D电极116可进一步包含至少一个第四S/D电极116d，所述第四S/D电极116d电连接到控制垫且配置成充当整流晶体管Q3的漏极端子（或二极管D1的负极端子）。第三S/D电极116c可通过至少一个导电通孔132、至少一个导电迹线142、至少一个导电通孔136和至少一个导电迹线146连接到控制垫。
参考图22D。S/D电极116可包含至少一个第三S/D电极116c，所述第三S/D电极116c电连接到衬底102且配置成充当第一衬底耦合晶体管Q1的源极端子和整流晶体管Q3的源极端子。第三S/D电极116c可通过至少一个导电通孔132、至少一个导电迹线142、至少一个导电通孔136、至少一个导电迹线146和至少一个TGV 162电连接到衬底。
栅极结构110可进一步包含至少一个第三栅极结构110c，所述第三栅极结构110c电连接到衬底且配置成充当整流晶体管Q3的栅极端子。第三栅极结构110c可通过至少一个导电通孔132、至少一个导电迹线142、至少一个导电迹线146和至少一个TGV 162连接到衬底。
换句话说，第三S/D电极116c和第三栅极结构110c可电短路以形成二极管D1的正极端子。
优选地，第二S/D电极116b邻近于第一S/D电极116a，且第一栅极结构110a在第一S/D电极116a与第二S/D电极116b之间。
优选地，第三S/D电极116c邻近于第一S/D电极116a，且第二栅极结构110b在第一S/D电极116a与第三S/D电极116c之间。
优选地，第三S/D电极116c邻近于第四S/D电极116d，且第三栅极结构110c在第四S/D电极116d与第三S/D电极116c之间。
双向切换器件62/63的制造方法可包含在图3A至3K中所显示的阶段。
选择和描述实施例是为了最好地解释本发明的原理和其实际应用，由此使得所属领域的其它技术人员能够理解本发明的各种实施例和具有适合于所预期的特定用途的各种修改。
如本文中所使用且不另外定义，术语“基本上”、“基本”、“大约”和“约”是用于描述且考虑较小变化。当与事件或情形结合使用时，所述术语可涵盖事件或情形明确发生的情况以及事件或情形近似于发生的情况。举例来说，当结合数值使用时，术语可涵盖小于或等于所述数值的±10%的变化范围，例如小于或等于±5%、小于或等于±4%、小于或等于±3%、小于或等于±2%、小于或等于±1%、小于或等于±0.5%、小于或等于±0.1%、或小于或等于±0.05%。术语“基本上共面”可指沿同一平面定位的在数微米内的两个表面，例如沿同一平面定位的在40 μm内、30 μm内、20 μm内、10 μm内或1 μm内的两个表面。
如本文中所使用，除非上下文另外明确规定，否则单数术语“一（a/an）”和“所述”可包含多个提及物。在一些实施例的描述中，提供于另一组件“上”或“之上”的组件可涵盖前一组件直接在后一组件上(例如，与后一组件实体接触)的情况，以及一个或多个介入组件位于前一组件与后一组件之间的情况。
虽然已参考本公开的具体实施例描述且显示本公开，但这些描述和图示并非限制性的。所属领域的技术人员应理解，在不脱离如由所附权利要求书定义的本公开的真实精神和范围的情况下，可进行各种改变且可取代等效物。所述图示可能未必按比例绘制。归因于制造工艺和公差，本公开中的工艺再现与实际设备之间可能存在区别。另外，应理解，实际器件和层可能偏离图的矩形层描绘，且归因于例如保形沉积、蚀刻等制造工艺，可能包含角、表面或边缘、圆角等。可能存在未具体显示的本公开的其它实施例。显示书和附图应视为显示性的而不是限制性的。可进行修改，以使特定情形、材料、物质组成、方法或工艺适宜于本公开的目标、精神和范围。所有这种修改都既定在所附权利要求书的范围内。
虽然已参考按特定次序进行的特定操作描述本文中所公开的方法，但应理解，可在不脱离本公开的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此，除非在本文中特定指示，否则操作的次序和分组并非限制性的。

Claims (16)

1.一种具有衬底电位管理能力的氮化物基双向切换器件，其具有控制节点、第一电力/负载节点、第二电力/负载节点和主衬底，且包括：
氮化物基双侧晶体管，其具有连接到所述控制节点的第一栅极端子、连接到所述第一电力/负载节点的第一源极/漏极端子、连接到所述第二电力/负载节点的第二源极/漏极端子，和连接到所述主衬底的主衬底端子；和
衬底电位管理电路，其配置成用于管理所述主衬底的电位，所述衬底电位管理电路包括：
第一电位稳定元件，其具有电连接到所述控制节点的控制端子、电连接到所述第一电力/负载节点的第一传导端子、电连接到所述主衬底的第二传导端子和电连接到所述主衬底的衬底端子；
第二电位稳定元件，其具有连接到所述主衬底的第一传导端子和连接到所述控制节点的第二传导端子；且
其中当将高电平电压施加到所述控制节点时，所述第一电位稳定元件具有低于所述第二电位稳定元件的第二电阻的第一电阻，使得所述主衬底的电位基本上等于所述第一电力/负载节点和所述第二电力/负载节点的电位中的较低一个。
2.根据权利要求1所述的氮化物基双向切换器件，其中所述第一电位稳定元件为第一衬底耦合晶体管，所述第一衬底耦合晶体管具有连接到所述控制节点的栅极端子、连接到所述第一电力/负载节点的漏极端子、连接到所述主衬底的源极端子。
3.根据权利要求2所述的氮化物基双向切换器件，其中所述第二电位稳定元件为电阻器，所述电阻器具有连接到所述主衬底的第一端子和连接到控制节点的第二端子。
4.根据权利要求3所述的氮化物基双向切换器件，其中所述氮化物基双侧晶体管、所述第一衬底耦合晶体管和所述电阻器集成在集成电路(IC)芯片中，所述集成电路芯片包括：
衬底；
第一氮化物基半导体层，其安置在所述衬底上方；
第二氮化物基半导体层，其安置在所述第一氮化物基半导体层上且具有大于所述第一氮化物基半导体层的带隙的带隙；
一个或多个栅极结构，其安置在所述第二氮化物基半导体层上方，所述一个或多个栅极结构各自包含栅极半导体层和安置在所述栅极半导体层上的栅电极层；
第一钝化层，其安置在所述第二氮化物基半导体层上且覆盖栅极金属层；
一个或多个源极/漏极S/D电极，其安置在所述第二氮化物基半导体层上且穿透所述第一钝化层；
第二钝化层，其安置在所述第一钝化层上且覆盖所述S/D电极；
一个或多个第一导电通孔，其安置在所述第二钝化层内；
第一导电层，其安置在所述第二钝化层上且图案化以形成一个或多个第一导电迹线；
第三钝化层，其安置在所述第一导电层上且覆盖所述一个或多个导电迹线；
一个或多个第二导电通孔，其安置在所述第三钝化层内；
第二导电层，其安置在所述第三钝化层上且图案化以分别形成一个或多个第二导电迹线和一个或多个导电垫；
至少一个镓穿孔(TGV)，其从所述第二导电层纵向延伸且穿透到所述衬底中；
保护层，其安置在所述第二导电层上方且具有一个或多个开口以暴露一个或多个导电垫，所述一个或多个导电垫包含：控制垫，其配置成充当所述控制节点；第一电力/负载垫，其配置成充当所述第一电力/负载节点；和第二电力/负载垫，其配置成充当所述第二电力/负载节点；和
电阻性元件，其包括电连接到所述衬底以充当所述电阻器的所述第一端子的第一端和电连接到所述控制垫以充当所述电阻器的所述第二端子的第二端；
其中所述一个或多个S/D电极包含：
至少一个第一S/D电极，其电连接到所述第一电力/负载垫以充当所述氮化物基双侧晶体管的所述第一源极/漏极端子和所述第一衬底耦合晶体管的所述漏极端子；
至少一个第二S/D电极，其电连接到所述第二电力/负载垫以充当所述氮化物基双侧晶体管的所述第二源极/漏极端子；和
至少一个第三S/D电极，其电连接到所述衬底以充当所述第一衬底耦合晶体管的所述源极端子；
其中所述一个或多个栅极结构包含：
至少一个第一栅极结构，其电连接到所述控制垫以充当所述氮化物基双侧晶体管的主栅极端子；和
至少一个第二栅极结构，其电连接到所述控制垫以充当所述第一衬底耦合晶体管的所述栅极端子。
5.根据权利要求4所述的氮化物基双向切换器件，其中所述电阻性元件安置在邻近于所述第一氮化物基半导体层与所述第二氮化物基半导体层之间的异质结界面的二维电子气体区处。
6.根据权利要求4所述的氮化物基双向切换器件，其中所述电阻性元件安置在所述第二氮化物基半导体层上，且由与所述栅极结构相同的材料制成。
7.根据权利要求4所述的氮化物基双向切换器件，其中所述电阻性元件安置在第一钝化层上，且由与所述S/D电极相同的材料制成。
8.根据权利要求4所述的氮化物基双向切换器件，其进一步包括安置在第二钝化层内且图案化以形成所述电阻性元件的第三导电层。
9.根据权利要求4所述的氮化物基双向切换器件，其中所述电阻性元件安置在所述第二钝化层上，且由与所述第一导电迹线相同的材料制成。
10.根据权利要求4所述的氮化物基双向切换器件，其中所述电阻性元件安置在第三钝化层上，且由与所述第二导电迹线相同的材料制成。
11.根据权利要求2所述的氮化物基双向切换器件，其中所述第二电位稳定元件为二极管，所述二极管具有连接到所述主衬底的正极端子和连接到所述控制节点的负极端子。
12.根据权利要求11所述的氮化物基双向切换器件，其中所述二极管由整流晶体管形成，所述整流晶体管具有均连接到所述主衬底以充当所述二极管的所述正极端子的栅极端子和源极端子，和连接到控制节点以充当所述二极管的所述负极端子的漏极端子。
13.根据权利要求12所述的氮化物基双向切换器件，其中所述氮化物基双侧晶体管、所述第一衬底耦合晶体管和所述整流晶体管集成在集成电路(IC)芯片中，所述集成电路芯片包括：
衬底；
第一氮化物基半导体层，其安置在所述衬底上方；
第二氮化物基半导体层，其安置在所述第一氮化物基半导体层上且具有大于所述第一氮化物基半导体层的带隙的带隙；
一个或多个栅极结构，其安置在所述第二氮化物基半导体层上方，所述一个或多个栅极结构各自包含栅极半导体层和安置在所述栅极半导体层上的栅电极层；
第一钝化层，其安置在所述第二氮化物基半导体层上且覆盖栅极金属层；
一个或多个源极/漏极S/D电极，其安置在所述第二氮化物基半导体层上且穿透所述第一钝化层；
第二钝化层，其安置在所述第一钝化层上且覆盖所述S/D电极；
一个或多个第一导电通孔，其安置在所述第二钝化层内；
第一导电层，其安置在所述第二钝化层上且图案化以形成一个或多个第一导电迹线；
第三钝化层，其安置在所述第一导电层上且覆盖所述一个或多个导电迹线；
一个或多个第二导电通孔，其安置在所述第三钝化层内；
第二导电层，其安置在所述第三钝化层上且图案化以形成一个或多个第二导电迹线；和
至少一个镓穿孔(TGV)，其从所述第二导电层纵向延伸且穿透到所述衬底中；
保护层，其安置在所述第二导电层上方且具有一个或多个开口以暴露一个或多个导电垫，所述一个或多个导电垫包含：控制垫，其配置成充当所述控制节点；第一电力/负载垫，其配置成充当所述第一电力/负载节点；和第二电力/负载垫，其配置成充当所述第二电力/负载节点；
其中所述一个或多个S/D电极包含：
至少一个第一S/D电极，其电连接到所述第一电力/负载垫以充当所述氮化物基双侧晶体管的所述第一源极/漏极端子和所述第一衬底耦合晶体管的所述漏极端子；
至少一个第二S/D电极，其电连接到所述第二电力/负载垫以充当所述氮化物基双侧晶体管的所述第二源极/漏极端子；
至少一个第三S/D电极，其电连接到所述衬底以充当所述第一衬底耦合晶体管的所述源极端子和所述整流晶体管的所述源极端子；和
至少一个第四S/D电极，其电连接到所述控制垫以充当所述整流晶体管的所述漏极端子；
其中所述一个或多个栅极结构包含：
至少一个第一栅极结构，其电连接到所述控制垫以充当所述氮化物基双侧晶体管的主栅极端子；
至少一个第二栅极结构，其电连接到所述控制垫以充当所述第一衬底耦合晶体管的所述栅极端子；和
至少一个第三栅极结构，其电连接到所述控制垫以充当所述整流晶体管的所述栅极端子。
14.一种用于制造氮化物基双向切换器件的方法，其包括：
在衬底之上形成第一氮化物基半导体层；
在所述第一氮化物基半导体层上形成第二氮化物基半导体层；
将栅极半导体层安置在所述第二氮化物基半导体层上，且将栅电极层安置在所述栅极半导体层上，且使所述栅极半导体层和所述栅电极层图案化以形成一个或多个栅极结构；
在所述第二氮化物基半导体层上形成第一钝化层以覆盖所述栅极结构；
在所述第一钝化层中形成一个或多个开口以暴露所述第二氮化物基半导体层的一些区，安置S/D电极层以覆盖所述第一钝化层和所述第二氮化物基半导体层的暴露区，且使所述S/D电极层图案化以形成穿透所述第一钝化层且与所述第二氮化物基半导体层接触的一个或多个S/D电极；
在所述第一钝化层上形成第二钝化层以覆盖所述S/D电极；
在所述第二钝化层内形成一个或多个第一导电通孔；
在所述第二钝化层上形成第一导电层且使所述第一导电层图案化以形成一个或多个第一图案化导电迹线；
在所述第一导电层上形成第三钝化层以覆盖所述一个或多个导电迹线；
在所述第三钝化层内形成一个或多个第二导电通孔；
在所述第三钝化层上形成第二导电层且使所述第二导电层图案化以形成一个或多个第二图案化导电迹线；
形成从所述第二导电层纵向延伸且穿透到所述衬底中的至少一个镓穿孔(TGV)；
在所述第二导电层上方形成保护层且使所述保护层图案化以形成一个或多个开口以暴露一个或多个导电垫，所述一个或多个导电垫包含控制垫、第一电力/负载垫和第二电力/负载垫；
通过图案化邻近于所述第一氮化物基半导体层和所述第二氮化物基半导体层之间的异质结界面的二维电子气体区形成一个或多个电阻性元件；
在所述氮化物基双向切换器件内构造氮化物基双侧晶体管，第一衬底耦合晶体管和电阻器；或在所述氮化物基双向切换器件内构造所述氮化物基双侧晶体管、所述第一衬底耦合晶体管和整流晶体管。
15.根据权利要求14所述的方法，其进一步包括通过以下操作构造所述氮化物基双侧晶体管，所述第一衬底耦合晶体管和所述电阻器：
将至少一个第一S/D电极电连接到所述第一电力/负载垫以形成所述氮化物基双侧晶体管的第一S/D端子和所述第一衬底耦合晶体管的漏极端子；
将至少一个第二S/D电极电连接到所述第二电力/负载垫以形成所述氮化物基双侧晶体管的第二S/D端子；
将至少一个第三S/D电极电连接到所述衬底以形成所述第一衬底耦合晶体管的源极端子；
将至少一个第一栅极结构电连接到所述控制垫以形成所述氮化物基双侧晶体管的主栅极端子；
将至少一个第二栅极结构电连接到所述控制垫以形成所述第一衬底耦合晶体管的栅极端子；
将一个电阻性元件的第一端电连接到所述衬底以形成所述电阻器的第一端子；和
将所述电阻性元件的第二端电连接到所述控制垫以形成所述电阻器的第二端子。
16.根据权利要求14所述的方法，其进一步包括通过以下操作构造所述氮化物基双侧晶体管、所述第一衬底耦合晶体管和所述整流晶体管：
将至少一个第一S/D电极电连接到所述第一电力/负载垫以形成所述氮化物基双侧晶体管的第一S/D端子和所述第一衬底耦合晶体管的漏极端子；
将至少一个第二S/D电极电连接到所述第二电力/负载垫以形成所述氮化物基双侧晶体管的第二S/D端子；
将至少一个第三S/D电极电连接到所述衬底以形成所述第一衬底耦合晶体管的源极端子和所述整流晶体管的源极端子；
将至少一个第四S/D电极电连接到所述控制垫以形成所述整流晶体管的漏极端子；
将至少一个第一栅极结构电连接到所述控制垫以形成所述氮化物基双侧晶体管的主栅极端子；
将至少一个第二栅极结构电连接到所述控制垫以形成所述第一衬底耦合晶体管的栅极端子；和
将至少一个第三栅极结构电连接到所述衬底以形成所述整流晶体管的栅极端子。
CN202211284000.XA 2021-05-25 2021-05-25 氮化物基双向切换器件和其制造方法 Active CN115831962B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211284000.XA CN115831962B (zh) 2021-05-25 2021-05-25 氮化物基双向切换器件和其制造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
PCT/CN2021/095865 WO2022246658A1 (en) 2021-05-25 2021-05-25 Nitride-based semiconductor bidirectional switching device and method for manufacturing the same
CN202180004407.XA CN114402434B (zh) 2021-05-25 2021-05-25 氮化物基半导体双向切换器件和其制造方法
CN202211284000.XA CN115831962B (zh) 2021-05-25 2021-05-25 氮化物基双向切换器件和其制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN202180004407.XA Division CN114402434B (zh) 2021-05-25 2021-05-25 氮化物基半导体双向切换器件和其制造方法

Publications (2)

Publication Number Publication Date
CN115831962A CN115831962A (zh) 2023-03-21
CN115831962B true CN115831962B (zh) 2023-12-22

Family

ID=81229172

Family Applications (6)

Application Number Title Priority Date Filing Date
CN202211290381.2A Active CN115863335B (zh) 2021-05-25 2021-05-25 氮化物基双向切换器件和其制造方法
CN202211290293.2A Active CN115799253B (zh) 2021-05-25 2021-05-25 氮化物基双向切换器件及其制造方法
CN202211284000.XA Active CN115831962B (zh) 2021-05-25 2021-05-25 氮化物基双向切换器件和其制造方法
CN202210425771.XA Active CN115117055B (zh) 2021-05-25 2021-05-25 氮化物基半导体双向切换器件和其制造方法
CN202211290384.6A Active CN115548014B (zh) 2021-05-25 2021-05-25 氮化物基双向切换器件和其制造方法
CN202180004407.XA Active CN114402434B (zh) 2021-05-25 2021-05-25 氮化物基半导体双向切换器件和其制造方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN202211290381.2A Active CN115863335B (zh) 2021-05-25 2021-05-25 氮化物基双向切换器件和其制造方法
CN202211290293.2A Active CN115799253B (zh) 2021-05-25 2021-05-25 氮化物基双向切换器件及其制造方法

Family Applications After (3)

Application Number Title Priority Date Filing Date
CN202210425771.XA Active CN115117055B (zh) 2021-05-25 2021-05-25 氮化物基半导体双向切换器件和其制造方法
CN202211290384.6A Active CN115548014B (zh) 2021-05-25 2021-05-25 氮化物基双向切换器件和其制造方法
CN202180004407.XA Active CN114402434B (zh) 2021-05-25 2021-05-25 氮化物基半导体双向切换器件和其制造方法

Country Status (6)

Country Link
US (6) US20230369479A1 (zh)
EP (1) EP4115449A4 (zh)
KR (1) KR20240053079A (zh)
CN (6) CN115863335B (zh)
TW (6) TWI809697B (zh)
WO (1) WO2022246658A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115863335B (zh) * 2021-05-25 2023-12-22 英诺赛科(苏州)科技有限公司 氮化物基双向切换器件和其制造方法
CN115769379B (zh) * 2022-08-25 2024-03-08 英诺赛科（珠海）科技有限公司 具有晶片级动态导通电阻监测能力的氮化物基电子装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112154542A (zh) * 2020-04-29 2020-12-29 英诺赛科（珠海）科技有限公司 电子装置
CN112789732A (zh) * 2020-12-25 2021-05-11 英诺赛科(苏州)科技有限公司 半导体器件及其制造方法

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4270336B2 (ja) * 1999-05-27 2009-05-27 株式会社ルネサステクノロジ 半導体集積回路装置
US6936898B2 (en) * 2002-12-31 2005-08-30 Transmeta Corporation Diagonal deep well region for routing body-bias voltage for MOSFETS in surface well regions
US7550781B2 (en) * 2004-02-12 2009-06-23 International Rectifier Corporation Integrated III-nitride power devices
US7426128B2 (en) * 2005-07-11 2008-09-16 Sandisk 3D Llc Switchable resistive memory with opposite polarity write pulses
TWI372450B (en) * 2005-09-21 2012-09-11 Int Rectifier Corp Semiconductor package
JP2008153748A (ja) * 2006-12-14 2008-07-03 Matsushita Electric Ind Co Ltd 双方向スイッチ及び双方向スイッチの駆動方法
JP2008235625A (ja) * 2007-03-22 2008-10-02 Seiko Epson Corp 半導体集積回路
US7737501B2 (en) * 2007-07-11 2010-06-15 International Business Machines Corporation FinFET SRAM with asymmetric gate and method of manufacture thereof
JP4874887B2 (ja) * 2007-07-20 2012-02-15 株式会社東芝 高周波半導体スイッチ装置
JP5369434B2 (ja) * 2007-12-21 2013-12-18 サンケン電気株式会社 双方向スイッチ
JPWO2011064955A1 (ja) * 2009-11-30 2013-04-11 パナソニック株式会社 双方向スイッチ
JP2011182591A (ja) * 2010-03-02 2011-09-15 Panasonic Corp 半導体装置
JP2012004253A (ja) * 2010-06-15 2012-01-05 Panasonic Corp 双方向スイッチ、２線式交流スイッチ、スイッチング電源回路および双方向スイッチの駆動方法
US20140374766A1 (en) * 2013-06-20 2014-12-25 Texas Instruments Incorporated Bi-directional gallium nitride switch with self-managed substrate bias
US9130026B2 (en) * 2013-09-03 2015-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. Crystalline layer for passivation of III-N surface
US9472625B2 (en) * 2014-03-17 2016-10-18 Infineon Technologies Austria Ag Operational Gallium Nitride devices
US9425301B2 (en) * 2014-04-30 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Sidewall passivation for HEMT devices
US9356017B1 (en) * 2015-02-05 2016-05-31 Infineon Technologies Austria Ag Switch circuit and semiconductor device
DE102015117395A1 (de) 2015-10-13 2017-04-13 Infineon Technologies Austria Ag Schaltkreis, Halbleiterbauelement und Verfahren
DE102015117394B4 (de) * 2015-10-13 2020-06-18 Infineon Technologies Austria Ag Halbleiterbauelement
US9837522B2 (en) * 2015-11-02 2017-12-05 Infineon Technologies Austria Ag III-nitride bidirectional device
WO2017159559A1 (ja) 2016-03-15 2017-09-21 パナソニック株式会社 双方向スイッチ
US20180076310A1 (en) * 2016-08-23 2018-03-15 David Sheridan Asymmetrical blocking bidirectional gallium nitride switch
EP3343763B1 (en) * 2016-12-29 2019-11-06 GN Hearing A/S Output driver comprising mos switches with adjustable back gate biasing
US10224924B1 (en) * 2017-08-22 2019-03-05 Infineon Technologies Austria Ag Bidirectional switch with passive electrical network for substrate potential stabilization
US11112436B2 (en) * 2018-03-26 2021-09-07 Analog Devices International Unlimited Company Spark gap structures for detection and protection against electrical overstress events
US11862630B2 (en) * 2018-04-23 2024-01-02 Infineon Technologies Austria Ag Semiconductor device having a bidirectional switch and discharge circuit
CN109817710A (zh) * 2018-12-29 2019-05-28 英诺赛科（珠海）科技有限公司 高电子迁移率晶体管及其制造方法
US11810971B2 (en) * 2019-03-21 2023-11-07 Transphorm Technology, Inc. Integrated design for III-Nitride devices
US10818786B1 (en) * 2019-05-07 2020-10-27 Cambridge Gan Devices Limited III-V semiconductor device with integrated protection functions
CN112490243B (zh) * 2019-09-12 2023-09-12 联华电子股份有限公司 三维半导体结构及其制作方法
CN110914987B (zh) * 2019-10-17 2021-11-09 长江存储科技有限责任公司 具有背面隔离结构的三维存储器件
WO2021094878A1 (ja) * 2019-11-15 2021-05-20 株式会社半導体エネルギー研究所 半導体装置
KR20220143061A (ko) * 2020-02-21 2022-10-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 축전 장치, 전지 제어 회로, 전자 부품, 차량, 및 전자 기기
WO2021217651A1 (en) * 2020-04-30 2021-11-04 Innoscience (suzhou) Semiconductor Co., Ltd. Semiconductor device and method for manufacturing the same
US20220376066A1 (en) * 2020-11-30 2022-11-24 Innoscience (suzhou) Semiconductor Co., Ltd. Semiconductor device and manufacturing method thereof
US20220376084A1 (en) * 2020-12-18 2022-11-24 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
CN112750898A (zh) * 2021-01-07 2021-05-04 王琮 基于氮化镓的半导体功率器件及其制造方法
CN115863335B (zh) * 2021-05-25 2023-12-22 英诺赛科(苏州)科技有限公司 氮化物基双向切换器件和其制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112154542A (zh) * 2020-04-29 2020-12-29 英诺赛科（珠海）科技有限公司 电子装置
CN112789732A (zh) * 2020-12-25 2021-05-11 英诺赛科(苏州)科技有限公司 半导体器件及其制造方法

Also Published As

Publication number Publication date
TWI813163B (zh) 2023-08-21
TW202312433A (zh) 2023-03-16
CN114402434A (zh) 2022-04-26
CN115863335B (zh) 2023-12-22
EP4115449A1 (en) 2023-01-11
US20220385203A1 (en) 2022-12-01
US20220384423A1 (en) 2022-12-01
CN115799253B (zh) 2024-01-02
TWI809698B (zh) 2023-07-21
CN115799253A (zh) 2023-03-14
CN115117055A (zh) 2022-09-27
TW202312432A (zh) 2023-03-16
CN115831962A (zh) 2023-03-21
US20230369479A1 (en) 2023-11-16
WO2022246658A1 (en) 2022-12-01
US20220384418A1 (en) 2022-12-01
CN115548014B (zh) 2023-12-29
CN115863335A (zh) 2023-03-28
US20220384424A1 (en) 2022-12-01
TWI813162B (zh) 2023-08-21
CN115117055B (zh) 2023-12-05
CN114402434B (zh) 2023-04-28
TWI833163B (zh) 2024-02-21
TW202247291A (zh) 2022-12-01
CN115548014A (zh) 2022-12-30
TW202312430A (zh) 2023-03-16
US20220384425A1 (en) 2022-12-01
TW202312431A (zh) 2023-03-16
EP4115449A4 (en) 2023-08-02
TWI809697B (zh) 2023-07-21
TW202247607A (zh) 2022-12-01
TWI823247B (zh) 2023-11-21
KR20240053079A (ko) 2024-04-23

Similar Documents

Publication Publication Date Title
CN115831962B (zh) 氮化物基双向切换器件和其制造方法
CN114556561B (zh) 基于氮化物的半导体ic芯片及其制造方法
WO2023082056A1 (en) Nitride-based semiconductor device and method for manufacturing the same
CN117981087A (zh) 降低漏电流的氮化镓半导体装置及其制造方法
CN114127931A (zh) 氮化物基半导体装置及其制造方法
CN115997287B (zh) 氮化物基半导体ic芯片及其制造方法
CN115769379B (zh) 具有晶片级动态导通电阻监测能力的氮化物基电子装置
CN115812253B (zh) 氮化物基半导体器件及其制造方法
WO2024040514A1 (en) Nitride-based electronic device
CN114207818A (zh) 基于氮化物的半导体装置和其制造方法
CN117999656A (zh) 氮化物基半导体装置及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant