CN115831927A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN115831927A
CN115831927A CN202210149710.5A CN202210149710A CN115831927A CN 115831927 A CN115831927 A CN 115831927A CN 202210149710 A CN202210149710 A CN 202210149710A CN 115831927 A CN115831927 A CN 115831927A
Authority
CN
China
Prior art keywords
conductor
semiconductor device
terminal
transistor
conductors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210149710.5A
Other languages
English (en)
Inventor
竹田骏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Publication of CN115831927A publication Critical patent/CN115831927A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0009—Devices or circuits for detecting current in a converter

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

实施方式提供一种能够检测在电路内流动的电流的半导体装置。一个实施方式的半导体装置具备：基板、第一导电体、第二导电体、第一晶体管、第二晶体管和第三导电体。第一导电体及第二导电体分别相互分离地设置于基板的上表面上。第一晶体管设置于第一导电体的上表面上，具有与第一导电体电连接的第一端。第二晶体管设置于第二导电体的上表面上，具有与第二导电体电连接的第一端。第三导电体包括在第一晶体管及第二晶体管的上方具有平板形状的第一部分，将第一晶体管的第二端与第二晶体管的第一端之间电连接。

Description

半导体装置
[关联申请]
本申请享受以日本专利申请2021－151461号(申请日：2021年9月16日)为基础申请的优先权。本申请通过参照此基础申请包括基础申请的全部内容。
技术领域
实施方式涉及半导体装置。
背景技术
作为实现高输出的半导体装置，已知有功率模块。功率模块构成为集成了多个功率半导体的一个封装。
发明内容
实施方式提供一种能够检测在电路内流动的电流的半导体装置。
实施方式的半导体装置，具备：基板，第一导电体及第二导电体，分别相互分离地设置于上述基板的上表面上；第一晶体管，设置于上述第一导电体的上表面上，具有与上述第一导电体电连接的第一端；第二晶体管，设置于上述第二导电体的上表面上，具有与上述第二导电体电连接的第一端；以及第三导电体，包括有在上述第一晶体管及上述第二晶体管的上方具有平板形状的第一部分，将上述第一晶体管的第二端与上述第二晶体管的上述第一端之间电连接。
附图说明
图1是表示第一实施方式的半导体装置的外部构造的立体图。
图2是表示第一实施方式的半导体装置的电路结构的一例的电路图。
图3是表示第一实施方式的半导体装置的内部的平面布局的一例的俯视图。
图4是表示第一实施方式的半导体装置的内部的立体构造的一例的主视图。
图5是表示第一实施方式的半导体装置的内部的立体构造的一例的侧视图。
图6是表示第二实施方式的半导体装置的内部的平面布局的一例的俯视图。
图7是表示第三实施方式的半导体装置的内部的平面布局的一例的俯视图。
图8是表示第四实施方式的半导体装置的内部的平面布局的一例的俯视图。
图9是表示第四实施方式的半导体装置的内部的立体构造的一例的主视图。
图10是表示第四实施方式的半导体装置的内部的立体构造的一例的侧视图。
具体实施方式
以下，参照附图对实施方式进行说明。附图的尺寸及比例不一定与实际的相同。
另外，在以下的说明中，对具有大致相同的功能及结构的结构要素标注相同的附图标记。在特别区分具有相同结构的要素彼此的情况下，有时在同一附图标记的末尾附加相互不同的字符或数字。
1.第一实施方式
对第一实施方式的半导体装置进行说明。
第一实施方式的半导体装置是功率模块。第一实施方式的半导体装置例如适用于铁道车辆用的电力变换装置，或可再生能源发电系统用的工业用设备等。
1.1结构
对第一实施方式的半导体装置的结构进行说明。
1.1.1外部构造
首先，对第一实施方式的半导体装置的外部构造进行说明。
图1是表示第一实施方式的半导体装置的外部构造的一例的立体图。半导体装置1具备基底基板10、壳体11以及盖12及13作为外部构造。基底基板10、壳体11以及盖12及13形成半导体装置1的容器。在半导体装置1的容器内收容有包括半导体元件的电路结构(未图示)。
基底基板10是半导体装置1的支承体。基底基板10具有平板形状。基底基板10对应于半导体装置1的容器的下部。基底基板10例如在四角具有螺纹孔。基底基板10能够经由螺纹孔相对于半导体装置1的外部设备(未图示)固定。基底基板10例如包括铜(Cu)或陶瓷。
在基底基板10的上表面上设有壳体11。壳体11是具有方筒形状的绝缘体。壳体11对应于半导体装置1的容器的侧部。壳体11相对于基底基板10固定。壳体11例如由聚苯硫醚(PPS：Poly－Pheny lene Sulfide)。
在壳体11的上表面上设有盖12及13。盖12及13是具有平板形状的绝缘体。盖12及13对应于半导体装置1的容器的上部。盖12及13相对于壳体11固定。盖12及13例如包括PPS。
通过组装以上那样的基底基板10、壳体11以及盖12及13，在容器的内部形成用于配置电路结构的空间。在以下的说明中，将与基底基板10和壳体11的接触面平行的平面设为XY平面。在XY平面内，将基底基板10的长边方向及短边方向分别设为X方向及Y方向。将壳体11相对于基底基板10的延伸方向设为Z方向或上方向。+X方向视图，+Y方向视图和－Z方向视图分别对应于主视图、侧视图和平面视图。
另外，半导体装置1还包括端子14、15、16及17。
端子14、15、16及17分别是将半导体装置1的外部设备与内部的电路结构之间电连接的汇流条(未图示)的端部。在图1的例子中，示出了2个端子14、2个端子15、3个端子16以及8个端子17。另外，端子14、15、16及17各自的数量不限于图1的例子，可以设计为任意的数量。
2个端子14是输入端子。2个端子14具有P(Positive，正)极性。2个端子14彼此电连接。2个端子14在壳体11和盖13之间沿Y方向并列配置。
2个端子15是输入端子。2个端子15具有N(Negative，负)极性。2个端子15彼此电连接。2个端子15在盖12和盖13之间沿Y方向并列配置。
3个端子16是输出端子。3个端子16也被称为AC(Alternating Current，交流电)端子。3个端子16彼此电连接。3个端子16在壳体11和盖12之间沿Y方向并列配置。
8个端子17是控制端子及监视端子。控制端子例如是用于控制是否驱动在半导体装置1的电路结构中包括的半导体元件的端子。监视端子例如是用于监视半导体装置1的电路结构的电特性的端子。8个端子17在盖12的沿X方向相对的2边上分别各配置4个。
1.1.2电路结构
接着，对第一实施方式的半导体装置的电路结构进行说明。
图2是表示第一实施方式的半导体装置的电路结构的一例的电路图。在图2的例子中，示出了半导体装置1包括晶体管Tup及Tlow以及电感L作为在内部电路配置中包括的电气元件的情况。
晶体管Tup及Tlow是MOS(Metal－Oxide－Semiconductor)晶体管。晶体管Tup及Tlow是n型晶体管。晶体管Tup及Tlow串联连接。
电感L是半导体装置1的电路结构中的寄生电感。电感L将晶体管Tup与Tlow之间串联连接。
具体而言，晶体管Tup具有与节点P连接的漏极端、与电感L的第一端连接的源极端、与节点G1连接的栅极端。晶体管Tlow具有与电感L的第二端连接的漏极端、与节点N连接的源极端和与节点G2连接的栅极端。电感L的第一端及晶体管Tup的源极端被共通连接到节点M1。电感L的第二端及晶体管Tlow的漏极端被共通连接到节点AC及节点M2。
节点P、N、AC分别对应于端子14、15及16。节点G1及G2分别对应于端子17中的相互不同的2个控制端子。节点M1及M2分别对应于端子17中的相互不同的2个监控端子。
根据以上的结构，能够通过从半导体装置1的外部供给的电压来控制半导体装置1的内部的半导体元件。
另外，半导体装置1的电路结构不限于图2的例子。例如，晶体管Tup及Tlow也可以是IGBT(Insulated－GateBipolar Transistor：绝缘栅双极型晶体管)。另外，在图2的例子中，晶体管Tup及Tlow分别各示出了1个，但不限于此。例如，晶体管Tup及Tlow各自也可以由彼此并联连接的多个晶体管构成。
1.1.3内部构造
接下来，对第一实施方式的半导体装置的内部构造进行说明。
图3是表示第一实施方式的半导体装置内部的平面布局的一例的俯视图。图4是表示第一实施方式的半导体装置的内部的立体构造的一例的主视图。图5是表示第一实施方式的半导体装置的内部的立体构造的一例的侧视图。在图3中，省略了盖12及13以及汇流条。在图4和图5中，省略了壳体11，盖12及13以及汇流条。
半导体装置1的内部构造设置于基底基板10上。具体而言，半导体装置1具备绝缘基板20、导电体21、22、24、31、32、34及40、以及半导体元件23及33作为内部构造。
在图3～图5的例子中，导电体21包括导电体21a及21b。导电体22包括导电体22a及22b。半导体元件23包括6个半导体元件23a及6个半导体元件23b。导电体24包括6个导电体24a及6个导电体24b。导电体31包括导电体31a及31b。导电体32包括导电体32a及32b。半导体元件33包括6个半导体元件33a及6个半导体元件33b。导电体34包括6个导电体34a和6个导电体34b。导电体21、22及24以及半导体元件23构成上臂AU。导电体31、32及34以及半导体元件33构成下臂AL。导电体40将上臂AU及下臂AL之间电连接。
绝缘基板20是支承半导体装置1的电路结构的绝缘性基板。绝缘基板20设置于基底基板10的上表面上。绝缘基板20例如包括氮化硅(SiN)。在绝缘基板20的上表面上设置有上臂AU及下臂AL各自的结构。
首先，说明上臂AU的结构。
导电体21a、21b、22a以及22b是上臂AU的布线图案(导电体)。导电体21a、21b、22a及22b相互分离地设置于绝缘基板20的上表面上。导电体21a及21b经由未图示的汇流条与端子14连接。导电体22a及22b经由导电体40与导电体31a及31b连接。
半导体元件23a及23b是晶体管Tup。半导体元件23a及23b分别设置于导电体21a的上表面上及导电体21b的上表面上。半导体元件23a及23b分别在下表面具有漏极端。由此，半导体元件23a及23b的漏极端分别与导电体21a及21b电连接。另外，半导体元件23a及23b分别在上表面具有源极端。
导电体24a及24b是接合线。导电体24a将半导体元件23a的上表面中与源极端对应的部分和导电体22a的上表面之间连接。导电体24b将半导体元件23b的上表面中与源极端对应的部分和导电体22b的上表面之间连接。由此，半导体元件23a及23b的源极端分别与导电体22a及22b电连接。
接着，对下臂AL的结构进行说明。
导电体31a、31b、32a及32b是下臂AL的布线图案(导电体)。导电体31a、31b、32a及32b在绝缘基板20的上表面上的从导电体21a、21b、22a及22b离开的位置相互离开地设置。导电体31a及31b经由未图示的汇流条与端子16连接。导电体32a及32b经由未图示的汇流条与端子15连接。
半导体元件33a及33b是晶体管Tlow。半导体元件33a及33b分别设置于导电体31a的上表面上及导电体31b的上表面上。半导体元件33a及33b分别在下表面具有漏极端。由此，半导体元件33a及33b的漏极端分别与导电体31a及31b电连接。另外，半导体元件33a及33b分别在上表面具有源极端。
导电体34a及34b是接合线。导电体34a将半导体元件33a的上表面中与源极端对应的部分和导电体32a的上表面之间连接。导电体34b将半导体元件33b的上表面中与源极端对应的部分和导电体32b的上表面之间连接。由此，半导体元件33a及33b的源极端分别与导电体32a及32b电连接。
接着，对将上臂AU与下臂AL之间连接的导电体40的结构进行说明。
导电体40例如是一体形成的导电体。导电体40对应于电感L。在图3～图5的例子中，导电体40包括腿部41及42、桥接部43、44及45以及引线46及47。腿部41包括腿部41a及41b。腿部42包括腿部42a及42b。
腿部41a、41b、42a及42b是支承桥接部43、44及45的部分。腿部41a及41b分别设置于导电体22a及22b的上表面上。腿部42a及42b分别设置于导电体31a及31b的上表面上。腿部41a、41b、42a及42b沿Z方向延伸。腿部41a、41b、42a及42b各自的上端的位置比导电体24a、24b、34a及34b的上端的位置高。
桥接部43、44及45是在上臂AU及下臂AL的上方将上臂AU与下臂AL之间连接的部分。桥接部43具有与腿部41a的上端连接的第一端和与腿部41b的上端连接的第二端。桥接部43将导电体24a及24b相对于桥接部45并联连接。桥接部44具有与腿部42a的上端连接的第一端和与腿部42b的上端连接的第二端。桥接部44相对于桥接部45并联连接导电体34a及34b。桥接部45具有与桥接部43连接的第一端和与桥接部44连接的第二端。桥接部43、44及45在XY平面内延伸。在图3的例子中，桥接部43及44具有沿Y方向延伸的平板形状。桥接部45具有沿X方向延伸的平板形状。
腿部41a、41b、42a及42b以及桥接部43、44及45的组成及形状(宽度、长度、厚度等)被调整为产生有意义大小的电感L。由此，在导电体40的两端间产生的感应电动势成为有意义的值。
另外，腿部41a、41b、42a及42b例如具有彼此相同的形状。桥接部43及44例如具有相同的形状。桥接部45的第一端例如与桥接部43的第一端和第二端的中间位置连接。桥接部45的第二端例如与桥接部44的第一端和第二端的中间位置连接。由此，能够抑制由导电体40引起的导电体22a、22b、31a及32b之间的电位差。
引线46是将与节点M1对应的端子17与电感L的第一端之间连接的部分。引线46例如具有与桥接部43连接的第一端和与对应于节点M1的端子17连接的第二端。
引线47是将与节点M2对应的端子17和电感L的第二端之间连接的部分。引线47例如具有与桥接部分44连接的第一端和与对应于节点M2的端子17连接的第二端。
通过以上的结构，能够经由分别与节点M1及M2对应的2个端子17，监视在导电体40的两端间产生的感应电动势。并且，基于感应电动势，可以检测在晶体管Tup和晶体管Tlow之间流动的电流。
1.2第一实施方式的效果
根据第一实施方式，能够检测在半导体装置1的电路结构内流动的电流。以下说明本效果。
导电体40将半导体元件23的源极端和半导体元件33的漏极端之间连接。具体而言，导电体40的腿部41及42分别设置于导电体22及31上。导电体40在半导体元件23及33的上方包括具有平板形状的桥接部43、44及45。由此，桥接部43、44及45能够不依赖于形成在绝缘基板20上的布线图案而设计宽度及长度等形状。因此，不会对布线图案产生影响，能够将在导电体40的两端间产生的电感L的大小调整为大至能够检测电流的程度、且小至能够抑制电涌的产生的程度的范围。因此，能够减小用于检测在晶体管Tup及Tlow间流动的电流的负载。
另外，导电体40包括将与节点M1对应的端子17和桥接部43、44及45之间连接的引线46。导电体40包括将与节点M2对应的端子17和桥接部43、44及45之间连接的引线47。由此，能够经由分别与节点M1以及M2对应的2个端子17，基于电感L来检测在晶体管Tup及Tlow之间流动的电流。
另外，绝缘基板20固定在容器上。容器包括基底基板10、壳体11以及盖12及13。端子14、15、16及17设置于容器的外侧。由此，能够从功率模块的外部监视在功率模块内的电路结构即晶体管Tup及Tlow之间流动的电流。
另外，桥接部43、44及45位于导电体24及34的上方。由此，能够不依赖于引线接合的布局地设计桥接部43、44及45的形状。因此，能够减轻电感L的设计负荷。
2.第二实施方式
接着，对第二实施方式的半导体装置进行说明。
第二实施方式的半导体装置与第一实施方式的半导体装置的不同点在于，将与节点AC对应的端子16和半导体装置1的电路结构电连接的汇流条与导电体40一体形成。以下，主要说明与第一实施方式不同的结构。对于与第一实施方式相同的结构，适当省略其说明。
2.1半导体装置的内部构造
图6是表示第二实施方式的半导体装置内部的平面布局的一例的俯视图。图6对应于第一实施方式中的图3。
导电体40还包括端子连接部48。端子连接部48是将与节点AC对应的端子16和桥接部43之间连接的部分。端子连接部48例如与腿部41及42、桥接部43、44及45、以及引线46及47一起一体形成。
另外，在图6的例子中，示出了端子连接部48与桥接部43连接的情况，但不限于此。例如，端子连接部48可以连接到腿部41及42以及桥接部44及45中的任一个。
2.2第二实施方式的效果
根据第二实施方式，导电体40经由端子连接部48与端子16连接。由此，能够避免与导电体40分开地设置将晶体管Tup及Tlow之间的电路径与端子16之间电连接的部件。因此，能够削减半导体装置1的部件数。因此，能够减轻对半导体装置1内的设计的负荷。
3.第三实施方式
接着，对第三实施方式的半导体装置进行说明。
第三实施方式的半导体装置与第一实施方式及第二实施方式的半导体装置的不同点在于，分别与节点M1及M2对应的2个端子17通过与导电体40不同的部件而与半导体装置1内的电路结构电连接。以下，主要说明与第一实施方式不同的结构。对于与第一实施方式相同的结构，适当省略其说明。
3.1半导体装置的内部构造
图7是表示第三实施方式的半导体装置内部的平面布局的一例的俯视图。图7对应于第一实施方式中的图3。
导电体40由腿部41及42以及桥接部43、44及45构成。
半导体装置1还具备导电体51及52。
导电体51是将与节点M1对应的端子17和电感L的第一端之间连接的导电体。导电体51具有连接在导电体22b的上表面上的第一端和连接在与节点M1对应的端子17上的第二端。
导电体52是将与节点M2对应的端子17和电感L的第二端之间连接的导电体。导电体52具有连接在导电体31a的上表面上的第一端和连接在与节点M2对应的端子17上的第二端。
另外，在图7的例子中，示出了导电体51及52分别与导电体22b及31a连接的情况，但不限于此。例如，导电体51也可以与导电体22a连接。导电体52也可以与导电体31b连接。
3.2第三实施方式的效果
根据第三实施方式，分别与节点M1及M2对应的2个端子17通过与导电体40不同的导电体51及52电连接在晶体管Tup及Tlow之间。由此，能够不依赖于导电体40而自由地设计监视位置。
补充说明一下，与节点M1及M2分别对应的2个端子也能够作为源极感测端子发挥功能。源极感测端子的监控位置有时影响晶体管Tup及Tlow的开关速度。根据第三实施方式，导电体51及52分别与导电体22a及22b、以及导电体31a及31b的连接位置的调整相关的自由度高。因此，能够容易地调整晶体管Tup及Tlow的开关速度。
另外，在第三实施方式的半导体装置中，不限于第一实施方式的结构，也可以应用第二实施方式的结构。在该情况下，第三实施方式的半导体装置能够起到与第二实施方式相同的效果。
4.第四实施方式
接着，对第四实施方式的半导体装置进行说明。
第四实施方式的半导体装置与第一实施方式至第三实施方式的半导体装置的不同点在于，与半导体元件23及33各自的源极端连接的布线图案设置于半导体元件23及33的上表面上。以下，主要说明与第一实施方式不同的结构。对于与第一实施方式相同的结构，适当省略其说明。
4.1半导体装置的内部构造
图8是表示第四实施方式的半导体装置内部的平面布局的一例的俯视图。图9是表示第四实施方式的半导体装置的内部的立体构造的一例的主视图。图10是表示第四实施方式的半导体装置的内部的立体构造的一例的侧视图。图8、图9及图10分别对应于第一实施方式中的图3、图4及图5。
半导体装置1包括绝缘基板20、导电体40'、61、63、71及73、半导体元件62及72、以及布线基板64、65、74及75作为内部构造。
在图8～图10的例子中，导电体61包括导电体61a及61b。半导体元件62包括6个半导体元件62a及6个半导体元件62b。导电体63包括导电体63a及63b。布线基板64包括布线基板64a及64b。布线基板65包括布线基板65a及65b。导电体71包括导电体71a及71b。半导体元件72包括6个半导体元件72a及6个半导体元件72b。导电体73包括导电体73a及73b。布线基板74包括布线基板74a及74b。布线基板75包括布线基板75a及75b。导电体61及63、半导体元件62以及布线基板64及65构成上臂AU。导电体71及73、半导体元件72以及布线基板74及75构成下臂AL。导电体40'将上臂AU与下臂AL之间连接。
首先，对上臂AU的结构进行说明。
导体61a及61b是位于晶体管Tup下方的布线图案(导电体)。导电体61a及61b相互分离地设置于绝缘基板20的上表面上。
半导体元件62a及62b是晶体管Tup。半导体元件62a及62b分别设置于导电体61a的上表面上及导电体61b的上表面上。半导体元件62a及62b分别在下表面具有漏极端。另外，半导体元件62a及62b分别在上表面具有源极端。
导电体63a及63b是金属的间隔物。导电体63a及63b分别设置于导电体61a的上表面上及导电体61b的上表面上。导电体63a及63b的高度例如与半导体元件62a及62b的高度相等。
布线基板64a及64b包括相对于晶体管Tup为上方的布线图案(导电体)。布线基板64a及64b分别设置于半导体元件62a的上表面上及半导体元件62b的上表面上。由此，半导体元件62a及62b的源极端分别与布线基板64a及64b电连接。布线基板64a及64b经由导电体40'与布线基板75a及75b连接。
布线基板65a及65b是PCB(Printed Circuit Board)基板。布线基板65a及65b包括相对于晶体管Tup为上方的布线图案(导电体)。布线基板65a及65b也可以是具有平板形状的导电体。布线基板65a及65b分别设置于导电体63a的上表面上及导电体63b的上表面上。由此，半导体元件62a及62b的漏极端分别与布线基板65a及65b电连接。布线基板65a及65b经由未图示的汇流条与端子14连接。
接着，对下臂AL的结构进行说明。
导体71a及71b是是相对于晶体管Tlow为下方的布线图案(导电体)。导电体71a及71b在绝缘基板20的上表面上的从导电体61a及61b离开的位置相互离开地设置。
半导体元件72a及72b是晶体管Tlow。半导体元件72a及72b分别设置于导电体71a的上表面上和导电体71b的上表面上。半导体元件72a及72b分别在下表面具有漏极端。另外，半导体元件72a及72b分别在上表面具有源极端。
导体73a及73b是金属间隔物。导电体73a及73b分别设置于导电体71a的上表面上及导电体71b的上表面上。导电体73a及73b的高度例如与半导体元件72a及72b的高度相等。
布线基板74a及74b是PCB基板。布线基板74a及74b包括相对于晶体管Tlow为上方的布线图案(导电体)。布线基板74a及74b也可以是具有平板形状的导电体。布线基板74a及74b分别设置于半导体元件72a的上表面上及半导体元件72b的上表面上。由此，半导体元件72a及72b的源极端分别与布线基板74a及74b电连接。布线基板74a及74b经由未图示的汇流条与端子15连接。
布线基板75a及75b包括相对于晶体管Tlow为上方的布线图案(导电体)。布线基板75a及75b分别设置于导电体73a的上表面上及导电体73b的上表面上。由此，半导体元件72a及72b的漏极端分别与布线基板75a及75b电连接。布线基板75a及75b经由未图示的汇流条与端子16连接。
接着，对将上臂AU与下臂AL之间连接的导电体40'的结构进行说明。
导电体40'的结构除了设置的部件不同之外，与第一实施方式中的导电体40的结构相同。在图8～图10的例子中，导电体40'包括腿部41'及42'、桥接部43'、44'及45'以及引线46'及47'。腿部41'包括腿部41a'及41b'。腿部42'包括腿部42a'及42b'。
腿部41a'和41b'分别设置于布线基板64a及64b的上表面上。腿部42a'和42b'分别设置于布线基板75a及75b的上表面上。腿部41a'，41b'，42a'和42b'沿Z方向延伸。
桥接部43'、44'及45'以及引线46'及47'的结构与第一实施方式中的桥接部43、44及45以及引线46及47的结构相同，因此省略说明。
根据以上的结构，经由分别与节点M1及M2对应的2个端子17，能够监视在导电体40'的两端间产生的感应电动势。基于感应电动势，可以检测在晶体管Tup与晶体管Tlow之间流动的电流。
4.2第四实施方式的效果
根据第四实施方式，布线基板64设置于半导体元件62的上表面上。布线基板75设置于导电体73的上表面上。导电体40'在布线基板64、65、74及75的上方将布线基板64与布线基板75之间连接。由此，能够将导电体40'的腿部41'及42'和半导体元件62及72配置在不同的高度。因此，能够增加绝缘基板20上的半导体元件62及72的安装面积。因此，能够提高半导体装置1内的安装密度。
另外，在第四实施方式的半导体装置中，不限于第一实施方式中的结构，可以应用第二实施方式及第三实施方式中的结构。在该情况下，第四实施方式所涉及的半导体装置，能够起到与第二实施方式及第三实施方式相同的效果。
5.变形例等
另外，第一实施方式、第二实施方式、第三实施方式以及第四实施方式不限于所述的例子，能够应用各种变形。
例如，在所述第一实施方式、第二实施方式、第三实施方式以及第四实施方式中，说明了上臂AU以及下臂AL分别具有在附图标记的末尾分别带有“a”以及“b”的彼此相同的2组结构组的情况，但不限于此。上臂AU及下臂AL各自也可以具有1组或3组以上的该构成组。
另外，例如在上述第一实施方式、第二实施方式、第三实施方式以及第四实施方式中，对在一个绝缘基板20的上表面上设置上臂AU以及下臂AL的情况进行了说明，但不限于此。上臂AU及下臂AL也可以分别设置于不同的绝缘基板的上表面上。
说明了本发明的几个实施方式，但这些实施方式是作为例子而提示的，并不意图限定发明的范围。这些新的实施方式能够以其他各种方式实施，在不脱离发明的主旨的范围内，能够进行各种省略，置换，变更。这些实施方式及其变形包括在发明的范围及主旨内，并且包括在权利要求书所记载的发明及其等同的范围内。

Claims (9)

1.一种半导体装置，具备：
基板；
第一导电体及第二导电体，分别相互分离地设置于所述基板的上表面上；
第一晶体管，设置于所述第一导电体的上表面上，具有与所述第一导电体电连接的第一端；
第二晶体管，设置于所述第二导电体的上表面上，具有与所述第二导电体电连接的第一端；以及
第三导电体，包括在所述第一晶体管及所述第二晶体管的上方具有平板形状的第一部分，将所述第一晶体管的第二端和所述第二晶体管的所述第一端之间电连接。
2.根据权利要求1所述的半导体装置，
第三导电体还包括：
第二部分，将所述第一部分与第一端子之间电连接；以及
第三部分，将所述第一部分与第二端子之间电连接。
3.根据权利要求2所述的半导体装置，
还具备相对于所述基板固定的容器，
所述第一端子及所述第二端子设置于所述容器的外侧。
4.根据权利要求1所述的半导体装置，还具备：
第四导电体，不经由所述第三导电体而将所述第一晶体管的所述第二端与第一端子之间电连接；以及
第五导电体，不经由所述第三导电体而将所述第二晶体管的所述第一端与第二端子之间电连接。
5.根据权利要求4所述的半导体装置，
还具备相对于所述基板固定的容器，
所述第一端子及所述第二端子设置于所述容器的外侧。
6.根据权利要求1所述的半导体装置，
还具备第六导电体，该第六导电体在所述基板的上表面上与所述第一导电体及所述第二导电体分开设置，与所述第一晶体管的所述第二端电连接，
所述第三导电体将所述第六导电体与所述第二导电体之间电连接。
7.根据权利要求6所述的半导体装置，
还具备第七导电体，该第七导电体将所述第一晶体管的所述第二端与所述第六导电体之间电连接，
所述第一部分设置于所述第七导电体的上方。
8.根据权利要求1所述的半导体装置，还具备：
第八导电体，设置于所述第一晶体管的上方，与所述第一晶体管的所述第二端电连接；以及
第九导电体，设置于所述第二晶体管的上方，与所述第二晶体管的所述第一端电连接，
所述第三导电体将所述第八导电体与所述第九导电体之间电连接。
9.根据权利要求1所述的半导体装置，
所述第三导电体还包括将所述第一部分与输出端子之间电连接的第四部分。
CN202210149710.5A 2021-09-16 2022-02-18 半导体装置 Pending CN115831927A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-151461 2021-09-16
JP2021151461A JP7555890B2 (ja) 2021-09-16 2021-09-16 半導体装置

Publications (1)

Publication Number Publication Date
CN115831927A true CN115831927A (zh) 2023-03-21

Family

ID=80930232

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210149710.5A Pending CN115831927A (zh) 2021-09-16 2022-02-18 半导体装置

Country Status (4)

Country Link
US (1) US12002782B2 (zh)
EP (1) EP4152385A1 (zh)
JP (1) JP7555890B2 (zh)
CN (1) CN115831927A (zh)

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2973799B2 (ja) * 1993-04-23 1999-11-08 富士電機株式会社 パワートランジスタモジュール
US5705848A (en) * 1995-11-24 1998-01-06 Asea Brown Boveri Ag Power semiconductor module having a plurality of submodules
US20060145319A1 (en) * 2004-12-31 2006-07-06 Ming Sun Flip chip contact (FCC) power package
DE102006001874B4 (de) * 2006-01-13 2012-05-24 Infineon Technologies Ag Verfahren und Vorrichtung zur Strom- und Temperaturmessung in einer leistungselektronischen Schaltung
JP4436843B2 (ja) * 2007-02-07 2010-03-24 株式会社日立製作所 電力変換装置
JP2011254387A (ja) 2010-06-03 2011-12-15 Rohm Co Ltd 交流スイッチ
JP2012120355A (ja) 2010-12-02 2012-06-21 Renesas Electronics Corp 電源装置および半導体装置
JP5893369B2 (ja) 2011-12-05 2016-03-23 ローム株式会社 半導体装置
JP5705099B2 (ja) * 2011-12-16 2015-04-22 三菱電機株式会社 半導体スイッチング装置
JP6125984B2 (ja) 2013-12-11 2017-05-10 トヨタ自動車株式会社 半導体装置
US10032921B2 (en) 2015-07-31 2018-07-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display module, and electronic device
DE102017118913A1 (de) * 2017-08-18 2019-04-18 Danfoss Silicon Power Gmbh Leistungshalbleiter mit einem Shuntwiderstand
DE102018207308B4 (de) 2018-05-09 2020-07-02 Infineon Technologies Ag Halbleiterbauteil mit integriertem shunt-widerstand und verfahren zu dessen herstellung
US11967545B2 (en) 2019-07-12 2024-04-23 Rohm Co., Ltd. Semiconductor device
JP7180570B2 (ja) 2019-09-03 2022-11-30 三菱電機株式会社 半導体モジュール

Also Published As

Publication number Publication date
JP7555890B2 (ja) 2024-09-25
EP4152385A1 (en) 2023-03-22
US12002782B2 (en) 2024-06-04
JP2023043700A (ja) 2023-03-29
US20230078823A1 (en) 2023-03-16

Similar Documents

Publication Publication Date Title
EP3555914B1 (en) Power semiconductor module with low gate path inductance
CN107851637B (zh) 功率半导体模块
KR102664547B1 (ko) 회로 레이아웃, 재분배 보드, 모듈 및 하프-브리지 회로를 제조하는 방법
JP2013239678A (ja) 配線部材、および、これを用いた半導体モジュール
US6885097B2 (en) Semiconductor device
JP3521757B2 (ja) 半導体モジュール電極構造
WO2021261508A1 (ja) 半導体装置
JP2005216876A (ja) 電力用半導体モジュール
JP4196001B2 (ja) 半導体パワーモジュール
US11817794B2 (en) Electronic circuit module
JP3896940B2 (ja) 半導体装置
CN113380774A (zh) 功率半导体模块
CN115831927A (zh) 半导体装置
US7760480B2 (en) Electronic assembly for switching electric power
JP2020053622A (ja) パワーモジュール及びパワーモジュールを有する電気装置
JP4246040B2 (ja) 半導体装置の実装体
JP4363190B2 (ja) 半導体装置及びその製造方法
US6664629B2 (en) Semiconductor device
EP4068915A1 (en) Power module and method for manufacturing a power module
US20230282561A1 (en) Power semiconductor module and power conversion device
EP4297087A1 (en) Power electronic module with parallely connected power electronic devices
US20230307332A1 (en) Power Semiconductor Module and Method for Producing a Power Semiconductor Module
US20240234392A9 (en) Semiconductor module
US20240030079A1 (en) Switching device and switching module
Stockmeier et al. 1200 A, 3300 V IGBT power module exhibiting very low internal stray inductance

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination