CN113380774A - 功率半导体模块 - Google Patents

功率半导体模块 Download PDF

Info

Publication number
CN113380774A
CN113380774A CN202110255501.4A CN202110255501A CN113380774A CN 113380774 A CN113380774 A CN 113380774A CN 202110255501 A CN202110255501 A CN 202110255501A CN 113380774 A CN113380774 A CN 113380774A
Authority
CN
China
Prior art keywords
power semiconductor
semiconductor switches
load
layer
metalized
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110255501.4A
Other languages
English (en)
Inventor
约翰尼斯·克利尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semikron Electronics Co ltd
Semikron Elektronik GmbH and Co KG
Original Assignee
Semikron Electronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semikron Electronics Co ltd filed Critical Semikron Electronics Co ltd
Publication of CN113380774A publication Critical patent/CN113380774A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Inverter Devices (AREA)

Abstract

本发明涉及一种功率半导体模块，其具有基底和功率半导体开关，其中，所述基底具有内部金属化负载层区域、第一和第二外部金属化负载层区域以及第一和第二中间金属化负载层区域，其中，所述第一中间金属化层负载层区域被布置在所述内部金属化负载层区域与所述第一外部金属化负载层区域之间，并且所述第二中间金属化负载层区域被布置在所述内部金属化负载层区域与所述第二外部金属化负载层区域之间，其中，第一组和第二组的功率半导体开关被布置在所述内部金属化负载层区域上，第三组的功率半导体开关被布置在所述第一中间金属化负载层区域上，并且第四组的功率半导体开关被布置在所述第二中间金属化负载层区域上。

Description

功率半导体模块
技术领域
本发明涉及一种功率半导体模块。
背景技术
在功率半导体开关模块的操作期间，当断开功率半导体开关模块的功率半导体开关(它们相互电连接起来以形成半桥电路)时，由于电连接到功率半导体开关的导线的寄生电感，在功率半导体开关的负载电流端子之间可能发生过电压，从而导致功率半导体开关的可能的损坏或破坏。为了减少或防止过电压，因此存在将功率半导体模块设计成具有最低可能的电感的技术要求。
专利EP 3 246 945B1公开了一种提供半桥电路的低电感功率半导体模块，该低电感功率半导体模块具有基底和布置在该基底上的功率半导体开关。为了功率半导体开关的机械保护，将提供半桥电路的其中一些功率半导体开关布置在基底的外部金属化负载层区域上是不利的。
发明内容
本发明的目的是创建一种具有半桥电路的低电感功率半导体模块，在该低电感功率半导体模块中，半桥电路的功率半导体开关没有被布置在功率半导体模块的基底的外部金属化负载层区域上。
该目的通过一种功率半导体模块来实现，该功率半导体模块具有基底，该基底包括不导电的绝缘层和布置在该绝缘层上的金属化负载层区域，并且该功率半导体模块具有功率半导体开关，每个功率半导体开关均具有第一负载电流端子和第二负载电流端子以及控制端子，其中，基底具有：内部金属化负载层区域，该内部金属化负载层区域在纵向方向上延伸；第一外部金属化负载层区域和第二外部金属化负载层区域，该第一外部金属化负载层区域和第二外部金属化负载层区域在纵向方向上延伸；以及第一中间金属化负载层区域和第二中间金属化负载层区域，该第一中间金属化负载层区域和第二中间金属化负载层区域在纵向方向上延伸且彼此导电地连接起来；其中，在垂直于纵向方向延伸的横向方向上，第一中间金属化负载层区域被布置在内部金属化负载层区域与第一外部金属化负载层区域之间，并且第二中间金属化负载层区域被布置在内部金属化负载层区域与第二外部金属化负载层区域之间，其中，功率半导体开关中的第一组功率半导体开关和第二组功率半导体开关被设计用以实现半桥电路的第一臂，并且功率半导体开关中的第三组功率半导体开关和第四组功率半导体开关被设计用以实现半桥电路的第二臂，其中，功率半导体开关中的第一组功率半导体开关和第二组功率半导体开关被布置在内部金属化负载层区域上，并且功率半导体开关中的第一组功率半导体开关和第二组功率半导体开关的第一负载电流端子与内部金属化负载层区域导电地接触，其中，第一组功率半导体开关中的功率半导体开关的第二负载电流端子被导电地连接到第一中间金属化负载层区域，并且第二组功率半导体开关中的功率半导体开关的第二负载电流端子被导电地连接到第二中间金属化负载层区域，其中，功率半导体开关中的第三组功率半导体开关被布置在第一中间金属化负载层区域上，并且功率半导体开关中的第三组功率半导体开关的第一负载电流端子与第一中间金属化负载层区域导电地接触，其中，第三组功率半导体开关中的功率半导体开关的第二负载电流端子被导电地连接到第一外部金属化负载层区域，其中，功率半导体开关中的第四组功率半导体开关被布置在第二中间金属化负载层区域上，并且功率半导体开关中的第四组功率半导体开关的第一负载电流端子与第二中间金属化负载层区域导电地接触，其中，第四组功率半导体开关中的功率半导体开关的第二负载电流端子被导电地连接到第二外部金属化负载层区域。
证明有利的是，第一中间金属化负载层区域和第二中间金属化负载层区域借助于布置在绝缘层上的第一金属化连接层区域彼此导电地连接起来，第一金属化连接层区域与第一中间金属化负载层区域和第二中间金属化负载层区域一体地形成。作为结果，第一中间金属化负载层区域和第二中间金属化负载层区域以低电感彼此导电地连接起来。
另外，证明有利的是，第一外部金属化负载层区域和第二外部金属化负载层区域彼此导电地连接起来。由此，第一外部金属化负载层区域和第二外部金属化负载层区域已经在功率半导体模块上彼此导电地连接起来。
关于这点，证明有利的是，第一外部金属化负载层区域和第二外部金属化负载层区域借助于布置在绝缘层上的第二金属化连接层区域彼此导电地连接起来，第一金属化连接层区域与第一中间金属化负载层区域和第二中间金属化负载层区域一体地形成。由此，第一外部金属化负载层区域和第二外部金属化负载层区域以低电感彼此导电地连接起来。
还证明有利的是，第一组功率半导体开关中的功率半导体开关被布置成在纵向方向上彼此排成一行，并且第二组功率半导体开关中的功率半导体开关被布置成在纵向方向上彼此排成一行，其中，第二组功率半导体开关中的功率半导体开关与第一组功率半导体开关中的功率半导体开关在横向方向上间隔开。这创建了第一组功率半导体开关和第二组功率半导体开关中的功率半导体开关的对称布置，由此校准第一组功率半导体开关和第二组功率半导体开关中的功率半导体开关的开关特性。
还证明有利的是，第三组功率半导体开关中的功率半导体开关被布置成在纵向方向上彼此排成一行，并且第四组功率半导体开关中的功率半导体开关被布置成在纵向方向上彼此排成一行。这创建了第三组功率半导体开关和第四组功率半导体开关中的功率半导体开关的对称布置，由此校准了第三组功率半导体开关和第四组功率半导体开关中的功率半导体开关的开关特性。
此外，证明有利的是，基底包括布置在绝缘层上并在纵向方向上延伸的第一金属化控制层区域，该第一金属化控制层区域在横向方向上布置在功率半导体开关中的第一组功率半导体开关和第二组功率半导体开关之间，其中，第一组功率半导体开关和第二组功率半导体开关中的功率半导体开关的控制端子被导电地连接到第一金属化控制层区域。这使得第一组功率半导体开关和第二组功率半导体开关中的功率半导体开关的对称激活成为可能，由此校准了第一组功率半导体开关和第二组功率半导体开关中的功率半导体开关的开关特性。
关于这点，证明有利的是，内部金属化负载层区域包围(特别是完全包围)第一金属化负载层区域。这使得第一组功率半导体开关和第二组功率半导体开关中的功率半导体开关的对称激活成为可能，由此校准第一组功率半导体开关和第二组功率半导体开关中的功率半导体开关的开关特性。
此外，证明有利的是，基底具有布置在绝缘层上并在纵向方向上延伸的第二金属化控制层区域，该第二金属化控制层区域在横向方向上布置在第一中间金属化负载层区域与内部金属化负载层区域之间，其中，第三组功率半导体开关中的功率半导体开关的控制端子被导电地连接到第二金属化控制层区域，并且基底包括布置在绝缘层上并在纵向方向上延伸的第三金属化控制层区域，该第三金属化控制层区域在横向方向上布置在第二中间金属化负载层区域与内部金属化负载层区域之间，其中，第四组功率半导体开关中的功率半导体开关的控制端子被导电地连接到第三金属化控制层区域。这使得第三组功率半导体开关和第四组功率半导体开关中的功率半导体开关的对称激活成为可能，由此校准了第三组功率半导体开关和第四组功率半导体开关中的功率半导体开关的开关特性。
此外，证明有利的是，在每一种情况下关于在纵向方向上延伸的虚拟对称线，内部金属化负载层区域镜像对称地布置，第一外部金属化负载层区域与第二外部金属化负载层区域镜像对称，第一中间金属化层区域与第二中间金属化层区域镜像对称，并且功率半导体开关中的第一组功率半导体开关与功率半导体开关中的第二组功率半导体开关镜像对称，并且功率半导体开关中的第三组功率半导体开关与功率半导体开关中的第四组功率半导体开关镜像对称。这创建了功率半导体模块的功率半导体开关的对称布置，使得半桥电路的第一臂和第二臂的杂散电感匹配。
关于这点，为了提供功率半导体开关中的第三组功率半导体开关和第四组功率半导体开关与用于控制第三组功率半导体开关和第四组功率半导体开关中的功率半导体开关的外部控制装置的电连接，证明有利的是，基底包括布置在绝缘层上并在对称线上的第一控制端子金属化层区域和第二控制端子金属化层区域，其中，内部金属化负载层区域包围(特别是完全包围)第一控制端子层区域和第二控制端子层区域，其中，第一控制端子金属化层区域被导电地连接到第一外部金属化负载层区域和第二外部金属化负载层区域，并且第二控制端子金属化层区域被导电地连接到第二金属化控制层区域和第三金属化控制层区域。这使得通过用于控制功率半导体开关的外部控制装置对第三组功率半导体开关和第四组功率半导体开关中的功率半导体开关进行特别对称的控制成为可能，由此校准了第三组功率半导体开关和第四组功率半导体开关中的功率半导体开关的开关特性。
此外，证明有利的是，在功率半导体模块的操作中，第一外部金属化负载层区域和第二外部金属化负载层区域被设计用以表现出负电压电势，并且在功率半导体模块的操作中，内部金属化负载层区域被设计用以表现出正电压电势，并且在功率半导体模块的操作中，第一中间金属化负载层区域和第二中间金属化负载层区域被设计用以表现出交流电压电势。
还证明有利的是，功率半导体模块包括：导电的第一负载电流端子元件，该第一负载电流端子元件被导电地连接到内部金属化负载层区域；导电的第二负载电流端子元件，该第二负载电流端子元件被导电地连接到第一外部金属化负载层区域；导电的第三负载电流端子元件，该第三负载电流端子元件被导电地连接到第二外部金属化负载层区域；以及导电的第四负载电流端子元件，该第四负载电流端子元件被导电地连接到第一中间金属化负载层区域和第二中间金属化负载层区域。这允许了功率半导体模块与外部装置的简单电连接。
关于这点，证明有利的是，第一负载电流端子元件、第四负载电流端子元件和第二负载电流端子元件关于在纵向方向上延伸的虚拟对称线与第三负载电流端子元件镜像对称地布置。这创建了功率半导体模块的负载电流端子元件的对称布置，使得半桥电路的第一臂和第二臂的杂散电感匹配。
附图说明
以下参考下面列出的附图描述本发明的示例性实施例。在附图中：
图1示出了根据本发明的功率半导体模块的电路图，
图2示出了根据本发明的功率半导体模块的平面图，以及
图3示出了根据本发明的功率半导体模块的基底的一部分的剖视图，在该基底上布置有根据本发明的功率半导体模块的功率半导体部件。
附图中相同的元件用相同的附图标记标明。
具体实施方式
图1示出了根据本发明的功率半导体模块1的电路图。功率半导体模块1包括半桥电路6。半桥电路6包括第一臂A1，该第一臂A1由在负载电流端子C和E处并联电连接起来的功率半导体开关T形成，并且半桥电路包括第二臂A2，该第二臂A2由在负载电流端子C和E处并联电连接起来的功率半导体开关T形成。第一臂A1和第二臂A2串联电连接起来。功率半导体模块1包括：第一负载电流端子元件DC1+，该第一负载电流端子元件DC1+被导电地连接到第一臂A1的功率半导体开关T的负载电流端子C；第二负载电流端子元件DC2-和第三负载电流端子元件DC3-，该第二负载电流端子元件DC2-和第三负载电流端子元件DC3-被导电地连接到第二臂A2的功率半导体开关T的第二负载电流端子E；以及第四负载电流端子元件AC4，该第四负载电流端子元件AC4被导电地连接到第一臂A1的功率半导体开关T的第二负载电流端子E和第二臂A2的功率半导体开关T的第一负载电流端子C。在功率半导体模块1的操作中，DC链路电压Udc存在于第一臂A1的功率半导体开关T的第一负载电流端子C与第二臂A2的功率半导体开关T的第二负载电流端子E之间。半桥电路用于对电压进行整流或反转。第一臂A1的功率半导体开关T和第二臂A2的功率半导体开关T经由它们的相应的控制端子G而相对于彼此交替地接通和断开。第一臂A1的功率半导体开关T的控制端子G优选地是彼此导电地连接起来，并且第二臂A2的功率半导体开关T的控制端子G优选地是彼此导电地连接起来。
应当注意，二极管可以与功率半导体开关T反并联电连接起来。
图2示出了根据本发明的功率半导体模块1的平面图。图3示出了根据本发明的功率半导体模块1的基底2的一部分的剖视图，在该基底上布置有根据本发明的功率半导体模块1的功率半导体部件T。
功率半导体模块1包括基底2，该基底2具有不导电的绝缘层3和布置在该绝缘层上的金属化负载层区域MI、MA1、MA2、MZ1和MZ2。相应的金属化负载层区域MI、MA1、MA2、MZ1或MZ2形成导体迹线，或者如示例性实施例中那样形成布置在绝缘层3上的导体迹线的区域。基底2可以包括金属层5，该金属层5被布置在绝缘层3的与金属化负载层区域MI、MA1、MA2、MZ1和MZ2相对的一侧上。例如，绝缘层3可以被设计为陶瓷板。基底2可以例如被实现为直接铜接合基底(DCB基底)、活性金属钎焊基底(AMB基底)或绝缘金属基底(IMS)。
功率半导体模块1还包括多个功率半导体开关T，每个功率半导体开关T均具有第一负载电流端子C和第二负载电流端子E以及控制端子G。功率半导体开关T优选地为晶体管的形式，诸如IGBT(绝缘栅双极晶体管)或MOSFET(金属氧化物半导体场效应晶体管)。在该示例性实施例的上下文中，功率半导体开关T为IGBT的形式，其中，第一负载电流端子C为IGBT的集电极金属化物的形式，第二负载电流端子E为IGBT的发射极金属化物的形式，并且控制端子G为IGBT的栅极金属化物的形式。负载电流端子C和E以及控制端子GB被布置在相应的功率半导体开关T的功率半导体主体20上。功率半导体主体20形成相应的功率半导体开关T的半导体结构。功率半导体主体20的半导体材料可以由硅或碳化硅组成。
基底2具有：内部金属化负载层区域MI，该内部金属化负载层区域MI在纵向方向L上延伸；第一外部金属化负载层区域MA1和第二外部金属化负载层区域MA2，该第一外部金属化负载层区域MA1和第二外部金属化负载层区域MA2在纵向方向L上延伸；以及第一中间金属化层区域MZl和第二中间金属化层区域MZ2，其在纵向方向L上延伸，该第一中间金属化层区域MZl和第二中间金属化层区域MZ2彼此导电地连接起来。第一中间金属化负载层区域MZ1在垂直于纵向方向L的横向方向Q上布置在内部金属化负载层区域MI与第一外部金属化负载层区域MA1之间。第二中间金属化负载层区域MZ2在横向方向Q上布置在内部金属化负载层区域MI与第二外部金属化负载层区域MA2之间。
功率半导体开关T中的第一组功率半导体开关P1和第二组功率半导体开关P2被设置用于实现半桥电路6的第一臂A1。功率半导体开关T中的第三组功率半导体开关P3和第四组功率半导体开关P4被设置用于实现半桥电路6的第二臂A2。
功率半导体开关T中的第一组功率半导体开关Pl和第二组功率半导体开关P2被布置在内部金属化负载层区域MI上，并且功率半导体开关T中的第一组功率半导体开关Pl和第二组功率半导体开关P2的第一负载电流端子C经由连接层4与内部金属化负载层区域P1和P2导电地接触，该连接层4例如可以形成为烧结层或焊料层。第一组功率半导体开关P1中的功率半导体开关T的第二负载电流端子E例如经由接合线10导电地连接到第一中间金属化负载层区域MZ1，并且第二组功率半导体开关P2中的功率半导体开关T的第二负载电流端子E例如经由接合线10导电地连接到第二中间金属化负载层区域MZ2。
功率半导体开关T中的第三组功率半导体开关P3被布置在第一中间金属化负载层区域MZ1上，并且功率半导体开关T中的第三组功率半导体开关P3的第一负载电流端子C经由连接层4与第一中间金属化负载层区域MZ1导电地接触，该连接层4例如可以形成为烧结层或焊料层。第三组功率半导体开关P3中的功率半导体开关T的第二负载电流端子E例如经由接合线10被导电地连接到第一外部金属化负载层区域MA1。功率半导体开关T中的第四组功率半导体开关P4被布置在第二中间金属化负载层区域MZ2上，并且功率半导体开关T中的第四组功率半导体开关P4的第一负载电流端子C例如经由连接层4与第二中间金属化负载层区域MZ2导电地接触。第四组功率半导体开关P4中的功率半导体开关T的第二负载电流端子E例如经由接合线10被导电地连接到第二外部金属化负载层区域MA2。
本发明创建了具有半桥电路6的低电感功率半导体模块1，在该低电感功率半导体模块中，半桥电路6的功率半导体开关T都没有被布置在功率半导体模块1的基底2的外部金属化负载层区域MA1和MA2上。
第一中间金属化负载层区域MZ1和第二中间金属化负载层区域MZ2优选地是借助于布置在绝缘层3上的第一金属化连接层区域MV1彼此导电地连接起来的，第一金属化连接层区域MV1与第一中间金属化负载层区域MZ1和第二中间金属化负载层区域MZ2一体地形成。因此，第一中间金属化负载层区域MZ1和第二中间金属化负载层区域MZ2以及第一金属化连接层区域MV1优选地是布置在绝缘层3上的基底2的公共导体迹线的一体部分。可替代地是或另外地是，第一中间金属化负载层区域MZ1和第二中间金属化负载层区域MZ2可以例如也借助于至少一根接合线10彼此导电地连接起来。
第一外部金属化负载层区域MA1和第二外部金属化负载层区域MA2优选地是彼此导电地连接起来。于是，第一外部金属化负载层区域MA1和第二外部金属化负载层区域MA2优选地是借助于布置在绝缘层3上的第二金属化连接层区域MV2彼此导电地连接起来的，第二金属化连接层区域MV2与第一外部金属化负载层区域MA1和第二外部金属化负载层区域MA2一体地形成。因此，第一外部金属化负载层区域MA1和第二外部金属化负载层区域MA2以及第二金属化连接层区域MV2优选地是布置在绝缘层3上的基底2的公共导体迹线的一体部分。可替代地是或另外地是，第一外部金属化负载层区域MA1和第二外部金属化负载层区域MA2可以例如也借助于至少一根接合线10彼此导电地连接起来。
第一组功率半导体开关P1中的功率半导体开关T优选地是被布置成在纵向方向L上彼此排成一行，并且第二组功率半导体开关P2中的功率半导体开关T优选地是被布置成在纵向方向L上彼此排成一行，其中，第二组功率半导体开关P2中的功率半导体开关T在横向方向Q上与第一组功率半导体开关P1中的功率半导体开关T间隔开。
第三组功率半导体开关P3中的功率半导体开关T优选地是被布置成在纵向方向L上彼此排成一行，并且第四组功率半导体开关P4中的功率半导体开关T优选地是布置成在纵向方向L上彼此排成一行。
基底2优选地是包括在纵向方向L上布置在绝缘层3上的第一金属化控制层区域MS1，该第一金属化控制层区域MS1在横向方向Q上布置在功率半导体开关T中的第一组功率半导体开关P1与第二组功率半导体开关P2之间，其中，第一组功率半导体开关P1和第二组功率半导体开关P2中的功率半导体开关T的控制端子G例如经由接合线10被导电地连接到第一金属化控制层区域MS1。内部金属化负载层区域MI优选地是包围(特别是完全包围)第一金属化层区域MS1。
基底2优选地是包括布置在绝缘层3上并在纵向方向L上延伸的第二金属化控制层区域MS2，该第二金属化控制层区域MS2在横向方向Q上布置在第一中间金属化负载层区域MZ1与内部金属化负载层区域MI之间。第三组功率半导体开关P3中的功率半导体开关T的控制端子G例如经由接合线10被导电地连接到第二金属化负载层区域MS2。基底2优选地是包括布置在绝缘层3上并在纵向方向L上延伸的第三金属化控制层区域MS3，该第三金属化控制层区域MS3在横向方向Q上布置在第二中间金属化负载层区域MZ2与内部金属化负载层区域MI之间。第四组功率半导体开关P4中的功率半导体开关T的控制端子G例如经由接合线10被导电地连接到第三金属化控制层区域MS3。
如上述示例性实施例中那样，每个金属化控制层区域MS1、MS2和MS3均形成布置在绝缘层3上的导体迹线或导体迹线的区域。相应的金属化控制层区域MS1、MS2或MS3将功率半导体开关T中的相应的功率半导体开关组P1、P2、P3或P4的控制端子G彼此导电地连接起来。
内部金属化负载层区域MI优选地是关于在纵向方向L上延伸的虚拟对称线S镜像对称地布置。此外，优选的是，在每一种情况下关于在纵向方向L上延伸的虚拟对称线S，第一外部金属化负载层区域MA1与第二外部金属化负载层区域MA2镜像对称地布置，第一中间金属化层区域MZ1与第二中间金属化层区域MZ2镜像对称地布置，并且功率半导体开关T中的第一组功率半导体开关P1与功率半导体开关T中的第二组功率半导体开关P2镜像对称地布置，并且功率半导体开关T中的第三组功率半导体开关P3与功率半导体开关T中的第四组功率半导体开关P4镜像对称地布置。
为了提供功率半导体开关T中的第三组功率半导体开关P3和第四组功率半导体开关P4与用于控制第三组功率半导体开关P3和第四组功率半导体开关P4中的功率半导体开关T的外部控制装置(附图中未示出)的电连接，基底2优选地是包括布置在绝缘层2上和在对称线S上的第一控制端子金属化层区域SA1和第二控制端子金属化层区域SA2。内部金属化负载层区域MI包围(特别是完全包围)第一控制端子层区域SA1和第二控制端子层区域SA2延伸，其中，第一控制端子金属化层区域SA1例如经由接合线10而被导电地连接到第一外部金属化负载层区域MA1和第二外部金属化负载层区域MA2，并且第二控制端子金属化层区域SA2被导电地连接到第二金属化控制层区域MS2和第三金属化控制层区域MS3。第三组功率半导体开关P3和第四组功率半导体开关P4中的功率半导体开关T与外部控制装置的电连接例如可以经由导电的接触弹簧来实现，该接触弹簧在上面布置有外部控制装置的印刷电路板与上面按压有接触弹簧的控制端子金属化层区域SA1和SA2之间建立相应的导电连接。
第一金属化控制层区域MS1的连接区域A1(其优选地是被布置在对称线S上)以及第一金属化连接层区域MV1的连接区域A2(其优选地是被布置在对称线S上)用于提供功率半导体开关T中的第一组功率半导体开关P1和第二组功率半导体开关P2与用于控制第一组功率半导体开关P1和第二组功率半导体开关P2中的功率半导体开关T的外部控制装置的电连接。第一组功率半导体开关P1和第二组功率半导体开关P2中的功率半导体开关T与外部控制装置的电连接例如可以经由导电的接触弹簧来实现，该接触弹簧在上面布置有外部控制装置的印刷电路板与上面按压有接触弹簧的连接区域A1和A2之间建立相应的导电连接。
在功率半导体模块1的操作中，第一外部金属化负载层区域MA1和第二外部金属化负载层区域MA2优选地是被设计用以表现出负电压电势。在功率半导体模块1的操作期间，内部金属化负载层区域MI优选被设计用以表现出正电压电势。在功率半导体模块1的操作期间，第一中间金属化负载层区域MZ1和第二中间金属化负载层区域MZ2优选地是每个均被设计用以表现出交流电压电势。于是，在功率半导体模块1的操作中，DC链路电压Udc存在于内部金属化负载层区域MI与第一外部金属化负载层区域MA1和第二外部金属化负载层区域MA2之间。
在功率半导体模块1的操作中，第一金属化控制层区域MS1被设计用以表现出电的第一激活电势，并且在功率半导体模块1的操作中，第二金属化控制层区域MS2和第三金属化控制层区域MS3被设计用以表现出第二激活电势。
功率半导体模块1优选地是包括：导电的第一负载电流端子元件DC1+，该第一负载电流端子元件DC1+被导电地连接到内部金属化负载层区域MI；导电的第二负载电流端子元件DC2-，该第二负载电流端子元件DC2-被导电地连接到第一外部金属化负载层区域MA1；导电的第三负载电流端子元件DC3-，该第三负载电流端子元件DC3-被导电地连接到第二外部金属化负载层区域MA2；以及导电的第四负载电流端子元件AC4，该第四负载电流端子元件AC4被导电地连接到第一中间金属化负载层区域MZ1和第二中间金属化负载层区域MZ2。第一负载电流端子元件DC1+优选地是被布置在内部金属化负载层区域MI上并与其导电地接触。第二负载电流端子元件DC2-优选地是布置在第一外部金属化负载层区域MA1上并与其导电地接触。第三负载电流端子元件DC3-优选地是被布置在第二外部金属化负载层区域MA2上并与其导电地接触。第四负载电流端子元件AC4优选地是被布置在第一金属化连接层区域MV1上并与其导电地接触。
第一负载电流端子元件DC1+优选地是关于在纵向方向L上延伸的虚拟对称线S镜像对称地布置。第四负载电流端子元件AC4优选地是关于虚拟对称线S镜像对称地布置。第二负载电流端子元件DC2-优选地是关于虚拟对称线S与第三负载电流端子元件DC3-镜像对称地布置。
应当注意的是，在上述示例性实施例中借助于接合线10实现的导电连接也可以例如借助于导电膜复合物实现。

Claims (14)

1.一种功率半导体模块，所述功率半导体模块具有基底(2)，所述基底(2)包括不导电的绝缘层(3)和布置在所述绝缘层(3)上的金属化负载层区域(MI，MA1，MA2，MZ1，MZ2)，并且所述功率半导体模块具有功率半导体开关(T)，每个所述功率半导体开关(T)均包括第一负载电流端子和第二负载电流端子(C，E)以及控制端子(G)，其中，所述基底(2)具有：内部金属化负载层区域(MI)，所述内部金属化负载层区域(MI)在纵向方向(L)上延伸；第一外部金属化负载层区域和第二外部金属化负载层区域(MA1，MA2)，所述第一外部金属化负载层区域和所述第二外部金属化负载层区域(MA1，MA2)在所述纵向方向(L)上延伸；以及第一中间金属化负载层区域和第二中间金属化负载层区域(MZ1，MZ2)，所述第一中间金属化负载层区域和第二中间金属化负载层区域(MZ1，MZ2)在所述纵向方向(L)上延伸且彼此导电地连接起来；其中，在垂直于所述纵向方向(L)的横向方向(Q)上，所述第一中间金属化负载层区域(MZ1)被布置在所述内部金属化负载层区域(MI)与所述第一外部金属化负载层区域(MA1)之间，并且所述第二中间金属化负载层区域(MZ2)被布置在所述内部金属化负载层区域(MI)与所述第二外部金属化负载层区域(MA2)之间，其中，所述功率半导体开关(T)中的第一组和第二组功率半导体开关(P1，P2)被设置用以实现半桥电路(6)的第一臂(A1)，其中，所述功率半导体开关(T)中的第三组和第四组功率半导体开关(P3，P4)被设置用以实现所述半桥电路(6)的第二臂(A2)，其中，所述功率半导体开关(T)中的所述第一组功率半导体开关和所述第二组功率半导体开关(P1，P2)被布置在所述内部金属化负载层区域(MI)上，并且所述功率半导体开关(T)中的所述第一组功率半导体开关和所述第二组功率半导体开关(P1，P2)的所述第一负载电流连接部(C)与所述内部金属化负载层区域(P1，P2)导电地接触，其中，所述第一组功率半导体开关(P1)中的所述功率半导体开关(T)的所述第二负载电流端子(E)被导电地连接到所述第一中间金属化负载层区域(MZ1)，并且所述第二组功率半导体开关(P2)中的所述功率半导体开关(T)的所述第二负载电流端子(E)被导电地连接到所述第二中间金属化负载层区域(MZ2)，其中，所述功率半导体开关(T)中的所述第三组功率半导体开关(P3)被布置在所述第一中间金属化负载层区域(MZ1)上，并且所述功率半导体开关(T)中的所述第三组功率半导体开关(P3)的所述第一负载电流端子(C)与所述第一中间金属化负载层区域(MZ1)导电地接触，其中，所述第三组功率半导体开关(P3)中的所述功率半导体开关(T)的所述第二负载电流端子(E)被导电地连接到所述第一外部金属化负载层区域(MA1)，其中，所述功率半导体开关(T)中的所述第四组功率半导体开关(P4)布置在所述第二中间金属化负载层区域(MZ2)上，并且所述功率半导体开关(T)中的所述第四组功率半导体开关(P4)的所述第一负载电流端子(C)与所述第二中间金属化负载层区域(MZ2)导电地接触，其中，所述第四组功率半导体开关(P4)的所述功率半导体开关(T)的所述第二负载电流端子(E)被导电地连接到所述第二外部金属化负载层区域(MA2)。
2.根据权利要求1所述的功率半导体模块，其特征在于，所述第一中间金属化负载层区域和所述第二中间金属化负载层区域(MZ1，MZ2)借助于布置在所述绝缘层(3)上的第一金属化连接层区域(MV1)彼此导电地连接起来，所述第一金属化连接层区域(MV1)与所述第一中间金属化负载层区域和所述第二中间金属化负载层区域(MZ1，MZ2)一体地形成。
3.根据权利要求1-2中的任一项所述的功率半导体模块，其特征在于，所述第一外部金属化负载层区域和所述第二外部金属化负载层区域(MA1，MA2)彼此导电地连接起来。
4.根据权利要求3所述的功率半导体模块，其特征在于，所述第一外部金属化负载层区域和所述第二外部金属化负载层区域(MA1，MA2)借助于布置在所述绝缘层(3)上的第二金属化连接层区域(MV2)彼此导电地连接起来，所述第二金属化连接层区域(MV2)与所述第一外部金属化负载层区域和所述第二外部金属化负载层区域(MA1，MA2)一体地形成。
5.根据权利要求1-2中的任一项所述的功率半导体模块，其特征在于，所述第一组功率半导体开关(P1)中的所述功率半导体开关(T)被布置成在所述纵向方向(L)上彼此排成一行，并且所述第二组功率半导体开关(P2)中的所述功率半导体开关(T)被布置成在所述纵向方向(L)上彼此排成一行，其中，所述第二组功率半导体开关(P2)中的所述功率半导体开关(T)与所述第一组功率半导体开关(P1)中的所述功率半导体开关(T)在所述横向方向(Q)上间隔开。
6.根据权利要求1-2中的任一项所述的功率半导体模块，其特征在于，所述第三组功率半导体开关(P3)中的所述功率半导体开关(T)被布置成在所述纵向方向(L)上彼此排成一行，并且所述第四组功率半导体开关(P4)中的所述功率半导体开关(T)被布置成在所述纵向方向(L)上彼此排成一行。
7.根据权利要求1-2中的任一项所述的功率半导体模块，其特征在于，所述基底(2)包括布置在所述绝缘层(3)上并在所述纵向方向(L)上延伸的第一金属化控制层区域(MS1)，所述第一金属化控制层区域(MS1)在所述横向方向(Q)上被布置在所述功率半导体开关(T)中的所述第一组功率半导体开关和所述第二组功率半导体开关(P1，P2)之间，其中，所述第一组功率半导体开关和所述第二组功率半导体开关(P1，P2)中的所述功率半导体开关(T)的所述控制端子被导电地连接到所述第一金属化控制层区域(MS1)。
8.根据权利要求7所述的功率半导体模块，其特征在于，所述内部金属化负载层区域(MI)包围所述第一金属化控制层区域(MS1)，特别是完全包围所述第一金属化控制层区域(MS1)。
9.根据权利要求1-2中的任一项所述的功率半导体模块，其特征在于，所述基底(2)具有布置在所述绝缘层(3)上并在所述纵向方向(L)上延伸的第二金属化控制层区域(MS2)，所述第二金属化控制层区域(MS2)在所述横向方向(Q)上被布置在所述第一中间金属化负载层区域(MZ1)与所述内部金属化负载层区域(MI)之间，其中，所述第三组功率半导体开关(P3)中的所述功率半导体开关(T)的所述控制端子(G)被导电地连接到所述第二金属化控制层区域(MS2)，并且所述基底(2)包括布置在所述绝缘层(3)上并在所述纵向方向(L)上延伸的第三金属化控制层区域(MS3)，所述第三金属化控制层区域(MS3)在所述横向方向(Q)上被布置在所述第二中间金属化负载层区域(MZ2)与所述内部金属化负载层区域(MI)之间，其中，所述第四组功率半导体开关(P4)中的所述功率半导体开关(T)的所述控制端子(G)被导电地连接到所述第三金属化控制层区域(MS3)。
10.根据权利要求1-2中的任一项所述的功率半导体模块，其特征在于，在每一种情况下，关于在纵向方向(L)上延伸的虚拟对称线(S)，所述内部金属化负载层区域(MI)镜像对称地布置，所述第一外部金属化负载层区域(MA1)与所述第二外部金属化负载层区域(MA2)镜像对称，所述第一中间金属化层区域(MZ1)与所述第二中间金属化层区域(MZ2)镜像对称，并且所述功率半导体开关(T)中的所述第一组功率半导体开关(P1)与所述功率半导体开关(T)中的所述第二组功率半导体开关(P2)镜像对称，并且所述功率半导体开关(T)中的所述第三组功率半导体开关(P3)与所述功率半导体开关(T)中的所述第四组功率半导体开关(P4)镜像对称。
11.根据回引权利要求9时的权利要求10所述的功率半导体模块，其特征在于，为了所述功率半导体开关(T)中的所述第三组功率半导体开关和所述第四组功率半导体开关(P3，P4)与用于控制所述第三组功率半导体开关和所述第四组功率半导体开关(P3，P4)中的所述功率半导体开关(T)的外部控制装置的电连接，所述基底(2)包括布置在所述绝缘层(2)上并在所述对称线(S)上的第一控制端子金属化层区域和第二控制端子金属化层区域(SA1，SA2)，其中，所述内部金属化负载层区域(MI)包围所述第一控制端子层区域和第二控制端子层区域(SA1，SA2)，特别是完全包围所述第一控制端子层区域和第二控制端子层区域，其中，所述第一控制端子金属化层区域(SA1)被导电地连接到所述第一外部金属化负载层区域和所述第二外部金属化负载层区域(MA1，MA2)，并且所述第二控制端子金属化层区域(SA2)被导电地连接到所述第二金属化控制层区域和所述第三金属化控制层区域(MS2，MS3)。
12.根据权利要求1-2中的任一项所述的功率半导体模块，其特征在于，在所述功率半导体模块(1)的操作中，所述第一外部金属化负载层区域和所述第二外部金属化负载层区域(MA1，MA2)被设计用以表现出负电压电势，并且在所述功率半导体模块的操作中，所述内部金属化负载层区域(MI)被设计用以表现出正电压电势，并且在所述功率半导体模块(1)的操作中，所述第一中间金属化负载层区域和所述第二中间金属化负载层区域(MZ1，MZ2)被设计用以表现出交流电压电势。
13.根据权利要求1-2中的任一项所述的功率半导体模块，其特征在于，所述功率半导体模块(1)包括：导电的第一负载电流端子元件(DC1+)，所述第一负载电流端子元件(DC1+)被导电地连接到所述内部金属化负载层区域(MI)；导电的第二负载电流端子元件(DC2-)，所述第二负载电流端子元件(DC2-)被导电地连接到所述第一外部金属化负载层区域(MA1)；导电的第三负载电流端子元件(DC3-)，所述第三负载电流端子元件(DC3-)被导电地连接到所述第二外部金属化负载层区域(MA2)；以及导电的第四负载电流端子元件(AC4)，所述第四负载电流端子元件(AC4)被导电地连接到所述第一中间金属化负载层区域和所述第二中间金属化负载层区域(MZ1，MZ2)。
14.根据权利要求13所述的功率半导体模块，其特征在于，所述第一负载电流端子元件(DC1+)、所述第四负载电流端子元件(AC4)和所述第二负载电流端子元件(DC2-)关于在所述纵向方向(L)上延伸的虚拟对称线(S)与所述第三负载电流端子元件(DC3-)镜像对称地布置。
CN202110255501.4A 2020-03-10 2021-03-09 功率半导体模块 Pending CN113380774A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102020106406.3A DE102020106406A1 (de) 2020-03-10 2020-03-10 Leistungshalbleitermodul
DE102020106406.3 2020-03-10

Publications (1)

Publication Number Publication Date
CN113380774A true CN113380774A (zh) 2021-09-10

Family

ID=77457117

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110255501.4A Pending CN113380774A (zh) 2020-03-10 2021-03-09 功率半导体模块

Country Status (2)

Country Link
CN (1) CN113380774A (zh)
DE (1) DE102020106406A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115346948A (zh) * 2022-10-14 2022-11-15 吉光半导体(绍兴)有限公司 一种半桥模块
WO2024200805A1 (fr) * 2023-03-31 2024-10-03 Valeo Eautomotive Germany Gmbh Module de puissance

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3246945B1 (en) 2016-05-19 2018-10-03 ABB Schweiz AG Power module with low stray inductance

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115346948A (zh) * 2022-10-14 2022-11-15 吉光半导体(绍兴)有限公司 一种半桥模块
WO2024200805A1 (fr) * 2023-03-31 2024-10-03 Valeo Eautomotive Germany Gmbh Module de puissance
FR3147461A1 (fr) * 2023-03-31 2024-10-04 Valeo Eautomotive Germany Gmbh Module de puissance

Also Published As

Publication number Publication date
DE102020106406A1 (de) 2021-09-16

Similar Documents

Publication Publication Date Title
US9888563B2 (en) Electronics assembly with interference-suppression capacitors
JP5550553B2 (ja) 電力用半導体モジュール
US9659912B2 (en) Low-inductance circuit arrangement comprising load current collecting conductor track
CN111048491B (zh) 电力用半导体模块以及电力变换装置
CN102956610B (zh) 半导体装置
US9196572B2 (en) Power semiconductor module
US8405206B1 (en) Low-inductive semiconductor module
EP3555914A1 (en) Power semiconductor module with low gate path inductance
WO2017006809A1 (ja) パワー半導体モジュール
US12087752B2 (en) Semiconductor module
CN113380774A (zh) 功率半导体模块
CN113691109A (zh) 半导体装置
US11107739B2 (en) Power semiconductor module arrangement
US11538725B2 (en) Semiconductor module arrangement
US11817794B2 (en) Electronic circuit module
CN111509996B (zh) 半导体装置
US11942452B2 (en) Semiconductor module arrangement
US20240234392A9 (en) Semiconductor module
US20240006330A1 (en) High-symmetrical semiconductor arrangement
US20230282561A1 (en) Power semiconductor module and power conversion device
JP2019140175A (ja) 半導体モジュール
CN118525371A (zh) 电子装置
CN118402064A (zh) 电子装置
CN115799208A (zh) 功率半导体模块
CN118104409A (zh) 电子组件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination