CN115769497A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN115769497A
CN115769497A CN202180047446.8A CN202180047446A CN115769497A CN 115769497 A CN115769497 A CN 115769497A CN 202180047446 A CN202180047446 A CN 202180047446A CN 115769497 A CN115769497 A CN 115769497A
Authority
CN
China
Prior art keywords
transistor
current
wiring
circuit
insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180047446.8A
Other languages
English (en)
Inventor
金村卓郎
黑川义元
乡户宏充
津田一树
大下智
力丸英史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN115769497A publication Critical patent/CN115769497A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06G—ANALOGUE COMPUTERS
    • G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
    • G06G7/14—Arrangements for performing computing operations, e.g. operational amplifiers for addition or subtraction 
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06G—ANALOGUE COMPUTERS
    • G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/48—Analogue computers for specific processes, systems or devices, e.g. simulators
    • G06G7/60—Analogue computers for specific processes, systems or devices, e.g. simulators for living beings, e.g. their nervous systems ; for problems in the medical field
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Neurology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Software Systems (AREA)
  • General Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computational Linguistics (AREA)
  • Evolutionary Computation (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Physiology (AREA)
  • Artificial Intelligence (AREA)
  • Neurosurgery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

提供一种新颖半导体装置，该半导体装置使用比较两个电流值的比较部、控制部及电流输出型数字‑模拟转换部将模拟信号转换为数字信号。控制部具有如下功能：生成表示两个电流值的大小关系的符号位；通过逐次逼近将两个电流值之差分转换为数字信号；以及输出符号位及数字信号。

Description

半导体装置
技术领域
本发明的一个方式涉及一种半导体装置。
注意，本发明的一个方式不局限于上述技术领域。本说明书等所公开的发明的技术领域涉及一种物体、方法或制造方法。此外，本发明的一个方式涉及一种工序(process)、机器(machine)、产品(manufacture)或者组合物(composition of matter)。
更具体而言，作为本说明书所公开的本发明的一个方式的技术领域的例子可以举出半导体装置、显示装置、液晶显示装置、发光装置、蓄电装置、摄像装置、存储装置、信号处理装置、处理器、电子设备、系统、它们的驱动方法、它们的制造方法或它们的检查方法。
在本说明书等中，半导体装置是指能够通过利用半导体特性而工作的所有装置。因此，晶体管及二极管等半导体元件、包括半导体元件的电路是半导体装置。此外，显示装置、发光装置、照明装置、电光装置、通信装置以及电子设备等有时包括半导体元件或半导体电路。因此，显示装置、发光装置、照明装置、电光装置、摄像装置、通信装置以及电子设备等也有时被称为半导体装置。
背景技术
已知有将模拟信号转换为数字信号的AD(Analog to Digital，模拟数字)转换装置。作为AD转换装置，已开发了Delta-Sigma型、流水线型、Flash型、逐次逼近(SA：Successive Approximation)型等各种转换方式的AD转换装置。
逐次逼近型AD转换装置能够实现16位的分辨能力，并且功耗低，在很多情况下用于采样频率为10MHz以下的应用程序。逐次逼近型AD转换装置包括比较部(比较器)、DA(Digital to Analog，数字模拟)转换部及逐次逼近寄存器(SAR：SuccessiveApproximation Register)。专利文献1公开了将两个模拟信号的电位差转换为数字信号的AD转换装置。
[先行技术文献]
[专利文献]
[专利文献1]日本专利申请公开第2019-186842
发明内容
发明所要解决的技术问题
专利文献1所公开的AD转换装置使用电容阵列型DA转换部，所以为了提高分辨能力，不得不显著地增大占有面积。并且，当输入信号为模拟电流时，需要追加将电流信号转换为电压信号的电路。
本发明的一个方式的目的之一是提供一种占有面积得到减小的半导体装置。另外，本发明的一个方式的目的之一是提供一种功耗得到降低的半导体装置。另外，本发明的一个方式的目的之一是提供一种工作速度得到提高的半导体装置。另外，本发明的一个方式的目的之一是提供一种新颖半导体装置。
注意，本发明的一个方式的目的不局限于上述目的。上述目的并不妨碍其他目的的存在。其他目的是指将在下面的记载中描述的上述以外的目的。所属技术领域的普通技术人员可以从说明书或附图等的记载中导出并适当抽出上述以外的目的。本发明的一个方式实现上述目的及其他目的中的至少一个目的。此外，本发明的一个方式不一定需要实现所有的上述目的及其他目的。
解决技术问题的手段
本发明的一个方式是一种半导体装置，包括：对第一信号的电流值和第二信号的电流值进行比较的比较部；第一数字模拟转换部；第二数字模拟转换部；以及控制部，其中，比较部具有如下功能：对第一信号和第二信号进行比较而生成输出信号，控制部具有如下功能：根据输出信号生成符号位；生成数字信号；以及输出符号位及数字信号，第一数字模拟转换部具有如下功能：将对应于数字信号的电流值的电流加到第一信号，并且第二数字模拟转换部具有如下功能：将对应于数字信号的电流值的电流加到第二信号。
符号位取决于第一信号与第二信号的大小关系。例如，符号位在第一信号的电流值大于第二信号的电流值的情况下可以为“0”，在除此之外的情况下可以为“1”。控制部所生成的数字信号可以取决于第一信号与第二信号的差分电流。数字信号例如可以为8位以上且16位以下的数字值。
比较部被用作电流比较型比较器。根据本发明的一个方式的半导体装置被用作逐次逼近型AD转换装置。根据本发明的一个方式的半导体装置也可以被用作ReLu函数。
发明效果
根据本发明的一个方式，可以提供一种占有面积得到减小的半导体装置。另外，根据本发明的一个方式，可以提供一种功耗得到降低的半导体装置。另外，根据本发明的一个方式，可以提供一种工作速度得到提高的半导体装置。另外，根据本发明的一个方式，可以提供一种新颖的半导体装置。
注意，本发明的一个方式的效果不局限于上述效果。上述效果并不妨碍其他效果的存在。其他效果是指将在下面的记载中描述的上述以外的效果。所属技术领域的普通技术人员可以从说明书或附图等的记载中导出并适当抽出上述以外的效果。此外，本发明的一个方式具有上述效果及其他效果中的至少一个效果。因此，本发明的一个方式有时不具有上述效果。
附图说明
图1是说明AD转换装置的图。
图2是用来说明AD转换装置的流程图。
图3是说明逐次逼近工作的图。
图4是说明AD转换装置的图。
图5A及图5B是说明比较部的图。
图6A及图6B是说明DA转换部的图。
图7A至图7E是说明DA转换部所包括的电路的图。
图8A是说明DA转换部的图。图8B至图8F是说明DA转换部所包括的电路的图。
图9A及图9B是分层神经网络的图。
图10A及图10B是说明半导体装置的图。
图11A及图11B是说明半导体装置的图。
图12是说明半导体装置的图。
图13是说明AD转换装置的工作例子的流程图。
图14A及图14B是说明AD转换装置的工作例子的图。
图15是说明显示装置的结构例子的图。
图16A及图16B是说明显示装置的结构例子的图。
图17A及图17B是说明像素的结构例子的图。
图18A至图18D是说明显示元件的工作例子的图。
图19A及图19B是说明显示元件的工作例子的图。
图20是说明AD转换电路的结构例子的图。
图21是说明AD转换电路的工作例子的图。
图22是说明半导体装置的图。
图23A至图23C是示出晶体管的结构例子的图。
图24A是说明结晶结构的分类的图，图24B是说明结晶性IGZO的XRD谱的图，图24C是说明结晶性IGZO的纳米束电子衍射图案的图。
图25A是示出电子构件的制造方法例子的流程图，图25B是半导体晶片的俯视图，图25C是放大半导体晶片的一部分的图，图25D是芯片的示意图，图25E是示出电子构件的结构例子的立体示意图。
图26A至图26J是示出电子设备的一个例子的图。
图27A至图27C是说明电子设备的一个例子的图。
图28是AD转换装置的输入输出特性的测量结果。
具体实施方式
参照附图详细说明根据本发明的实施方式。注意，本发明不局限于下面说明，所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式及详细内容在不脱离本发明的宗旨及其范围的情况下可以被变换为各种各样的形式。因此，本发明不应该被解释为仅局限在以下所示的实施方式所记载的内容中。注意，在下面说明的发明结构中，在不同的附图中共同使用相同的附图标记来表示相同的部分或具有相同功能的部分，而省略反复说明。
此外，为了便于理解，有时在附图等中示出的各构成要素的位置、大小及范围等并不表示其实际的位置、大小及范围等。因此，所公开的发明不一定局限于附图等所公开的位置、大小及范围等。例如，在实际的制造工序中，有时由于蚀刻等处理而抗蚀剂掩模等非意图性地被减薄，但是为了便于理解有时省略图示。
另外，在附图等中，为了容易理解说明，有时省略构成要素的一部分。
此外，在本说明书等中，“电极”、“布线”不在功能上限定其构成要素。例如，有时将“电极”用作“布线”的一部分，反之亦然。再者，“电极”、“布线”还包括多个“电极”、“布线”被形成为一体的情况等。
此外，在本说明书等中，电路中的“端子”是指进行电流的输入或输出、电压的输入或输出或者信号的接收或发送的部分。因此，布线或电极的一部分有时被用作端子。
另外，在本说明书等中，“上”、“下”这样的词语不限定于构成要素的位置关系为“正上”或“正下”且直接接触的情况。例如，如果是“绝缘层A上的电极B”的表述，则不一定必须在绝缘层A上直接接触地形成有电极B，也可以包括在绝缘层A与电极B之间包括其他构成要素的情况。
在本说明书等中，“电连接”包括直接连接的情况及通过“具有某种电作用的元件”连接的情况。这里，“具有某种电作用的元件”只要可以进行连接对象间的电信号的授受，就对其没有特别的限制。因此，即便记载为“电连接”，在实际电路中有时存在没有物理连接的部分而只是布线延伸的情况。
此外，在本说明书等中，“平行”例如是指在-10°以上且10°以下的角度的范围中配置两条直线的状态。因此，也包括角度为-5°以上且5°以下的情况。此外，“垂直”或“正交”例如是指在80°以上且100°以下的角度的范围中配置两条直线的状态。因此，也包括该角度为85°以上且95°以下的状态。
在本说明书等中，关于计数值或计量值、换算成计数值或计量值的对象、方法以及现象等，当提到“同一”、“相同”、“相等”或“均匀”等时，除非特别叙述，包括±20％的误差。
在本说明书等中，“相邻”、“接近”等词语不限定构成要素直接接触的状态。例如，如果是“与绝缘层A相邻的电极B”的表述，则不一定必须是绝缘层A与电极B直接接触的情况，也可以包括在绝缘层A与电极B之间包括其他构成要素的情况。
此外，电压多指某个电位与基准电位(例如，接地电位或源电位等)之间的电位差。因此，有时也可以互换“电压”与“电位”的称谓。在本说明书等中，除非特别叙述，电压和电位是可以互换的。
注意，例如在导电性充分低时，有时即便在表示为“半导体”时也具有“绝缘体”的特性。因此，也可以使用“绝缘体”代替“半导体”。此时，“半导体”和“绝缘体”的境界模糊，因此难以精确地区别。由此，有时可以将本说明书所记载的“半导体”换称为“绝缘体”。
注意，例如在导电性充分高时，有时即便在表示为“半导体”时也具有“导电体”的特性。因此，也可以使用“导电体”代替“半导体”。此时，“半导体”和“导电体”的境界模糊，因此难以精确地区别。由此，有时可以将本说明书所记载的“半导体”换称为“导电体”。
在本说明书等中，“电阻器”例如包括具有高于0Ω的电阻值的电路元件、布线等。因此，在本说明书等中，“电阻器”包括具有电阻值的布线、电流流过源极和漏极之间的晶体管、二极管、电感器等。因此，“电阻器”也可以称为“电阻”、“负载”、“具有电阻值的区域”等，与此相反，“电阻”、“负载”、“具有电阻值的区域”也可以称为“电阻器”等。作为电阻值，例如优选为1mΩ以上且10Ω以下，更优选为5mΩ以上且5Ω以下，进一步优选为10mΩ以上且1Ω以下。此外，例如也可以为1Ω以上且1×109Ω以下。
在本说明书等中，“电容器”例如包括具有高于0F的静电电容值的电路元件、具有高于0F的静电电容值的布线的区域、寄生电容、晶体管的栅极电容等。因此，在本说明书等中，“电容器”除包括具有一对电极及在该电极之间的介电体的电路元件外还包括产生在布线和布线之间的寄生电容、产生在晶体管的源极和漏极中的一个与栅极之间栅极电容等。”电容器”、“寄生电容”、“栅极电容”等也可以换称为“电容”等，与此相反，“电容”也可以换称为“电容器”、“寄生电容”、“栅极电容”等。此外，“电容”的“一对电极”也可以换称为“一对导电体”、“一对导电区域”、“一对区域”等。静电电容值例如可以为0.05fF以上且10pF以下。此外，例如，还可以为1pF以上且10μF以下。
此外，即使在电路图上独立的构成要素彼此电连接，也有时一个构成要素兼有多个构成要素的功能。例如，在布线的一部分用作电极时，一个导电膜兼有布线和电极的两个构成要素的功能。因此，本说明书中的“电连接”的范畴内还包括这种一个导电膜兼有多个构成要素的功能的情况。
另外，在本说明书等中，晶体管包括栅极、源极以及漏极这三个端子。栅极用作控制晶体管的导通状态的控制端子。用作源极或漏极的两个端子是晶体管的输入输出端子。根据晶体管的导电型(n沟道型、p沟道型)及对晶体管的三个端子施加的电位的高低，两个输入输出端子中的一个用作源极而另一个用作漏极。
如此，由于“源极”及“漏极”的功能，例如在采用不同极性的晶体管时或在电路工作中电流的方向变化时等，根据工作条件等而相互调换，因此很难限定哪个是“源极”，哪个是“漏极”。因此，在本说明书中，“源极”及“漏极”可以互相调换。
在本说明书等中，在说明晶体管的连接关系时，使用“源极和漏极中的一个”(第一电极或第一端子)、“源极和漏极中的另一个”(第二电极或第二端子)的表述。此外，根据晶体管的结构，有时除了上述三个端子以外还包括背栅极。在此情况下，在本说明书等中，有时将晶体管的栅极和背栅极中的一个称为第一栅极，将晶体管的栅极和背栅极的另一个称为第二栅极。并且，在相同晶体管中，有时可以将“栅极”与“背栅极”相互调换。此外，在晶体管包括三个以上的栅极时，在本说明书等中，有时将各栅极称为第一栅极、第二栅极、第三栅极等。
另外，在本说明书等中，高电源电位Vdd(以下，简称为“Vdd”、“电位H”或“H”)是指高于低电源电位Vss(以下，简称为“Vss”、“电位L”或“L”)的电位的电源电位。此外，Vss是指比Vdd低的电位的电源电位。此外，也可以将接地电位(以下，简称为“GND”或“GND电位”)用作Vdd或Vss。例如，在Vdd是接地电位时，Vss是低于接地电位的电位，在Vss是接地电位时，Vdd是高于接地电位的电位。
此外，除非特别叙述，本说明书等所示的晶体管为增强型(常关闭型)的n沟道型场效应晶体管。因此，其阈值电压(也称为“Vth”)大于0V。此外，除非特别叙述，有时“向晶体管的栅极供应H电位”与“使晶体管处于开启状态”同义。此外，除非特别叙述，有时“向晶体管的栅极供应L电位”与“使晶体管处于关闭状态”同义。
此外，在本说明书等中，栅极是指栅电极及栅极布线的一部分或全部。栅极布线是指用来电连接至少一个晶体管的栅电极与其他电极或其他布线的布线。
此外，在本说明书等中，源极是指源区域、源电极及源极布线的一部分或全部。源区域是指半导体层中的电阻率为一定值以下的区域。源电极是指导电层中的连接到源区域的部分。源极布线是指用来电连接至少一个晶体管的源电极与其他电极或其他布线的布线。
此外，在本说明书等中，漏极是指漏区域、漏电极及漏极布线的一部分或全部。漏区域是指半导体层中的电阻率为一定值以下的区域。漏电极是指导电层中的连接到漏区域的部分。漏极布线是指用来电连接至少一个晶体管的漏电极与其他电极或其他布线的布线。
在附图等中，为了容易理解布线、电极或导电体等的电位，有时在与布线、电极或导电体等相邻的位置附上表示H电位的“H”或者表示L电位的“L”。另外，在部分电路停止功能的情况下，有时在该电路上重叠附上“×”。
另外，在本说明书等中，在多个构成要素使用同一符号并且需要区分它们时，有时对符号附加“a”、“A”、“_1”、“_2”、“[m，n]”等用于识别的符号。例如，有时将两个布线GL分别记为布线GLa和布线GLb等。
注意，本说明书等中的“第一”、“第二”等序数词是为了避免构成要素的混淆而附加的，其并不表示工序顺序或者层叠顺序等某种顺序或次序。注意，关于本说明书等中不附加有序数词的术语，为了避免构成要素的混淆，在权利要求书中有时对该术语附加序数词。注意，关于本说明书等中附加有序数词的术语，在权利要求书中有时对该术语附加不同的序数词。注意，关于本说明书等中附加有序数词的术语，在权利要求书等中有时省略其序数词。
此外，在本说明书等中，当记载为“X与Y连接”时，表示在本说明书等中公开了如下情况：X与Y电连接的情况；X与Y在功能上连接的情况；以及X与Y直接连接的情况。因此，不局限于附图或文中所示的连接关系等规定的连接关系，附图或文中所示的连接关系以外的连接关系也在附图或文中公开了。X和Y都是对象物(例如，装置、元件、电路、布线、电极、端子、导电膜、层等)。
作为X和Y电连接的情况的一个例子，可以在X和Y之间连接一个以上的能够电连接X和Y的元件(例如开关、晶体管、电容器、电感器、电阻器、二极管、显示器件、发光器件、负载等)。此外，开关具有控制开启状态和关闭状态的功能。换言之，开关具有通过变为导通状态(开启状态)或非导通状态(关闭状态)来控制是否使电流流过的功能。
作为X与Y在功能上连接的情况的一个例子，例如可以在X与Y之间连接有一个以上的能够在功能上连接X与Y的电路(例如，逻辑电路(反相器、NAND电路、NOR电路等)、信号转换电路(数字模拟转换电路、模拟数字转换电路、伽马校正电路等)、电位电平转换电路(电源电路(升压电路、降压电路等)、改变信号的电位电平的电平转移电路等)、电压源、电流源、切换电路、放大电路(能够增大信号振幅或电流量等的电路、运算放大器、差分放大电路、源极跟随电路、缓冲电路等)、信号生成电路、存储电路、控制电路等)。注意，例如，即使X与Y之间夹有其他电路，当从X输出的信号传送到Y时，就可以说X与Y在功能上是连接着的。
此外，当明确地记载为“X与Y电连接”时，包括如下情况：X与Y电连接的情况(换言之，以中间夹有其他元件或其他电路的方式连接X与Y的情况)；以及X与Y直接连接的情况(换言之，以中间不夹有其他元件或其他电路的方式连接X与Y的情况)。
例如，可以表述为“X、Y、晶体管的源极(或第一端子等)与漏极(或第二端子等)互相电连接，以X、晶体管的源极(或第一端子等)、晶体管的漏极(或第二端子等)、Y的顺序电连接”。或者，可以表述为“晶体管的源极(或第一端子等)与X电连接，晶体管的漏极(或第二端子等)与Y电连接，X、晶体管的源极(或第一端子等)、晶体管的漏极(或第二端子等)、Y按该顺序电连接”。或者，可以表述为“X通过晶体管的源极(或第一端子等)及漏极(或第二端子等)与Y电连接，X、晶体管的源极(或第一端子等)、晶体管的漏极(或第二端子等)、Y按该连接顺序设置”。通过使用与这种例子同样的表达方法规定电路结构中的连接顺序，可以区分晶体管的源极(或第一端子等)与漏极(或第二端子等)而指定技术范围。注意，这种表达方法是一个例子，不局限于上述表达方法。在此，X和Y为对象物(例如，装置、元件、电路、布线、电极、端子、导电膜、层等)。
另外，在本说明书等中，晶体管包括栅极、源极以及漏极这三个端子。栅极用作控制晶体管的导通状态的控制端子。用作源极或漏极的两个端子是晶体管的输入输出端子。根据晶体管的导电型(n沟道型、p沟道型)及对晶体管的三个端子施加的电位的高低，两个输入输出端子中的一个用作源极而另一个用作漏极。因此，在本说明书等中，源极和漏极可以相互调换。在本说明书等中，在说明晶体管的连接关系时，使用“源极和漏极中的一个”(第一电极或第一端子)、“源极和漏极中的另一个”(第二电极或第二端子)的表述。此外，根据晶体管的结构，有时除了上述三个端子以外还包括背栅极。在此情况下，在本说明书等中，有时将晶体管的栅极和背栅极中的一个称为第一栅极，将晶体管的栅极和背栅极的另一个称为第二栅极。并且，在相同晶体管中，有时可以将“栅极”与“背栅极”相互调换。此外，在晶体管包括三个以上的栅极时，在本说明书等中，有时将各栅极称为第一栅极、第二栅极、第三栅极等。
另外，在本说明书等中，晶体管的“开启状态”是指晶体管的源极和漏极电短路的状态(还称为“导通状态”)。此外，晶体管的“关闭状态”是指晶体管的源极和漏极电断开的状态(还称为“非导通状态”)。
此外，在本说明书等中，“通态电流(on-state current)”有时是指当晶体管处于开启状态时流过源极和漏极之间的电流。此外，“关态电流(off-state current)”有时是指在晶体管处于关闭状态时流过源极和漏极之间的电流。
此外，在本说明书等中，“节点”也可以根据电路结构或装置结构等称为端子、布线、电极、导电层、导电体或杂质区域等。此外，端子、布线等也可以称为节点。
此外，在本说明书等中，可以适当地调换“电压”和“电位”。”电压”是指与基准电位之间的电位差，例如在基准电位为地电位(接地电位)时，也可以将“电压”称为“电位”。地电位不一定意味着0V。此外，电位是相对性的，根据基准电位的变化而供应到布线的电位、施加到电路等的电位、从电路等输出的电位等也产生变化。
“电流”是指电荷的移动现象(导电)，例如，“发生正带电体的导电”的记载可以替换为“在与其相反方向上发生负带电体的导电”的记载。因此，在本说明书等中，在没有特别的说明的情况下，“电流”是指载流子移动时的电荷的移动现象(导电)。在此，作为载流子可以举出电子、空穴、阴离子、阳离子、络离子等，载流子根据电流流过的系统(例如，半导体、金属、电解液、真空中等)不同。此外，布线等中的“电流的方向”是正载流子移动的方向，以正电流量记载。换言之，负载流子移动的方向与电流方向相反，以负电流量记载。因此，在本说明书等中，在没有特别的说明的情况下，关于电流的正负(或电流的方向)，“电流从元件A向元件B流过”等记载可以替换为“电流从元件B向元件A流过”等记载。此外，“对元件A输入电流”等记载可以替换为“从元件A输出电流”等记载。
此外，在本说明书等中，“第一”、“第二”、“第三”等序数词是为了避免构成要素的混淆而附加上的。因此，该序数词不限制构成要素的个数。此外，该序数词不限制构成要素的顺序。例如，本说明书等的实施方式之一中附有“第一”的构成要素有可能在其他的实施方式或权利要求书中附有“第二”的序数词。此外，例如，在本说明书等中，一个实施方式中的“第一”所指的构成要素有可能在其他实施方式或权利要求书中被省略。
此外，“上”、“下”这样的术语不限定于构成要素的位置关系为“正上”或“正下”且直接接触的情况。例如，如果是“绝缘层A上的电极B”的表述，则不一定必须在绝缘层A上直接接触地形成有电极B，也可以包括在绝缘层A与电极B之间包括其他构成要素的情况。
此外，构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于说明书等中所说明的词句，根据情况可以适当地换词句。例如，在本说明书等中，为了方便起见，有时使用“上”、“下”等表示配置的词句以参照附图说明构成要素的位置关系。因此，在“位于导电体的顶面的绝缘体”的表述中，通过将所示的附图的方向旋转180度，也可以称为“位于导电体的下面的绝缘体”。此外，在“位于导电体的顶面的绝缘体”的表述中，通过将所示的附图的方向旋转90度，也可以称为“位于导电体的左面(或右面)的绝缘体”。
同样，在本说明书等中，“重叠”等词语不限定构成要素的叠层顺序等的状态。例如，“与绝缘层A重叠的电极B”不局限于“在绝缘层A上形成有电极B”的状态，还包括“在绝缘层A下形成有电极B”的状态或“在绝缘层A的右侧(或左侧)形成有电极B”的状态。
此外，在本说明书等中，根据状况，可以互相调换“膜”和“层”等词句。例如，有时可以将“导电层”调换为“导电膜”。此外，例如有时可以将“绝缘膜”变换为“绝缘层”。此外，根据情况或状态，可以使用其他词句代替“膜”和“层”等词句。例如，有时可以将“导电层”或“导电膜”变换为“导电体”。此外，例如有时可以将“绝缘层”或“绝缘膜”变换为“绝缘体”。
注意，在本说明书等中，“电极”、“布线”、“端子”等的词句不在功能上限定其构成要素。例如，有时将“电极”用作“布线”的一部分，反之亦然。再者，“电极”及“布线”这样的用语还包括多个“电极”及“布线”被形成为一体的情况等。此外，例如，有时将“端子”用作“布线”或“电极”的一部分，反之亦然。再者，“端子”的词句包括多个“电极”、“布线”、“端子”等被形成为一体的情况等。因此，例如，“电极”可以为“布线”或“端子”的一部分，例如，“端子”可以为“布线”或“电极”的一部分。此外，有时将“电极”、“布线”、“端子”等的词句置换为“区域”等的词句。
另外，在本说明书等中，根据情况或状态，可以互相调换“布线”、“信号线”及“电源线”等词句。例如，有时可以将“布线”变换为“信号线”。此外，例如有时可以将“布线”变换为“电源线”。反之亦然，有时可以将“信号线”或“电源线”变换为“布线”。有时可以将“电源线”变换为“信号线”。反之亦然，有时可以将“信号线”变换为“电源线”。此外，根据情况或状态，可以互相将施加到布线的“电位”变换为“信号”。反之亦然，有时可以将“信号”变换为“电位”。
在本说明书等中，半导体的杂质是指构成半导体的主要成分之外的物质。例如，浓度低于0.1atomic％的元素是杂质。当包含杂质时，例如有可能发生如下现象：半导体中的缺陷态密度变高；载流子迁移率降低；以及/或者结晶性降低。在半导体是氧化物半导体时，作为改变半导体特性的杂质，例如有第1族元素、第2族元素、第13族元素、第14族元素、第15族元素或主要成分之外的过渡金属等，尤其是，例如有氢(也包含于水中)、锂、钠、硅、硼、磷、碳、氮等。具体而言，当半导体是硅时，作为改变半导体特性的杂质，例如有氧、除氢之外的第1族元素、第2族元素、第13族元素、第15族元素等。
在本说明书等中，开关是指具有通过变为导通状态(开启状态)或非导通状态(关闭状态)来控制是否使电流流过的功能的元件。或者，开关是指具有选择并切换电流路径的功能的元件。作为开关的一个例子，可以使用电开关或机械开关等。换而言之，开关只要可以控制电流，就不局限于特定的元件。
电开关的例子包括晶体管(例如双极晶体管或MOS晶体管等)、二极管(例如PN二极管、PIN二极管、肖特基二极管、MIM(Metal Insulator Metal：金属-绝缘体-金属)二极管、MIS(Metal Insulator Semiconductor：金属-绝缘体-半导体)二极管或者二极管接法的晶体管等)或者组合这些元件的逻辑电路等。当作为开关使用晶体管时，晶体管的“导通状态”是指晶体管的源电极与漏电极在电性上短路的状态。此外，晶体管的“非导通状态”是指晶体管的源电极与漏电极在电性上断开的状态。当将晶体管仅用作开关时，对晶体管的极性(导电型)没有特别的限制。
作为机械开关的例子，可以举出利用了MEMS(微电子机械系统)技术的开关。该开关具有以机械方式可动的电极，并且通过移动该电极来控制导通和非导通而进行工作。
在本说明书中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态。因此，也包括该角度为-5°以上且5°以下的状态。此外，“大致平行”是指两条直线形成的角度为-30°以上且30°以下的状态。此外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态。因此，也包括该角度为85°以上且95°以下的状态。此外，“大致垂直”是指两条直线形成的角度为60°以上且120°以下的状态。
在本说明书等中，关于计数值或计量值、换算成计数值或计量值的对象或方法等，当提到“同一”、“相同”、“相等”或“均匀”等时，除非特别叙述，包括±20％的误差。
在本说明书等中，金属氧化物(metal oxide)是指广义上的金属的氧化物。金属氧化物被分类为氧化物绝缘体、氧化物导电体(包括透明氧化物导电体)和氧化物半导体(Oxide Semiconductor，也可以简称为OS)等。例如，在将金属氧化物用于晶体管的活性层的情况下，有时将该金属氧化物称为氧化物半导体。换言之，在金属氧化物能够构成具有放大作用、整流作用及开关作用中的至少一个的晶体管的沟道形成区域时，可以将该金属氧化物称为金属氧化物半导体(metal oxide semiconductor)。此外，也可以将“OS晶体管”称为包含金属氧化物或氧化物半导体的晶体管。
此外，在本说明书等中，有时将包含氮的金属氧化物也称为金属氧化物(metaloxide)。此外，也可以将包含氮的金属氧化物称为金属氧氮化物(metal oxynitride)。
此外，在本说明书等中，各实施方式所示的结构可以与其他实施方式所示的结构适当地组合而构成本发明的一个方式。此外，当在一个实施方式中示出多个结构例子时，可以适当地组合这些结构例子。
此外，可以将某一实施方式中说明的内容(或一部分内容)应用/组合/替换成该实施方式中说明的其他内容(或一部分内容)和另一个或多个其他实施方式中说明的内容(或一部分内容)中的至少一个内容。
注意，实施方式中说明的内容是指各实施方式(或实施例)中利用各种附图所说明的内容或者利用说明书所记载的文章而说明的内容。
此外，通过将某一实施方式中示出的附图(或一部分)与该附图的其他部分、该实施方式中示出的其他附图(或一部分)和另一个或多个其他实施方式中示出的附图(或一部分)中的至少一个附图组合，可以构成更多图。
参照附图说明本说明书所记载的实施方式。注意，所属技术领域的普通技术人员可以很容易地理解一个事实，就是实施方式可以以多个不同形式来实施，其方式和详细内容可以在不脱离本发明的宗旨及其范围的条件下被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在实施方式所记载的内容中。注意，在实施方式中的发明的结构中，有时在不同的附图中共同使用相同的附图标记来表示相同的部分或具有相同功能的部分，而省略反复说明。在立体图或俯视图等中，为了明确起见，有时省略部分构成要素的图示。
在本说明书等中，根据功能对构成要素进行分类并在方框图中以彼此独立的方框表示。然而，在实际的电路等中难以根据功能对构成要素进行分类，有时一个电路涉及到多个功能或者多个电路涉及到一个功能。因此，方框图中的区块不限定于在说明书中说明过的构成要素，而可以根据情况适当地换个方式表述。
另外，在附图等中，为便于清楚地说明，有时夸大表示大小、层的厚度或区域。因此，并不局限于附图中的尺寸及纵横比。此外，在附图中，示意性地示出理想的例子，因此不局限于附图所示的形状或数值等。例如，可以包括因噪声或定时偏差所引起的信号、电压或电流的不均匀等。
(实施方式1)
参照附图说明根据本发明的一个方式的AD转换装置(模拟数字转换装置)100。
<AD转换装置100的结构例子>
图1是AD转换装置100的方框图。AD转换装置100包括比较部110、控制部120、DA转换部(数字模拟转换部)130a及DA转换部130b。另外，布线101a与比较部110的输入端子111a电连接，布线101b与比较部110的输入端子111b电连接。
比较部110具有对流过输入端子111a的电流的值与流过输入端子111b的电流的值进行比较而向输出端子D供应两个电位中的一个的功能。例如，考虑电流Ia经由布线101a流过输入端子111a且电流Ib经由布线101b流过输入端子111b的情况。当电流Ia的电流值超过电流Ib的电流值时，比较部110向输出端子D供应电位H作为输出。当电流Ia的电流值为电流Ib的电流值以下时，比较部110向输出端子D供应电位L作为输出。另外，比较部110的输出经由输出端子D输入到控制部120。
控制部120包括符号生成部121及数字信号生成部122。符号生成部121具有根据比较部110的输出生成1位的符号位的功能。例如，当比较部110的输出为电位H时，作为符号位生成“0”。另外，当比较部110的输出为电位L时，作为符号位生成“1”。注意，符号位也可以在比较部110的输出为电位H时为“1”而在该输出为电位L时为“0”。
数字信号生成部122具有生成作为分辨能力为8位以上且16位以下的数字值的数字信号的功能。在分辨能力低时，虽然AD转换精度低，但可以提高AD转换速度。在分辨能力高时，虽然AD转换精度高，但AD转换速度下降。注意，数字信号生成部122的分辨能力不局限于8位以上且16位以下。数字信号生成部122的分辨能力可以为7位以下，也可以为17位以上。根据目的或用途适当地决定分辨能力，即可。
在本实施方式中，数字信号生成部122生成分辨能力为8位的数字信号。注意，在本说明书等中，有时将以二进制表示的数字信号的各数位称为“位”。
控制部120具有将在数字信号生成部122生成的数字信号供应给DA转换部130(DA转换部130a及/或DA转换部130b)的功能。另外，控制部120具有将对数字信号附加符号位的信号输出(OUT)到外部的功能。当数字信号的分辨能力为8位时，可以将附加作为符号位的1位的9位的带符号的数字信号输出到外部。另外，控制部120被用作逐次逼近型寄存器(SAR：Successive Approximation Register)。
DA转换部130被用作电流输出型DAC(Digital to Analog Converter，数字模拟转换器)。就是说，DA转换部130具有将对应于控制部120所供应的数字信号的值的电流输出到输出端子C(输出端子Ca及/或输出端子Cb)的功能。
在图1中，DA转换部130a的输出端子Ca通过节点NDa与比较部110的输入端子111a电连接。因此，DA转换部130a的输出电流被加到比较部110的输入端子111a。就是说，电流Ia和DA转换部130a的输出电流流过输入端子111a。换言之，DA转换部130a的输出电流被加到电流Ia的电流流过输入端子111a。
另外，在图1中，DA转换部130b的输出端子Cb通过节点NDb与比较部110的输入端子111b电连接。因此，DA转换部130b的输出电流被加到比较部110的输入端子111b。就是说，电流Ib和DA转换部130b的输出电流流过输入端子111b。换言之，DA转换部130b的输出电流被加到电流Ib的电流流过输入端子111b。
注意，节点NDa是DA转换部130a的输出部、布线101a与输入端子111a电连接的节点。另外，节点NDb是DA转换部130b的输出部、布线101b与输入端子111b电连接的节点。
<AD转换装置100的工作例子>
图2是用来说明AD转换装置100的工作例子的流程图。在本实施方式中，将在数字信号生成部122生成的数字信号的分辨能力设定为8位，将DA转换部130的输出电流的步长设定为1nA。在此，说明将电流Ia与电流Ib的差分值(也称为“差分电流”)转换为带符号位的数字信号的工作。
[步骤S201]
进行控制部120的复位工作。具体而言，将8位的数字信号设定为(00000000)2。另外，将该数字信号供应给DA转换部130a及DA转换部130b。由此，DA转换部130a及DA转换部130b的输出停止。
[步骤S202]
在比较部110中对电流Ia的电流值和电流Ib的电流值进行比较。在本实施方式中，在电流Ia的电流值大于电流Ib的电流值的情况(是)下，比较部110向输出端子D供应电位H。另外，电流Ia的电流值为电流Ib的电流值以下的情况(否)下，比较部110向输出端子D供应电位L。
[步骤S203a]
当在步骤S202中比较部110输出电位H时，作为符号位设定“0”。
[步骤S204a]
当符号位为“0”时，使用DA转换部130b进行逐次逼近(SA)。在SA的期间，将(00000000)2作为数字信号一直供应给DA转换部130a。或者，也可以停止向DA转换部130a供应电力。通过停止向DA转换部130a供应电力，可以降低功耗。注意，将在后面说明SA的工作。
[步骤S203b]
当在步骤S202中比较部110输出电位L时，作为符号位设定“1”。
[步骤S204b]
当符号位为“1”时，使用DA转换部130a进行SA。在SA的期间，将(00000000)2作为数字信号一直供应给DA转换部130b。或者，也可以停止向DA转换部130b供应电力。通过停止向DA转换部130b供应电力，可以降低功耗。
[步骤S205]
在步骤S204a或步骤S204b结束后，组合所得的数字信号与符号位来生成带符号的数字信号。符号位可以为带符号的数字信号的最高有效位，也可以为最低有效位。
例如，在符号位为“1”且通过SA得到的数字信号为(01001011)2的情况下，也可以将符号位用作最高有效位(MSB：Most Significant Bit)来将带符号的数字信号设定为(101001011)2。另外，也可以将符号位用作最低有效位(LSB：Least Significant Bit)来将带符号的数字信号设定为(010010111)2。
[步骤S206]
将生成的带符号的数字信号输出到外部。当符号位“0”为正且符号位“1”为负时，根据本发明的一个方式的AD转换装置100可以输出正的数字信号或负的数字信号。或者，根据本发明的一个方式的AD转换装置100可以输出电流Ia与电流Ib的大小关系及两者的差分电流的绝对值作为数字信号。
<逐次逼近工作例子>
参照图3说明相当于步骤S204b的逐次逼近工作。图3示出在期间T1至期间T8的电流Ia、电流Ib、输出端子D及数字信号的各数位(Q0位至Q7位)的状态。如上所述，将在数字信号生成部122生成的数字信号的分辨能力设定为8位，将DA转换部130的输出电流的步长设定为1nA。在此，对电流Ia为75nA且电流Ib为150nA的情况进行说明。注意，逐次逼近工作之前(初始状态)的输出端子D的电位为电位L。另外，初始状态的数字信号为(00000000)2。
[期间T1]
在期间T1，将数字信号的MSB的Q7位设定为“1”。也就是说，生成数字信号(10000000)2。该数字信号被输入到DA转换部130a，DA转换部130a输出128nA。该输出通过节点NDa被供应给输入端子111a。因此，203nA(75+128nA)的电流流过输入端子111a。因为150nA流过输入端子111b，所以输出端子D的电位成为电位H。
当在期间T1输出端子D的电位从初始状态的电位变化时，在期间T1以后将Q7位设定为“0”直到控制部120复位。当输出端子D的电位从初始状态的电位不变时，在期间T1以后将Q7设定为“1”直到控制部120复位。在本实施方式中，期间T1以后的Q7位为“0”。
[期间T2]
在期间T2，将比数字信号的MSB低1位的Q6位设定为“1”。也就是说，生成数字信号(01000000)2。该数字信号被输入到DA转换部130a，DA转换部130a输出64nA。该输出通过节点NDa被供应给输入端子111a。因此，139nA(75+64nA)的电流流过输入端子111a，输出端子D的电位成为与初始状态相同的电位L。
当在期间T2输出端子D的电位从初始状态的电位变化时，在期间T2以后将Q6位设定为“0”直到控制部120复位。当输出端子D的电位从初始状态的电位不变时，在期间T2以后将Q6位设定为“1”直到控制部120复位。在本实施方式中，期间T2以后的Q6位为“1”。
[期间T3]
在期间T3，将比数字信号的MSB低2位的Q5位设定为“1”。也就是说，生成数字信号(01100000)2。该数字信号被输入到DA转换部130a，DA转换部130a输出96nA(64+32nA)。该输出通过节点NDa被供应给输入端子111a。因此，171nA(75+64+32nA)的电流流过输入端子111a，输出端子D的电位成为电位H。
当在期间T3输出端子D的电位从初始状态的电位变化时，在期间T3以后将Q5位设定为“0”直到控制部120复位。当输出端子D的电位从初始状态的电位不变时，在期间T3以后将Q5位设定为“1”直到控制部120复位。在本实施方式中，期间T3以后的Q5位为“0”。
[期间T4]
在期间T4，将比数字信号的MSB低3位的Q4位设定为“1”。也就是说，生成数字信号(01010000)2。该数字信号被输入到DA转换部130a，DA转换部130a输出80nA(64+16nA)。该输出通过节点NDa被供应给输入端子111a。因此，155nA(75+64+16nA)的电流流过输入端子111a，输出端子D的电位成为电位H。
当在期间T4输出端子D的电位从初始状态的电位变化时，在期间T4以后将Q4位设定为“0”直到控制部120复位。当输出端子D的电位从初始状态的电位不变时，在期间T4以后将Q4位设定为“1”直到控制部120复位。在本实施方式中，期间T4以后的Q4位为“0”。
[期间T5]
在期间T5，将比数字信号的MSB低4位的Q3位设定为“1”。也就是说，生成数字信号(01001000)2。该数字信号被输入到DA转换部130a，DA转换部130a输出72nA(64+8nA)。该输出通过节点NDa被供应给输入端子111a。因此，147nA(75+64+8nA)的电流流过输入端子111a，输出端子D的电位成为电位L。
当在期间T5输出端子D的电位从初始状态的电位变化时，在期间T5以后将Q3位设定为“0”直到控制部120复位。当输出端子D的电位从初始状态的电位不变时，在期间T5以后将Q3位设定为“1”直到控制部120复位。在本实施方式中，期间T5以后的Q3位为“1”。
[期间T6]
在期间T6，将比数字信号的MSB低5位的Q2位设定为“1”。也就是说，生成数字信号(01001100)2。该数字信号被输入到DA转换部130a，DA转换部130a输出76nA(64+8+4nA)。该输出通过节点NDa被供应给输入端子111a。因此，151nA(75+64+8+4nA)的电流流过输入端子111a，输出端子D的电位成为电位H。
当在期间T6输出端子D的电位从初始状态的电位变化时，在期间T6以后将Q2位设定为“0”直到控制部120复位。当输出端子D的电位从初始状态的电位不变时，在期间T6以后将Q2位设定为“1”直到控制部120复位。在本实施方式中，期间T6以后的Q2位为“0”。
[期间T7]
在期间T7，将比数字信号的MSB低6位的Q1位设定为“1”。也就是说，生成数字信号(01001010)2。该数字信号被输入到DA转换部130a，DA转换部130a输出74nA(64+8+2nA)。该输出通过节点NDa被供应给输入端子111a。因此，149nA(75+64+8+2nA)的电流流过输入端子111a，输出端子D的电位成为电位L。
当在期间T7输出端子D的电位从初始状态的电位变化时，在期间T7以后将Q1位设定为“0”直到控制部120复位。当输出端子D的电位从初始状态的电位不变时，在期间T7以后将Q1位设定为“1”直到控制部120复位。在本实施方式中，期间T7以后的Q1位为“1”。
[期间T8]
在期间T8，将数字信号的LSB的Q0位设定为“1”。也就是说，生成数字信号(01001011)2。该数字信号被输入到DA转换部130a，DA转换部130a输出75nA(64+8+2+1nA)。该输出通过节点NDa被供应给输入端子111a。因此，150nA(75+64+8+2+1nA)的电流流过输入端子111a，输出端子D的电位成为电位L。
当在期间T8输出端子D的电位从初始状态的电位变化时，在期间T8以后将Q0位设定为“0”直到控制部120复位。当输出端子D的电位从初始状态的电位不变时，在期间T8以后将Q0位设定为“1”直到控制部120复位。在本实施方式中，期间T8以后的Q0位为“1”。
如此，通过从MSB到LSB依次进行比较，可以将作为电流Ia与电流Ib的差分电流的75nA转换为数字信号(01001011)2。
注意，只要在上述说明中例如将电位H和DA转换部130a分别改为电位L和DA转换部130b，就可以理解相当于步骤S204a的逐次逼近工作。
在本实施方式中，由于将DA转换部130的输出电流的步长设定为1nA，因此可以将最大为255nA的差分电流转换为数字信号。通过增大DA转换部130的输出电流的步长，可以对应更大的差分电流。例如，通过将DA转换部130的输出电流的步长设定为2nA，可以将最大为510nA的差分电流转换为数字信号。
另外，通过提高数字信号的分辨能力、减小DA转换部130的输出电流的步长、或者进行上述两个处理，可以实现更精确的AD转换。
注意，还有例如使用图4所示的AD转换装置190将电流Ia与电流Ib的差分电流转换为数字信号的方式。图4所示的AD转换装置190具有如下功能：在将电流Ia通过运算放大器OPa转换为电压之后通过AD转换部ADCa转换为数字信号的输出OUTa；以及在将电流Ib通过运算放大器OPb转换为电压之后通过AD转换部ADCb转换为数字信号的输出OUTb。通过在运算部195中对输出OUTa与输出OUTb进行运算，可以得到两者的差分。
电流Ia被供应给运算放大器OPa的反相输入，参考电压Vref被供应给运算放大器OPa的非反相输入。运算放大器OPa的输出与非反相输入通过电阻Ra电连接。另外，电流Ib被供应给运算放大器OPb的反相输入，参考电压Vref被供应给运算放大器OPb的非反相输入。运算放大器OPb的输出与非反相输入通过电阻Rb电连接。
在AD转换装置190所包括的AD转换部ADCa和AD转换部ADCb的分辨能力都为8位且每1位的电流值为1nA的情况下，超过255nA的电流Ia和电流Ib的输出OUTa和输出OUTb都为(11111111)2。因此，例如在电流Ia为300nA且电流Ib为261nA的情况下，AD转换装置190的输出为0。
AD转换装置100及AD转换装置190都具有将差分电流转换为数字信号的功能。尤其是，AD转换装置100即使电流Ia和电流Ib的电流值大也可以以高精度将两者的差分电流转换为数字信号。
<比较部110的结构例子>
如上所述，比较部110具有对供应给输入端子111a的电流值与供应给输入端子111b的电流值进行比较而向输出端子D供应两个电位中的一个的功能。比较部110被用作电流比较型比较器。图5A示出可应用于比较部110的电路结构例子。
图5A所示的比较部110包括晶体管M11a、晶体管M11b、晶体管M11c、晶体管M11d、晶体管M12a、晶体管M12b、晶体管M12c、晶体管M12d、晶体管M13a、晶体管M13b、晶体管M14a、晶体管M14b、晶体管M15a、晶体管M15b、晶体管M16a、晶体管M16b、晶体管M17a及晶体管M17b。另外，图5A所示的比较部110包括反相器INVa及反相器INVb。
另外，图5A所示的比较部110包括输出端子DB。输出端子DB被供应两个电位中的另一个电位。也就是说，当输出端子D被供应电位H时，输出端子DB被供应电位L。另外，当输出端子D被供应电位L时，输出端子DB被供应电位H。
只要有输出端子D和输出端子DB中的至少一个即可。例如，在不需输出端子DB的情况下，也可以不设置输出端子DB。或者，在不需输出端子DB的情况下，也可以不设置输出端子DB及反相器INVb。
晶体管M11a、晶体管M11b、晶体管M11c、晶体管M11d、晶体管M12a、晶体管M12b、晶体管M12c、晶体管M12d、晶体管M14a及晶体管M14b是p沟道型晶体管。另外，晶体管M13a、晶体管M13b、晶体管M15a、晶体管M15b、晶体管M16a、晶体管M16b、晶体管M17a及晶体管M17b是n沟道型晶体管。
晶体管M11a的源极和漏极中的一方与端子112电连接，另一方与晶体管M12a的源极和漏极中的一方电连接。晶体管M12a的源极和漏极中的另一方、晶体管M11a的栅极及晶体管M11b的栅极与输入端子111a电连接。晶体管M12a的栅极及晶体管M12b的栅极与端子113电连接。
晶体管M11b的源极和漏极中的一方与端子112电连接，另一方与晶体管M12b的源极和漏极中的一方电连接。晶体管M13a的源极和漏极中的一方与端子112电连接，另一方与晶体管M12b的源极和漏极中的另一方电连接。
晶体管M13a的栅极及晶体管M13b的栅极与端子114电连接。
晶体管M11c的源极和漏极中的一方与端子112电连接，另一方与晶体管M12c的源极和漏极中的一方电连接。晶体管M12c的源极和漏极中的另一方、晶体管M11c的栅极及晶体管M11d的栅极与输入端子111b电连接。晶体管M12c的栅极及晶体管M12d的栅极与端子113电连接。
晶体管M11d的源极和漏极中的一方与端子112电连接，另一方与晶体管M12d的源极和漏极中的一方电连接。晶体管M13b的源极和漏极中的一方与端子112电连接，另一方与晶体管M12d的源极和漏极中的另一方电连接。
晶体管M14a的源极和漏极中的一方与晶体管M13a的源极和漏极中的另一方电连接，另一方与晶体管M15a的源极和漏极中的一方电连接。晶体管M15a的源极和漏极中的另一方与端子117电连接。晶体管M14a的栅极及晶体管M15a的栅极与晶体管M16b的源极和漏极中的另一方及反相器INVb的输入电连接。反相器INVb的输出与输出端子DB电连接。晶体管M16b的源极和漏极中的另一方与端子117电连接。
晶体管M17b的源极和漏极中的一方与晶体管M14b的源极和漏极中的一方电连接，另一方与端子117电连接。晶体管M16b的栅极及晶体管M17b的栅极与端子116电连接。
晶体管M14b的源极和漏极中的一方与晶体管M13b的源极和漏极中的另一方电连接，另一方与晶体管M15b的源极和漏极中的一方电连接。晶体管M15b的源极和漏极中的另一方与端子117电连接。晶体管M14b的栅极及晶体管M15b的栅极与晶体管M16a的源极和漏极中的一方及反相器INVa的输入电连接。反相器INVa的输出与输出端子D电连接。晶体管M16a的源极和漏极中的另一方与端子117电连接。
晶体管M17a的源极和漏极中的一方与晶体管M14a的源极和漏极中的一方电连接，另一方与端子117电连接。晶体管M16a的栅极及晶体管M17a的栅极与端子115电连接。
端子112被供应Vdd，端子117被供应Vss。另外，端子117的电位也可以为GND。
端子113被供应第一控制信号Sig1，端子114被供应第二控制信号Sig2，端子115及端子116被供应第三控制信号Sig3。图5B示出端子113至端子116的电位变化。
图5A所示的比较部110在第一控制信号Sig1和第三控制信号Sig3为电位L且第二控制信号Sig2为电位H的期间Tw对流过输入端子111a的电流Ia与流过输入端子111b的电流Ib的电流值进行比较而将该比较结果输出到输出端子D及输出端子DB。
图5A所示的比较部110是在第一至第三控制信号成为上述组合时进行工作的比较器，由此与常态工作型比较器相比可以进一步降低功耗。另外，可以将输入的电流转换为数字信号而无需转换为电压，所以可以实现功耗及占有面积的减小。由此，可以实现功耗得到降低的AD转换装置100。另外，可以实现占有面积得到减小的AD转换装置100。
另外，在图5A所示的比较部110的电路结构中，也可以将p沟道型晶体管用作晶体管M13a及晶体管M13b。但是，优选将n沟道型晶体管用作晶体管M13a及晶体管M13b。
例如，当Vdd为3.3V且Vss为0V时，在将p沟道型晶体管用作晶体管M13a及晶体管M13b的情况下，需要将供应给端子114的电位H和电位L分别设定为3.3V(Vdd)和2.8V左右。在将n沟道型晶体管用作晶体管M13a及晶体管M13b的情况下，可以将供应给端子114的电位H和电位L分别设定为1.2V和0V(Vss)。因此，通过将n沟道型晶体管用作晶体管M13a及晶体管M13b，可以降低电路工作所需的电位。也就是说，可以降低功耗。
另外，当电路工作使用2.8V时，需要重新设置电源。另一方面，1.2V是作为一般的半导体装置的电源电位使用的电位而不需重新设置电源，所以是优选的。
<DA转换部130的结构例子>
图6A是示出DA转换部130的结构例子的方框图。DA转换部130包括开关SWW。开关SWW的第一端子与输出端子C电连接，开关SWW的第二端子与布线VINIL1电连接。布线VINIL1被用作对输出端子C供应用于初始化的电位的布线，用于初始化的电位可以为GND、Vss、Vdd等。开关SWW只在对输出端子C供应用于初始化的电位时处于开启状态，在除此之外的情况下处于关闭状态。
作为开关SWW，例如可以使用模拟开关、晶体管等电开关或者MEMS等机械开关。
另外，图6A所示的DA转换部130包括电流镜电路CM。电流镜电路CM包括晶体管Q1及晶体管Q2。晶体管Q1的第一端子与端子Qin及晶体管Q1的栅极电连接。晶体管Q1的第二端子被供应Vss或GND。晶体管Q2的第一端子与端子Qout电连接。晶体管Q2的第二端子被供应Vss或GND。晶体管Q2的栅极与晶体管Q1的栅极电连接。
另外，图6A所示的DA转换部130包括多个电流源CS。具体而言，DA转换部130具有将K位(2K值)(K是1以上的整数)的第一数据输出为电流的功能，此时，DA转换部130包括2K-1个电流源CS。DA转换部130包括一个将相当于第一位的值的信息输出为电流的电流源CS、两个将相当于第二位的值的信息输出为电流的电流源CS、以及2K-1个将相当于第K位的值的信息输出为电流的电流源CS。
在图6A中，各电流源CS包括端子T1及端子T2。各电流源CS的端子T1与电流镜电路CM的端子Qin电连接。另外，电流镜电路CM的端子Qout与输出端子C电连接。另外，一个电流源CS的端子T2与端子DW[1]电连接，两个电流源CS的端子T2都与端子DW[2]电连接，2K-1个电流源CS的端子T2都与端子DW[K]电连接。
端子DW被输入来自控制部120的数字信号。具体而言，该数字信号的第一位的信息被输入到端子DW[1]，第二位的信息被输入到端子DW[2]，第K位的信息被输入到端子DW[K]。
图6A所示的DA转换部130中的多个电流源CS具有将同一恒定电流IWut从各自的端子T1输出的功能。注意，实际上在运算电路的制造阶段中，有时因各电流源CS中的晶体管的电特性的波动产生误差。多个电流源CS的端子T1各自输出的恒定电流IWut的误差优选在10％以内，更优选在5％以内，进一步优选在1％以内。在本实施方式中，假定从DA转换部130中的多个电流源CS的端子T1输出的恒定电流IWut之间没有误差而进行说明。
端子DW[1]至端子DW[K]被用作发送用来从与其电连接的电流源CS输出恒定电流IWut的控制信号的布线。具体而言，例如，在端子DW[1]被供应Vdd时，电连接到端子DW[1]的电流源CS使恒定电流IWut流过端子T1，在端子DW[1]被供应Vss时，电连接到端子DW[1]的电流源CS没有输出恒定电流IWut。另外，例如，在端子DW[2]被供应Vdd时，电连接到端子DW[2]的两个电流源CS使总共2IWut的恒定电流流过端子T1，在端子DW[2]被供应Vss时，电连接到端子DW[2]的电流源CS没有输出总共2IWut的恒定电流。另外，例如，在端子DW[K]被供应Vdd时，电连接到端子DW[K]的2K-1个电流源CS使总共2K-1IWut的恒定电流流过端子T1，在端子DW[K]被供应Vss时，电连接到端子DW[K]的电流源CS没有输出总共2K-1IWut的恒定电流。
电连接到端子DW[1]的一个电流源CS所供应的电流相当于第一位的值，电连接到端子DW[2]的两个电流源CS所供应的电流相当于第二位的值，电连接到端子DW[K]的2K-1个电流源CS所供应的电流相当于第K位的值。在此考虑K为2时的DA转换部130。
例如，在第一位的值为“1”且第二位的值为“0”时，端子DW[1]被供应Vdd且端子DW[2]被供应Vss。此时，IWut作为参考电流流过电流镜电路CM的端子Qin。
另外，例如，在第一位的值为“0”且第二位的值为“1”时，端子DW[1]被供应Vss且端子DW[2]被供应Vdd。此时，2IWut作为参考电流流过电流镜电路CM的端子Qin。
另外，例如，在第一位的值为“1”且第二位的值为“1”时，端子DW[1]及端子DW[2]被供应Vdd。此时，3IWut作为参考电流流过电流镜电路CM的端子Qin。
另外，对应于参考电流的电流流过端子Qout。由此，对应于参考电流的电流还流过输出端子C。在晶体管Q1和晶体管Q2的晶体管特性相同时，流过端子Qin的电流的电流值与流过端子Qout的电流的电流值相等。由此，流过端子Qin的电流的电流值与流过输出端子C的电流的电流值相等。
另外，例如，在第一位的值为“0”且第二位的值为“0”时，端子DW[1]及端子DW[2]被供应Vss。此时，电流不流过端子Qin。由此，电流不流过输出端子。
注意，图6A示出K为3以上的整数的情况下的DA转换部130的结构例子，在K为1的情况下，采用图6A中不设置电连接到端子DW[2]至端子DW[K]的电流源CS的结构即可。另外，当K为2的情况下，采用图6A中不设置电连接到端子DW[3](未图示)至端子DW[K]的电流源CS的结构即可。
接着，说明电流源CS的具体结构例子。
图7A所示的电流源CS1是可用于图6A的DA转换部130中的电流源CS的电路，电流源CS1包括晶体管Tr1及晶体管Tr2。
晶体管Tr1的第一端子与布线VDDL电连接，晶体管Tr1的第二端子与晶体管Tr1的栅极、晶体管Tr1的背栅极、晶体管Tr2的第一端子电连接。晶体管Tr2的第二端子与端子T1电连接，晶体管Tr2的栅极与端子T2电连接。另外，端子T2与端子DW电连接。端子DW是图6A中的端子DW[1]至端子DW[K]中的任一个。
布线VDDL被用作供应恒定电压的布线。该恒定电压例如可以为Vdd。
当将布线VDDL所供应的恒定电压设定为Vdd时，晶体管Tr1的第一端子被输入Vdd。另外，将晶体管Tr1的第二端子的电位设定为比该Vdd低的电位。此时，晶体管Tr1的第一端子被用作漏极，晶体管Tr1的第二端子被用作源极。
另外，晶体管Tr1的栅极和晶体管Tr1的第二端子是电连接着的，因此晶体管Tr1的栅极-源极间电压为0V。因此，当晶体管Tr1的阈值电压在适当的范围内时，亚阈值区域的电流(漏极电流)流过晶体管Tr1的第一端子-第二端子间。另外，该电流更优选在相对于栅极-源极间电压呈指数增加的范围。就是说，晶体管Tr1被用作使亚阈值区域的电流流过的电流源。
在本说明书等中，亚阈值区域是指在示出晶体管的栅极电压(Vg)-漏极电流(Id)特性的图表中栅极电压的绝对值低于阈值电压的绝对值的区域。此外，亚阈值区域是指偏离缓变沟道近似(只考虑漂移电流的模型)的伴随载流子扩散的电流流过的区域。此外，亚阈值区域是指相对于栅极电压的增大漏极电流以指数函数增大的区域。此外，亚阈值区域包括可被视为上述各区域的区域。
此外，晶体管工作在亚阈值区域时的漏极电流被称为亚阈值电流。亚阈值电流不依赖漏极电压而相对于栅极电压以指数函数增大。在使用亚阈值电流的电路工作中，可以减少漏极电压不均匀的影响。
晶体管Tr2被用作开关元件。此外，当晶体管Tr2的第一端子的电位比晶体管Tr2的第二端子的电位高时，晶体管Tr2的第一端子被用作漏极，晶体管Tr2的第二端子被用作源极。另外，晶体管Tr2的背栅极和晶体管Tr2的第二端子是电连接着的，因此背栅极-源极间电压为0V。因此，在晶体管Tr2的阈值电压在适当的范围内的情况下，在晶体管Tr2的栅极被输入Vdd时晶体管Tr2处于开启状态，在晶体管Tr2的栅极被输入Vss时晶体管Tr2处于关闭状态。具体而言，当晶体管Tr2处于开启状态时，上述亚阈值区域的电流从晶体管Tr1的第二端子流到端子T1，当晶体管Tr2处于关闭状态时，电流不从晶体管Tr1的第二端子流到端子T1。
注意，可用于图6A的DA转换部130中的电流源CS的电路不局限于图7A的电流源CS1。例如，电流源CS1具有电连接晶体管Tr2的背栅极和晶体管Tr2的第二端子的结构，但是也可以采用晶体管Tr2的背栅极电连接到其他布线的结构。图7B示出这样的结构例子。图7B所示的电流源CS2具有晶体管Tr2的背栅极电连接到布线VTHL的结构。在电流源CS2中，因为布线VTHL与外部电路等电连接，所以可以从该外部电路等通过布线VTHL对晶体管Tr2的背栅极供应该规定电位。由此，可以改变晶体管Tr2的阈值电压。通过增高晶体管Tr2的阈值电压，可以使晶体管Tr2的关态电流变小。
电流源CS1具有电连接晶体管Tr1的背栅极和晶体管Tr1的第二端子的结构，但是也可以采用晶体管Tr1的背栅极和晶体管Tr1的第二端子之间的电压由电容保持的结构。图7C示出这样的结构例子。图7C所示的电流源CS3除了晶体管Tr1及晶体管Tr2以外还包括晶体管Tr3、电容C6。
电流源CS3的与电流源CS1不同之处在于：通过电容C6电连接晶体管Tr1的第二端子和晶体管Tr1的背栅极；以及电连接晶体管Tr1的背栅极和晶体管Tr3的第一端子。
另外，在晶体管Tr3的第二端子与布线VTL电连接且晶体管Tr3的栅极与布线VWL电连接的电流源CS3中，通过对布线VWL供应Vdd而使晶体管Tr3处于开启状态，可以使布线VTL和晶体管Tr1的背栅极之间处于导通状态。由此，可以从布线VTL向晶体管Tr1的背栅极输入规定电位。另外，通过使晶体管Tr3变为关闭状态，可以由电容C6保持晶体管Tr1的第二端子和晶体管Tr1的背栅极之间的电压。就是说，通过利用布线VTL控制供应到晶体管Tr1的背栅极的电压，可以改变晶体管Tr1的阈值电压，由晶体管Tr3和电容C6可以固定晶体管Tr1的阈值电压。另外，通过控制布线VTL的电位，可以控制每1位的流过端子T1的电流值。
另外，作为可用于图6A的DA转换部130中的电流源CS的电路也可以使用图7D所示的电流源CS4。电流源CS4具有将图7C的电流源CS3的晶体管Tr2的背栅极电连接到布线VTHL而不电连接到晶体管Tr2的第二端子的结构。就是说，与图7B的电流源CS2同样，在电流源CS4中，通过利用布线VTHL控制供应到晶体管Tr2的背栅极的电位，可以改变晶体管Tr2的阈值电压。
当在电流源CS4中大电流流过晶体管Tr1的第一端子与第二端子间时，为了使该电流从端子T1流到电流源CS4的外部，需要增高晶体管Tr2的通态电流。此时，在电流源CS4中，通过对布线VTHL供应Vdd来降低晶体管Tr2的阈值电压且增高晶体管Tr2的通态电流，可以使流过晶体管Tr1的第一端子与第二端子间的大电流从端子T1流到电流源CS4的外部。
另外，当想要减少流过晶体管Tr1的第一端子与第二端子间的电流时，只要减小供应给布线VTHL的电位即可。或者，也可以向布线VTHL供应负电压。
另外，作为可用于图6A的DA转换部130中的电流源CS的电路也可以使用图7E所示的电流源CS5。电流源CS5是电流源CS1的变形例子，与电流源CS1不同之处在于：晶体管Tr1的栅极电连接于布线VGL而不电连接于晶体管Tr1的第二端子。布线VGL例如被供应使晶体管Tr1在亚阈值区域中工作的电位。通过控制布线VGL的电位，可以控制每1位的流过端子T1的电流值。
作为图6A的DA转换部130中的电流源CS使用图7A至图7E所示的电流源CS1至电流源CS5，可以使得DA转换部130输出与K位的第一数据对应的电流。
另外，作为DA转换部130也可以使用图6B所示的电路。图6B的DA转换部130具有端子DW[1]至端子DW[K]分别连接有一个图7A的电流源CS1的结构。
另外，在晶体管Tr1[1]至晶体管Tr1[K]的沟道长度相等且将晶体管Tr1[1]、晶体管Tr1[2]和晶体管Tr1[K]的各沟道宽度分别设定为w[1]、w[2]和w[K]时，各沟道宽度之比为w[1]：w[2]：w[K]＝1：2：2K-1。流过在亚阈值区域中工作的晶体管的源极-漏极间的电流与沟道宽度成比例，因此与图6A的DA转换部130同样，图6B所示的DA转换部130可以输出与K位的第一数据对应的电流。
晶体管Tr1(包括晶体管Tr1[1]至晶体管Tr1[K])、晶体管Tr2(包括晶体管Tr2[1]至晶体管Tr2[K])及晶体管Tr3优选为OS晶体管。
当OS晶体管的栅极电压小于晶体管的阈值电压时，可以使每沟道宽度1μm为小于1×10-20A、小于1×10-22A或小于1×10-24A等极小的漏极电流流过。此外，当OS晶体管的栅极电压为晶体管的阈值电压时，可以使每沟道宽度1μm为1.0×10-8A以下、1.0×10-12A以下或1.0×10-15A以下等的漏极电流流过。例如，OS晶体管可以在亚阈值区域中使每沟道宽度1μm为1×10-24A以上且1.0×10-8A以下的范围内的漏极电流流过。
OS晶体管可以在亚阈值区域中工作的栅极电压的范围内使大小不同的亚阈值电流流过。也就是说，OS晶体管可以扩大工作在亚阈值区域的栅极电压的范围。具体而言，在OS晶体管的阈值电压为Vth的情况下，可以在亚阈值区域中利用在(Vth-1.0V)以上且Vth以下或者在(Vth-0.5V)以上且Vth以下的范围的栅极电压进行电路工作。
另一方面，Si晶体管的关态电流大，工作在亚阈值区域的栅极电压的范围窄。在利用亚阈值电流的情况下，与Si晶体管相比，OS晶体管能够在宽的栅极电压范围进行电路工作。
因此，作为在亚阈值区域中工作的晶体管优选使用OS晶体管。注意，根据目的或用途也可以作为在亚阈值区域中工作的晶体管使用OS晶体管以外的晶体管。另外，也可以组合使用OS晶体管和OS晶体管以外的晶体管。
图8A示出图6A所示的DA转换部130的变形例子。图8A所示的DA转换部130与图6A所示的DA转换部130不同之处在于：不包括电流镜电路CM。
图8B示出可用作图8A所示的DA转换部130的电流源CS的电流源CS6的结构例子。
图8B所示的电流源CS6包括晶体管Tr1及晶体管Tr2。晶体管Tr1的第一端子被供应Vss或GND。晶体管Tr1的第二端子与晶体管Tr2的第一端子电连接。晶体管Tr2的第二端子与端子T1电连接。
晶体管Tr1的栅极与布线VGL电连接。布线VGL例如被供应使晶体管Tr1在亚阈值区域中工作的电位。通过控制布线VGL的电位，可以控制每1位的流过端子T1的电流值。
晶体管Tr2的栅极与端子T2电连接。晶体管Tr1的背栅极及晶体管Tr2的背栅极与晶体管Tr1的第一端子电连接。
图8C示出作为电流源CS6的变形例子的电流源CS7的结构例子。在电流源CS7中，晶体管Tr1的栅极与背栅极电连接，晶体管Tr2的栅极与背栅极电连接。通过使栅极与背栅极电连接，可以提高晶体管的通态电流。
另外，作为图8A所示的DA转换部130的电流源CS，可以使用图8D所示的电流源CS8。在电流源CS8中，作为晶体管Tr1使用p沟道型晶体管，作为晶体管Tr2使用n沟道型晶体管。
在电流源CS8中，晶体管Tr1的第一端子被供应Vss或GND。晶体管Tr1的第二端子与晶体管Tr2的第一端子电连接。晶体管Tr2的第二端子与端子T1电连接。晶体管Tr1的栅极及背栅极与晶体管Tr1的第二端子电连接。晶体管Tr2的背栅极与晶体管Tr2的第一端子电连接。虽然流过端子T1的电流的方向与电流CS1不同，但电流源CS8可以与电流源CS1同样进行工作。
另外，作为图8A所示的DA转换部130的电流源CS，也可以使用图8E所示的电流源CS9。
电流源CS9与电流源CS8的不同之处在于：通过电容C6电连接晶体管Tr1的第二端子和晶体管Tr1的背栅极；以及电连接晶体管Tr1的背栅极和晶体管Tr3的第一端子。
另外，在电流源CS9中，晶体管Tr3的第二端子与布线VTL电连接，晶体管Tr3的栅极与布线VWL电连接。在电流源CS9中，通过对布线VWL供应Vdd而使晶体管Tr3处于开启状态，可以使布线VTL和晶体管Tr1的背栅极之间处于导通状态。由此，可以通过晶体管Tr3从布线VTL向晶体管Tr1的背栅极输入规定电位。另外，通过使晶体管Tr3变为关闭状态，可以由电容C6保持晶体管Tr1的第二端子和晶体管Tr1的背栅极之间的电压。通过利用布线VTL控制供应到晶体管Tr1的背栅极的电压，可以改变晶体管Tr1的阈值电压，由晶体管Tr3和电容C6可以固定晶体管Tr1的阈值电压。
虽然流过端子T1的电流的方向与电流源CS3不同，但电流源CS9可以与电流源CS3同样进行工作。
另外，作为图8A所示的DA转换部130的电流源CS，也可以使用图8F所示的电流源CS10。电流源CS10是电流源CS8的变形例子，与电流源CS8不同之处在于：晶体管Tr1的栅极电连接于布线VGL而不电连接于晶体管Tr1的第二端子。布线VGL例如被供应使晶体管Tr1在亚阈值区域中工作的电位。通过控制布线VGL的电位，可以控制每1位的流过端子T1的电流值。
另外，与电流源CS2及电流源CS4同样，在电流源CS8至电流源CS10中，晶体管Tr2的背栅极也可以电连接于布线VTHL而不电连接于晶体管Tr2的第一端子。通过利用布线VTHL控制供应到晶体管Tr2的背栅极的电位，可以改变晶体管Tr2的阈值电压。
另外，图8A所示的DA转换部130也可以具有与图6B所示的DA转换部130同样的结构。
本实施方式可以与本说明书等所示的其他实施方式适当地组合。
(实施方式2)
根据本发明的一个方式的半导体装置例如可以用于进行神经网络的运算的运算电路。在本实施方式中，说明进行神经网络的运算的运算电路。
<分层神经网络>
首先，说明分层神经网络。分层神经网络例如包括一个输入层、一个或多个中间(隐藏层)及一个输出层，由共三个以上的层构成。图9A所示的分层神经网络300是其一个例子，神经网络300包括第一层至第R层(在此，R可以为4以上的整数)。尤其是，第一层相当于输入层，第R层相当于输出层，其他层相当于中间层。注意，在图9A中，作为中间层示出第(k-1)层、第k层(在此，k是3以上且R-1以下的整数。)，而省略其他中间层。
神经网络300的各层包括一个或多个神经元。在图9A中，第一层包括神经元N1 (1)至神经元Np (1)(p是1以上的整数)，第(k-1)层包括神经元N1 (k-1)至神经元Nm (k-1)(m是1以上的整数)，第k层包括神经元N1 (k)至神经元Nn (k)(n是1以上的整数)，第R层包括神经元N1 (R)至神经元Nq (R)(q是1以上的整数)。
另外，图9A除了神经元N1 (1)、神经元Np (1)、神经元N1 (k-1)、神经元Nm (k-1)、神经元N1 (k)、神经元Nn (k)、神经元N1 (R)、神经元Nq (R)以外，还示出第(k-1)层的神经元Ni (k-1)(i是1以上且m以下的整数)、第k层的神经元Nj (k)(j是1以上且n以下的整数)，而不示出其他神经元。
接着，说明从前一层的神经元向下一层的神经元的信号的传送以及向每个神经元输入或输出到每个神经元的信号。注意，在本说明中，着眼于第k层的神经元Nj (k)。
图9B示出第k层的神经元Nj (k)、输入到神经元Nj (k)的信号以及从神经元Nj (k)输出的信号。
具体而言，第(k-1)层的神经元N1 (k-1)至神经元Nm (k-1)的每一个的输出信号的z1 (k-1)至zm (k-1)向神经元Nj (k)输出。然后，神经元Nj (k)根据z1 (k-1)至zm (k-1)生成zj (k)而将zj (k)作为输出信号向第(k+1)层(未图示)的各神经元输出。
从前一层的神经元向后一层的神经元输入的信号的传送强度根据使它们连接的神经突触的结合强度(以下称为权系数)决定。在神经网络300中，将从前一层的神经元输出的信号被乘以对应的权系数而输入到后一层的神经元。在i设定为1以上且m以下的整数且第(k-1)层的神经元Ni (k-1)与第k层的神经元Nj (k)之间的神经突触的权系数设定为wi (k-1) j (k)时，输入到第k层的神经元Nj (k)的信号可以以算式(1.1)表示。
[算式1]
Figure BDA0004034373630000371
换言之，在从第(k-1)层的神经元N1 (k-1)至神经元Nm (k-1)的每一个向第k层的神经元Nj (k)传送信号时，作为该信号的z1 (k-1)至zm (k-1)被乘以对应于各信号的权系数(w1 (k-1) j (k)至wm (k-1) j (k))。然后，对第k层的神经元Nj (k)输入w1 (k-1) j (k)·z1 (k-1)至wm (k-1) j (k)·zm (k-1)。此时，对第k层的神经元Nj (k)输入的信号的总和uj (k)成为算式(1.2)。
[算式2]
Figure BDA0004034373630000372
另外，也可以对权系数w1 (k-1) j (k)至wm (k-1) j (k)及神经元的信号z1(k- 1)至zm (k-1)的积和的结果作为偏差供应偏置。在偏置为b时，算式(1.2)可以改写为如下算式(1.3)。
[算式3]
Figure BDA0004034373630000373
神经元Nj (k)根据uj (k)生成输出信号zj (k)。在此，以以下算式(1.4)定义来自神经元Nj (k)的输出信号zj (k)。
[算式4]
Figure BDA0004034373630000374
函数f(uj (k))是分层神经网络中的激活函数，可以使用阶梯函数、线性斜坡函数、sigmoid函数等。既可以在所有神经元中使用相同的激活函数，也可以在神经元中使用不同的激活函数。此外，神经元的激活函数也可以在各层中相同或不同。
各层的神经元所输出的信号、权系数w及偏置b可以为模拟值、2值以上的离散值或数字值。数字值只要为1位以上即可。例如，当各层的神经元所输出的信号为模拟值时，作为激活函数可以使用线性斜坡函数、sigmoid函数等。另外，当各层的神经元所输出的信号为1位(2值)的数字值时，例如可以使用将输出转换为-1和1中的任一个的阶梯函数或者将输出转换为0和1中的任一个的阶梯函数。
另外，当各层的神经元所输出的信号为3值时，作为激活函数例如可以使用将输出转换为-1、0和1中的任一个的阶梯函数或者将输出转换为0、1和2中的任一个的阶梯函数等。另外，当各层的神经元所输出的信号为5值时，作为激活函数例如也可以使用将输出转换为-2、-1、0、1和2中的任一个的阶梯函数等。
通过作为各层的神经元所输出的信号、权系数w和偏置b中的至少一个使用数字值，可以实现电路规模的减少、功耗的降低或运算速度的提高等。此外，通过作为各层的神经元所输出的信号、权系数w和偏置b中的至少一个使用模拟值，可以提高运算的精度。
神经网络300通过对第一层(输入层)输入输入信号，在从第一层(输入层)到最后层(输出层)的各层中，依次进行根据从前一层输入的信号使用算式(1.1)、算式(1.2)(或算式(1.3))、算式(1.4)生成输出信号而将该输出信号输出到后一层的工作。从最后层(输出层)输出的信号相当于神经网络300所计算的结果。
<运算电路的结构例子>
在此，说明在上述神经网络300中能够进行算式(1.2)(或算式(1.3))及算式(1.4)的运算的运算电路的一个例子。注意，在该运算电路中，作为一个例子，将神经网络300的神经突触电路的权系数设定为2值(“-1”、“+1”的组合或“0”、“+1”的组合等)、3值(“-1”、“0”、“1”的组合等)或者4值以上的多值(5值时，“-2”、“-1”、“0”、“1”、“2”的组合等)，并且神经元的激活函数输出2值(“-1”、“+1”的组合或“0”、“+1”的组合等)、3值(“-1”、“0”、“1”的组合等)、4值以上的多值(4值时，“0”、“1”、“2”、“3”的组合等)。注意，神经网络300的神经突触电路的权系数及从上一层的神经元向下一层的神经元输出的信号的值不局限于数字值，其中至少一个也可以使用模拟值。
例如，图10A所示的运算电路310是包括阵列部ALP、电路ILD、电路WLD、电路XLD、电路AFP的半导体装置。运算电路310是对输入到图9A及图9B中的第k层的神经元N1 (k)至神经元Nn (k)的信号z1 (k-1)至zm (k-1)进行处理而生成从神经元N1 (k)至神经元Nn (k)的每一个输出的信号z1 (k)至zn (k)的电路。
另外，运算电路310整体或一部分可以用于神经网络及AI以外的用途等。例如，当在图像处理用计算、科学计算等中进行积和运算处理或矩阵运算处理时，也可以使用运算电路310整体或一部分进行处理。换言之，运算电路310整体或一部分除了AI用计算以外还可以用于一般的计算。
电路ILD例如与布线IL[1]至布线IL[n]、布线ILB[1]至布线ILB[n]电连接。电路WLD例如与布线WLS[1]至布线WLS[m]电连接。电路XLD例如与布线XLS[1]至布线XLS[m]电连接。电路AFP例如与布线OL[1]至布线OL[n]、布线OLB[1]至布线OLB[n]电连接。
<<阵列部ALP>>
图10A所示的运算电路310包括阵列部ALP配置为m×n个矩阵状的电路MP。在图10A中，将位于i行j列(在此，i是1以上且m以下的整数，j是1以上且n以下的整数。)的电路MP表示为电路MP[i，j]。注意，在图10A中，只示出电路MP[1，1]、电路MP[m，1]、电路MP[i，j]、电路MP[1，n]、电路MP[m，n]，而省略示出其他电路MP。
电路MP[i，j]例如与布线IL[j]、布线ILB[j]、布线WLS[i]、布线XLS[i]、布线OL[j]及布线OLB[j]电连接。
电路MP[i，j]例如具有保持神经元Ni (k-1)和神经元Nj (k)之间的权系数(也称为第一数据)的功能。具体而言，电路MP[i，j]保持对应于从布线IL[j]及布线ILB[j]输入的权系数的数据(例如，电位、电阻值、电流值等)。另外，电路MP[i，j]具有将从神经元Ni (k-1)输出的信号的zi (k-1)(也称为第二数据)与第一数据之积输出的功能。具体而言，电路MP[i，j]通过从布线XLS[i]输入第二数据，对应于第一数据与第二数据之积的电流输出到布线OL[j]及布线OLB[j]。注意，图10A示出配置有布线IL[j]及布线ILB[j]的例子，但是本发明的一个方式不局限于此，也可以只配置有布线IL[j]和布线ILB[j]中的任何一个。
<<电路ILD>>
电路ILD例如具有通过布线IL[1]至布线IL[n]及布线ILB[1]至布线ILB[n]对电路MP[1，1]至电路MP[m，n]的每一个输入对应于作为权系数的第一数据w1 (k-1) 1 (k)至第一数据wm (k-1) n (k)的信息(例如，电位、电阻值、电流值等)的功能。具体而言，电路ILD由布线IL[j]、布线ILB[j]对电路MP[i，j]供应对应于作为权系数的第一数据wi (k-1) j (k)的信息(例如，电位、电阻值或电流值等)。
<<电路XLD>>
电路XLD例如通过布线XLS[1]至布线XLS[m]对电路MP[1，1]至电路MP[m，n]的每一个供应相当于从神经元N1 (k-1)至神经元Nm (k)输出的运算值的第二数据z1 (k-1)至第二数据zm (k -1)的功能。具体而言，电路XLD对电路MP[i，1]至电路MP[i，n]通过布线XLS[i]供应从神经元Ni (k-1)输出的对应于第二数据zi (k-1)的信息(例如，电位、电流值等)。
<<电路WLD>>
电路WLD例如具有选择从电路ILD输入的对应于第一数据的信息(例如，电位、电阻值、电流值等)被写入的电路MP的功能。例如，在对位于阵列部ALP的第i行的电路MP[i，1]至电路MP[i，n]写入信息(例如，电位、电阻值、电流值等)时，电路WLD例如对布线WLS[i]供应用来使包括在电路MP[i，1]至电路MP[i，n]中的写入用开关元件处于开启状态或关闭状态的信号，对布线WLS供应用来使第i行以外的电路MP所包括的写入用开关元件处于关闭状态的电位。注意，虽然示出配置有布线WLS[i]的例子，但是本发明的一个方式不局限于此。除了布线WLS[i]以外例如也可以另行配置传送对布线WLS[i]输入的信号的反转信号的布线。
<<电路AFP>>
电路AFP例如包括电路ACTF[1]至电路ACTF[n]。电路ACTF[j]例如电连接于布线OL[j]和布线OLB[j]。电路ACTF[j]例如生成对应于从布线OL[j]及布线OLB[j]输入的各信息(例如，电位、电流值等)的信号。该信号相当于从神经元Nj (k)输出的信号zj (k)。例如，电路ACTF[1]至电路ACTF[n]也可以具有将模拟信号转换为数字信号的功能。因此，电路ACTF[1]至电路ACTF[n]可以使用AD转换装置100。
另外，电路ACTF[1]至电路ACTF[n]可以具有将模拟信号放大而输出的功能，即将输出阻抗转换的功能。或者，电路ACTF[1]至电路ACTF[n]也可以具有将电流或电荷转换为电压的功能。或者，电路ACTF[1]至电路ACTF[n]也可以具有使分别电连接于上述电路的布线OL及布线OLB的电位初始化的功能。
<<电路MP>>
图10B示出电路MP[i，j]的结构例子。电路MP[i，j]包括电路MC及电路MCr。电路MC及电路MCr是在电路MP中计算权系数与神经元的输入信号(运算值)之积的电路。电路MC可以采用与电路MCr相同的结构或与电路MCr不同的结构。由此，为了与电路MC区分，对电路MCr的符号附上“r”。另外，对后面说明的电路MCr中的电路元件的符号也附上“r”。
电路MC包括保持部HC，电路MCr包括保持部HCr。保持部HC及保持部HCr分别具有保持信息(例如，电位、电阻值、电流值等)的功能。另外，电路MP[i，j]所设定的第一数据wi (k -1) j (k)根据保持部HC、保持部HCr的每一个保持的信息决定。由此，保持部HC及保持部HCr的每一个与供应对应于第一数据wi (k-1) j (k)的各信息的布线IL[j]及布线ILB[j]电连接。
在图10B中，电路MP[i，j]与布线VE[j]、布线VEr[j]电连接。布线VE[j]、布线VEr[j]被用作恒定电压的布线。此外，布线VE[j]被用作通过电路MC排出来自布线OL的电流的布线。此外，布线VEr[j]被用作通过电路MCr排出来自布线OLB的电流的布线。
图10B所示的布线WL[i]相当于图10A中的布线WLS[i]。布线WL[i]与保持部HC及保持部HCr的每一个电连接。在对电路MP[i，j]中的保持部HC及保持部HCr写入对应于第一数据wi (k-1) j (k)的信息(例如，电位、电阻值、电流值等)时，通过对布线WL[i]供应指定电位，使布线IL[j]与保持部HC之间处于导通状态且使布线ILB[j]与保持部HCr之间处于导通状态。通过对布线IL[j]、ILB[j]的每一个供应对应于第一数据wi (k-1) j (k)的电位等，可以对保持部HC及保持部HCr的每一个输入该电位等。然后，对布线WL[i]供应指定电位而使布线IL[j]与保持部HC之间处于非导通状态且使布线ILB[j]与保持部HCr之间处于非导通状态。其结果，保持部HC及保持部HCr的每一个保持对应于第一数据wi (k-1) j (k)的电压等。
例如，考虑第一数据wi (k-1) j (k)为“-1”、“0”、“1”的3值中的任一个的情况。在第一数据wi (k-1) j (k)为“1”时，作为一个例子，以从布线OL[j]通过电路MC对布线VE[j]流过对应于“1”的电流的方式在保持部HC保持规定电位，且以不从布线OLB[j]通过电路MCr向布线VEr[j]流过电流的方式在保持部HCr保持电位V0。另外，在第一数据wi (k-1) j (k)为“-1”时，作为一个例子，以不从布线OL[j]通过电路MC向布线VE[j]流过电流的方式，在保持部HC保持电位V0，且以从布线OLB[j]通过电路MCr对布线VEr[j]流过对应于“-1”的电流的方式，在保持部HCr保持规定电位。并且，在第一数据wi (k-1) j (k)为“0”时，作为一个例子，以不从布线OL[j]通过电路MC向布线VE[j]流过电流的方式，在保持部HC保持电位V0，且以不从布线OLB[j]通过电路MC向布线VEr[j]流过电流的方式，在保持部HCr保持电位V0。注意，电位V0例如可以为Vss。
另外，作为其他一个例子，考虑第一数据wi (k-1) j (k)为模拟值，具体而言，“负模拟值”、“0”或“正模拟值”的情况。在第一数据wi (k-1) j (k)为“正模拟值”时，以从布线OL[j]通过电路MC对布线VE[j]流过对应于“正模拟值”的模拟电流的方式，在保持部HC保持规定电位，且以不从布线OLB[j]通过电路MCr对布线VEr[j]供应电流的方式，在保持部HCr保持电位V0。另外，在第一数据wi (k-1) j (k)为“负模拟值”时，以不从布线OL[j]通过电路MC对布线VE[j]供应电流的方式，在保持部HC保持电位V0，且以从布线OLB[j]通过电路MCr对布线VEr[j]流过对应于“负模拟值”的模拟电流的方式，在保持部HCr保持规定电位。并且，在第一数据wi (k-1)j(k)为“0”时，以不从布线OL[j]通过电路MC向布线VE[j]流过电流的方式，在保持部HC保持电位V0，且以不从布线OLB[j]通过电路MC向布线VEr[j]流过电流的方式，在保持部HCr保持电位V0。
另外，电路MC具有将对应于保持部HC所保持的信息的电流等输出到布线OL[j]和布线OLB[j]中的一方的功能，电路MCr具有将对应于保持部HCr所保持的信息的电流等输出到布线OL[j]和布线OLB[j]中的另一方的功能。例如，在保持部HC保持第一电位时，电路MC从布线OL[j]或布线OLB[j]对布线VE流过具有第一电流值的电流，在保持部HC保持第二电位时，电路MC从布线OL[j]或布线OLB[j]对布线VE流过具有第二电流值的电流。同样地，在保持部HCr保持第一电位时，电路MCr从布线OL[j]或布线OLB[j]对布线VEr流过具有第一电流值的电流，在保持部HCr保持第二电位时，电路MCr从布线OL[j]或布线OLB[j]对布线VE流过具有第二电流值的电流。注意，第一电流值、第二电流值的每一个的大小根据第一数据wi (k-1)j(k)的值决定。因此，第一电流值有时大于第二电流值或小于第二电流值。另外，有时第一电流值和第二电流值中的一方为零电流，即为0。另外，有时具有第一电流值的电流流过的方向与具有第二电流值的电流流过的方向不同。
尤其是，例如，在第一数据wi (k-1) j (k)为“-1”、“0”、“1”的3值中的任一个时，优选以第一电流值和第二电流值中的一方为0的方式构成电路MC、MCr。另外，第一数据wi (k-1) j (k)为模拟值，例如，“负模拟值”、“0”或“正模拟值”时，第一电流值或第二电流值可以成为模拟值。
在使从布线OL[j]或布线OLB[j]通过电路MC对布线VE流过的电流与从布线OL[j]或布线OLB[j]通过电路MCr对布线VEr流过的电流相等时，由于起因于晶体管的制造工序等导致该晶体管的特性产生偏差，有时保持在电路MC中的电位不与保持在电路MCr中的电位相等。本发明的一个方式的半导体装置即使晶体管的特性有偏差，也可以使从布线OL[j]或布线OLB[j]通过电路MC对布线VE流过的电流的量与从布线OL[j]或布线OLB[j]通过电路MCr对布线VEr流过的电流的量几乎相等。
在本说明书等中，对应于保持在保持部HC、保持部HCr的信息的电流或电压等可以为正电流或正电压等，也可以为负电流或负电压等，也可以为零电流或零电压等，也可以为混有正、负和零的电流或电压。换言之，例如，上述“具有将对应于保持部HC所保持的信息的电流或电压等输出到布线OL[j]和布线OLB[j]中的一方的功能，电路MCr具有将保持部HCr所保持的信息的电流或电压等输出到布线OL[j]和布线OLB[j]中的另一方的功能”的记载可以换为“具有将对应于保持部HC所保持的信息的电流、电压等从布线OL[j]和布线OLB[j]中的一方排出的功能，电路MCr具有将对应于保持部HCr所保持的信息的电流或电压等从布线OL[j]和布线OLB[j]中的另一方排出的功能”的记载。
图10B所示的布线X1L[i]、布线X2L[i]相当于图10A中的布线XLS[i]。输入到电路MP[i，j]的第二数据zi (k-1)例如根据布线X1L[i]及布线X2L[i]的每一个的电位或电流等决定。由此，对电路MC、MCr例如通过布线X1L[i]及布线X2L[i]输入对应于第二数据zi (k-1)的各电位。
电路MC与布线OL[j]、布线OLB[j]电连接，电路MCr与布线OL[j]、布线OLB[j]电连接。电路MC及电路MCr具有如下功能：根据输入到布线X1L[i]及布线X2L[i]的电位或电流等对布线OL[j]及布线OLB[j]输出对应于第一数据wi (k-1) j (k)与第二数据zi (k-1)之积的电流或电位等。具体而言，例如来自电路MC、MCr的电流被输出的布线根据布线X1L[i]及布线X2L[i]的电位决定。例如，电路MC及电路MCr具有如下电路结构：从电路MC输出的电流向布线OL[j]和布线OLB[j]中的一方流过，从电路MCr输出的电流向布线OL[j]和布线OLB[j]中的另一方流过。换言之，从电路MC及电路MCr输出的各电流不向同一布线流过，而向彼此不同的布线流过。注意，有时电流从电路MC及电路MCr到布线OL[j]和布线OLB[j]不流过。
例如，考虑第二数据zi (k-1)成为“-1”、“0”、“1”的3值中的任一个的情况。例如，在第二数据zi (k-1)为“1”时，电路MP使电路MC与布线OL[j]间处于导通状态且使电路MCr与布线OLB[j]间处于导通状态。在第二数据zi (k-1)为“-1”时，电路MP使电路MC与布线OLB[j]间处于导通状态且电路MCr与布线OL[j]间处于导通状态。在第二数据zi (k-1)为“0”时，为了使电路MC及电路MCr的每一个所输出的电流不流过布线OL[j]和布线OLB[j]，电路MP使电路MC与布线OL[j]间及电路MC与布线OLB[j]间处于非导通状态且使电路MCr与布线OL[j]间及电路MC与布线OLB[j]间处于非导通状态。
以下示出组合以上工作的情况的例子。在第一数据wi (k-1)j(k)为“1”时，电流有时通过电路MC从布线OL[j]或布线OLB[j]向布线VE[j]流过，并不通过电路MCr从布线OL[j]或布线OLB[j]向布线VEr[j]流过。在第一数据wi (k-1)j(k)为“-1”时，电流不通过电路MC从布线OL[j]或布线OLB[j]向布线VE[j]流过，并有时通过电路MCr从布线OL[j]或布线OLB[j]向布线VEr[j]流过。另外，在第二数据zi (k-1)为“1”时，电路MC与布线OL[j]间及电路MCr与布线OLB[j]间处于导通状态。在第二数据zi (k-1)为“-1”时，电路MC与布线OLB[j]间及电路MCr与布线OL[j]间处于导通状态。如上所述，在第一数据wi (k-1) j (k)与第二数据zi (k-1)之积为正值时，电流通过电路MC从布线OL[j]向布线VE[j]流过或者通过电路MCr从布线OL[j]向布线VEr[j]流过。在第一数据wi (k-1) j (k)与第二数据zi (k-1)之积为负值时，电流通过电路MCr从布线OLB[j]向布线VEr[j]流过或者通过电路MC从布线OLB[j]向布线VE[j]流过。在第一数据wi (k -1) j (k)与第二数据zi (k-1)之积为零的值时，电流不从布线OL[j]或布线OLB[j]向布线VE[j]流过，且不从布线OL[j]或布线OLB[j]向布线VEr[j]流过。
将上述例子具体地记载，在第一数据wi (k-1) j (k)为“1”且第二数据zi (k-1)为“1”时，例如，具有第一电流值的电流I1[i，j]从电路MC向布线OL[j]流过，具有第二电流值的电流I2[i，j]从电路MCr向布线OLB[j]流过。此时，第二电流值的高低例如为零。在第一数据wi (k -1) j (k)为“-1”且第二数据zi (k-1)为“1”时，例如，具有第二电流值的电流I1[i，j]从电路MC向布线OL[j]流过，具有第一电流值的电流I2[i，j]从电路MCr向布线OLB[j]流过。此时，第二电流值的高低例如为零。在第一数据wi (k-1) j (k)为“0”且第二数据zi (k-1)为“1”时，具有第二电流值的电流I1[i，j]从电路MC向布线OL[j]流过，具有第二电流值的电流I2[i，j]从电路MCr向布线OLB[j]流过。此时，第二电流值的高低例如为零。
在第一数据wi (k-1) j (k)为“1”且第二数据zi (k-1)为“-1”时，具有第一电流值的电流I1[i，j]从电路MC向布线OLB[j]流过，具有第二电流值的电流I2[i，j]从电路MCr向布线OL[j]流过。此时，第二电流值的高低例如为零。在第一数据wi (k-1) j (k)为“-1”且第二数据zi (k-1)为“-1”时，具有第二电流值的电流I1[i，j]从电路MC向布线OLB[j]流过，具有第一电流值的电流I2[i，j]从电路MCr向布线OL[j]流过。此时，第二电流值的高低例如为零。在第一数据wi (k-1) j (k)为“0”且第二数据zi (k-1)为“-1”时，具有第二电流值的电流I1[i，j]从电路MC向布线OLB[j]流过，具有第二电流值的电流I2[i，j]从电路MCr向布线OL[j]流过。此时，第二电流值的高低例如为零。
另外，在第二数据zi (k-1)为“0”时，电路MC与布线OL[j]间及电路MC与布线OLB[j]间处于非导通状态。同样地，电路MCr与布线OL[j]间及电路MCr与布线OLB[j]间处于非导通状态。由此，无论第一数据wi (k-1)j(k)如何，也不从电路MC及电路MCr向布线OL[j]及布线OLB[j]输出电流。
如此，在第一数据wi (k-1)j(k)与第二数据zi (k-1)之积为正值时，电流从电路MC或电路MCr向布线OL[j]流过。具体而言，在第一数据wi (k-1) j (k)为正值时电流从电路MC向布线OL[j]流过，在第一数据wi (k-1) j (k)为负值时，电流从电路MCr向布线OL[j]流过。
另一方面，在第一数据wi (k-1) j (k)与第二数据zi (k-1)之积为负值时，电流从电路MC或电路MCr向布线OLB[j]流过。具体而言，在第一数据wi (k-1) j (k)为正值时电流从电路MC向布线OLB[j]流过，在第一数据wi (k-1) j (k)为负值时，电流从电路MCr向布线OLB[j]流过。
因此，从连接于布线OL[j]的多个电路MC或多个电路MCr输出的电流的总和流过布线OL[j]。换言之，在布线OL[j]中，相当于正值之和的电流流过。另一方面，从连接于布线OLB[j]的多个电路MC或多个电路MCr输出的电流的总和流过布线OLB[j]。换言之，在布线OLB[j]中，相当于负值之和的电流流过。
上述工作的结果是，相当于正值之总和的电流流过布线OL[j]，相当于负值之总和的电流流过布线OLB[j]。求出流过布线OL[j]的电流与流过布线OLB[j]的电流的差分，由此积和运算处理结束。
此时，在流过布线OL[j]的电流的值大于流过布线OLB[j]的电流的值的情况下，可以判断作为积和运算的结果取得正值。在流过布线OL[j]的电流的值小于流过布线OLB[j]的电流的值的情况下，可以判断作为积和运算的结果取得负值。在流过布线OL[j]的电流的值与流过布线OLB[j]的电流的值相等或大致相等的情况下，可以判断积和运算结果为零。
通过将根据本发明的一个方式的AD转换装置100用于布线OL[j]与布线OLB[j]电连接的电路ACTF[j]，可以将积和运算结果高效地转换为带正负符号的数字信号。
注意，在第二数据zi (k-1)为“-1”、“0”、“1”中的任何2值，例如“-1”、“1”的2值或者“0”、“1”的2值时，也可以同样地工作。同样地，在第一数据wi (k-1) j (k)为“-1”、“0”、“1”中的任何2值，例如“-1”、“1”的2值或者“0”、“1”的2值时，也可以同样地工作。
另外，第一数据wi (k-1) j (k)也可以为模拟值或多位(多值)数字值。例如，可以取得代替“-1”的“负模拟值”以及代替“1”的“正模拟值”。在此情况下，从电路MC或电路MCr流过的电流的高低也为对应于第一数据wi (k-1)j(k)的值的绝对值的模拟值。
图11A示出可应用于电路MP的电路的结构例子。电路MP包括电路MC及电路MCr。电路MC包括晶体管M1至晶体管M5以及电容C1。由晶体管M2、晶体管M5及电容C1构成保持部HC。
电路MCr具有与电路MC大致相同的电路结构。因此，为了与电路MC所包括的电路元件区分，对电路MCr所包括的电路元件等的符号附上“r”。
在图11A中，将晶体管M1至M5表示为包括背栅极的多栅结构的n沟道型晶体管。因此，图11A所示的晶体管M1至M5都包括第一栅极及第二栅极。另外，优选的是，晶体管M3与晶体管M4的沟道长度及沟道宽度等的尺寸相等。
虽然在图11A所示的晶体管M1至M5中示出背栅极，但未示出该背栅极的连接关系。可以在进行设计时决定该背栅极的电连接点。例如，在包括背栅极的晶体管中，为了提高该晶体管的通态电流，可以使栅极与背栅极电连接。例如，也可以使晶体管M2的栅极与背栅极电连接。
另外，在包括背栅极的晶体管中，为了改变该晶体管的阈值电压或降低该晶体管的关态电流，也可以对背栅极供应任意电位。另外，晶体管M1至M5也可以是不包括背栅极的晶体管。换言之，也可以采用单栅极结构的晶体管。另外，也可以采用部分晶体管包括背栅极且另一部分晶体管不包括背栅极的结构。除了图11A所示的晶体管以外，说明书中的其他部分所记载的晶体管或其他附图所示的晶体管也是同样的。
另外，作为根据本发明的一个方式的晶体管，可以使用各种结构的晶体管。因此，对使用的晶体管的种类没有限制。作为晶体管的一个例子，可以使用具有单晶硅的晶体管或者具有以非晶硅、多晶硅或微结晶(也称为微晶、纳米晶、半非晶(semi-amorphous))硅等为代表的非单晶半导体膜的晶体管等。或者，可以使用使这些半导体薄膜化的薄膜晶体管(TFT)等。TFT的使用有各种优点。例如，由于与制造单晶硅的情况相比可以以低温度制造，所以可以实现制造成本的降低或制造装置的大型化。由于可以增大制造装置，所以可以在大型衬底上制造。因此，由于可以同时制造多个显示装置，所以可以以低成本制造。或者，由于制造温度低，所以可以使用耐热性低的衬底。因此，可以在具有透光性的衬底上制造晶体管。或者，可以通过使用形成在具有透光性的衬底上的晶体管来控制显示元件的透光。或者，因为晶体管的膜厚较薄，所以形成晶体管的膜的一部分能够透光。因此，可以提高开口率。
作为形成有晶体管的沟道的半导体，除了主要成分由单个元素构成的单个半导体之外，还可以使用化合物半导体(例如，SiGe、GaAs等)或者氧化物半导体(例如，Zn-O、In-Ga-Zn-O、In-Zn-O、In-Sn-O(ITO)、Sn-O、Ti-O、Al-Zn-Sn-O(AZTO)、In-Sn-Zn-O等)等。此外，上述半导体材料不仅被用作形成有晶体管的沟道的半导体，还可以用于其他用途。例如，可以将它们用作电阻器或具有透光性的电极等。因为可以与晶体管同时沉积或形成它们，所以可以降低制造成本。
另外，作为半导体材料，可以使用有机半导体或碳纳米管等。借助于上述材料，可以在可弯曲的衬底上形成晶体管。使用包括有机半导体或碳纳米管的晶体管的装置可以具有高耐冲击性。
另外，作为根据本发明的一个方式的晶体管，可以使用各种结构的晶体管。例如，可以使用平面型、FIN(鳍)型、TRI-GATE(三栅)型、顶栅型、底栅型、双栅型(沟道上下配置有栅极)等各种结构的晶体管。另外，作为根据本发明的一个方式的晶体管可以使用MOS型晶体管、接合型晶体管、双极晶体管等。通过作为晶体管使用MOS型晶体管，可以减小晶体管的占有面积。因此，可以安装多个晶体管。通过作为晶体管使用双极晶体管，可以使较大的电流流过。因此，可以使电路高速地工作。注意，也可以将MOS型晶体管、双极晶体管等形成在一个基板上。由此，可以实现低功耗、小型化、高速工作等。
在图11A的电路MC中，晶体管M1的第一端子(源极和漏极中的一方)与布线VE电连接。晶体管M1的第二端子(源极和漏极中的另一方)与晶体管M3的第一端子及晶体管M4的第一端子电连接。晶体管M1的栅极与电容C1的第一端子(构成电容的一对电极中的一方)及晶体管M2的第一端子电连接。电容C1的第二端子(构成电容的一对电极中的另一方)与布线VE电连接。晶体管M2的第二端子与布线IL及晶体管M5的第一端子电连接。晶体管M2的栅极与布线WL电连接。晶体管M3的第二端子与布线OL电连接，晶体管M3的栅极与布线X1L电连接。晶体管M4的第二端子与布线OLB电连接，晶体管M4的栅极与布线X2L电连接。晶体管M5的第二端子与晶体管M1的第二端子、晶体管M3的第一端子、晶体管M4的第一端子电连接。晶体管M5的栅极与布线WL电连接。
对电路MCr中的与电路MC不同的连接结构进行说明。晶体管M3r的第二端子与布线OLB电连接而不与布线OL电连接，晶体管M4r的第二端子与布线OL电连接而不与布线OLB电连接。晶体管M1r的第一端子及电容C1r的第一端子与布线VEr电连接。
晶体管M1、M2、M3、M4和M5的沟道长度及沟道宽度等的尺寸优选分别与晶体管M1r、M2r、M3r、M4r和M5r相等。通过采用上述结构，有可能可以高效地进行布局。
注意，在图11A所示的保持部HC中，将晶体管M1的栅极、电容C1的第一端子与晶体管M2的第一端子的电连接点记为节点n1。另外，在保持部HCr中，将晶体管M1r的栅极、电容C1r的第二端子与晶体管M2r的第一端子的电连接点记为节点n1r。
保持部HC具有保持对应于第一数据的电位的功能。使晶体管M2和晶体管M5分别成为开启状态和关闭状态，从布线IL对节点n1供应对应于第一数据的电位，由此对保持部HC写入该电位。然后，使晶体管M2成为关闭状态，由此节点n1保持对应于第一数据的电位。
与保持部HC同样，保持部HCr也具有保持对应于第一数据的电位的功能。使晶体管M2r和晶体管M5r分别成为开启状态和关闭状态，从布线ILB对节点n1r供应对应于第一数据的电位，由此对保持部HCr写入该电位。然后，使晶体管M2r成为关闭状态，由此节点n1r保持对应于第一数据的电位。
为了长期间保持节点n1的电位，晶体管M2优选使用关态电流低的晶体管。作为关态电流低的晶体管，例如可以使用OS晶体管。另外，也可以作为晶体管M2使用包括背栅极的晶体管，对背栅极施加低电平电位或负电位而使阈值电压向正一侧漂移，来降低关态电流。晶体管M2r也是同样的。
布线VE及布线VEr被用作供应恒定电压的布线。在晶体管M3、晶体管M3r、晶体管M4或晶体管M4r为n沟道型晶体管的情况下，该恒定电压可以为Vss、GND或它们之外的低电平电位等。
另外，布线VE及布线VEr所供应的电压可以不同，也可以相同。此外，在各布线所供应的电压相同时，也可以共同使用上述布线。
另外，图11B示出图11A所示的电路MP的变形例子。在图11B所示的电路MP中，晶体管M5的第一端子与晶体管M2的第一端子、晶体管M1的栅极及电容C1的第一端子电连接。图11B所示的电路MP可以与图11A所示的电路MP同样进行工作。
另外，保持作为权系数的第一数据的保持部HC及保持部HCr也可以使用SRAM(Static Random Access Memory)、相变存储器(PCM：Phase-Change Memory)、可变电阻式存储器(ReRAM：Resistive Random Access Memory)、磁阻随机存取存储器(MRAM：Magnetoresistive Random Access Memory)、铁电存储器(FeRAM：Ferroelectric RandomAccess Memory)等。
图12示出图11A所示的电路MP的变形例子。如图12所示，也可以将一个布线用作布线OL或布线IL并将另一个布线用作布线OLB或布线ILB。并且，也可以不设置布线X2L、晶体管M4、晶体管M4r、晶体管M5及晶体管M5r。在图12所示的电路MP中，晶体管M2的第二端子及晶体管M3的第二端子与布线OL(布线IL)电连接。另外，晶体管M2r的第二端子及晶体管M3r的第二端子与布线OLB(布线ILB)电连接。
本实施方式可以与本说明书等所示的其他实施方式适当地组合。
(实施方式3)
通过神经元得到的积和运算结果在很多情况下通过激活函数被输出。作为激活函数，已知有线性斜坡函数(ReLU函数)、sigmoid函数、阶梯函数等。根据本发明的一个方式的AD转换装置100除了AD转换功能之外还可以实现ReLU函数的功能。
图13是说明追加ReLU函数的功能的AD转换装置100的工作的流程图。参照图13说明追加ReLU函数的功能的AD转换装置100的工作。已在实施方式1中说明AD转换装置100的工作例子，所以在本实施方式中说明与实施方式1中说明的工作例子不同之处。
[步骤S211]
在步骤S203b结束后，判断是否将AD转换装置100用作ReLU函数。当不将其用作ReLU函数时，在进行步骤S204b之后进行步骤S205。
[步骤S212]
当将AD转换装置100用作ReLU函数时，作为数字信号设定(00000000)2。然后，进行步骤S205。
如此，在差分电流为负的情况(符号位为1的情况)下，无论差分电流的值如何都作为带符号的数字信号输出(100000000)2。另外，在差分电流为正的情况(符号位为0的情况)下，在DA转换部130b中进行逐次逼近来生成对应于差分电流的值的数字信号。
图14A是示出将AD转换装置100用作ReLU函数时生成的数字信号的变化的图表。在图14A中，横轴表示差分电流，纵轴表示输出的数字信号(量子化值)。图14A示出如下情况：在差分电流为负时作为数字信号输出0；在差分电流为正时输出对应于差分电流的值的数字信号。
AD转换装置100也可以被用作ReLU函数，所以不需重新设置ReLU函数。因此，包括AD转换装置100的半导体装置可以降低功耗。另外，包括AD转换装置100的半导体装置可以减小占有面积。
另外，当对AD转换装置100追加ReLU函数的功能时DA转换部130a不进行工作，所以也可以停止向DA转换部130a供应电力(参照图14B)。通过停止向DA转换部130a供应电力，可以进一步降低功耗。
本实施方式可以与本说明书等所示的其他实施方式适当地组合。
(实施方式4)
在本实施方式中，说明能够使用上述实施方式中说明的半导体装置的显示装置的结构例子。作为一个例子，说明将上述实施方式中说明的半导体装置应用于显示装置的AD转换电路的结构例子。将本发明的一个方式的半导体装置应用于显示装置的AD转换电路的结构有效于占有面积减小及功耗降低。
<显示装置的结构例子>
图15是示出显示装置的结构例子的方框图。显示装置200包括像素部210、功能电路220A及外围电路220B。
功能电路220A包括CPU230、控制电路231、电源电路232、图像处理电路233及存储器234。
CPU230是用来执行指令且总体控制显示装置200的电路。CPU230所执行的指令是从外部输入的指令及储存在内部存储器中的指令。CPU230生成控制控制电路231及图像处理电路233的信号。控制电路231根据CPU230的控制信号控制显示装置200的工作。控制电路231控制外围电路220B、电源电路232、图像处理电路233及存储器234以执行CPU230所决定的处理。对控制电路231输入例如决定画面切换的时序的各种同步信号。作为同步信号，例如有水平同步信号、垂直同步信号及基准时钟信号等，控制电路231从这些信号生成外围电路220B的控制信号。电源电路232具有对像素部210及外围电路220B供应电源电压的功能。
像素部210包括多个像素211、多个布线GL、多个布线SL及多个布线ML。多个像素211排列为阵列状。多个布线GL、SL、ML根据多个像素211的排列而设置。布线GL在垂直方向上排列。布线SL及ML在水平方向上排列。布线GL有时被称为栅极线、扫描线、选择信号线等。布线SL有时被称为源极线、数据线等。布线ML是为监视像素211而设置的布线，例如可以称为监视布线。
外围电路220B包括栅极驱动电路221、源极驱动电路222、监视电路223及AD转换电路224。
栅极驱动电路221是用来驱动布线GL的电路，其具有生成对布线GL供应的信号的功能。源极驱动电路222是用来驱动布线SL的电路，其具有生成对布线SL供应的信号的功能。监视电路223具有能够检测流过布线ML的模拟信号的功能。AD转换电路224是用来将从监视电路223输出的模拟信号转换为数字信号的电路。AD转换电路224将信号CMOUT输出到图像处理电路233。
在显示装置200中，将实施方式1所示的AD转换装置100用于AD转换电路224。因此，显示装置200是实现了占有面积的减小及功耗的降低的显示装置。
图像处理电路233具有处理从外部输入的影像信号而生成数据信号VDATA的功能。数据信号VDATA是表示灰度的数字信号。另外，图像处理电路233具有利用信号CMOUT校正数据信号VDATA的功能。源极驱动电路222具有处理数据信号VDATA而生成对各布线SL供应的数据信号的功能。存储器234为储存图像处理电路233进行处理时所需的数据而设置。存储器234例如储存信号CMOUT、数据信号VDATA或从外部输入的影像信号。
流过布线ML的模拟信号具有几nA至几百nA的微小电流，但通过将实施方式1所示的AD转换装置100用于AD转换电路224，显示装置200可以以高精度检测模拟信号并以高精度校正数据信号VDATA。
图16A是用来说明显示装置200中的像素部210、功能电路220A及外围电路220B的配置的示意图。作为一个例子，图16A示出跨着层201和层202设置有各构成要素的显示装置200。在图16A中，层202例如层叠设置在层201的上方。另外，在层201与层202之间可以设置层间绝缘体或用来电连接不同层间的导电体。
在层201中设置的晶体管例如可以为在沟道形成区域中包含硅的晶体管(也称为Si晶体管)，例如可以为在沟道形成区域中包含单晶硅的晶体管。尤其是，当作为在层201中设置的晶体管使用在沟道形成区域中包含单晶硅的晶体管时，可以增大该晶体管的通态电流。由此，可以高速地驱动层201所包括的电路，所以是优选的。此外，因为Si晶体管可以通过沟道长度为3nm至10nm的微型加工来形成，所以可以实现设置有CPU、GPU等加速器、应用处理器等的显示装置200。
作为设置在层202的晶体管，例如可以使用OS晶体管。尤其是，作为OS晶体管优选使用在沟道形成区域中包括包含铟、元素M(元素M是铝、镓、钇或锡)、锌中的至少一个的氧化物的晶体管。这种OS晶体管具有关态电流极低的特性。因此，尤其是，当作为设置在显示部所包括的像素电路中的晶体管使用OS晶体管时，可以长期保持写入到像素电路的模拟数据，所以是优选的。
层201设置有功能电路220A及外围电路220B。层201的晶体管203是在沟道形成区域205中包含硅的Si晶体管。Si晶体管可以增大该晶体管的通态电流。因此，可以高速驱动功能电路220A所包括的CPU230、控制电路231、电源电路232、图像处理电路233及存储器234、以及外围电路220B所包括的栅极驱动电路221、源极驱动电路222、监视电路223及AD转换电路224。
层202设置有包括多个像素211的像素部210。层202的晶体管204是在沟道形成区域206中包含用作半导体的氧化物(氧化物半导体)的OS晶体管。OS晶体管可以长期保持写入到像素211的数据。像素211具有作为红色、绿色、蓝色的发光被控制的子像素的功能。
图16B是将设置在层201中的外围电路220B中的部分电路设置在层202中的情况的示意图。图16B示出将栅极驱动电路221及源极驱动电路222设置在层202中的结构。设置在层202中的源极驱动电路222可以具有如下结构：在层202中设置部分功能如将源极驱动器222所输出的信号分配到布线SL的解复用器。
<像素的结构例子>
图17A是示出像素211的一个例子的电路图，图17B是示出图17A所示的像素211的工作例子的时序图。
图17A示出配置在第k行、第j列(k为2以上且m以下的整数，j为2以上且n以下的整数)的像素211。像素211与布线GL、SL、ML及ANL电连接。像素211包括晶体管M25至M27、电容器C11及发光元件EL1。另外，在本说明书等中，有时可以将“元件”称为“器件”。例如，可以将显示元件、发光元件及液晶元件分别称为显示器件、发光器件及液晶器件。
发光元件EL1包括一对端子(阳极及阴极)。作为发光元件EL1，可以使用能够根据电流或电压来控制亮度的元件。作为发光元件EL1，典型地有LED(Light Emitting Diode，发光二极管)或OLED(Organic Light Emitting Diode，有机发光二极管)等。例如，当发光元件EL1为OLED时，包括EL(电致发光)层。EL层设置在阳极与阴极之间，并由单层或多个层构成。EL层至少包括包含发光物质的层(发光层)。有时将利用EL层发光的发光元件称为EL元件。有时将在像素中使用EL元件的显示装置称为EL显示装置。尤其是，有时将包括有机EL层的发光元件称为有机EL元件，而将使用有机EL元件的显示装置称为有机EL显示装置。当然，发光元件EL1也可以是有机EL元件。
图17A所示的晶体管M25至M27可以是OS晶体管。晶体管M25至M27的一部分或全部也可以是Si晶体管。虽然在图17A中晶体管M25至M27是n沟道型晶体管，但是也可以它们的一部分或全部换成p沟道型晶体管。晶体管M25至M27包括与栅极电连接的背栅极。通过采用这样的装置结构，可以提高晶体管M25至M27的电流驱动能力。晶体管M25至M27的一部分或全部也可以是不包括背栅极的晶体管。
晶体管M25是连接晶体管M26的栅极(节点N12)与布线SL的传输晶体管。晶体管M27是连接布线ML与发光元件EL1的阳极(节点N11)的传输晶体管。晶体管M26是驱动晶体管，其被用作供应到发光元件EL1的电流源。发光元件EL1的亮度根据晶体管M26的漏极电流的大小来调节。电容器C11是保持节点N11与节点N12之间的电压的存储电容。
接着，说明像素211的工作例子。布线SL被输入作为数据信号的电压Vda。电压Vda是对应于影像信号的灰度的电压。图17B的[k]、[k+1]分别表示输入到第k行、第k+1行的像素211的数据信号Vda。
期间P1是写入工作期间，在此不使发光元件EL1发光。布线ANL被供应电压Vano，发光元件EL1的阴极被供应电压Vcat。布线ML与供应电压V0的电源线电连接。将布线GL设定为高电平，从而使晶体管M25及M26成为开启状态。节点N12被供应布线SL的电压Vda。对应于电压Vda的大小的漏极电流流过晶体管M26。
优选以满足如下式(b1)至(b3)的方式设定电压Vano、电压V0及电压Vcat。在如下式中，电压VthE是发光元件EL1的阈值电压，电压Vth2是晶体管M26的阈值电压。
V0<Vcat+VthE (b1)
Vano>V0+VthE (b2)
Vano>Vcat+VthE+Vth2(b3)
当同时满足(b1)及(b2)时，即使在期间P1(写入期间)晶体管M27处于导通状态，也可以使晶体管M26的漏极电流优先地流过布线ML而不是发光元件EL1。当满足(b3)时，在期间P2(发光期间)，布线ANL与发光元件EL1的阴极之间产生电位差，因此晶体管M26的漏极电流被供应到发光元件EL1，由此可以使发光元件EL1发光。在期间P2，使晶体管M25及晶体管M27成为关闭状态。
期间P3是取得晶体管M26的漏极电流的监视期间。在该期间使晶体管M25及晶体管M27成为导通状态。另外，布线ML与供应电压V0的电源线的电连接被切断。对布线SL施加使节点N12的电压高于电压Vth2的电压。对布线ANL施加电压Vano，对发光元件EL1的阴极施加电压Vcat。通过如此驱动布线SL等，可以使晶体管M26的漏极电流优先地流过布线ML而不是发光元件EL1。
在期间P3从像素211输出到布线ML的信号IMON包括在发光期间流过晶体管M26的漏极电流。通过分析信号IMON并根据分析结果来校正数据信号的电压Vda，可以校正像素211的亮度的偏差。
无须在发光工作后进行监视工作。例如，在像素211中，可以在反复进行多次数据的写入工作和发光工作的循环后进行监视工作。另外，在进行监视工作后，也可以通过将对应于最小的灰度值0的数据信号写入像素211来使发光元件EL1成为非发光状态。
信号IMON被输入到图15所示的监视电路223。监视电路223具有能够控制信号IMON向AD转换电路224的输出的功能。
<发光元件的形成方法>
以下，说明设置在像素部210所包括的像素211的每一个中的发光元件EL1的形成方法。
图18A是可应用于发光元件EL1的发光元件EL_R、EL_G、EL_B的俯视示意图。发光元件EL_R是呈现红色的发光元件，发光元件EL_G是呈现绿色的发光元件，发光元件EL_B是呈现蓝色的发光元件。在图18A中为了便于区别各发光元件，在各发光元件的发光区域内附上符号“R”、“G”、“B”。此外，也可以将图18A所示的结构称为SBS(Side By Side)结构。另外，图18A所示的结构采用具有红色(R)、绿色(G)及蓝色(B)这三个颜色的结构作为一个例子，但不局限于此。例如，也可以采用具有四个以上的颜色的结构。
发光元件EL_R、EL_G、EL_B都排列为矩阵状。图18A示出所谓的条纹排列，即在一个方向上排列同一个颜色的发光元件的排列。注意，发光元件的排列方法不局限于此，可以采用delta排列、zigzag排列等排列方法，也可以采用pentile排列。
作为发光元件EL_R、EL_G、EL_B，优选使用OLED(Organic Light Emitting Diode：有机发光二极管)或QLED(Quantum-dot Light Emitting Diode：量子点发光二极管)等有机EL器件。作为EL元件所包含的发光物质，可以举出发射荧光的物质(荧光材料)、发射磷光的物质(磷光材料)、无机化合物(量子点材料等)、呈现热活化延迟荧光的物质(热活化延迟荧光(Thermally activated delayed fluorescence：TADF)材料)等。
图18B为对应于图18A中的点划线A1-A2的截面示意图。
图18B示出发光元件EL_R、EL_G、EL_B的截面。发光元件EL_R、EL_G、EL_B都设置在绝缘层251上并包括用作像素电极的导电体252及用作公共电极的导电体254。
发光元件EL_R在导电体252与导电体254之间包括EL层253R。EL层253R包含发射至少在红色波长区域具有强度的光的发光性有机化合物。发光元件EL_G中的EL层253G包含发射至少在绿色波长区域具有强度的光的发光性有机化合物。发光元件EL_B中的EL层253B包含发射至少在蓝色波长区域具有强度的光的发光性有机化合物。
除了包含发光性有机化合物的层(发光层)以外，EL层253R、EL层253G及EL层253B各自还可以包括电子注入层、电子传输层、空穴注入层及空穴传输层中的一个以上。
每个发光元件都设置有导电体252。另外，导电体254为各发光元件共同使用的一个层。导电体252和导电体254中的任一个使用对可见光具有透光性的导电膜，另一个使用具有反射性的导电膜。通过使导电体252具有透光性而导电体254具有反射性，可以制造底面发射型(底部发射结构)的显示装置，与此相反，通过使导电体252具有反射性而导电体254具有透光性，可以制造顶面发射型(顶部发射结构)的显示装置。注意，通过使导电体252和导电体254都具有透光性，也可以制造双面发射型(双面发射结构)的显示装置。
以覆盖导电体252的端部的方式设置绝缘层255。绝缘层255的端部优选为锥形形状。
EL层253R、EL层253G及EL层253B各自包括与导电体252的顶面接触的区域以及与绝缘层255的表面接触的区域。另外，EL层253R、EL层253G及EL层253B的端部位于绝缘层255上。
如图18B所示，在颜色不同的发光元件之间，在两个EL层之间设置间隙。如此，优选以互不接触的方式设置EL层253R、EL层253G及EL层253B。由此，可以适当地防止电流流过相邻的两个EL层而产生非意图性发光(也称为串扰)。因此，可以提高对比度并实现显示品质高的显示装置。
可以利用使用金属掩模等的遮蔽掩模的真空蒸镀法等分开形成EL层253R、EL层253G及EL层253B。另外，也可以通过光刻法分开制造上述EL层。通过利用光刻法，可以实现在使用金属掩模时难以实现的高清晰度的显示装置。
此外，以覆盖发光发光元件EL_R、EL_G、EL_B的方式在导电体254上设置保护层256。保护层256具有防止水等杂质从上方扩散到各发光元件的功能。
保护层256例如可以采用至少包括无机绝缘膜的单层结构或叠层结构。作为无机绝缘膜，例如可以举出氧化硅膜、氧氮化硅膜、氮氧化硅膜、氮化硅膜、氧化铝膜、氧氮化铝膜、氧化铪膜等氧化物膜或氮化物膜。另外，作为保护层256也可以使用铟镓氧化物、铟镓锌氧化物等半导体材料。另外，保护层256利用ALD法、CVD法及溅射法形成即可。注意，作为保护层256例示出具有包括无机绝缘膜的结构，但不局限于此。例如，保护层256也可以具有无机绝缘膜和有机绝缘膜的叠层结构。
图18C示出与上述结构不同的例子。
具体而言，在图18C中包括呈现白色光的发光元件EL_W。发光元件EL_W在导电体252与导电体254之间包括呈现白色光的EL层253W。
作为EL层253W，例如可以采用层叠有以各自的发光颜色成为补色关系的方式选择的两个以上的发光层的结构。另外，也可以使用在发光层之间夹着电荷产生层的叠层型EL层，所谓的串联结构的EL层。通过采用串联结构，可以实现能够以高亮度发光的发光元件。
图18C并列地示出三个发光元件EL_W。左边的发光元件EL_W的上部设置有着色层257R。着色层257R被用作使红色光透过的带通滤光片。同样地，中间的发光元件EL_W的上部设置有使绿色光透过的着色层257G，右边的发光元件EL_W的上部设置有使蓝色光透过的着色层257B。由此，可以使显示装置显示彩色图像。
在此，在相邻的两个发光元件EL_W之间，EL层253W与导电体254彼此分开。由此，可以防止在相邻的两个发光元件EL_W中电流通过EL层253W流过而产生非意图性发光。特别是在作为EL层253W使用两个发光层之间设有电荷产生层的叠层型EL元件时具有如下问题：当清晰度越高，即相邻的像素间的距离越小时，串扰的影响越明显，而对比度降低。因此，通过采用这种结构，可以实现兼具高清晰度和高对比度的显示装置。
优选利用光刻法分开EL层253W及导电体254。由此，可以缩小发光元件之间的间隙，例如与使用金属掩模等遮蔽掩模时相比，可以实现具有高开口率的显示装置。
注意，底部发射结构的发光元件在导电体252与绝缘层251之间设置着色层即可。
图18D示出与上述结构不同的例子。具体而言，在图18D中，发光元件EL_R、发光元件EL_G与发光元件EL_B之间没有设置绝缘层255。通过采用该结构，可以实现开口率较高的显示装置。另外，保护层256覆盖发光元件EL_R、发光元件EL_G与发光元件EL_B的侧面。通过采用该结构，可以抑制有可能从发光元件EL_R、发光元件EL_G与发光元件EL_B的侧面进入的杂质(典型的是水等)。另外，在图18D所示的结构中，导电体252、EL层253R及导电体254的顶面形状大致一致。这种结构可以在形成导电体252、EL层253R及导电体254之后利用抗蚀剂掩模等一齐形成。这种工艺由于将导电体254用作掩模对EL层253R及导电体252进行加工，因此也可以被称为自对准构图。注意，在此对发光元件EL_R进行说明，但发光元件EL_G及发光元件EL_B也可以采用同样的结构。
另外，在图18D中，保护层256上还设置有保护层258。例如，通过利用能够沉积覆盖性较高的膜的装置(典型的是ALD装置等)形成保护层256且利用沉积其覆盖性比保护层256低的膜的装置(典型的是溅射装置)形成保护层258，可以在保护层256与保护层258之间设置空隙259。换言之，空隙259位于发光元件EL_R与发光元件EL_G之间以及发光元件EL_G与发光元件EL_B之间。
空隙259例如包含选自空气、氮、氧、二氧化碳和第18族元素(典型的为氦、氖、氩、氪、氙等)等中的任一个或多个。另外，空隙259有时例如包含在沉积保护层258时使用的气体。例如，在利用溅射法沉积保护层258时，空隙259有时包含上述第18族元素中的任一个或多个。注意，在空隙259包含气体时，可以利用气相层析法等进行气体的识别等。或者，在利用溅射法沉积保护层258时，保护层258的膜中也有时包含在进行溅射时使用的气体。在此情况下，当利用能量分散型X射线分析(EDX分析)等分析保护层258时有时检测出氩等元素。
另外，在空隙259的折射率比保护层256的折射率低时，发光元件EL_R、发光元件EL_G或发光元件EL_B所发射的光在保护层256与空隙259的界面反射。由此，可以抑制发光元件EL_R、发光元件EL_G或发光元件EL_B所发射的光入射到相邻的像素。由此，可以抑制不同颜色的光混在一起，而可以提高显示装置的图像品质。
此外，在采用图18D所示的结构时，可以使发光元件EL_R与发光元件EL_G间的区域或者发光元件EL_G与发光元件EL_B间的区域(以下，简单地称为发光元件间的距离)变窄。具体而言，可以将发光元件间的距离设为1μm以下，优选为500nm以下，更优选为200nm以下、100nm以下、90nm以下、70nm以下、50nm以下、30nm以下、20nm以下、15nm以下或者10nm。换言之，具有发光元件EL_R的侧面与发光元件EL_G的侧面的间隔或者发光元件EL_G的侧面与发光元件EL_B的侧面的间隔为1μm以下的区域，优选为0.5μm(500nm)以下的区域，更优选为100nm以下的区域。
另外，例如，在空隙259包含空气时，可以将图18D所示的结构称为空气隔离结构。通过具有空气隔离结构，可以在进行发光元件间的元件分离的同时抑制各发光元件的光的混合或串扰等。
图19A示出与上述结构不同的例子。具体而言，图19A所示的结构的与图18D所示的结构不同之处是绝缘层251的结构。在对发光元件EL_R、发光元件EL_G及发光元件EL_B进行加工时绝缘层251的顶面的一部分被削掉而具有凹部。该凹部中形成保护层256。换言之，在从截面看时具有保护层256的底面位于导电体252的底面的下方的区域。通过具有该区域，可以适当地抑制可从下方进入到发光元件EL_R、发光元件EL_G及发光元件EL_B的杂质(典型的是水等)。此外，上述凹部可在通过湿蚀刻等去除可在发光元件EL_R、发光元件EL_G及发光元件EL_B的加工中附着于各发光元件的侧面的杂质(也称为残渣物)的情况下形成。通过在去除上述残渣物之后以保护层256覆盖各发光元件的侧面，可以实现可靠性高的显示装置。
另外，图19B示出与上述结构不同的例子。具体而言，图19B所示的结构除了图19A所示的结构之外还包括绝缘层276及微透镜阵列277。绝缘层276被用作粘合层。另外，在绝缘层276的折射率比微透镜阵列277的折射率低时，微透镜阵列277可以聚集发光元件EL_R、发光元件EL_G及发光元件EL_B所发射的光。由此，可以提高显示装置的光提取效率。尤其在使用者从显示装置的显示面的正面看该显示面时，可以看到明亮的图像，所以这是优选的。此外，作为绝缘层276，可以使用紫外线固化粘合剂等光固化粘合剂、反应固化粘合剂、热固化粘合剂、厌氧粘合剂等各种固化粘合剂。作为这些粘合剂，可以举出环氧树脂、丙烯酸树脂、硅酮树脂、酚醛树脂、聚酰亚胺树脂、酰亚胺树脂、PVC(聚氯乙烯)树脂、PVB(聚乙烯醇缩丁醛)树脂、EVA(乙烯-乙酸乙烯酯)树脂等。尤其是，优选使用环氧树脂等透湿性低的材料。此外，也可以使用两液混合型树脂。此外，也可以使用粘合薄片等。
<包括AD转换装置100的AD转换电路的结构例子1>
图20是示出包括实施方式1中说明的AD转换装置100的AD转换电路224的结构例子的电路图。AD转换电路224包括多个晶体管M1(M1[1]至M1[N]，N为1以上的自然数)、多个AD转换装置100(100[1]至100[N])、多个TRIBUF(三态缓冲器电路)262以及电路SR(移位寄存器)。
注意，以下在晶体管M1为n沟道型晶体管的前提下进行说明，但本发明的一个方式也可以应用于晶体管M1为p沟道型晶体管的情况。
图20所示的信号IMON(IMON[1]至IMON[N])包括流过显示装置200的像素211的电流的值(模拟信号)作为信息。AD转换装置100具有将这些信号IMON转换为数字信号并输出为信号CMOUT的功能。
另外，图20所示的信号ITEST包括基准的电流的值(模拟信号)作为信息。AD转换装置100具有读出信号IMON与信号ITEST之差并将该差输出为信号CMOUT的功能。
信号ITEST通过晶体管M1被输入到AD转换装置100。另外，信号IMON被输入到AD转换装置100。注意，信号IMON、ITEST除了从外部像素流到AD转换装置100的电流之外还可以处理从AD转换装置100流到外部像素的电流。
AD转换装置100具有将被输入的模拟信号转换为数字信号的信号OUT(信号OUT_1至OUT_N)来输出上述信号的功能。
电路SR是移位寄存器，具有选择信号OUT_1至OUT_N中的一个信号的功能。图20所示的信号SP和信号SCLK分别表示输入到电路SR的脉冲信号和时钟信号。
电路SR输出多个信号SEL(SEL[1]至SEL[N])。信号SEL[1]至SEL[N]中的一个信号成为High电平(以下，H电平)，其他N-1个信号成为Low电平(L电平)。成为H电平的信号SEL使晶体管M1开启，并使TRIBUF262成为导通状态。另一方面，成为L电平的信号SEL使晶体管M1关闭，并使TRIBUF262成为高阻抗。另外，AD转换装置100根据信号SEL被切换为可工作的状态或休眠状态。如此，由电路SR选择的信号ITEST被输入到AD转换装置100，由电路SR选择的信号OUT作为信号CMOUT被输出到外部。
例如，考虑信号SEL[1]成为H电平的情况。此时，晶体管M1[1]的栅极被供应H电平的电位，晶体管M1[1]开启。另一方面，晶体管M1[2]至M1[N]的栅极被供应L电平的电位，晶体管M1[2]至M1[N]关闭。其结果是，只晶体管M1[1]开启，信号ITEST被输入到AD转换装置100[1]。另外，只信号OUT_1作为信号CMOUT被输出到外部。以后反复进行基于多个信号SEL的工作，由此可以将对应于信号IMON或信号ITEST的信号OUT输出为信号CMOUT。
注意，本实施方式示出处理8位的数据的情况的例子，但本发明的一个方式不局限于此，也可以处理任意k位(k为1以上的自然数)的数据。
在AD转换电路224中，晶体管M1优选为关态电流小的OS晶体管。
在包括像素尺寸小的晶体管以及参照图18A至图18C说明的发光元件的显示装置中，流过发光元件的电流小，难以在像素内进行校正。在包括作为本发明的一个方式的半导体装置的AD转换电路中，可以以高精度检测微小的电流。由此，可以以高精度校正流过显示元件的电流。
<包括AD转换装置100的AD转换电路的结构例子2>
图21是示出包括实施方式1中说明的AD转换装置100的AD转换电路224的结构例子的电路图，其结构与图20不同。AD转换电路224包括多个晶体管M1(M1[1]至M1[N]，N为1以上的自然数)、AD转换装置100以及电路SR(移位寄存器)。
在图21中，信号IMON通过晶体管M1被输入到AD转换装置100。另外，信号ITEST被输入到AD转换装置100。
AD转换装置100具有将被输入的模拟信号输出为数字信号的信号CMOUT的功能。
电路SR输出多个信号SEL(SEL[1]至SEL[N])。信号SEL[1]至SEL[N]中的一个信号成为High电平(以下，H电平)，其他N-1个信号成为Low电平(L电平)。成为H电平的信号SEL使晶体管M1开启。另一方面，成为L电平的信号SEL使晶体管M1关闭。另外，AD转换装置100根据多个信号SEL中的任一个被切换为可工作的状态或休眠状态。如此，由电路SR选择的信号IMON被输入到AD转换装置100，由电路SR选择的信号CMOUT被输出到外部。
例如，考虑信号SEL[1]成为H电平的情况。此时，晶体管M1[1]的栅极被供应H电平的电位，晶体管M1[1]开启。另一方面，晶体管M1[2]至M1[N]的栅极被供应L电平的电位，晶体管M1[2]至M1[N]关闭。其结果是，只晶体管M1[1]开启，信号IMON被输入到AD转换装置100，信号CMOUT从AD转换装置100被输出到外部。以后反复进行基于多个信号SEL的工作，由此可以输出对应于信号IMON或信号ITEST的信号CMOUT。
通过采用该结构，可以实现包括半导体装置的显示装置的微型化或高集成化。
本实施方式可以与本说明书等所示的其他实施方式适当地组合。
(实施方式5)
在本实施方式中，对能够应用于上述实施方式中说明的半导体装置的晶体管的结构例子进行说明。作为一个例子，说明层叠具有不同的电特性的晶体管的结构。通过采用上述结构，可以提高半导体装置的设计自由度。此外，通过层叠具有不同的电特性的晶体管，可以提高半导体装置的集成度。
图22示出半导体装置的部分截面结构。图22所示的半导体装置包括晶体管500、晶体管550及电容器600。在图22中，电容器600为平行板型，但电容器600的形状不局限于此。电容器600例如也可以为圆柱型。图23A是晶体管500的俯视图。图23B是沿着图23A的由点划线表示的部位L1-L2的截面图，也是晶体管500的沟道长度方向的截面图。图23C是沿着图23A的由点划线表示的部位W1-W2的截面图，也是晶体管500的沟道宽度方向的截面图。例如，晶体管500相当于可用作上述实施方式所示的晶体管的OS晶体管，即，沟道形成区域中包含氧化物半导体的晶体管。另外，晶体管550相当于可用作上述实施方式所示的晶体管的Si晶体管，即，沟道形成区域中包含硅的晶体管。
晶体管500为OS晶体管。OS晶体管的关态电流极小。因此，可以长期保持通过晶体管500被写入到存储节点的数据电压或电荷。换言之，由于减少存储节点的刷新工作的频率或者不需要刷新工作，所以可以降低半导体装置的功耗。
在图22中，晶体管500设置在晶体管550的上方，电容器600设置在晶体管550及晶体管500的上方。
晶体管550设置在衬底371上。衬底371例如是p型硅衬底。衬底371也可以是n型硅衬底。氧化物层374优选为通过埋氧化物(Burried oxide)而形成在衬底371中的绝缘层(也称为BOX层)，例如为氧化硅。晶体管550设置在隔着氧化物层374设置在衬底371中的单晶硅，即所谓的SOI(Silicon On Insulator)衬底中。
被用作元件分离层的绝缘体373设置在SOI衬底中的衬底371中。此外，衬底371包括阱区域372。阱区域372为根据晶体管550的导电类型而被赋予n型或p型导电性的区域。半导体区域375、被用作源区域或漏区域的低电阻区域376a、低电阻区域376b设置在SOI衬底中的单晶硅中。此外，低电阻区域376c设置在阱区域372上。
晶体管550可以与添加有赋予导电性的杂质元素的阱区域372重叠而设置。通过低电阻区域376c独立地控制电位，可以将阱区域372用作晶体管550的底栅电极。因此，可以控制晶体管550的阈值电压。尤其是，通过对阱区域372施加负电位，可以进一步提高晶体管550的阈值电压，并降低关态电流。因此，通过对阱区域372施加负电位，可以减少施加到Si晶体管的栅电极的电位为0V时的漏极电流。其结果是，可以降低包括晶体管550的运算电路中的基于贯穿电流等的功耗，并可以提高运算效率。
晶体管550优选为导电体378隔着绝缘体377覆盖半导体层的顶面及沟道宽度方向上的侧面的所谓的Fin型结构。如此，通过使晶体管550具有Fin型结构，实效沟道宽度增加，从而可以提高晶体管550的通态特性。此外，由于可以增强栅电极的电场的作用，所以可以提高晶体管550的关态特性。
此外，晶体管550既可为p沟道晶体管又可为n沟道晶体管。
在此，导电体378有时被用作第一栅(也称为顶栅极)电极。此外，阱区域372有时被用作第二栅(也称为背栅极或底栅极)电极。在此情况下，可以通过低电阻区域376c控制施加到阱区域372的电位。
半导体区域375的沟道形成区域或其附近的区域、被用作源区域或漏区域的低电阻区域376a及低电阻区域376b、与控制阱区域372的电位的电极连接的低电阻区域376c等优选包含硅类半导体等半导体，更优选包含单晶硅。或者，也可以使用包含Ge(锗)、SiGe(硅锗)、GaAs(砷化镓)、GaAlAs(镓铝砷)等的材料形成。可以使用对晶格施加应力，改变晶面间距而控制有效质量的硅。此外，晶体管550也可以是使用GaAs和GaAlAs等的HEMT。
在阱区域372、低电阻区域376a、低电阻区域376b以及低电阻区域376c中，除了应用于半导体区域375的半导体材料之外，还包含砷、磷等赋予n型导电性的元素或硼等赋予p型导电性的元素。
作为被用作栅电极的导电体378，可以使用包含砷、磷等赋予n型导电性的元素或硼等赋予p型导电性的元素的硅等半导体材料、金属材料、合金材料或金属氧化物材料等导电性材料。此外，导电体378也可以使用镍硅化物等硅化物。
此外，由于导电体的材料决定功函数，所以通过选择该导电体的材料，可以调整晶体管的阈值电压。具体而言，作为导电体优选使用氮化钛及/或氮化钽等材料。为了兼具导电性和嵌入性，作为导电体优选使用钨及/或铝等金属材料的叠层，尤其在耐热性方面上优选使用钨。
低电阻区域376a、低电阻区域376b以及低电阻区域376c也可以另外层叠导电体，例如，镍硅化物等硅化物而设置。通过采用该结构，可以提高被用作电极的区域的导电性。此时，也可以在被用作栅电极的导电体378的侧面及被用作栅极绝缘膜的绝缘体的侧面设置被用作侧壁间隔物(也称为侧壁绝缘层)的绝缘体。通过采用该结构，可以防止导电体378与低电阻区域376a及低电阻区域376b成为导通状态。
以覆盖晶体管550的方式依次层叠有绝缘体379、绝缘体381、绝缘体383及绝缘体385。
作为绝缘体379、绝缘体381、绝缘体383及绝缘体385，例如可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化铝、氧氮化铝、氮氧化铝、氮化铝等。
注意，在本说明书等中，“氧氮化”是指在其组成中氧含量多于氮含量的材料，而“氮氧化”是指在其组成中氮含量多于氧含量的材料。例如，在本说明书等中，“氧氮化硅”是指在其组成中氧含量多于氮含量的材料，而“氮氧化硅”是指在其组成中氮含量多于氧含量的材料。
绝缘体381也可以用作用来使因设置在其下方的晶体管550等而产生的台阶平坦化的平坦化膜。例如，为了提高绝缘体381的顶面的平坦性，也可以通过利用化学机械抛光(CMP)法等的平坦化处理实现平坦化。
作为绝缘体383，优选使用能够防止氢及杂质从衬底371或晶体管550等扩散到设置有晶体管500的区域中的具有阻挡性的膜。
作为对氢具有阻挡性的膜的一个例子，例如可以使用通过CVD法形成的氮化硅。在此，有时氢扩散到晶体管500等具有氧化物半导体的半导体元件中，导致该半导体元件的特性下降。因此，优选在晶体管500与晶体管550之间设置抑制氢的扩散的膜。具体而言，抑制氢的扩散的膜是指氢的脱离量少的膜。
氢的脱离量例如可以利用热脱附谱分析法(TDS)等分析。例如，在TDS分析中的膜表面温度为50℃至500℃的范围内，当将换算为氢原子的脱离量换算为绝缘体383的单位面积的量时，绝缘体383中的氢的脱离量为10×1015atoms/cm2以下，优选为5×1015atoms/cm2以下，即可。
另外，绝缘体385的介电常数优选低于绝缘体383。例如，绝缘体385的相对介电常数优选低于4，更优选低于3。例如，绝缘体385的相对介电常数优选为绝缘体383的相对介电常数的0.7倍以下，更优选为0.6倍以下。通过将介电常数低的材料用于层间膜，可以减少产生在布线之间的寄生电容。
此外，在绝缘体379、绝缘体381、绝缘体383及绝缘体385中埋入与电容器600或晶体管500连接的导电体328、导电体330等。此外，导电体328及导电体330具有插头或布线的功能。注意，有时使用同一符号表示具有插头或布线的功能的多个导电体。此外，在本说明书等中，布线、与布线连接的插头也可以是一个构成要素。就是说，导电体的一部分有时被用作布线，并且导电体的一部分有时被用作插头。
作为各插头及布线(导电体328、导电体330等)的材料，可以使用金属材料、合金材料、金属氮化物材料或金属氧化物材料等导电材料的单层或叠层。优选使用兼具耐热性和导电性的钨或钼等高熔点材料，尤其优选使用钨。或者，优选使用铝或铜等低电阻导电材料形成。通过使用低电阻导电材料可以降低布线电阻。
另外，也可以在绝缘体385及导电体330上形成布线层。例如，在图22中，依次层叠有绝缘体350、绝缘体352及绝缘体354。另外，绝缘体350、绝缘体352及绝缘体354中形成有导电体356。导电体356具有与晶体管550连接的插头或布线的功能。此外，导电体356可以使用与导电体328及导电体330同样的材料形成。
此外，与绝缘体383同样，绝缘体350例如优选使用对氢具有阻挡性的绝缘体。此外，导电体356优选包含对氢具有阻挡性的导电体。尤其是，在对氢具有阻挡性的绝缘体350所具有的开口部中形成对氢具有阻挡性的导电体。通过采用该结构，可以使用阻挡层将晶体管550与晶体管500分离，从而可以抑制氢从晶体管550扩散到晶体管500中。
注意，作为对氢具有阻挡性的导电体，例如优选使用氮化钽等。此外，通过层叠氮化钽和导电性高的钨，不但可以保持作为布线的导电性而且可以抑制氢从晶体管550扩散。此时，对氢具有阻挡性的氮化钽层优选与对氢具有阻挡性的绝缘体350接触。
另外，也可以在绝缘体354及导电体356上形成布线层。例如，在图22中，依次层叠有绝缘体360、绝缘体362及绝缘体364。另外，绝缘体360、绝缘体362及绝缘体364中形成有导电体366。导电体366具有插头或布线的功能。此外，导电体366可以使用与导电体328及导电体330同样的材料形成。
此外，与绝缘体383同样，绝缘体360例如优选使用对氢具有阻挡性的绝缘体。此外，导电体366优选包含对氢具有阻挡性的导电体。尤其是，在对氢具有阻挡性的绝缘体360所具有的开口部中形成对氢具有阻挡性的导电体。通过采用该结构，可以使用阻挡层将晶体管550与晶体管500分离，从而可以抑制氢从晶体管550扩散到晶体管500中。
另外，也可以在绝缘体364及导电体366上形成布线层。例如，在图22中，依次层叠有绝缘体370、绝缘体369及绝缘体368。另外，绝缘体370、绝缘体369及绝缘体368中形成有导电体376。导电体376具有插头或布线的功能。此外，导电体376可以使用与导电体328及导电体330同样的材料形成。
此外，与绝缘体383同样，绝缘体370例如优选使用对氢具有阻挡性的绝缘体。此外，导电体376优选包含对氢具有阻挡性的导电体。尤其是，在对氢具有阻挡性的绝缘体370所具有的开口部中形成对氢具有阻挡性的导电体。通过采用该结构，可以使用阻挡层将晶体管550与晶体管500分离，从而可以抑制氢从晶体管550扩散到晶体管500中。
另外，也可以在绝缘体368及导电体376上形成布线层。例如，在图22中，依次层叠有绝缘体380、绝缘体382及绝缘体384。另外，绝缘体380、绝缘体382及绝缘体384中形成有导电体386。导电体386具有插头或布线的功能。此外，导电体386可以使用与导电体328及导电体330同样的材料形成。
此外，与绝缘体383同样，绝缘体380例如优选使用对氢具有阻挡性的绝缘体。此外，导电体386优选包含对氢具有阻挡性的导电体。尤其是，在对氢具有阻挡性的绝缘体380所具有的开口部中形成对氢具有阻挡性的导电体。通过采用该结构，可以使用阻挡层将晶体管550与晶体管500分离，从而可以抑制氢从晶体管550扩散到晶体管500中。
在上面说明包括导电体356的布线层、包括导电体366的布线层、包括导电体376的布线层及包括导电体386的布线层，但是本实施方式的半导体装置不局限于此。既可以使与包括导电体356的布线层同样的布线层具有三层以下的结构，又可以使与包括导电体356的布线层同样的布线层具有五层以上的结构。
在绝缘体384上依次层叠有绝缘体510、绝缘体512、绝缘体514及绝缘体516。作为绝缘体510、绝缘体512、绝缘体514及绝缘体516中的任意个，优选使用对氧及氢具有阻挡性的物质。
例如，作为绝缘体510及绝缘体514，优选使用对从衬底371或设置有晶体管550的区域等到设置有晶体管500的区域的氢及杂质具有阻挡性的膜。因此，可以使用与绝缘体383同样的材料。
作为对氢具有阻挡性的膜的一个例子，例如可以使用通过CVD法形成的氮化硅。在此，有时氢扩散到晶体管500等具有氧化物半导体的半导体元件中，导致该半导体元件的特性下降。因此，优选在晶体管500与晶体管550之间设置抑制氢的扩散的膜。
另外，例如，作为对氢具有阻挡性的膜，绝缘体510及绝缘体514优选使用氧化铝、氧化铪、氧化钽等金属氧化物。
尤其是，氧化铝的不使膜透过氧及导致晶体管的电特性变动的氢、水分等杂质的阻挡效果高。因此，在晶体管的制造工序中及制造工序之后，氧化铝可以防止氢、水分等杂质进入晶体管500中。此外，氧化铝可以抑制氧从构成晶体管500的氧化物释放。因此，氧化铝适合用作晶体管500的保护膜。
例如，作为绝缘体512和绝缘体516，可以使用与绝缘体379同样的材料。此外，通过对上述绝缘体使用介电常数较低的材料，可以减少产生在布线之间的寄生电容。例如，作为绝缘体512及绝缘体516，可以使用氧化硅膜或氧氮化硅膜等。
此外，在绝缘体510、绝缘体512、绝缘体514及绝缘体516中嵌入导电体518、构成晶体管500的导电体(例如，导电体503)等。此外，导电体518被用作与电容器600或晶体管550连接的插头或布线。导电体518可以使用与导电体328及导电体330同样的材料形成。
尤其是，与绝缘体510及绝缘体514接触的区域的导电体518优选为对氧、氢及水具有阻挡性的导电体。通过采用该结构，可以利用对氧、氢及水具有阻挡性的层将晶体管550与晶体管500分离，从而可以抑制氢从晶体管550扩散到晶体管500中。
在绝缘体516的上方设置有晶体管500。
如图23A至图23C所示，晶体管500包括以嵌入绝缘体514及绝缘体516的方式配置的导电体503、配置在绝缘体516及导电体503上的绝缘体520、配置在绝缘体520上的绝缘体522、配置在绝缘体522上的绝缘体524、配置在绝缘体524上的氧化物530a、配置在氧化物530a上的氧化物530b、彼此分开地配置在氧化物530b上的导电体542a及导电体542b、配置在导电体542a及导电体542b上并以重叠于导电体542a和导电体542b之间的方式形成开口的绝缘体580、配置在开口的底面及侧面的绝缘体545以及配置在绝缘体545的形成面上的导电体560。
此外，如图23B和图23C所示，优选在氧化物530a、氧化物530b、导电体542a及导电体542b与绝缘体580之间配置有绝缘体544。此外，如图23A至图23C所示，导电体560优选包括设置在绝缘体545的内侧的导电体560a及以嵌入导电体560a的内侧的方式设置的导电体560b。此外，如图23B和图23C所示，优选在绝缘体580、导电体560及绝缘体545上配置绝缘体574。
注意，在本说明书等中，有时将氧化物530a及氧化物530b统称为氧化物530。
在晶体管500中，在形成沟道的区域及其附近层叠有氧化物530a及氧化物530b的两层，但是本发明不局限于此。例如，可以具有氧化物530b的单层结构，也可以具有三层以上的叠层结构。
此外，在晶体管500中，导电体560具有两层结构，但是本发明不局限于此。例如，导电体560也可以具有单层结构或三层以上的叠层结构。注意，图22、图23A至图23C所示的晶体管500的结构只是一个例子而不局限于上述结构，可以根据电路结构及驱动方法使用适当的晶体管。
在此，导电体560被用作晶体管500的栅电极，导电体542a及导电体542b被用作源电极或漏电极。如上所述，导电体560以嵌入绝缘体580的开口中及夹在导电体542a与导电体542b之间的区域的方式设置。导电体560、导电体542a及导电体542b的配置根据绝缘体580的开口而自对准地被选择。换言之，在晶体管500中，可以在源电极与漏电极之间自对准地配置栅电极。由此，可以在不设置用于对准的余地的方式形成导电体560，所以可以实现晶体管500的占有面积的缩小。由此，可以实现半导体装置的微型化及高集成化。
再者，导电体560自对准地形成在导电体542a与导电体542b之间的区域，所以导电体560不包括与导电体542a或导电体542b重叠的区域。由此，可以降低形成在导电体560与导电体542a及导电体542b之间的寄生电容。因此，可以提高晶体管500的开关速度，从而晶体管500可以具有高频率特性。
导电体560有时被用作第一栅(也称为栅极或顶栅极)电极。导电体503有时被用作第二栅(也称为背栅极或底栅极)电极。在此情况下，通过独立地改变施加到导电体503的电位而不使其与施加到导电体560的电位联动，可以控制晶体管500的阈值电压。尤其是，通过对导电体503施加负电位，可以使晶体管500的阈值电压更大并且可以减小关态电流。因此，与不对导电体503施加负电位时相比，在对导电体503施加负电位的情况下，可以减小对导电体560施加的电位为0V时的漏极电流。
导电体503以与氧化物530及导电体560重叠的方式配置。由此，在对导电体560及导电体503施加电位的情况下，从导电体560产生的电场和从导电体503产生的电场连接，可以覆盖形成在氧化物530中的沟道形成区域。
在本说明书等中，将由一对栅电极(第一栅电极和第二栅电极)的电场电围绕沟道形成区域的晶体管的结构称为surrounded channel(S-channel：围绕沟道)结构。此外，本说明书等中公开的S-channel结构与Fin型结构及平面型结构不同。通过采用S-channel结构，可以提高对于短沟道效应的耐性，换言之，可以实现不容易发生短沟道效应的晶体管。
此外，导电体503具有与导电体518相同的结构，以与绝缘体514及绝缘体516的开口的内壁接触的方式形成有导电体503a，其内侧形成有导电体503b。此外，在晶体管500中，层叠有导电体503a与导电体503b，但是本发明不局限于此。例如，导电体503可以具有单层结构，也可以具有三层以上的叠层结构。
在此，作为导电体503a优选使用具有抑制氢原子、氢分子、水分子、铜原子等杂质的扩散的功能(不容易使上述杂质透过)的导电材料。此外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能(不容易使上述氧透过)的导电材料。在本说明书中，抑制杂质或氧的扩散的功能是指抑制上述杂质和上述氧中的任一个或全部的扩散的功能。
例如，通过使导电体503a具有抑制氧的扩散的功能，可以抑制因导电体503b氧化而导致导电率的下降。
此外，在导电体503还具有布线的功能的情况下，作为导电体503b，优选使用以钨、铜或铝为主要成分的导电性高的导电材料。此外，虽然在本实施方式中示出由导电体503a及导电体503b的叠层构成的导电体503，但是导电体503也可以具有单层结构。
绝缘体520、绝缘体522及绝缘体524被用作第二栅极绝缘膜。
在此，与氧化物530接触的绝缘体524优选使用包含超过化学计量组成的氧的绝缘体。该氧通过加热容易从膜中释放。在本说明书等中，有时将通过加热释放的氧称为“过剩氧”。就是说，在绝缘体524中优选形成有包含过剩氧的区域(也称为“过剩氧区域”)。通过以与氧化物530接触的方式设置上述包含过剩氧的绝缘体，可以减少氧化物530中的氧空位(VO：oxygen vacancy)，从而可以提高晶体管500的可靠性。此外，在氢进入氧化物530的氧空位中的情况下，有时该缺陷(以下，有时称为VOH)被用作供体而产生作为载流子的电子。此外，有时由于氢的一部分与键合于金属原子的氧键合，产生作为载流子的电子。因此，使用包含多量的氢的氧化物半导体的晶体管容易具有常开启特性。此外，因为氧化物半导体中的氢因受热、电场等作用而容易移动，所以当氧化物半导体包含多量的氢时可能会导致晶体管的可靠性降低。在本发明的一个方式中，优选尽量降低氧化物530中的VOH而成为高纯度本征或实质上高纯度本征。如此，为了得到这种VOH被充分减少的氧化物半导体，重要的是：去除氧化物半导体中的水分、氢等杂质(有时也称为脱水、脱氢化处理)；以及对氧化物半导体供应氧来填补氧空位(有时也称为加氧化处理)。通过将VOH等杂质被充分减少的氧化物半导体用于晶体管的沟道形成区域，可以赋予稳定的电特性。
具体而言，作为具有过剩氧区域的绝缘体，优选使用通过加热使一部分的氧脱离的氧化物材料。通过加热使氧脱离的氧化物是指在TDS(Thermal DesorptionSpectroscopy)分析中换算为氧原子的氧的脱离量为1.0×1018atoms/cm3以上，优选为1.0×1019atoms/cm3以上，更优选为2.0×1019atoms/cm3以上，或者3.0×1020atoms/cm3以上的氧化物膜。此外，进行上述TDS分析时的膜的表面温度优选在100℃以上且700℃以下，或者100℃以上且400℃以下的范围内。
此外，也可以以使上述具有过剩氧区域的绝缘体和氧化物530彼此接触的方式进行加热处理、微波处理或RF处理中的任一个或多个处理。通过进行该处理，可以去除氧化物530中的水或氢。例如，在氧化物530中发生VoH键合被切断的反应，换言之，发生“VOH→Vo+H”的反应而可以进行脱氢化。此时产生的氢的一部分有时与氧键合并从氧化物530或氧化物530附近的绝缘体被去除作为H2O。另外，氢的一部分有时被导电体542a及导电体542b吸杂。
此外，作为上述微波处理，例如优选使用包括产生高密度等离子体的电源的装置或包括对衬底一侧施加RF的电源的装置。例如，通过使用包含氧的气体及高密度等离子体，可以生成高密度的氧自由基，并且通过对衬底一侧施加RF，可以将由高密度等离子体生成的氧自由基高效地导入氧化物530或氧化物530附近的绝缘体中。此外，在上述微波处理中，压力为133Pa以上，优选为200Pa以上，更优选为400Pa以上。此外，作为对进行微波处理的装置内导入的气体，例如使用氧及氩，并且氧流量比(O2/(O2+Ar))为50％以下，优选为10％以上且30％以下。
此外，在晶体管500的制造工序中，优选在氧化物530的表面露出的状态下进行加热处理。该加热处理例如以100℃以上且450℃以下，更优选以350℃以上且400℃以下进行，即可。此外，加热处理在氮气体或惰性气体的气氛或包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行。例如，加热处理优选在氧气氛下进行。由此，可以对氧化物530供应氧来减少氧空位(VO)。此外，加热处理也可以在减压状态下进行。或者，也可以在氮气体或惰性气体的气氛下进行加热处理，然后为了填补脱离的氧而在包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行加热处理。或者，也可以在包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行加热处理，然后在氮气体或惰性气体的气氛下连续进行加热处理。
此外，通过对氧化物530进行加氧化处理，可以由被供应的氧填补氧化物530中的氧空位，换言之，可以促进“Vo+O→null”的反应。再者，通过使残留在氧化物530中的氢与被供应的氧起反应，可以去除该氢作为H2O(脱水化)。由此，可以抑制残留在氧化物530中的氢与氧空位重新键合而形成VOH。
当绝缘体524具有过剩氧区域时，绝缘体522优选具有抑制氧(例如，氧原子、氧分子等)的扩散的功能(不容易使上述氧透过)。
当绝缘体522具有抑制氧及杂质的扩散的功能时，氧化物530所包含的氧不扩散到绝缘体520一侧，所以是优选的。此外，可以抑制导电体503与绝缘体524及氧化物530所包含的氧起反应。
作为绝缘体522，例如优选使用包含氧化铝、氧化铪、含有铝及铪的氧化物(铝酸铪)、氧化钽、氧化锆、锆钛酸铅(PZT)、钛酸锶(SrTiO3)或(Ba，Sr)TiO3(BST)等所谓的high-k材料的绝缘体的单层或叠层。当进行晶体管的微型化及高集成化时，由于栅极绝缘膜的薄膜化，有时发生泄漏电流等问题。通过作为被用作栅极绝缘膜的绝缘体使用high-k材料，可以在保持物理厚度的同时降低晶体管工作时的栅极电位。
尤其是，优选使用作为具有抑制杂质及氧等的扩散的功能(不容易使上述氧透过)的绝缘材料的包含铝和铪中的一方或双方的氧化物的绝缘体。作为包含铝和铪中的一方或双方的氧化物的绝缘体，优选使用氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。当使用这种材料形成绝缘体522时，绝缘体522被用作抑制氧从氧化物530释放及氢等杂质从晶体管500的周围部进入氧化物530的层。
或者，例如也可以对上述绝缘体添加氧化铝、氧化铋、氧化锗、氧化铌、氧化硅、氧化钛、氧化钨、氧化钇、氧化锆。此外，也可以对上述绝缘体进行氮化处理。此外，还可以在上述绝缘体上层叠氧化硅、氧氮化硅或氮化硅。
绝缘体520优选具有热稳定性。例如，因为氧化硅及氧氮化硅具有热稳定性，所以是优选的。此外，通过组合high-k材料的绝缘体与氧化硅或氧氮化硅，可以形成具有热稳定性且相对介电常数高的叠层结构的绝缘体520。
此外，在图23A至图23C的晶体管500中，作为由三层的叠层结构而成的第二栅极绝缘膜示出绝缘体520、绝缘体522及绝缘体524，但是第二栅极绝缘膜也可以具有单层结构、两层结构或四层以上的叠层结构。此时，不局限于采用由相同材料而成的叠层结构，也可以采用由不同材料而成的叠层结构。
在晶体管500中，将起到氧化物半导体作用的金属氧化物用作包含沟道形成区域的氧化物530。例如，作为氧化物530，优选使用In-M-Zn氧化物(元素M为选自铝、镓、钇、锡、铜、钒、铍、硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种)等金属氧化物。
被用作氧化物半导体的金属氧化物可以使用溅射法形成，也可以使用ALD(AtomicLayer Deposition：原子层沉积)法形成。在其他实施方式中详细地说明被用作氧化物半导体的金属氧化物。
此外，作为在氧化物530中被用作沟道形成区域的金属氧化物，优选使用其带隙优选为2eV以上，更优选为2.5eV以上的金属氧化物。如此，通过使用带隙较宽的金属氧化物，可以减小晶体管的关态电流。
在氧化物530中，当在氧化物530b之下设置有氧化物530a时，可以抑制杂质从形成在氧化物530a下方的结构物扩散到氧化物530b。
此外，氧化物530优选具有各金属原子的原子个数比互不相同的多个氧化物层的叠层结构。具体而言，用于氧化物530a的金属氧化物的构成元素中的元素M的原子个数比优选大于用于氧化物530b的金属氧化物的构成元素中的元素M的原子个数比。此外，用于氧化物530a的金属氧化物中的相对于In的元素M的原子个数比优选大于用于氧化物530b的金属氧化物中的相对于In的元素M的原子个数比。此外，用于氧化物530b的金属氧化物中的相对于元素M的In的原子个数比优选大于用于氧化物530a的金属氧化物中的相对于元素M的In的原子个数比。
优选的是，使氧化物530a的导带底的能量高于氧化物530b的导带底的能量。换言之，氧化物530a的电子亲和势优选小于氧化物530b的电子亲和势。
在此，在氧化物530a及氧化物530b的接合部中，导带底的能级平缓地变化。换言之，也可以将上述情况表述为氧化物530a及氧化物530b的接合部的导带底的能级连续地变化或者连续地接合。为此，优选降低形成在氧化物530a与氧化物530b的界面的混合层的缺陷态密度。
具体而言，通过使氧化物530a与氧化物530b除了氧之外还包含共同元素(为主要成分)，可以形成缺陷态密度低的混合层。例如，在氧化物530b为In-Ga-Zn氧化物的情况下，作为氧化物530a优选使用In-Ga-Zn氧化物、Ga-Zn氧化物及氧化镓等。
此时，载流子的主要路径为氧化物530b。通过使氧化物530a具有上述结构，可以降低氧化物530a与氧化物530b的界面的缺陷态密度。因此，界面散射对载流子传导的影响减少，可以提高晶体管500的通态电流。
在氧化物530b上设置有被用作源电极及漏电极的导电体542a及导电体542b。作为导电体542a及导电体542b，优选使用选自铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟、钌、铱、锶和镧中的金属元素、以上述金属元素为成分的合金或者组合上述金属元素的合金等。例如，优选使用氮化钽、氮化钛、钨、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物等。此外，氮化钽、氮化钛、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物是不容易氧化的导电材料或者吸收氧也维持导电性的材料，所以是优选的。氮化钽等的金属氮化物膜对氢或氧具有阻挡性，所以是更优选的。
此外，虽然在图23B示出导电体542a及导电体542b的单层结构，但是也可以采用两层以上的叠层结构。例如，优选层叠氮化钽膜及钨膜。此外，也可以层叠钛膜及铝膜。此外，也可以采用在钨膜上层叠铝膜的两层结构、在铜-镁-铝合金膜上层叠铜膜的两层结构、在钛膜上层叠铜膜的两层结构、在钨膜上层叠铜膜的两层结构。
此外，也可以使用：在钛膜或氮化钛膜上层叠铝膜或铜膜并在其上形成钛膜或氮化钛膜的三层结构、在钼膜或氮化钼膜上层叠铝膜或铜膜并在其上形成钼膜或氮化钼膜的三层结构等。此外，也可以使用包含氧化铟、氧化锡或氧化锌的透明导电材料。
此外，如图23B所示，有时在氧化物530与导电体542a(导电体542b)的界面及其附近作为低电阻区域形成有区域543a及区域543b。此时，区域543a被用作源区域和漏区域中的一个，区域543b被用作源区域和漏区域中的另一个。此外，沟道形成区域形成在夹在区域543a和区域543b之间的区域中。
通过以与氧化物530接触的方式设置上述导电体542a(导电体542b)，区域543a(区域543b)的氧浓度有时降低。此外，在区域543a(区域543b)中有时形成含有包含在导电体542a(导电体542b)中的金属及氧化物530的成分的金属化合物层。在此情况下，区域543a(区域543b)的载流子密度增加，区域543a(区域543b)成为低电阻区域。
绝缘体544以覆盖导电体542a及导电体542b的方式设置，抑制导电体542a及导电体542b的氧化。此时，绝缘体544也可以以覆盖氧化物530的侧面且与绝缘体524接触的方式设置。
作为绝缘体544，可以使用包含选自铪、铝、镓、钇、锆、钨、钛、钽、镍、锗、钕、镧或镁等中的一种或两种以上的金属氧化物。此外，作为绝缘体544也可以使用氮氧化硅或氮化硅等。
尤其是，作为绝缘体544，优选使用作为包含铝和铪中的一方或双方的氧化物的绝缘体的氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。尤其是，铝酸铪的耐热性比氧化铪膜高。因此，在后面的工序的热处理中不容易晶化，所以是优选的。此外，在导电体542a及导电体542b是具有耐氧化性的材料或者吸收氧也其导电性不会显著降低的材料的情况下，不需要必须设置绝缘体544。根据所需要的晶体管特性，适当地设计即可。
通过包括绝缘体544，可以抑制绝缘体580所包含的水及氢等杂质扩散到氧化物530b的现象。此外，可以抑制起因于绝缘体580所包含的过剩氧的导电体542(导电体542a及导电体542b)氧化。
绝缘体545被用作第一栅极绝缘膜。绝缘体545优选与上述绝缘体524同样地使用包含过剩的氧并通过加热而释放氧的绝缘体形成。
具体而言，可以使用包含过剩氧的氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅。尤其是，氧化硅及氧氮化硅具有热稳定性，所以是优选的。
通过作为绝缘体545设置包含过剩氧的绝缘体，可以从绝缘体545对氧化物530b的沟道形成区域有效地供应氧。此外，与绝缘体524同样，优选降低绝缘体545中的水或氢等杂质的浓度。绝缘体545的厚度优选为1nm以上且20nm以下。此外，也可以在形成绝缘体545之前及/或后进行上述微波处理。
此外，为了将绝缘体545所包含的过剩氧高效地供应到氧化物530，也可以在绝缘体545与导电体560之间设置金属氧化物。该金属氧化物优选抑制从绝缘体545到导电体560的氧扩散。通过设置抑制氧的扩散的金属氧化物，从绝缘体545到导电体560的过剩氧的扩散受到抑制。换言之，可以抑制供应到氧化物530的过剩氧量减少。此外，可以抑制因过剩氧导致的导电体560的氧化。作为该金属氧化物，可以使用可用于绝缘体544的材料。
此外，与第二栅极绝缘膜同样，绝缘体545也可以具有叠层结构。由于当进行晶体管的微型化及高集成化时，有时栅极绝缘膜的薄膜化导致泄漏电流等问题，因此通过使被用作栅极绝缘膜的绝缘体具有high-k材料与具有热稳定性的材料的叠层结构，可以在保持物理厚度的同时降低晶体管工作时的栅极电位。此外，可以实现具有热稳定性及高相对介电常数的叠层结构。
在图23B及图23C中，用作第一栅电极的导电体560具有两层结构，但是也可以具有单层结构或三层以上的叠层结构。
作为导电体560a，优选使用具有抑制氢原子、氢分子、水分子、氮原子、氮分子、氧化氮分子(N2O、NO、NO2等)、铜原子等杂质的扩散的功能的导电材料。此外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能的导电材料。通过使导电体560a具有抑制氧的扩散的功能，可以抑制因绝缘体545所包含的氧导致导电体560b氧化而导电率下降。作为具有抑制氧的扩散的功能的导电材料，例如，优选使用钽、氮化钽、钌或氧化钌等。此外，作为导电体560a可以使用可应用于氧化物530的氧化物半导体。在此情况下，通过采用溅射法形成导电体560b，可以降低导电体560a的电阻值来使其成为导电体。其可以称为OC(Oxide Conductor)电极。
作为导电体560b，优选使用以钨、铜或铝为主要成分的导电材料。由于导电体560b还被用作布线，所以优选使用导电性高的导电体。例如，可以使用以钨、铜或铝为主要成分的导电材料。导电体560b也可以具有叠层结构，例如，可以采用钛或氮化钛和上述导电材料的叠层结构。
绝缘体580优选隔着绝缘体544设置在导电体542a及导电体542b上。绝缘体580优选具有过剩氧区域。例如，绝缘体580优选包含氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅或树脂等。尤其是，氧化硅及氧氮化硅具有热稳定性，所以是优选的。尤其是，氧化硅和具有空孔的氧化硅容易在后面的工序中形成过剩氧区域，所以是优选的。
绝缘体580优选具有过剩氧区域。通过设置通过加热而释放氧的绝缘体580，可以将绝缘体580中的氧高效地供应给氧化物530。此外，优选降低绝缘体580中的水或氢等杂质的浓度。
绝缘体580的开口以与导电体542a和导电体542b之间的区域重叠的方式形成。由此，导电体560以嵌入绝缘体580的开口中及夹在导电体542a与导电体542b之间的区域的方式设置。
在进行半导体装置的微型化时，需要缩短栅极长度，但是需要防止导电体560的导电性的下降。为此，在增大导电体560的厚度的情况下，导电体560有可能具有纵横比高的形状。在本实施方式中，由于将导电体560以嵌入绝缘体580的开口的方式设置，所以即使导电体560具有纵横比高的形状，在工序中也不发生导电体560的倒塌。
绝缘体574优选以与绝缘体580的顶面、导电体560的顶面及绝缘体545的顶面接触的方式设置。通过利用溅射法形成绝缘体574，可以在绝缘体545及绝缘体580中形成过剩氧区域。由此，可以将氧从该过剩氧区域供应到氧化物530中。
例如，作为绝缘体574，可以使用包含选自铪、铝、镓、钇、锆、钨、钛、钽、镍、锗和镁等中的一种或两种以上的金属氧化物。
尤其是，氧化铝具有高阻挡性，即使是0.5nm以上且3.0nm以下的薄膜，也可以抑制氢及氮的扩散。由此，通过利用溅射法形成的氧化铝可以在被用作氧供应源的同时还具有氢等杂质的阻挡膜的功能。
此外，优选在绝缘体574上设置被用作层间膜的绝缘体581。与绝缘体524等同样，优选降低绝缘体581中的水或氢等杂质的浓度。
此外，在形成于绝缘体581、绝缘体574、绝缘体580及绝缘体544中的开口配置导电体540a及导电体540b。导电体540a及导电体540b以隔着导电体560彼此对置的方式设置。导电体540a及导电体540b具有与后面说明的导电体546及导电体548同样的结构。
在绝缘体581上设置有绝缘体582。绝缘体582优选使用对氧及氢具有阻挡性的物质。因此，作为绝缘体582可以使用与绝缘体514同样的材料。例如，作为绝缘体582优选使用氧化铝、氧化铪、氧化钽等金属氧化物。
尤其是，氧化铝的不使膜透过氧及导致晶体管的电特性变动的氢、水分等杂质的阻挡效果高。因此，在晶体管的制造工序中及制造工序之后，氧化铝可以防止氢、水分等杂质进入晶体管500中。此外，氧化铝可以抑制氧从构成晶体管500的氧化物释放。因此，氧化铝适合用作晶体管500的保护膜。
此外，在绝缘体582上设置有绝缘体586。作为绝缘体586可以使用与绝缘体379同样的材料。此外，通过对上述绝缘体使用介电常数较低的材料，可以减少产生在布线之间的寄生电容。例如，作为绝缘体586，可以使用氧化硅膜或氧氮化硅膜等。
此外，在绝缘体520、绝缘体522、绝缘体524、绝缘体544、绝缘体580、绝缘体574、绝缘体581、绝缘体582及绝缘体586中嵌入导电体546及导电体548等。
导电体546及导电体548被用作与电容器600、晶体管500或晶体管550连接的插头或布线。导电体546及导电体548可以使用与导电体328及导电体330同样的材料设置。
此外，也可以在形成晶体管500之后，以围绕晶体管500的方式形成开口，并以覆盖该开口的方式形成对氢或水具有高阻挡性的绝缘体。通过由上述高阻挡性的绝缘体包裹晶体管500，可以防止水分及氢从外部进入。或者，也可以使用对氢或水具有高阻挡性的绝缘体包裹多个晶体管500。此外，在围绕晶体管500地形成开口的情况下，例如，当形成到达绝缘体522或绝缘体514的开口并接触于绝缘体522或绝缘体514地形成上述高阻挡性的绝缘体时可以兼作晶体管500的制造工序的一部分，所以是优选的。此外，作为对氢或水具有高阻挡性的绝缘体，例如使用与绝缘体522或绝缘体514同样的材料即可。
接着，在晶体管500的上方设置有电容器600。电容器600包括导电体610、导电体620及绝缘体630。
此外，也可以在导电体546及导电体548上设置导电体612。导电体612被用作与晶体管500连接的插头或者布线。导电体610被用作电容器600的电极。此外，可以同时形成导电体612及导电体610。
作为导电体612及导电体610可以使用包含选自钼、钛、钽、钨、铝、铜、铬、钕、钪中的元素的金属膜或以上述元素为成分的金属氮化物膜(氮化钽膜、氮化钛膜、氮化钼膜、氮化钨膜)等。或者，也可以使用铟锡氧化物、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、添加有氧化硅的铟锡氧化物等导电材料。
在本实施方式中，导电体612及导电体610具有单层结构，但是不局限于此，也可以具有两层以上的叠层结构。例如，也可以在具有阻挡性的导电体与导电性高的导电体之间形成对具有阻挡性的导电体及导电性高的导电体具有高紧密性的导电体。
绝缘体630可以使用与其他绝缘体同样的材料形成。此外，作为绝缘体630，也可以使用具有铁电性的材料。作为具有铁电性的材料，例如有氧化铪和氧化锆的混晶(也称为“HZO”)或对氧化铪添加了元素X(元素X为硅(Si)、铝(Al)、钆(Gd)、钇(Y)、镧(La)、锶(Sr)等)的材料等。此外，绝缘体630也可以使用具有钙钛矿结构的压电陶瓷。例如，作为具有铁电性的材料，也可以使用锆钛酸铅(PZT)、钽酸锶铋(SBT)、铁酸铋(BFO)或钛酸钡。
以隔着绝缘体630重叠于导电体610的方式设置导电体620。作为导电体620可以使用金属材料、合金材料、金属氧化物材料等导电材料。优选使用兼具耐热性和导电性的钨或钼等高熔点材料，尤其优选使用钨。当与导电体等其他构成要素同时形成导电体620时，使用低电阻金属材料的Cu(铜)或Al(铝)等即可。
在导电体620及绝缘体630上设置有绝缘体640。绝缘体640可以使用与绝缘体379同样的材料设置。此外，绝缘体640也可以用作覆盖其下方的凹凸形状的平坦化膜。
通过采用本结构，可以实现使用包含氧化物半导体的晶体管的半导体装置的微型化或高集成化。
本实施方式可以与本说明书等所示的其他实施方式适当地组合。
(实施方式6)
在本实施方式中，说明可以用于上述实施方式所说明的OS晶体管的金属氧化物(以下，也称为氧化物半导体)。
金属氧化物优选至少包含铟或锌。尤其优选包含铟和锌中的一个。此外，除了铟及锌之外，优选还包含铝、镓、钇、锡等。此外，也可以包含选自硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨、镁及钴等中的一种或多种。
<结晶结构的分类>
首先，对氧化物半导体中的结晶结构的分类参照图24A进行说明。图24A是说明氧化物半导体，典型为IGZO(包含In、Ga、Zn的金属氧化物)的结晶结构的分类的图。
如图24A所示，氧化物半导体大致分为“Amorphous(无定形)”、“Crystalline(结晶性)”、“Crystal(结晶)”。此外，completely amorphous包含在“Amorphous”中。此外，在“Crystalline”中包含CAAC(c-axis-aligned crystalline)、nc(nanocrystalline)及CAC(Cloud-Aligned Composite)。此外，在“Crystalline”的分类中不包含single crystal、poly crystal及completely amorphous。此外，在“Crystal”中包含single crystal及polycrystal。
此外，图24A所示的外框线被加粗的部分中的结构是介于“Amorphous(无定形)”与“Crystal(结晶)”之间的中间状态，是属于新的边界区域(New crystalline phase)的结构。换言之，该结构与“Crystal(结晶)”或在能量性上不稳定的“Amorphous(无定形)”可以说是完全不同的结构。
可以使用X射线衍射(XRD：X-Ray Diffraction)谱对膜或衬底的结晶结构进行评价。在此，图24B示出被分类为“Crystalline”的CAAC-IGZO膜的通过GIXD(Grazing-Incidence XRD)测量而得到的XRD谱。此外，将GIXD法也称为薄膜法或Seemann-Bohlin法。下面，将图24B所示的通过GIXD测量而得到的XRD谱简单地记为XRD谱。此外，图24B所示的CAAC-IGZO膜的组成是In：Ga：Zn＝4：2：3[原子个数比]附近。此外，图24B所示的CAAC-IGZO膜的厚度为500nm。
如图24B所示，在CAAC-IGZO膜的XRD谱中检测出表示明确的结晶性的峰值。具体而言，在CAAC-IGZO膜的XRD谱中，2θ＝31°附近检测出表示c轴取向的峰值。此外，如图24B所示那样，2θ＝31°附近的峰值在以检测出峰值强度的角度为轴时左右非对称。
此外，可以使用纳米束电子衍射法(NBED：Nano Beam Electron Diffraction)观察的衍射图案(也称为纳米束电子衍射图案)对膜或衬底的结晶结构进行评价。图24C示出CAAC-IGZO膜的衍射图案。图24C是将电子束向平行于衬底的方向入射的NBED观察的衍射图案。此外，图24C所示的CAAC-IGZO膜的组成是In：Ga：Zn＝4：2：3[原子个数比]附近。此外，在纳米束电子衍射法中，进行束径为1nm的电子衍射法。
如图24C所示那样，在CAAC-IGZO膜的衍射图案中观察到表示c轴取向的多个斑点。
<<氧化物半导体的结构>>
此外，在注目于氧化物半导体的结晶结构的情况下，有时氧化物半导体的分类与图24A不同。例如，氧化物半导体可以分类为单晶氧化物半导体和除此之外的非单晶氧化物半导体。作为非单晶氧化物半导体，例如可以举出上述CAAC-OS及nc-OS。此外，在非单晶氧化物半导体中包含多晶氧化物半导体、a-like OS(amorphous-like oxidesemiconductor)及非晶氧化物半导体等。
在此，对上述CAAC-OS、nc-OS及a-like OS的详细内容进行说明。
[CAAC-OS]
CAAC-OS是包括多个结晶区域的氧化物半导体，该多个结晶区域的c轴取向于特定的方向。此外，特定的方向是指CAAC-OS膜的厚度方向、CAAC-OS膜的被形成面的法线方向、或者CAAC-OS膜的表面的法线方向。此外，结晶区域是具有原子排列的周期性的区域。注意，在将原子排列看作晶格排列时结晶区域也是晶格排列一致的区域。再者，CAAC-OS具有在a-b面方向上多个结晶区域连接的区域，有时该区域具有畸变。此外，畸变是指在多个结晶区域连接的区域中，晶格排列一致的区域和其他晶格排列一致的区域之间的晶格排列的方向变化的部分。换言之，CAAC-OS是指c轴取向并在a-b面方向上没有明显的取向的氧化物半导体。
此外，上述多个结晶区域的每一个由一个或多个微小结晶(最大径小于10nm的结晶)构成。在结晶区域由一个微小结晶构成的情况下，该结晶区域的最大径小于10nm。此外，结晶区域由多个微小结晶构成的情况下，有时该结晶区域的尺寸为几十nm左右。
另外，在In-M-Zn氧化物(元素M为选自铝、镓、钇、锡、钛等中的一种或多种)中，CAAC-OS有包括含有层叠有铟(In)及氧的层(以下，In层)、含有元素M、锌(Zn)及氧的层(以下，(M，Zn)层)的层状结晶结构(也称为层状结构)的趋势。此外，铟和元素M可以彼此置换。因此，有时(M，Zn)层包含铟。此外，有时In层包含元素M。注意，有时In层包含Zn。该层状结构例如在高分辨率TEM图像中被观察作为晶格像。
例如，当对CAAC-OS膜使用XRD装置进行结构分析时，在使用θ/2θ扫描的Out-of-plane XRD测量中，在2θ＝31°或其附近检测出表示c轴取向的峰值。注意，表示c轴取向的峰值的位置(2θ值)有时根据构成CAAC-OS的金属元素的种类、组成等变动。
此外，例如，在CAAC-OS膜的电子衍射图案中观察到多个亮点(斑点)。此外，在以透过样品的入射电子束的斑点(也称为直接斑点)为对称中心时，某一个斑点和其他斑点被观察在点对称的位置。
在从上述特定的方向观察结晶区域的情况下，虽然该结晶区域中的晶格排列基本上是六方晶格，但是单位晶格并不局限于正六角形，有是非正六角形的情况。此外，在上述畸变中，有时具有五角形、七角形等晶格排列。此外，在CAAC-OS的畸变附近观察不到明确的晶界(grain boundary)。也就是说，晶格排列的畸变抑制晶界的形成。这可能是由于CAAC-OS因为a-b面方向上的氧原子的排列的低密度或因金属原子被取代而使原子间的键合距离产生变化等而能够包容畸变。
此外，确认到明确的晶界的结晶结构被称为所谓的多晶(polycrystal)。晶界成为复合中心而载流子被俘获，因而有可能导致晶体管的通态电流的降低、场效应迁移率的降低等。因此，确认不到明确的晶界的CAAC-OS是使晶体管的半导体层具有优异的结晶结构的结晶性氧化物之一。注意，为了构成CAAC-OS，优选包含Zn。例如，与In氧化物相比，In-Zn氧化物及In-Ga-Zn氧化物能够进一步地抑制晶界的发生，所以是优选的。
CAAC-OS是结晶性高且确认不到明确的晶界的氧化物半导体。因此，可以说在CAAC-OS中，不容易发生起因于晶界的电子迁移率的降低。此外，氧化物半导体的结晶性有时因杂质的混入或缺陷的生成等而降低，因此可以说CAAC-OS是杂质或缺陷(氧空位等)少的氧化物半导体。因此，包含CAAC-OS的氧化物半导体的物理性质稳定。因此，包含CAAC-OS的氧化物半导体具有高耐热性及可靠性良好。此外，CAAC-OS对制造工序中的高温度(所谓热积存；thermal budget)也很稳定。由此，通过在OS晶体管中使用CAAC-OS，可以扩大制造工序的自由度。
[nc-OS]
在nc-OS中，微小的区域(例如1nm以上且10nm以下的区域，特别是1nm以上且3nm以下的区域)中的原子排列具有周期性。换言之，nc-OS具有微小的结晶。此外，例如，该微小的结晶的尺寸为1nm以上且10nm以下，尤其为1nm以上且3nm以下，将该微小的结晶称为纳米晶。此外，nc-OS在不同的纳米晶之间观察不到结晶取向的规律性。因此，在膜整体中观察不到取向性。所以，有时nc-OS在某些分析方法中与a-like OS或非晶氧化物半导体没有差别。例如，在对nc-OS膜使用XRD装置进行结构分析时，在使用θ/2θ扫描的Out-of-plane XRD测量中，不检测出表示结晶性的峰值。此外，在对nc-OS膜进行使用其束径比纳米晶大(例如，50nm以上)的电子束的电子衍射(也称为选区电子衍射)时，观察到类似光晕图案的衍射图案。另一方面，在对nc-OS膜进行使用其束径近于或小于纳米晶的尺寸(例如1nm以上且30nm以下)的电子束的电子衍射(也称为纳米束电子衍射)的情况下，有时得到在以直接斑点为中心的环状区域内观察到多个斑点的电子衍射图案。
[a-like OS]
a-like OS是具有介于nc-OS与非晶氧化物半导体之间的结构的氧化物半导体。a-like OS包含空洞或低密度区域。也就是说，a-like OS的结晶性比nc-OS及CAAC-OS的结晶性低。此外，a-like OS的膜中的氢浓度比nc-OS及CAAC-OS的膜中的氢浓度高。
<<氧化物半导体的构成>>
接着，说明上述的CAC-OS的详细内容。注意，CAC-OS与材料构成有关。
[CAC-OS]
CAC-OS例如是指包含在金属氧化物中的元素不均匀地分布的构成，其中包含不均匀地分布的元素的材料的尺寸为0.5nm以上且10nm以下，优选为1nm以上且3nm以下或近似的尺寸。注意，在下面也将在金属氧化物中一个或多个金属元素不均匀地分布且包含该金属元素的区域混合的状态称为马赛克状或补丁(patch)状，该区域的尺寸为0.5nm以上且10nm以下，优选为1nm以上且3nm以下或近似的尺寸。
再者，CAC-OS是指其材料分开为第一区域与第二区域而成为马赛克状且该第一区域分布于膜中的结构(以下，也称为云状)。就是说，CAC-OS是指该第一区域和该第二区域混合的复合金属氧化物。
在此，将相对于构成In-Ga-Zn氧化物的CAC-OS的金属元素的In、Ga及Zn的原子个数比的每一个记为[In]、[Ga]及[Zn]。例如，在In-Ga-Zn氧化物的CAC-OS中，第一区域是其[In]大于CAC-OS膜的组成中的[In]的区域。此外，第二区域是其[Ga]大于CAC-OS膜的组成中的[Ga]的区域。此外，例如，第一区域是其[In]大于第二区域中的[In]且其[Ga]小于第二区域中的[Ga]的区域。此外，第二区域是其[Ga]大于第一区域中的[Ga]且其[In]小于第一区域中的[In]的区域。
具体而言，上述第一区域是以铟氧化物、铟锌氧化物等为主要成分的区域。此外，上述第二区域是以镓氧化物、镓锌氧化物等为主要成分的区域。换言之，可以将上述第一区域称为以In为主要成分的区域。此外，可以将上述第二区域称为以Ga为主要成分的区域。
注意，有时观察不到上述第一区域和上述第二区域的明确的边界。
例如，在In-Ga-Zn氧化物的CAC-OS中，根据通过能量分散型X射线分析法(EDX：Energy Dispersive X-ray spectroscopy)取得的EDX面分析(mapping)图像，可确认到以In为主要成分的区域(第一区域)及以Ga为主要成分的区域(第二区域)不均匀地分布而混合。
在将CAC-OS用于晶体管的情况下，通过起因于第一区域的导电性和起因于第二区域的绝缘性的互补作用，可以使CAC-OS具有开关功能(开启/关闭的功能)。换言之，在CAC-OS的材料的一部分中具有导电性的功能且在另一部分中具有绝缘性的功能，在材料的整体中具有半导体的功能。通过使导电性的功能和绝缘性的功能分离，可以最大限度地提高各功能。因此，通过将CAC-OS用于晶体管，可以实现高通态电流(Ion)、高场效应迁移率(μ)及良好的开关工作。
氧化物半导体具有各种结构及各种特性。本发明的一个方式的氧化物半导体也可以包括非晶氧化物半导体、多晶氧化物半导体、a-like OS、CAC-OS、nc-OS、CAAC-OS中的两种以上。
<包括氧化物半导体的晶体管>
接着，说明将上述氧化物半导体用于晶体管的情况。
通过将上述氧化物半导体用于晶体管，可以实现场效应迁移率高的晶体管。此外，可以实现可靠性高的晶体管。
此外，优选将载流子浓度低的氧化物半导体用于晶体管。例如，氧化物半导体的载流子浓度为1×1017cm-3以下，优选为1×1015cm-3以下，更优选为1×1013cm-3以下，进一步优选为1×1011cm-3以下，还进一步优选低于1×1010cm-3且为1×10-9cm-3以上。在以降低氧化物半导体膜的载流子浓度为目的的情况下，可以降低氧化物半导体膜中的杂质浓度以降低缺陷态密度。在本说明书等中，将杂质浓度低且缺陷态密度低的状态称为“高纯度本征”或“实质上高纯度本征”。此外，有时将载流子浓度低的氧化物半导体称为“高纯度本征”或“实质上高纯度本征”的氧化物半导体。
因为高纯度本征或实质上高纯度本征的氧化物半导体膜具有较低的缺陷态密度，所以有可能具有较低的陷阱态密度。
此外，被氧化物半导体的陷阱能级俘获的电荷到消失需要较长的时间，有时像固定电荷那样动作。因此，有时在陷阱态密度高的氧化物半导体中形成沟道形成区域的晶体管的电特性不稳定。
因此，为了使晶体管的电特性稳定，降低氧化物半导体中的杂质浓度是有效的。为了降低氧化物半导体中的杂质浓度，优选还降低附近膜中的杂质浓度。作为杂质有氢、氮、碱金属、碱土金属、铁、镍、硅等。
<杂质>
在此，说明氧化物半导体中的各杂质的影响。
在氧化物半导体包含第14族元素之一的硅及碳时，氧化物半导体中形成缺陷能级。因此，将氧化物半导体中的硅及碳的浓度、与氧化物半导体的界面附近的硅及碳的浓度(通过二次离子质谱分析法(SIMS：Secondary Ion Mass Spectrometry)测得的浓度)设定为2×1018atoms/cm3以下，优选为2×1017atoms/cm3以下。
此外，当氧化物半导体包含碱金属或碱土金属时，有时形成缺陷能级而形成载流子。因此，使用包含碱金属或碱土金属的氧化物半导体的晶体管容易具有常开启特性。由此，将利用SIMS分析测得的氧化物半导体中的碱金属或碱土金属的浓度设定为1×1018atoms/cm3以下，优选为2×1016atoms/cm3以下。
另外，当氧化物半导体包含氮时，容易产生作为载流子的电子，使载流子浓度增高，而被n型化。其结果，将含有氮的氧化物半导体用于半导体的晶体管容易具有常开启型特性。或者，在氧化物半导体包含氮时，有时形成陷阱能级。其结果，有时晶体管的电特性不稳定。因此，将利用SIMS测得的氧化物半导体中的氮浓度设定为低于5×1019atoms/cm3，优选为5×1018atoms/cm3以下，更优选为1×1018atoms/cm3以下，进一步优选为5×1017atoms/cm3以下。
包含在氧化物半导体中的氢与键合于金属原子的氧起反应生成水，因此有时形成氧空位。当氢进入该氧空位时，有时生成作为载流子的电子。此外，有时由于氢的一部分与键合于金属原子的氧键合，产生作为载流子的电子。因此，具有含有氢的氧化物半导体的晶体管容易具有常开启特性。由此，优选尽可能减少氧化物半导体中的氢。具体而言，在氧化物半导体中，将利用SIMS测得的氢浓度设定为低于1×1020atoms/cm3，优选低于1×1019atoms/cm3，更优选低于5×1018atoms/cm3，更进一步优选低于1×1018atoms/cm3。
通过将杂质被充分降低的氧化物半导体用于晶体管的沟道形成区域，可以使晶体管具有稳定的电特性。
本实施方式可以与本说明书等所示的其他实施方式适当地组合。
(实施方式7)
在本实施方式中，作为半导体装置的一个例子，对IC芯片、电子构件及电子设备等进行说明。
<电子构件的制造方法例子>
图25A是示出电子构件的制造方法例子的流程图。电子构件也被称为半导体封装或IC用封装等。该电子构件根据端子取出方向及端子的形状具有多个不同规格和名称。在本实施方式中，说明其一个例子。
通过组装工序(后工序)在印刷电路板上组合多个能够装卸的构件，可以形成由晶体管构成的半导体装置。后工序可以通过进行图25A所示的各工序完成。具体而言，在由前工序得到的元件衬底完成(步骤ST71)之后，对衬底背面进行研磨。通过在此阶段使衬底薄膜化，减少在前工序中产生的衬底的翘曲等，而实现构件的小型化。接着，进行将衬底分成多个芯片的“切割(dicing)工序”(步骤ST72)。
图25B是进行切割工序之前的半导体晶片7100的俯视图。图25C是图25B的部分放大图。半导体晶片7100设置有多个电路区域7102。电路区域7102设置有根据本发明的实施方式的半导体装置(例如，保持电路、存储装置、摄像装置、MCU等)。
多个电路区域7102的每一个都被分离区域7104围绕。分离线(也称为“切割线”)7106位于与分离区域7104重叠的位置上。在切割工序(步骤ST72)中，通过沿着分离线7106切割半导体晶片7100，从半导体晶片7100切割出包括电路区域7102的芯片7110。图25D是芯片7110的放大图。
另外，也可以在分离区域7104中设置导电层或半导体层。通过在分离区域7104中设置导电层或半导体层，可以缓和可能在切割工序中产生的ESD，而防止起因于切割工序的成品率下降。另外，一般来说，为了冷却衬底、去除刨花、防止带电等，一边将溶解有碳酸气体等以降低其电阻率的纯水供应给切削部一边进行切割工序。通过在分离区域7104中设置导电层或半导体层，可以减少该纯水的使用量。因此，可以降低半导体装置的生产成本。另外，可以提高半导体装置的生产率。
在进行步骤ST72之后，分别拾取分离后的芯片并将其安装且接合于引线框架上，即进行芯片接合(die bonding)工序(步骤ST73)。芯片接合工序中的芯片与引线框架的接合方法根据产品选择合适的方法即可。例如，可以使用树脂或胶带进行接合。芯片接合工序中的芯片与引线框架的接合可以通过在插入物(interposer)上安装芯片来进行。在引线键合(wire bonding)工序中，使引线框架的引线与芯片上的电极通过金属细线(wire)电连接(步骤ST74)。作为金属细线可以使用银线或金线。引线键合可以使用球键合(ballbonding)或楔键合(wedge bonding)。
实施由环氧树脂等密封进行了引线键合的芯片的模塑(molding)工序(步骤ST75)。通过进行模塑工序，电子构件的内部被树脂填充，可以减轻机械外力所导致的对内置电路部及金属细线的损伤，还可以降低因水分及/或灰尘所导致的特性劣化。接着，对引线框架的引线进行电镀处理。并且，对引线进行切断及成型加工(步骤ST76)。通过该电镀处理可以防止引线生锈，而在之后将引线安装于印刷电路板时，可以更加确实地进行焊接。接着，对封装表面实施印字处理(marking)(步骤ST77)。然后，通过检验工序(步骤ST78)完成电子构件(步骤ST79)。通过组装上述实施方式的半导体装置，可以提供功耗低的小型电子构件。
图25E示出完成的电子构件的立体示意图。在图25E中，作为电子构件的一个例子，示出QFP(Quad Flat Package：四侧引脚扁平封装)的立体示意图。如图25E所示，电子构件7000包括引线7001及芯片7110。
电子构件7000例如安装于印刷电路板7002。通过组合多个这样的电子构件7000并使其在印刷电路板7002上彼此电连接，可以将电子构件7000安装于电子设备。完成的电路板7004设置于电子设备等的内部。通过安装电子构件7000，可以减少电子设备的功耗。或者，容易实现电子设备的小型化。
电子构件7000能够用作如下各种领域的电子设备的电子构件(IC芯片)：数字信号处理、软件无线电(software-defined radio systems)、航空电子(如通信设备、导航系统、自动驾驶系统(autopilot systems)、飞行管理系统等与航空有关的电子设备)、ASIC原型(ASIC prototyping)、医学图像处理、语音识别、加密、生物信息学(bioinformatics)、机械装置的模拟器及射电天文学中的射电望远镜等。作为这种电子设备，可以举出拍摄装置(视频摄像机、数码相机等)、显示装置、个人计算机(PC)、移动电话机、包括便携式的游戏机、便携式信息终端(智能手机或平板信息终端等)、电子书阅读器终端、可穿戴信息终端(时钟式、头戴式、护目镜型、眼镜型、袖章型、手镯型、项链型等)、导航系统、音频再现装置(汽车音响系统、数字音频播放器等)、复印机、传真机、打印机、多功能打印机、自动柜员机(ATM)、自动售货机以及家庭用电器产品等。
本实施方式可以与本说明书等所示的其他实施方式适当地组合。
(实施方式8)
在本实施方式中，对包括根据本发明的一个方式的半导体装置的电子设备的一个例子进行说明。图26A至图26J示出电子设备的一个例子。注意，图26A至图26J示出包括根据本发明的一个方式的半导体装置的电子构件7000包括在各电子设备中的情况。
在各种电子设备中，有时例如进行将音频信息、摄像信息、照度信息、温度信息等各种模拟信息转换为数字信息的AD转换。通过将根据本发明的一个方式的半导体装置用于电子设备，可以进行功耗的增大得到抑制的AD转换。也就是说，通过将根据本发明的一个方式的半导体装置用于电子设备，可以降低功耗。另外，通过使用根据本发明的一个方式的半导体装置，可以实现精度高的AD转换。另外，通过使用根据本发明的一个方式的半导体装置，可以实现高速的AD转换。
[移动电话机]
图26A所示的信息终端5500是信息终端之一的移动电话机(智能手机)。信息终端5500包括外壳5510、显示部5511、扬声器5512、摄像头5513、麦克风5514等，作为输入界面在显示部5511中包括触控面板，并且外壳5510上设置有操作开关5515。
信息终端5500可以保持在执行程序时生成的临时文件(例如，使用网页浏览器时的缓存等)。在信息终端5500中进行将音频信息、摄像信息、照度信息等各种模拟信息转换为数字信息的AD转换等。
[可穿戴终端]
此外，图26B示出可穿戴终端的一个例子的信息终端5900。信息终端5900包括外壳5901、显示部5902、操作开关5903、操作开关5904、表带5905等。
信息终端5900包括温度传感器、气压传感器、照度传感器等各种传感器。在信息终端5900中进行将各种传感器所得的模拟信息转换为数字信息的AD转换等。
[信息终端]
图26C示出台式信息终端5300。台式信息终端5300包括信息终端主体5301、显示部5302、键盘5303、摄像头5304等。
与上述信息终端5500同样，在台式信息终端5300中进行将各种模拟信息转换为数字信息的AD转换等。
注意，在上述例子中，图26A至图26C分别示出智能手机、可穿戴终端及台式信息终端作为电子设备的例子，但是也可以应用智能手机、可穿戴终端及台式信息终端以外的信息终端。作为智能手机、可穿戴终端及台式信息终端以外的信息终端，例如可以举出PDA(Personal Digital Assistant：个人数码助理)、笔记本式信息终端、工作站等。
[电器产品]
此外，图26D示出电器产品的一个例子的电冷藏冷冻箱5800。电冷藏冷冻箱5800包括外壳5801、冷藏室门5802及冷冻室门5803等。例如，电冷藏冷冻箱5800是对应于IoT(Internet of Things：物联网)的电冷藏冷冻箱。
可以将根据本发明的一个方式的半导体装置应用于电冷藏冷冻箱5800。通过利用互联网等，可以使电冷藏冷冻箱5800对信息终端等发送储存在电冷藏冷冻箱5800中的食品或该食品的消费期限等的信息。在电冷藏冷冻箱5800中进行将库内温度等各种模拟信息转换为数字信息的AD转换等。
在上述例子中，作为电器产品说明电冷藏冷冻箱，但是作为其他电器产品，例如可以举出吸尘器、微波炉、电烤箱、电饭煲、热水器、IH炊具、饮水机、包括空气调节器的冷暖空調机、洗衣机、干衣机、视听设备等。
[游戏机]
此外，图26E示出游戏机的一个例子的便携式游戏机5200。便携式游戏机5200包括外壳5201、显示部5202、操作开关5203、照度传感器5204、麦克风5205等。
此外，图26F示出游戏机的一个例子的固定式游戏机7500。固定式游戏机7500包括主体7520及控制器7522。主体7520可以以无线方式或有线方式与控制器7522连接。此外，虽然在图26F中未图示，但是控制器7522可以包括显示游戏的图像的显示部、作为操作开关以外的输入接口的触控面板及控制杆、旋转式抓手、滑动式抓手、麦克风等。此外，控制器7522不局限于图26F所示的形状，也可以根据游戏的种类改变控制器7522的形状。例如，在FPS(First Person Shooter，第一人称射击类游戏)等射击游戏中，作为扳机使用操作开关，可以使用模仿枪的形状的控制器。此外，例如，在音乐游戏等中，可以使用模仿乐器、音乐器件等的形状的控制器。再者，固定式游戏机也可以设置照相机、深度传感器、麦克风等，由游戏玩者的手势及/或声音等操作以代替控制器操作。
此外，上述游戏机的影像可以由电视装置、个人计算机用显示器、游戏用显示器、头戴显示器等显示装置输出。
在便携式游戏机5200或固定式游戏机7500等中也进行将各种模拟信息转换为数字信息的AD转换等。通过将根据本发明的一个方式的半导体装置用于便携式游戏机5200或固定式游戏机7500等，可以实现低功耗的便携式游戏机5200或固定式游戏机7500。此外，借助于低功耗，可以降低来自电路的发热，由此可以减少因发热而给电路本身、外围电路以及模块带来的负面影响。
作为电子设备之一的游戏机示出便携式游戏机5200或固定式游戏机7500，但本发明的一个方式的电子设备例如还包括设置在娱乐设施(游戏中心、游乐园等)的街机游戏机、设置在体育设施的击球练习用投球机等。
[移动体]
上述实施方式所说明的半导体装置可以应用于作为移动体的汽车及汽车的驾驶座位附近。
图26G示出作为移动体的一个例子的汽车5700。
汽车5700的驾驶座位附近设置有能够显示速度表、转速计、行驶距离、加油量、排档状态、空调的设定等以提供各种信息的仪表板。此外，驾驶座位附近也可以设置有表示上述信息的显示装置。
尤其是，可以使用由该显示装置和设置在汽车5700的外侧的摄像装置(未图示)拍摄的影像补充被支柱等遮挡的视野、驾驶座位的死角等，从而可以提高安全性。
在汽车5700中进行将各种模拟信息转换为数字信息的AD转换。AD转换所得的数字信息用于进行自动驾驶、导航、危险预测等的系统。根据本发明的一个方式的半导体装置可以进行高精度的AD转换。或者，根据本发明的一个方式的半导体装置可以进行高速的AD转换。通过使用根据本发明的一个方式的半导体装置，可以提高自动驾驶、导航、危险预测等的运算处理精度。通过使用根据本发明的一个方式的半导体装置，可以提高自动驾驶、导航、危险预测等的运算处理速度。
虽然在上述例子中作为移动体的一个例子说明汽车，但是移动体不局限于汽车。例如，作为移动体，也可以举出电车、单轨铁路、船舶、飞行物(直升机、无人驾驶飞机(无人机)、飞机、火箭)等。
[照相机]
根据本发明的一个方式的半导体装置可以应用于照相机。
图26H示出摄像装置的一个例子的数码相机6240。数码相机6240包括外壳6241、显示部6242、操作开关6243、快门按钮6244等，并且安装有可装卸的镜头6246。在此，数码相机6240采用能够从外壳6241拆卸下镜头6246的结构，但是镜头6246及外壳6241也可以被形成为一体。此外，数码相机6240还可以包括另外安装的闪光灯装置及取景器等。
通过将根据本发明的一个方式的半导体装置用于数码相机6240，可以实现高速的AD转换。此外，借助于功耗下降，可以降低来自电路的发热，由此可以减少因发热而给电路本身、外围电路以及模块带来的负面影响。
[视频摄像机]
上述实施方式所说明的半导体装置可以应用于视频摄像机。
图26I示出摄像装置的一个例子的视频摄像机6300。视频摄像机6300包括第一外壳6301、第二外壳6302、显示部6303、操作开关6304、镜头6305、连接部6306等。操作开关6304及镜头6305设置在第一外壳6301上，显示部6303设置在第二外壳6302上。第一外壳6301与第二外壳6302由连接部6306连接，第一外壳6301与第二外壳6302间的角度可以由连接部6306改变。显示部6303的图像也可以根据连接部6306中的第一外壳6301与第二外壳6302间的角度切换。
通过将根据本发明的一个方式的半导体装置用于视频摄像机6300，可以实现高速的AD转换。此外，借助于功耗下降，可以降低来自电路的发热，由此可以减少因发热而给电路本身、外围电路以及模块带来的负面影响。
[ICD]
可以将上述实施方式所说明的半导体装置应用于埋藏式心律转复除颤器(ICD)。
图26J是示出ICD的一个例子的截面示意图。ICD主体5400至少包括电池5401、电子构件7000、调节器、控制电路、天线5404、向右心房的金属丝5402、向右心室的金属丝5403。
ICD主体5400通过手术设置在体内，两个金属丝穿过人体的锁骨下静脉5405及上腔静脉5406，并且其中一个金属丝的先端设置于右心室，另一个金属丝的先端设置于右心房。
ICD主体5400具有心脏起搏器的功能，并在心律在规定范围之外时对心脏进行起搏。此外，在即使进行起搏也不改善心律时(快速的心室頻脉或心室颤动等)进行利用去颤的治疗。
为了适当地进行起搏及去颤，ICD主体5400需要经常监视心律。因此，ICD主体5400包括用来检测心律的传感器。此外，ICD主体5400可以在电子构件7000中储存通过该传感器测得的心律的数据、利用起搏进行治疗的次数、时间等。
此外，因为由天线5404接收电力，且该电力被充电到电池5401。此外，通过使ICD主体5400包括多个电池，可以提高安全性。具体而言，即使ICD主体5400中的部分电池产生故障，其他电池可以起作用而被用作辅助电源。
此外，除了能够接收电力的天线5404，还可以包括能够发送生理信号的天线，例如，也可以构成能够由外部的监视装置确认脉搏、呼吸数、心律、体温等生理信号的监视心脏活动的系统。
通过将根据本发明的一个方式的半导体装置用于ICD主体5400，可以实现高速的AD转换。此外，借助于功耗下降，可以降低来自电路的发热，由此可以减少因发热而给电路本身、外围电路以及模块带来的负面影响。由此，可以提高ICD主体5400的可靠性。
[计算机]
图27A所示的计算机5600是大型计算机的例子。在计算机5600中，多个机架式计算机5620收纳在机架5610中。
计算机5620例如可以具有图27B所示的立体图的结构。在图27B中，计算机5620包括母板5630，母板5630包括多个插槽5631以及多个连接端子等。插槽5631插入有个人计算机卡5621。并且，个人计算机卡5621包括连接端子5623、连接端子5624、连接端子5625，它们连接到母板5630。
图27C所示的个人计算机卡5621是包括CPU、GPU、半导体装置等的处理板的一个例子。个人计算机卡5621具有板5622。此外，板5622包括连接端子5623、连接端子5624、连接端子5625、半导体装置5626、半导体装置5627、半导体装置5628以及连接端子5629。注意，图27C示出半导体装置5626、半导体装置5627以及半导体装置5628以外的半导体装置，关于这些半导体装置的说明，参照以下记载的半导体装置5626、半导体装置5627以及半导体装置5628的说明。
连接端子5629具有可以插入母板5630的插槽5631的形状，连接端子5629被用作连接个人计算机卡5621与母板5630的接口。作为连接端子5629的规格例如可以举出PCIe等。
连接端子5623、连接端子5624、连接端子5625例如可以用作用来对个人计算机卡5621供电或输入信号等的接口。此外，例如，可以用作用来进行个人计算机卡5621所计算的信号的输出等的接口。作为连接端子5623、连接端子5624、连接端子5625各自的规格例如可以举出USB(Universal Serial Bus：通用串行总线)、SATA(Serial ATA：串行ATA)、SCSI(Small Computer System Interface：小型计算机系统接口)等。此外，当从连接端子5623、连接端子5624、连接端子5625输出视频信号时，作为各规格可以举出HDMI(注册商标)等。
半导体装置5626包括进行信号的输入及输出的端子(未图示)，通过将该端子插入板5622所包括的插座(未图示)，可以电连接半导体装置5626与板5622。
半导体装置5627包括多个端子，通过将该端子以回流焊方式焊接到板5622所包括的布线，可以电连接半导体装置5627与板5622。作为半导体装置5627，例如，可以举出FPGA(Field Programmable Gate Array：现场可编程门阵列)、GPU、CPU等。作为半导体装置5627，例如可以使用电子构件7000。
半导体装置5628包括多个端子，通过将该端子以回流焊方式焊接到板5622所包括的布线，可以电连接半导体装置5628与板5622。作为半导体装置5628，例如，可以举出半导体装置等。作为半导体装置5628，例如可以使用电子构件7000。
计算机5600可以被用作并行计算机。通过将计算机5600用作并行计算机，例如可以进行人工智能的学习及推理所需要的大规模计算。
通过将本发明的一个方式的半导体装置用于上述各种电子设备，可以实现电子设备的小型化、高速化或低功耗化。此外，本发明的一个方式的半导体装置的低功耗少，由此可以降低电路发热。由此，可以减少因该发热而给电路本身、外围电路及模块带来的负面影响。由此，可以提高电子设备的可靠性。
本实施方式可以与本说明书等所示的其他实施方式适当地组合。
[实施例]
试制上述实施方式所公开的AD转换装置100并测量其输入输出特性。图28示出输入输出特性的测量结果。在图28中，横轴表示输入到AD转换装置100的电流(电流Ia与电流Ib之差分电流)，纵轴表示与输入的电流对应的输出(数字值)。
从图28可知，-30nA至30nA的电流值以一次函数被转换为-256至256的数字值。从图28可知，通过根据本发明的一个方式的AD转换装置100，可以将微小电流转换为附加符号位的8位的数字数据。
[符号说明]
100：AD转换装置、110：比较部、112：端子、113：端子、114：端子、115：端子、116：端子、117：端子、120：控制部、121：符号生成部、122：数字信号生成部、130：DA转换部、190：AD转换装置、195：运算部。

Claims (9)

1.一种半导体装置，包括：
对第一信号的电流值和第二信号的电流值进行比较的比较部；
第一数字模拟转换部；
第二数字模拟转换部；以及
控制部，
其中，所述比较部具有如下功能：
对所述第一信号和所述第二信号进行比较而生成输出信号，
所述控制部具有如下功能：
根据所述输出信号生成符号位；
生成数字信号；以及
输出所述符号位及所述数字信号，
所述第一数字模拟转换部具有如下功能：
将对应于所述数字信号的电流值的电流加到所述第一信号，
并且，所述第二数字模拟转换部具有如下功能：
将对应于所述数字信号的电流值的电流加到所述第二信号。
2.根据权利要求1所述的半导体装置，
其中所述符号位取决于所述第一信号的电流值与所述第二信号的电流值的大小关系。
3.根据权利要求1或2所述的半导体装置，
其中所述符号位为1位的数字值。
4.根据权利要求1至3中任一项所述的半导体装置，
其中所述数字信号取决于所述第一信号与所述第二信号的差分电流。
5.根据权利要求1至4中任一项所述的半导体装置，
其中所述数字信号为8位以上且16位以下的数字值。
6.根据权利要求1至5中任一项所述的半导体装置，
其中所述比较部为电流比较型比较器。
7.根据权利要求1至6中任一项所述的半导体装置，
其中所述半导体装置被用作逐次逼近型AD转换装置。
8.根据权利要求1至7中任一项所述的半导体装置，
其中所述半导体装置被用作ReLu函数。
9.一种显示装置，包括：
像素部；以及
外围电路，
其中，所述像素部包括具有使电流流过所述外围电路的功能的多个像素，
所述外围电路包括被输入所述电流作为所述第一信号的AD转换电路，
并且，所述AD转换电路包括权利要求1至8中任一项所述的半导体装置。
CN202180047446.8A 2020-08-03 2021-07-26 半导体装置 Pending CN115769497A (zh)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP2020-131717 2020-08-03
JP2020131717 2020-08-03
JP2020219739 2020-12-29
JP2020-219739 2020-12-29
JP2021017033 2021-02-05
JP2021-017033 2021-02-05
JP2021-095086 2021-06-07
JP2021095086 2021-06-07
PCT/IB2021/056695 WO2022029542A1 (ja) 2020-08-03 2021-07-26 半導体装置

Publications (1)

Publication Number Publication Date
CN115769497A true CN115769497A (zh) 2023-03-07

Family

ID=80117222

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180047446.8A Pending CN115769497A (zh) 2020-08-03 2021-07-26 半导体装置

Country Status (5)

Country Link
US (1) US20230353163A1 (zh)
JP (1) JPWO2022029542A1 (zh)
KR (1) KR20230048063A (zh)
CN (1) CN115769497A (zh)
WO (1) WO2022029542A1 (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1108198B (it) * 1978-09-13 1985-12-02 Cselt Centro Studi Lab Telecom Perfezionamenti ai codificatori analogici digitali
EP3503407B1 (en) * 2017-12-19 2021-04-07 IMEC vzw Improvements in or related to analog-to-digital converters
JP7142341B2 (ja) * 2018-04-16 2022-09-27 ザインエレクトロニクス株式会社 Ａｄ変換器

Also Published As

Publication number Publication date
WO2022029542A1 (ja) 2022-02-10
JPWO2022029542A1 (zh) 2022-02-10
KR20230048063A (ko) 2023-04-10
US20230353163A1 (en) 2023-11-02

Similar Documents

Publication Publication Date Title
JP7170108B2 (ja) 半導体装置
WO2019207404A1 (ja) 半導体装置
TW202022681A (zh) 半導體裝置及電子裝置
CN110998808A (zh) 半导体装置及半导体装置的制造方法
US11594176B2 (en) Semiconductor device, display apparatus, electronic device, and operation method of semiconductor device
CN113383342A (zh) 半导体装置及电子设备
CN113196659A (zh) 滞环比较器、半导体装置以及蓄电装置
CN115769497A (zh) 半导体装置
JP7480133B2 (ja) 半導体装置、及び電子機器
CN115769221A (zh) 半导体装置及电子设备
CN115552408A (zh) 半导体装置及电子设备
WO2022029534A1 (ja) 半導体装置の駆動方法
WO2022058838A1 (ja) 半導体装置、および電子機器
WO2022023866A1 (ja) 半導体装置
WO2022248963A1 (ja) 半導体装置
WO2023148580A1 (ja) 半導体装置の動作方法
WO2023002291A1 (ja) 半導体装置
WO2024074967A1 (ja) 半導体装置、記憶装置、及び電子機器
CN115885472A (zh) 半导体装置
KR102669811B1 (ko) 반도체 장치, 및 반도체 장치의 제작 방법
CN116134442A (zh) 半导体装置及电子设备
CN115836293A (zh) 半导体装置及电子设备
KR20230003476A (ko) 반도체 장치
CN116114019A (zh) 半导体装置及电子设备
CN116547737A (zh) 显示系统及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination