CN115707233A - 半导体装置及其形成方法 - Google Patents

半导体装置及其形成方法 Download PDF

Info

Publication number
CN115707233A
CN115707233A CN202210299700.XA CN202210299700A CN115707233A CN 115707233 A CN115707233 A CN 115707233A CN 202210299700 A CN202210299700 A CN 202210299700A CN 115707233 A CN115707233 A CN 115707233A
Authority
CN
China
Prior art keywords
protective
stripe
layer
strip
shaped active
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210299700.XA
Other languages
English (en)
Inventor
陈达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Publication of CN115707233A publication Critical patent/CN115707233A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0387—Making the trench
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)

Abstract

半导体装置及其形成方法，所述方法包括：形成第一保护条及第二保护条于半导体基板上。第一保护条及第二保护条在第一方向上延伸且垂直于第一方向的第二方向上交替地设置。第一保护条及第二保护条彼此间隔开。选择性地移除第一保护条的一部分以切割第一保护条。选择性地移除第二保护条的一部分以切割第二保护条。刻蚀半导体基板以形成沟槽。移除第一保护条及第二保护条的剩余部分。填充隔离材料层于沟槽中。隔离材料层定义多个条状主动区。形成电容接触件于每个条状主动区的两端上。本申请能够使用两种自对准双重图案化工艺，降低形成半导体装置的成本。

Description

半导体装置及其形成方法
技术领域
本发明实施例是关于半导体装置，特别是关于一种存储器装置及其形成方法。
背景技术
半导体装置应用于许多产业，例如：汽车制造、通讯、电脑及消费电子产品。随着功能性的增加，半导体装置仍持续发展朝向尺寸缩小的目标发展。然而，微缩也伴随着一些问题，例如制造复杂性增加，并导致较高的制造成本。
发明内容
本发明实施例提供一种半导体装置的形成方法，包括：形成第一保护条及第二保护条于半导体基板上，其中第一保护条及第二保护条在第一方向上延伸且在垂直于第一方向的第二方向上交替地设置，且第一保护条及第二保护条彼此间隔开；选择性地移除第一保护条的一部分以切割第一保护条；选择性地移除第二保护条的一部分以切割第二保护条；刻蚀半导体基板以形成沟槽，其中第一保护条及第二保护条的剩余部分作为刻蚀掩膜；移除第一保护条及第二保护条的剩余部分；填充隔离材料层于沟槽中，其中隔离材料层定义多个条状主动区；以及形成多个电容接触件于每个条状主动区的两端上。
本发明实施例提供一种半导体装置，包括：半导体基板；隔离材料层，位于半导体基板上；由隔离材料层定义的多个条状主动区，其中在一行中的每个条状主动区的边缘的列位置相对于在相邻行中的每个条状主动区的相应边缘的列位置横向地偏移一偏移距离，且偏移距离是条状主动区的宽度的一到两倍；以及多个电容接触件，位于每个条状主动区的两端上。
附图说明
图1、图2A、图5A、图6A、图7A、图8A、图9A、图10A、图11A、图12A及图13是根据本发明的一些实施例，绘示出半导体装置的示意性上视图。
图2B、图2C、图3A、图3B、图4A、图4B、图5B、图5C、图6B、图7B、图7C、图8B、图8C、图9B、图10B、图10C、图11B、图11C及图12B是根据本发明的一些实施例，绘示出半导体装置在工艺期间的剖面图。
【符号说明】
10,20:半导体装置
100:基板
101:第一保护条
101P,102P:部分
102:第二保护条
104:保留区域层
106:填充掩膜层
108:图案化阻抗层
110:间隔物衬层
112:凹槽
114:调性反转层
115:沟槽
116:隔离材料层
118:条状主动区
120:电容接触件
122:位线
124:字线
A-A’,B-B’:剖面线
D1,D2,D3,D4:距离
DR1:第一方向
DR2:第二方向
P:节距
W1,W2,W3,W4,W5:宽度
具体实施方式
根据本发明的一些实施例，在半导体装置的工艺中，形成第一保护条及第二保护条于半导体基板上，并且切割第一保护条及第二保护条。刻蚀半导体基板以形成沟槽，而第一保护条及第二保护条作为刻蚀掩膜。随后形成隔离材料层于沟槽中，以定义多个条状主动区。条状主动区的配置提供随后形成的部件(例如：电容接触件、字线、位线、或其他部件)足够的面积，从而降低部件重叠的影响。
参照图1，根据本发明的一些实施例绘示出半导体装置10的示意性上视图。第一保护条101及第二保护条102形成于半导体基板100上。第一保护条101及第二保护条102皆沿第一方向DR1延伸且在垂直于第一方向DR1的第二方向DR2上交替排列，且第一保护条101与第二保护条102彼此间隔开距离D1。在第二方向DR2上，第一保护条101的宽度为W1且第二保护条102的宽度为W2。在一些实施例中，第一保护条101及第二保护条102在第二方向DR2上具有相同的宽度(即宽度W1等于宽度W2)。在一些实施例中，第一保护条101与第二保护条102之间的距离D1等于每个第一保护条101及每个第二保护条102在第二方向DR2上的宽度(即D1、W1及W2为相等的)。第一保护条101及第二保护条102的材料可包括：氧化物、氮化物、氮氧化物及碳化物等等。举例而言，保护条的材料可为SiO、SiN、SiON、SiC、其他材料、或者前述的组合。在一些实施例中，第一保护条101的材料不同于第二保护条102的材料。接着，选择性地移除第一保护条101的一部分101P以切割第一保护条101。以下参照图2A至图2C、图3A至图3B、图4A至图4B、图5A至图5B及图6A至图6B叙述切割第一保护条101的步骤。参照图2A至图2C，其中图2A绘示出半导体装置10的示意性上视图且图2B及图2C分别绘示出半导体装置10沿着图2A的剖面线A-A’及B-B’的剖面图，形成保留区域层104在第一保护条101、第二保护条102及半导体基板100上。保留区域层104部分地露出第一保护条101及第二保护条102。保留区域层104的材料可以包括非晶碳、氧化物、氮化物、氮氧化物、碳化物等等。根据本发明的一些实施例，保留区域层104的材料不同于第一保护条101及第二保护条102的材料。
参照图3A至图3B，其分别绘示出半导体装置10沿着图2A的剖面线A-A’及B-B’的剖面图，形成填充掩膜层106于保留区域层104、第一保护条101及第二保护条102上。填充掩膜层106的材料不同于保留区域层104且可包括：氧化物、氮化物、氧氮化物、碳化物、金属等等。可通过在保留区域层104、第一保护条101及第二保护条102上沉积材料层来形成填充掩膜层106。
仍参照图3A及图3B，形成图案化阻抗层108于填充掩膜层106上。在一些实施例中，图案化阻抗层108可为图案化光阻层，且可通过执行沉积工艺以在填充掩膜层106上沉积光阻层，并在一或多道微影工艺中将光阻层图案化。根据本发明的一些实施例，图案化阻抗层108的一部分位于露出的第一保护条101的正上方，如图3A所示。在一些实施例中，图案化阻抗层108的一部分与露出的第二保护条102之间具有横向偏移(lateral offset)，如图3B所示。换言之，所述图案化阻抗层108的一部分的投影与露出的第一保护条101的投影重叠。
参照图4A至图4B，其分别绘示出半导体装置10沿着图2A的剖面线A-A’及B-B’的剖面图，非等向性地刻蚀间隔物衬层110，以形成间隔物衬层110于图案化阻抗层108的侧壁。根据本发明的一些实施例，间隔物衬层110的其中一个位于露出的第二保护条102的正上方。换言之，间隔物衬层110的投影与露出的第二保护条102的投影重叠。在形成间隔物衬层110之后，举例而言，可通过剥离工艺、灰化工艺、合适的移除工艺或前述的组合来移除图案化阻抗层108。
参照图5A至图5C，其中图5A绘示出半导体装置10的示意性上视图且图5B及图5C分别绘示出半导体装置10沿着图5A的剖面线A-A’及B-B’的剖面图，将间隔物衬层110的图案转移至填充掩膜层106。详细而言，以间隔物衬层110为掩膜，刻蚀露出的填充掩膜层106，以形成凹槽112，如图5B及图5C所示。在刻蚀填充掩膜层106之后，凹槽112的其中一个露出第一保护条101的部分101P。根据本发明的一些实施例，以对填充掩膜层106具有选择性的刻蚀工艺来刻蚀填充掩膜层106，因此其他部件，例如第一保护条101的部分101P、保留区域层104、间隔物衬层110不会受到刻蚀的侵蚀。上述工艺可称为自对准双重图案化(SADP)工艺，其中在图案化阻抗层(或牺牲层)的侧壁上形成间隔物衬层，然后移除图案化阻抗层，而剩余的间隔物衬层可作为刻蚀掩膜以图案化其他部件。
参照图6A及图6B，其中图6A绘示出半导体装置10的示意性上视图且图6B绘示出半导体装置10沿着图6A的剖面线A-A’的剖面图，选择性地刻蚀第一保护条101的露出部分101P，从而将其移除。根据本发明的一些实施例，由于对第一保护条101的露出部分101P的选择性刻蚀，其他部件，如保留区域层104及间隔物衬层110不会受到刻蚀的侵蚀。因此，半导体装置10沿着图6A的剖面线B-B’的剖面图仍与图5C相同。随后移除间隔物衬层110。
接着，选择性地移除第二保护条102的部分102P以切割第二保护条102。以下参照图7A至图7C、图8A至图8C及图9A至图9B叙述切割第二保护条102的步骤。为了简明及清楚起见，一些部件及/或这些部件的一些部分可能未在图中绘示。参照图7A至图7C，其中图7A绘示出半导体装置10的示意性上视图且图7B及图7C分别绘示出半导体装置10沿着图7A的剖面线A-A’及B-B’的剖面图，调性反转层(tone inversion layer)114填充于凹槽112中。调性反转层114的形成可通过沉积调性反转材料层于凹槽112中并执行平坦化工艺，例如化学机械研磨(CMP)工艺，以移除凹槽112外多余的调性反转材料层。根据本发明的一些实施例，调性反转层114的材料不同于填充掩膜层106的材料且可包括：氧化物、氮化物、氧氮化物及碳化物等等。
参照图8A至图8C，其中图8A绘示出半导体装置10的示意性上视图且图8B及图8C分别绘示出半导体装置10沿着图8A的剖面线A-A’及B-B’的剖面图，移除填充掩膜层106使第二保护条102的部分102P露出。在一些实施例中，可通过对填充掩膜层106具有选择性的刻蚀工艺来移除填充掩膜层106，例如湿刻蚀、干刻蚀、反应性离子刻蚀(RIE)及/或其他合适的工艺。参照图5A及图8A，在第一方向DR1上，第一保护条101的部分101P的宽度为W3，第二保护条102的部分102P的宽度为W4。在一些实施例中，第一保护条101的部分101P在第一方向DR1上的宽度W3是第一保护条101在第二方向DR2上的宽度W1的一到两倍。在一些实施例中，第二保护条102的部分102P在第一方向DR1上的宽度W4是第二保护条102在第二方向DR2上的宽度W2的一到两倍。在一些实施例中，第一保护条101的部分101P及第二保护条102的部分102P在第一方向DR1上具有相同的宽度(即宽度W3等于宽度W4)。
参照图9A及图9B，其中图9A绘示出半导体装置10的示意性上视图且图9B绘示出半导体装置10沿着图9A的剖面线B-B’的剖面图，选择性地刻蚀第二保护条102露出的部分102P，从而将其移除。根据本发明的一些实施例，由于对第二保护条102露出部分102P的选择性刻蚀，其他部件，例如保留区域层104及调性反转层114不会受到刻蚀的侵蚀。换言之，保留区域层104及调性反转层114作为刻蚀掩膜以保护第二保护条102的其他部分。因此，半导体装置10沿着图9A的剖面线A-A’的剖面图仍与图8B相同。随后移除调性反转层114及保留区域层104。类似上述的自对准双重图案化工艺，在本发明的一些实施例中，本文中参照图7A至图7C、图8A至图8C及图9A至图9B讨论的工艺也可称为自对准双重图案化工艺，其中调性反转层114可视为形成于填充掩膜层106的侧壁上，然后移除填充掩膜层106，而剩余的调性反转层114(与保留区域层104)可作为刻蚀掩膜，用于图案化其他部件。
参照图10A至图10C，其中图10A绘示出半导体装置10的示意性上视图且图10B及图10C分别绘示出半导体装置10沿着第10A图的剖面线A-A’及B-B’的剖面图，以第一保护条101及第二保护条102的剩余部分作为刻蚀掩膜，刻蚀半导体基板100以形成沟槽115。随后在移除工艺中移除第一保护条101及第二保护条102的剩余部分，例如通过剥离工艺、灰化工艺、另一合适的移除工艺、或前述的组合。
参照图11A至图11C，其中图11A绘示出半导体装置10的示意性上视图且图11B及图11C分别绘示出半导体装置10沿着图11A的剖面线A-A’及B-B’的剖面图，隔离材料层116填充于沟槽115中并定义多个条状主动区118。隔离材料层116的形成可通过沉积隔离材料层于半导体基板110上并执行平坦化工艺以移除沟槽115外多余的隔离材料层。在一些实施例中，隔离材料层116的材料可为介电材料。在一些实施例中，在形成隔离材料层116之前，可在沟槽115中顺应性地形成衬层(未绘示)。衬层的材料不同于隔离材料层116且可包括：氧化物、氮化物、氧氮化物、及/或其他合适的材料。
在一些实施例中，在一行中的每个条状主动区的一边缘的列位置相对于在一相邻行中的每个条状主动区的一相应边缘的列位置横向地偏移了偏移距离D2。如图11A所示，在相邻行中的条形主动区118之间的距离为D3。条状主动区118在第二方向DR2的宽度为W5，且在第一方向DR1上的每一行具有节距P。在一些实施例中，偏移距离D2是条状主动区118的宽度W5的一到两倍。在一些实施例中，相邻行中的条状主动区118之间的距离D3等于条状主动区118的宽度W5。在一些实施例中，每一行中的条状主动区118的节距P是偏移距离D2的六倍。在一些实施例中，每一行中的条状主动区118的节距P为条状主动区118的宽度W5的八至九倍。条状主动区118的一或多种配置可为随后形成的部件提供足够的面积。
参照图12A及图12B，其中图12A绘示出半导体装置10的示意性上视图且图12B绘示出半导体装置10沿着图12A的剖面线A-A’的剖面图，电容接触件120形成于每个条状主动区118的两端。电容接触件120可包括金属，例如氮化钛、铜、钨、铝、或前述的组合。在一些实施例中，电容接触件120可包括掺杂的多晶硅。在一些实施例中，电容接触件着陆面积定义为上述的偏移距离乘以条状主动区的宽度(即图11A中所示的实施例中的D2×W5)，且单元面积(cell area)定义为每一行中的条状主动区118的节距乘以条状主动区的宽度(即图11A中所示的实施例中的P×(W5+D3))。在这样的实施例中，电容接触件着陆面积可为条形主动区118的宽度的平方的一到两倍；单元面积可为条状主动区118的宽度的平方的八到九倍，例如等于约8.484×((W5)^2)。在图12A及图12B绘示的电容接触件120仅是配置电容接触件120的一种可能方式，而其他方式也是可行的。在图12A中，示意性地绘示位线122及字线124。如上所述，本发明的一或多个实施例为半导体中的部件(例如电容接触件、位线、字线或其他部件)提供足够的面积。这可以防止位线或字线与电容接触件接触且避免列锤击(rowhammer)。
可修改及/或组合本发明的实施例。举例而言，参照图13，半导体装置20的示意性上视图，半导体装置20的偏移距离D4与条状主动区118的宽度W5的比(即D4/W5)不同于半导体装置10的偏移距离D2与条状主动区118的宽度W5的比(即D2/W5)。然而，所述的二个比都在本发明的范围中，范围是一至二。半导体装置20包括半导体基板100、隔离材料层116，位于半导体基板100上、由隔离材料层116定义的多个条状主动区118、以及电容接触件120。在一行中的每个条状主动区118的边缘的列位置相对于在一相邻行中的每个条状主动区118的相应边缘的列位置横向地偏移了偏移距离D4，且偏移距离D4是条状主动区118的宽度W5的一到两倍。电容接触件120位于每个条状主动区118的两端上。在一些实施例中，在第一方向DR1上相邻的条状主动区118之间的距离D5是条形主动区118的宽度W5的一到两倍。在一些实施例中，在第二方向DR2上，在一行中的一个条状主动区118的一边缘与相邻行中的另一个条状主动区118的一边缘对齐。在其他实施例中，条状主动区118的长度L是条状主动区118的宽度W5的六到八倍。举例而言，所述长度L可为所述宽度W5的七倍。
本发明的实施例为半导体装置及其形成提供了许多益处。在本发明的一些实施例中，使用两种自对准双重图案化工艺以降低形成半导体装置的成本。此外，根据本发明的一些实施例，半导体装置配置为提供随后形成于其上的部件足够的面积，并降低部件覆的影响。
以上概述数个实施例的特点，以便在本发明所属领域的技术人员可更好地了解本发明的各个方面。在本发明所属领域的技术人员，应理解其可轻易地利用本发明实为基础，设计或修改其他工艺及结构，以达到及此中介绍的实施例的相同的目的及/或优点。在本发明所属领域的技术人员，也应理解此类等效的结构并无背离本发明的精神与范围，且其可于此作各种的改变、取代、及替换而不背离本发明的精神与范围。

Claims (10)

1.一种半导体装置的形成方法，其特征在于，包括：
形成一第一保护条及一第二保护条于一半导体基板上，其中所述第一保护条及所述第二保护条在一第一方向上延伸且在垂直于所述第一方向的一第二方向上交替地设置，且所述第一保护条及所述第二保护条彼此间隔开；
选择性地移除所述第一保护条的一部分以切割所述第一保护条；
选择性地移除所述第二保护条的一部分以切割所述第二保护条；
刻蚀所述半导体基板以形成一沟槽，其中所述第一保护条及所述第二保护条的剩余部分作为刻蚀掩膜；
移除所述第一保护条及所述第二保护条的剩余部分；
填充一隔离材料层于所述沟槽中，其中所述隔离材料层定义多个条状主动区；以及
形成多个电容接触件于每个条状主动区的两端上。
2.根据权利要求1所述的半导体装置的形成方法，其特征在于，选择性地移除所述第一保护条的所述部分以切割所述第一保护条包括：
形成一保留区域层于所述第一保护条、所述第二保护条及所述半导体基板上，其中所述保留区域层部分地露出所述第一保护条及所述第二保护条；
形成一填充掩膜层于所述保留区域层、所述第一保护条、及所述第二保护条上；
形成多个间隔物衬层于所述填充掩膜层上；
刻蚀由所述间隔物衬层所曝露出来的所述填充掩膜层以形成多个凹槽，其中所述凹槽的其中一个露出所述第一保护条的所述部分；
选择性地刻蚀所述第一保护条的露出部分；以及
移除所述间隔物衬层。
3.根据权利要求2所述的半导体装置的形成方法，其特征在于，选择性地移除所述第二保护条的所述部分以切割所述第二保护条包括：
填充一调性反转层于所述凹槽中；
移除所述填充掩膜层以露出所述第二保护条的所述部分；
选择性地刻蚀所述第二保护条的露出部分；以及
移除所述调性反转层及所述保留区域层。
4.根据权利要求2所述的半导体装置的形成方法，其特征在于，形成所述间隔物衬层于所述填充掩膜层上包括：
形成一图案化阻抗层于所述填充掩膜层上；
顺应性地形成一间隔物衬层于所述填充掩膜层及所述图案化阻抗层上；
以非等向性刻蚀方式刻蚀所述间隔物衬层以形成所述间隔物衬层于所述图案化阻抗层的多个侧壁上并曝露出所述图案化阻抗层；以及
移除所述图案化阻抗层。
5.根据权利要求1所述的半导体装置的形成方法，其特征在于，所述第一保护条的所述部分在所述第一方向上的宽度是所述第一保护条在所述第二方向上的宽度的一到两倍，所述第二保护条的所述部分在所述第一方向上的宽度是所述第二保护条在所述第二方向上的宽度的一到两倍。
6.根据权利要求1所述的半导体装置的形成方法，其特征在于，所述第一保护条与所述第二保护条之间的距离等于所述第一保护条及所述第二保护条各自在所述第二方向上的宽度，其中所述第一保护条与所述第二保护条包括不同的材料。
7.根据权利要求1所述的半导体装置的形成方法，其特征在于，在一行中的每个条状主动区的一边缘的列位置相对于在一相邻行中的每个条状主动区的一相应边缘的列位置横向地偏移一偏移距离，所述偏移距离是所述条状主动区的宽度的一到两倍。
8.一种半导体装置，其特征在于，包括：
一半导体基板；
一隔离材料层，位于所述半导体基板上；
由所述隔离材料层定义的多个条状主动区，其中在一行中的每个条状主动区的一边缘的列位置相对于在一相邻行中的每个条状主动区的一相应边缘的列位置横向地偏移一偏移距离，且所述偏移距离是所述条状主动区的宽度的一到两倍；以及
多个电容接触件，位于每个条状主动区的两端上。
9.根据权利要求8所述的半导体装置，其特征在于，在每一行中的所述条状主动区的节距是所述偏移距离的六倍。
10.根据权利要求8所述的半导体装置，其特征在于，在每一行中的所述条状主动区的节距是所述条状主动区的宽度的八到九倍。
CN202210299700.XA 2021-07-09 2022-03-25 半导体装置及其形成方法 Pending CN115707233A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/371,605 US20230008819A1 (en) 2021-07-09 2021-07-09 Semiconductor device and method of forming the same
US17/371,605 2021-07-09

Publications (1)

Publication Number Publication Date
CN115707233A true CN115707233A (zh) 2023-02-17

Family

ID=84799527

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210299700.XA Pending CN115707233A (zh) 2021-07-09 2022-03-25 半导体装置及其形成方法

Country Status (3)

Country Link
US (1) US20230008819A1 (zh)
CN (1) CN115707233A (zh)
TW (1) TWI806473B (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2950265B2 (ja) * 1996-07-30 1999-09-20 日本電気株式会社 半導体記憶装置
JP5529365B2 (ja) * 2007-02-01 2014-06-25 ピーエスフォー ルクスコ エスエイアールエル 半導体記憶装置及びその製造方法
JP2011243960A (ja) * 2010-04-21 2011-12-01 Elpida Memory Inc 半導体装置及びその製造方法
US8846472B2 (en) * 2011-02-28 2014-09-30 Hynix Semiconductor Inc. Method for fabricating semiconductor device
JP2016033968A (ja) * 2014-07-31 2016-03-10 マイクロン テクノロジー， インク． 半導体装置の製造方法
US10607999B2 (en) * 2017-11-03 2020-03-31 Varian Semiconductor Equipment Associates, Inc. Techniques and structure for forming dynamic random access device
CN112786443A (zh) * 2019-11-08 2021-05-11 长鑫存储技术有限公司 存储器及其形成方法
CN113345800B (zh) * 2020-03-02 2022-09-09 长鑫存储技术有限公司 有源区阵列的形成方法及半导体结构

Also Published As

Publication number Publication date
TWI806473B (zh) 2023-06-21
TW202303859A (zh) 2023-01-16
US20230008819A1 (en) 2023-01-12

Similar Documents

Publication Publication Date Title
US7923784B2 (en) Semiconductor device having saddle fin-shaped channel and method for manufacturing the same
CN107949907B (zh) 包含导电线的半导体装置及形成半导体装置的方法
US20050054163A1 (en) Method of manufacturing transistor having recessed channel
KR102400320B1 (ko) 포토마스크 레이아웃, 미세 패턴 형성 방법 및 반도체 장치의 제조 방법
KR20120057794A (ko) 비휘발성 메모리 소자 및 그 제조 방법
CN110890365A (zh) 一种半导体存储器及其制备方法
US11043397B2 (en) Method of forming a pattern and method of manufacturing a semiconductor device using the same
CN110364432B (zh) 半导体器件及其制造方法
CN111755423B (zh) 埋入式字线结构
CN115707233A (zh) 半导体装置及其形成方法
CN111180315A (zh) 形成半导体器件的方法
CN111599810A (zh) 动态随机存取存储器及其制造方法
US7569477B2 (en) Method for fabricating fine pattern in semiconductor device
CN112309983B (zh) 动态随机存取存储器及其制造方法
KR100834440B1 (ko) 반도체 소자의 형성방법
KR100566300B1 (ko) 반도체소자의 캐패시터 하부전극 형성 방법
CN109119328B (zh) 对目标层设定图案的方法
US20040126951A1 (en) Method for fabricating semiconductor device
CN108231731B (zh) 接垫结构及其制造方法
KR100289661B1 (ko) 반도체 소자의 제조방법
CN109994382B (zh) 修复的掩模结构以及产生的下方图案化结构
KR100672765B1 (ko) 반도체 소자의 제조 방법
US10950443B2 (en) Method for forming patterns
CN110098174B (zh) 帽结构
KR100866964B1 (ko) 반도체 소자 제조를 위한 상호 연결된 미세 하드마스크패턴 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination