TW202303859A - 半導體裝置及其形成方法 - Google Patents

半導體裝置及其形成方法 Download PDF

Info

Publication number
TW202303859A
TW202303859A TW111108132A TW111108132A TW202303859A TW 202303859 A TW202303859 A TW 202303859A TW 111108132 A TW111108132 A TW 111108132A TW 111108132 A TW111108132 A TW 111108132A TW 202303859 A TW202303859 A TW 202303859A
Authority
TW
Taiwan
Prior art keywords
strip
layer
guard
shaped active
semiconductor device
Prior art date
Application number
TW111108132A
Other languages
English (en)
Other versions
TWI806473B (zh
Inventor
達 陳
Original Assignee
華邦電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華邦電子股份有限公司 filed Critical 華邦電子股份有限公司
Publication of TW202303859A publication Critical patent/TW202303859A/zh
Application granted granted Critical
Publication of TWI806473B publication Critical patent/TWI806473B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0387—Making the trench
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Semiconductor Memories (AREA)

Abstract

半導體裝置的形成方法包括：形成第一保護條及第二保護條於半導體基板上。第一保護條及第二保護條在第一方向上延伸且垂直於第一方向的第二方向上交替地設置。第一保護條及第二保護條彼此間隔開。選擇性地移除第一保護條的一部分以切割第一保護條。選擇性地移除第二保護條的一部分以切割第二保護條。蝕刻半導體基板以形成溝槽。移除第一保護條及第二保護條的剩餘部分。填充隔離材料層於溝槽中。隔離材料層定義多個條狀主動區。形成電容接觸件於每個條狀主動區的兩端上。

Description

半導體裝置及其形成方法
本發明實施例是關於半導體裝置，特別是關於一種記憶體裝置及其形成方法。
半導體裝置應用於許多產業，例如：汽車製造、通訊、電腦及消費電子產品。隨著功能性的增加，半導體裝置仍持續發展朝向尺寸縮小的目標發展。然而，微縮也伴隨著一些問題，例如製造複雜性增加，並導致較高的製造成本。
本發明實施例提供一種半導體裝置的形成方法，包括：形成第一保護條及第二保護條於半導體基板上，其中第一保護條及第二保護條在第一方向上延伸且在垂直於第一方向的第二方向上交替地設置，且第一保護條及第二保護條彼此間隔開；選擇性地移除第一保護條的一部分以切割第一保護條；選擇性地移除第二保護條的一部分以切割第二保護條；蝕刻半導體基板以形成溝槽，其中第一保護條及第二保護條的剩餘部分作為蝕刻遮罩；移除第一保護條及第二保護條的剩餘部分；填充隔離材料層於溝槽中，其中隔離材料層定義多個條狀主動區；以及形成多個電容接觸件於每個條狀主動區的兩端上。
本發明實施例提供一種半導體裝置，包括：半導體基板；隔離材料層，位於半導體基板上；由隔離材料層定義的多個條狀主動區，其中在一行中的每個條狀主動區的邊緣的列位置相對於在相鄰行中的每個條狀主動區的相應邊緣的列位置橫向地偏移一偏移距離，且所述偏移距離是所述條狀主動區的寬度的一到兩倍；以及多個電容接觸件，位於每個條狀主動區的兩端上。
根據本發明的一些實施例，在半導體裝置的製程中，形成第一保護條及第二保護條於半導體基板上，並且切割第一保護條及第二保護條。蝕刻半導體基板以形成溝槽，而第一保護條及第二保護條作為蝕刻遮罩。隨後形成隔離材料層於溝槽中，以定義多個條狀主動區。條狀主動區的配置提供隨後形成的部件（例如：電容接觸件、字元線、位元線、或其他部件）足夠的面積，從而降低部件重疊的影響。
參照第1圖，根據本發明的一些實施例繪示出半導體裝置10的示意性上視圖。第一保護條101及第二保護條102形成於半導體基板100上。第一保護條101及第二保護條102皆沿第一方向DR1延伸且在垂直於第一方向DR1的第二方向DR2上交替排列，且第一保護條101與第二保護條102彼此間隔開距離D1。在第二方向DR2上，第一保護條101的寬度為W1且第二保護條102的寬度為W2。在一些實施例中，第一保護條101及第二保護條102在第二方向DR2上具有相同的寬度（即寬度W1等於寬度W2）。在一些實施例中，第一保護條101與第二保護條102之間的距離D1等於每個第一保護條101及每個第二保護條102在第二方向DR2上的寬度（即D1、W1及W2為相等的）。第一保護條101及第二保護條102的材料可包括：氧化物、氮化物、氮氧化物及碳化物等等。舉例而言，保護條的材料可為SiO、SiN、SiON、SiC、其他材料、或者前述的組合。在一些實施例中，第一保護條101的材料不同於第二保護條102的材料。接著，選擇性地移除第一保護條101的一部分101P以切割第一保護條101。以下參照第2A-2C、3A-3B、4A-4B、5A-5B及6A-6B圖敘述切割第一保護條101的步驟。。參照第2A-2C圖，其中第2A圖繪示出半導體裝置10的示意性上視圖且第2B及2C圖分別繪示出半導體裝置10沿著第2A圖的剖面線A-A’及B-B’的剖面圖，形成保留區域層104在第一保護條101、第二保護條102及半導體基板100上。保留區域層104部分地露出第一保護條101及第二保護條102。保留區域層104的材料可以包括非晶碳、氧化物、氮化物、氮氧化物、碳化物等等。根據本發明的一些實施例，保留區域層104的材料不同於第一保護條101及第二保護條102的材料。
參照第3A-3B圖，其分別繪示出半導體裝置10沿著第2A圖的剖面線A-A’及B-B’的剖面圖，形成填充遮罩層106於保留區域層104、第一保護條101及第二保護條102上。填充遮罩層106的材料不同於保留區域層104且可包括：氧化物、氮化物、氧氮化物、碳化物、金屬等等。可透過在保留區域層104、第一保護條101及第二保護條102上沉積材料層來形成填充遮罩層106。
仍參照第3A及3B圖，形成圖案化阻抗層108於填充遮罩層106上。在一些實施例中，圖案化阻抗層108可為圖案化光阻層，且可透過執行沉積製程以在填充遮罩層106上沉積光阻層，並在一或多道微影製程中將光阻層圖案化。根據本發明的一些實施例，圖案化阻抗層108的一部分位於露出的第一保護條101的正上方，如第3A圖所示。在一些實施例中，圖案化阻抗層108的一部分與露出的第二保護條102之間具有橫向偏移（lateral offset），如第3B圖所示。換言之，所述圖案化阻抗層108的一部分的投影與露出的第一保護條101的投影重疊。
參照第4A-4B圖，其分別繪示出半導體裝置10沿著第2A圖的剖面線A-A’及B-B’的剖面圖，非等向性地蝕刻間隔物襯層層110，以形成間隔物襯層110於圖案化阻抗層108的側壁。根據本發明的一些實施例，間隔物襯層110的其中一個位於露出的第二保護條102的正上方。換言之，間隔物襯層110的投影與露出的第二保護條102的投影重疊。在形成間隔物襯層110之後，舉例而言，可透過剝離製程、灰化製程、合適的移除製程或前述之組合來移除圖案化阻抗層108。
參照第5A-5C圖，其中第5A圖繪示出半導體裝置10的示意性上視圖且第5B及5C圖分別繪示出半導體裝置10沿著第5A圖的剖面線A-A’及B-B’的剖面圖，將間隔物襯層110的圖案轉移至填充遮罩層106。詳細而言，以間隔物襯層110為遮罩，蝕刻露出的填充遮罩層106，以形成凹槽112，如第5B及5C圖所示。在蝕刻填充遮罩層106之後，凹槽112的其中一個露出第一保護條101的部分101P。根據本發明的一些實施例，以對填充遮罩層106具有選擇性的蝕刻製程來蝕刻填充遮罩層106，因此其他部件，例如第一保護條101的部分101P、保留區域層104、間隔物襯層110不會受到蝕刻的侵蝕。上述製程可稱為自對準雙重圖案化（SADP）製程，其中在圖案化阻抗層（或犧牲層）的側壁上形成間隔物襯層，然後移除圖案化阻抗層，而剩餘的間隔物襯層可作為蝕刻遮罩以圖案化其他部件。
參照第6A及6B圖，其中第6A圖繪示出半導體裝置10的示意性上視圖且第6B圖繪示出半導體裝置10沿著第6A圖的剖面線A-A’的剖面圖，選擇性地蝕刻第一保護條101的露出部分101P，從而將其移除。根據本發明的一些實施例，由於對第一保護條101的露出部分101P的選擇性蝕刻，其他部件，如保留區域層104及間隔物襯層110不會受到蝕刻的侵蝕。因此，半導體裝置10沿著第6A圖的剖面線B-B’的剖面圖仍與第5C圖相同。隨後移除間隔物襯層110。
接著，選擇性地移除第二保護條102的部分102P以切割第二保護條102。以下參照第7A-7C、8A-8C及9A-9B圖敘述切割第二保護條102的步驟。為了簡明及清楚起見，一些部件及/或這些部件的一些部分可能未在圖中繪示。參照第7A-7C圖，其中第7A圖繪示出半導體裝置10的示意性上視圖且第7B及7C圖分別繪示出半導體裝置10沿著第7A圖的剖面線A-A’及B-B’的剖面圖，調性反轉層（tone inversion layer）114填充於凹槽112中。調性反轉層114的形成可透過沉積調性反轉材料層於凹槽112中並執行平坦化製程，例如化學機械研磨（CMP）製程，以移除凹槽112外多餘的調性反轉材料層。根據本發明的一些實施例，調性反轉層114的材料不同於填充遮罩層106的材料且可包括：氧化物、氮化物、氧氮化物及碳化物等等。
參照第8A-8C圖，其中第8A圖繪示出半導體裝置10的示意性上視圖且第8B及8C圖分別繪示出半導體裝置10沿著第8A圖的剖面線A-A’及B-B’的剖面圖，移除填充遮罩層106使第二保護條102的部分102P露出。在一些實施例中，可透過對填充遮罩層106具有選擇性的蝕刻製程來移除填充遮罩層106，例如濕蝕刻、乾蝕刻、反應性離子蝕刻（RIE）及/或其他合適的製程。參照第5A及8A圖，在第一方向DR1上，第一保護條101的部分101P的寬度為W3，第二保護條102的部分102P的寬度為W4。在一些實施例中，第一保護條101的部分101P在第一方向DR1上的寬度W3是第一保護條101在第二方向DR2上的寬度W1的一到兩倍。在一些實施例中，第二保護條102的部分102P在第一方向DR1上的寬度W4是第二保護條102在第二方向DR2上的寬度W2的一到兩倍。在一些實施例中，第一保護條101的部分101P及第二保護條102的部分102P在第一方向DR1上具有相同的寬度（即寬度W3等於寬度W4）。
參照第9A及9B圖，其中第9A圖繪示出半導體裝置10的示意性上視圖且第9B圖繪示出半導體裝置10沿著第9A圖的剖面線B-B’的剖面圖，選擇性地蝕刻第二保護條102露出的部分102P，從而將其移除。根據本發明的一些實施例，由於對第二保護條102露出部分102P的選擇性蝕刻，其他部件，例如保留區域層104及調性反轉層114不會受到蝕刻的侵蝕。換言之，保留區域層104及調性反轉層114作為蝕刻遮罩以保護第二保護條102的其他部分。因此，半導體裝置10沿著第9A圖的剖面線A-A’的剖面圖仍與第8B圖相同。隨後移除調性反轉層114及保留區域層104。類似上述的自對準雙重圖案化製程，在本發明的一些實施例中，本文中參照第7A-7C、8A-8C及9A-9B圖討論的製程也可稱為自對準雙重圖案化製程，其中調性反轉層114可視為形成於填充遮罩層106的側壁上，然後移除填充遮罩層106，而剩餘的調性反轉層114（與保留區域層104）可作為蝕刻遮罩，用於圖案化其他部件。
參照第10A-10C圖，其中第10A圖繪示出半導體裝置10的示意性上視圖且第10B及10C圖分別繪示出半導體裝置10沿著第10A圖的剖面線A-A’及B-B’的剖面圖，以第一保護條101及第二保護條102的剩餘部分作為蝕刻遮罩，蝕刻半導體基板100以形成溝槽115。隨後在移除製程中移除第一保護條101及第二保護條102的剩餘部分，例如透過剝離製程、灰化製程、另一合適的移除製程、或前述之組合。
參照第11A-11C圖，其中第11A圖繪示出半導體裝置10的示意性上視圖且第11B及11C圖分別繪示出半導體裝置10沿著第11A圖的剖面線A-A’及B-B’的剖面圖，隔離材料層116填充於溝槽115中並定義多個條狀主動區118。隔離材料層116的形成可透過沉積隔離材料層於半導體基板110上並執行平坦化製程以移除溝槽115外多餘的隔離材料層。在一些實施例中，隔離材料層116的材料可為介電材料。在一些實施例中，在形成隔離材料層116之前，可在溝槽115中順應性地形成襯層（未繪示）。襯層的材料不同於隔離材料層116且可包括：氧化物、氮化物、氧氮化物、及/或其他合適的材料。
在一些實施例中，在一行中的每個條狀主動區的一邊緣的列位置相對於在一相鄰行中的每個條狀主動區的一相應邊緣的列位置橫向地偏移了偏移距離D2。如第11A圖所示，在相鄰行中的條形主動區118之間的距離為D3。條狀主動區118在第二方向DR2的寬度為W5，且在第一方向DR1上的每一行具有節距P。在一些實施例中，偏移距離D2是條狀主動區118的寬度W5的一到兩倍。在一些實施例中，相鄰行中的條狀主動區118之間的距離D3等於條狀主動區118的寬度W5。在一些實施例中，每一行中的條狀主動區118的節距P是偏移距離D2的六倍。在一些實施例中，每一行中的條狀主動區118的節距P為條狀主動區118的寬度W5的八至九倍。條狀主動區118的一或多種配置可為隨後形成的部件提供足夠的面積。
參照第12A及12B圖，其中第12A圖繪示出半導體裝置10的示意性上視圖且第12B圖繪示出半導體裝置10沿著第12A圖的剖面線A-A’的剖面圖，電容接觸件120形成於每個條狀主動區118的兩端。電容接觸件120可包括金屬，例如氮化鈦、銅、鎢、鋁、或前述的組合。在一些實施例中，電容接觸件120可包括摻雜的多晶矽。在一些實施例中，電容接觸件著陸面積定義為上述的偏移距離乘以條狀主動區的寬度（即第11A圖中所示的實施例中的D2*W5），且單元面積（cell area）定義為每一行中的條狀主動區118的節距乘以條狀主動區的寬度（即第11A圖中所示的實施例中的P*（W5+D3））。在這樣的實施例中，電容接觸件著陸面積可為條形主動區118的寬度之平方的一到兩倍；單元面積可為條狀主動區118的寬度之平方的八到九倍，例如等於約8.484*（（W5）^2）。在第12A及12B圖繪示的電容接觸件120僅是配置電容接觸件120的一種可能方式，而其他方式也是可行的。在第12A圖中，示意性地繪示位元線122及字元線124。如上所述，本發明的一或多個實施例為半導體中的部件（例如電容接觸件、位元線、字元線或其他部件）提供足夠的面積。這可以防止位元線或字元線與電容接觸件接觸且避免列鎚擊（rowhammer）。
可修改及/或組合本發明的實施例。舉例而言，參照第13圖，半導體裝置20的示意性上視圖，半導體裝置20的偏移距離D4與條狀主動區118的寬度W5的比（即D4/W5）不同於半導體裝置10的偏移距離D2與條狀主動區118的寬度W5的比（即D2/W5）。然而，所述的二個比都在本揭露的範圍中，所述範圍是一至二。半導體裝置20包括半導體基板100、隔離材料層116，位於半導體基板100上、由隔離材料層116定義的多個條狀主動區118、以及電容接觸件120。在一行中的每個條狀主動區118的邊緣的列位置相對於在一相鄰行中的每個條狀主動區118的相應邊緣的列位置橫向地偏移了偏移距離D4，且偏移距離D4是條狀主動區118的寬度W5的一到兩倍。電容接觸件120位於每個條狀主動區118的兩端上。在一些實施例中，在第一方向DR1上相鄰的條狀主動區118之間的距離D5是條形主動區118的寬度W5的一到兩倍。在一些實施例中，在第二方向DR2上，在一行中的一個條狀主動區118的一邊緣與相鄰行中的另一個條狀主動區118的一邊緣對齊。在其他實施例中，條狀主動區118的長度L是條狀主動區118的寬度W5的六到八倍。舉例而言，所述長度L可為所述寬度W5的七倍。
本發明的實施例為半導體裝置及其形成提供了許多益處。在本發明的一些實施例中，使用兩種自對準雙重圖案化製程以降低形成半導體裝置的成本。此外，根據本發明的一些實施例，半導體裝置配置為提供隨後形成於其上的部件足夠的面積，並降低部件覆的影響。
以上概述數個實施例之特點，以便在本發明所屬技術領域中具有通常知識者可更好地了解本發明的各個方面。在本發明所屬技術領域中具有通常知識者，應理解其可輕易地利用本發明實為基礎，設計或修改其他製程及結構，以達到及此中介紹的實施例之相同的目的及/或優點。在本發明所屬技術領域中具有通常知識者，也應理解此類等效的結構並無背離本發明的精神與範圍，且其可於此作各種的改變、取代、及替換而不背離本發明的精神與範圍。
10,20:半導體裝置 100:基板 101:第一保護條 101P,102P:部分 102:第二保護條 104:保留區域層 106:填充遮罩層 108:圖案化阻抗層 110:間隔物襯層 112:凹槽 114:調性反轉層 115:溝槽 116:隔離材料層 118:條狀主動區 120:電容接觸件 122:位元線 124:字元線 A-A’,B-B’:剖面線 D1,D2,D3,D4:距離 DR1:第一方向 DR2:第二方向 P:節距 W1,W2,W3,W4,W5:寬度
第1、2A、5A、6A、7A、8A、9A、10A、11A、12A及13圖是根據本發明的一些實施例，繪示出半導體裝置的示意性上視圖。 第2B、2C 、3A、 3B、4A、4B、5B、5C、6B、7B、7C、8B、8C、9B、10B、10C、11B、11C及12B圖是根據本發明的一些實施例，繪示出半導體裝置在製程期間的剖面圖。
10:半導體裝置
116:隔離材料層
118:條狀主動區
120:電容接觸件
122:位元線
124:字元線
A-A’:剖面線
DR1:第一方向
DR2:第二方向

Claims (10)

  1. 一種半導體裝置的形成方法，包括： 形成一第一保護條及一第二保護條於一半導體基板上，其中該第一保護條及該第二保護條在一第一方向上延伸且在垂直於該第一方向的一第二方向上交替地設置，且該第一保護條及該第二保護條彼此間隔開； 選擇性地移除該第一保護條的一部分以切割該第一保護條； 選擇性地移除該第二保護條的一部分以切割該第二保護條； 蝕刻該半導體基板以形成一溝槽，其中該第一保護條及該第二保護條的剩餘部分作為蝕刻遮罩； 移除該第一保護條及該第二保護條的剩餘部分； 填充一隔離材料層於該溝槽中，其中該隔離材料層定義多個條狀主動區；以及 形成多個電容接觸件於每個條狀主動區的兩端上。
  2. 如請求項1所述之半導體裝置的形成方法，其中選擇性地移除該第一保護條的該部分以切割該第一保護條包括： 形成一保留區域層於該第一保護條、該第二保護條及該半導體基板上，其中該保留區域層部分地露出該第一保護條及該第二保護條； 形成一填充遮罩層於該保留區域層、該第一保護條、及該第二保護條上； 形成多個間隔物襯層於該填充遮罩層上； 蝕刻由該些間隔物襯層所曝露出來的該填充遮罩層以形成多個凹槽，其中該些凹槽的其中一個露出該第一保護條的該部分； 選擇性地蝕刻該第一保護條的露出部分；以及 移除該些間隔物襯層。
  3. 如請求項2所述之半導體裝置的形成方法，其中選擇性地移除該第二保護條的該部分以切割該第二保護條包括： 填充一調性反轉層於該些凹槽中； 移除該填充遮罩層以露出該第二保護條的該部分； 選擇性地蝕刻該第二保護條的露出部分；以及 移除該調性反轉層及該保留區域層。
  4. 如請求項2所述之半導體裝置的形成方法，其中形成該些間隔物襯層於該填充遮罩層上包括： 形成一圖案化阻抗層於該填充遮罩層上； 順應性地形成一間隔物襯層於該填充遮罩層及該圖案化阻抗層上； 以非等向性蝕刻方式蝕刻該間隔物襯層以形成該些間隔物襯層於該圖案化阻抗層的多個側壁上並曝露出該圖案化阻抗層；以及 移除該圖案化阻抗層。
  5. 如請求項1所述之半導體裝置的形成方法，其中該第一保護條的該部分在該第一方向上的寬度是該第一保護條在該第二方向上的寬度的一到兩倍，該第二保護條的該部分在該第一方向上的寬度是該第二保護條在該第二方向上的寬度的一到兩倍。
  6. 如請求項1所述之半導體裝置的形成方法，其中該第一保護條與該第二保護條之間的距離等於該第一保護條及該第二保護條各自在該第二方向上的寬度，其中該第一保護條與該第二保護條包括不同的材料。
  7. 如請求項1所述之半導體裝置的形成方法，其中在一行中的每個條狀主動區的一邊緣的列位置相對於在一相鄰行中的每個條狀主動區的一相應邊緣的列位置橫向地偏移一偏移距離，該偏移距離是該些條狀主動區的寬度的一到兩倍。
  8. 一種半導體裝置，包括： 一半導體基板； 一隔離材料層，位於該半導體基板上； 由該隔離材料層定義的多個條狀主動區，其中在一行中的每個條狀主動區的一邊緣的列位置相對於在一相鄰行中的每個條狀主動區的一相應邊緣的列位置橫向地偏移一偏移距離，且該偏移距離是該些條狀主動區的寬度的一到兩倍；以及 多個電容接觸件，位於每個條狀主動區的兩端上。
  9. 如請求項8所述之半導體裝置，其中在每一行中的該些條狀主動區的節距是該偏移距離的六倍。
  10. 如請求項8所述之半導體裝置，其中在每一行中的該些條狀主動區的節距是該些條狀主動區的寬度的八到九倍。
TW111108132A 2021-07-09 2022-03-07 半導體裝置及其形成方法 TWI806473B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/371,605 US20230008819A1 (en) 2021-07-09 2021-07-09 Semiconductor device and method of forming the same
US17/371,605 2021-07-09

Publications (2)

Publication Number Publication Date
TW202303859A true TW202303859A (zh) 2023-01-16
TWI806473B TWI806473B (zh) 2023-06-21

Family

ID=84799527

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111108132A TWI806473B (zh) 2021-07-09 2022-03-07 半導體裝置及其形成方法

Country Status (3)

Country Link
US (1) US20230008819A1 (zh)
CN (1) CN115707233A (zh)
TW (1) TWI806473B (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2950265B2 (ja) * 1996-07-30 1999-09-20 日本電気株式会社 半導体記憶装置
JP5529365B2 (ja) * 2007-02-01 2014-06-25 ピーエスフォー ルクスコ エスエイアールエル 半導体記憶装置及びその製造方法
JP2011243960A (ja) * 2010-04-21 2011-12-01 Elpida Memory Inc 半導体装置及びその製造方法
US8846472B2 (en) * 2011-02-28 2014-09-30 Hynix Semiconductor Inc. Method for fabricating semiconductor device
JP2016033968A (ja) * 2014-07-31 2016-03-10 マイクロン テクノロジー， インク． 半導体装置の製造方法
US10607999B2 (en) * 2017-11-03 2020-03-31 Varian Semiconductor Equipment Associates, Inc. Techniques and structure for forming dynamic random access device
CN112786443A (zh) * 2019-11-08 2021-05-11 长鑫存储技术有限公司 存储器及其形成方法
CN113345800B (zh) * 2020-03-02 2022-09-09 长鑫存储技术有限公司 有源区阵列的形成方法及半导体结构

Also Published As

Publication number Publication date
US20230008819A1 (en) 2023-01-12
CN115707233A (zh) 2023-02-17
TWI806473B (zh) 2023-06-21

Similar Documents

Publication Publication Date Title
US7442607B2 (en) Method of manufacturing transistor having recessed channel
US7842601B2 (en) Method of forming small pitch pattern using double spacers
KR101262471B1 (ko) 반도체 구조체 내에 격리된 활성 영역, 트렌치, 및 전도성 라인을 형성하기 위한 방법
KR101532012B1 (ko) 반도체 소자 및 반도체 소자의 패턴 형성 방법
CN102082081A (zh) 形成半导体器件的精细图案的方法
US8574819B2 (en) Method for forming fine pattern
US20120171867A1 (en) Method for fabricating fine pattern by using spacer patterning technology
US20180350957A1 (en) Photomask layout, methods of forming fine patterns and method of manufacturing semiconductor devices
US20090117742A1 (en) Method for fabricating fine pattern in semiconductor device
TWI806473B (zh) 半導體裝置及其形成方法
KR100843239B1 (ko) 더블 패터닝 공정을 이용하는 반도체 소자의 미세 패턴형성 방법
US20080081463A1 (en) Method for fabricating storage node contact in semiconductor device
US20010039114A1 (en) Method Of Forming Contact Or Wiring In Semiconductor Device
US7569477B2 (en) Method for fabricating fine pattern in semiconductor device
KR20160084248A (ko) 미세 패턴의 형성방법
CN112309983A (zh) 动态随机存取存储器及其制造方法
TWI753727B (zh) 半導體裝置及其形成方法
TWI814409B (zh) 半導體結構的形成方法
TWI769363B (zh) 平面化半導體結構的方法
US7790619B2 (en) Method for fabricating semiconductor device having narrow channel
US6465139B1 (en) Mask pattern for defining a floating gate region
KR100906641B1 (ko) 랜딩플러그를 구비하는 반도체 소자의 제조 방법
KR100942981B1 (ko) 반도체소자 제조 방법
KR20020059473A (ko) 부유게이트를 가지는 플래시 메모리 셀의 제조방법
KR100609130B1 (ko) Ｍｅｅｌ 소자의 제조 방법