CN112786443A - 存储器及其形成方法 - Google Patents

存储器及其形成方法 Download PDF

Info

Publication number
CN112786443A
CN112786443A CN201911087070.4A CN201911087070A CN112786443A CN 112786443 A CN112786443 A CN 112786443A CN 201911087070 A CN201911087070 A CN 201911087070A CN 112786443 A CN112786443 A CN 112786443A
Authority
CN
China
Prior art keywords
pattern
peripheral
substrate
mask layer
patterns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911087070.4A
Other languages
English (en)
Inventor
张强
应战
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201911087070.4A priority Critical patent/CN112786443A/zh
Priority to PCT/CN2020/104965 priority patent/WO2021088431A1/zh
Priority to EP20885826.6A priority patent/EP3933894A4/en
Publication of CN112786443A publication Critical patent/CN112786443A/zh
Priority to US17/401,328 priority patent/US20210375869A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines

Abstract

一种存储器及其形成方法，所述形成方法包括：提供衬底；在衬底表面形成第一掩膜层，第一掩膜层内形成有若干平行排列的长条状的长条状图形；在第一掩膜层上形成第二掩膜层，第二掩膜层内形成有若干第一图形和若干第二图形，若干第一图形阵列排布且与长条状图形交叠，若干第二图形覆盖部分长条状图形的端部；以第一掩膜层和第二掩膜层为掩膜，逐层刻蚀至衬底内，将长条状图形、第一图形以及第二图形传递至衬底内，形成若干分立且阵列排布的分立有源区，以及对应于第一图形和第二图形的分割沟槽。上述方法形成的存储器可靠性提高。

Description

存储器及其形成方法
技术领域
本发明涉及存储器技术领域，尤其涉及一种存储器及其形成方法。
背景技术
存储器包括多个阵列排列的存储单元，每个存储单元均形成于一有源区(AA)上。现有技术的存储器的形成过程中，通常需要对衬底进行刻蚀，以形成阵列排列的有源区。
随着存储器存储容量增大，存储密度增大，有源区的线宽逐渐缩小。在衬底表面形成多个阵列排列的掩膜图形作为有源区的掩膜时，需要采用双重图形化工艺(SADP)以形成具有更小线宽图形的AA掩膜，用于形成长条状的AA；然后再在所述AA掩膜上形成STI掩膜用于将长条状的AA切断，由于形成阵列排布的有源区。
在采用SADP工艺形成存储器阵列区域的有源区时，由于AA掩膜的尺寸很小，形成的有源区尺寸很小，在有源区阵列的边缘会存在容易产生倒塌、受到应力等问题，影响产品的良率。
如何改善存储器有源区阵列的边缘问题，是目前亟待解决的问题。
发明内容
本发明所要解决的技术问题是，提供一种存储器及其形成方法，能够改善存储器有源区阵列的边缘问题。
为了解决上述问题，本发明提供了一种存储器的形成方法，包括：提供衬底，所述衬底包括阵列区域；在所述衬底表面形成第一掩膜层，所述第一掩膜层内形成有若干平行排列的长条状的长条状图形，用于在所述衬底的阵列区域内形成若干平行排列的长条状的连续有源区；在所述第一掩膜层上形成第二掩膜层，所述第二掩膜层内形成有若干第一图形和若干第二图形，所述若干第一图形阵列排布且与所述长条状图形交叠，用于在衬底内形成分割沟槽，将所述连续有源区分割为若干独立的阵列排布的分立有源区，所述若干第二图形覆盖部分长条状图形的端部，用于去除被所述第一图形分割后，位于部分连续有源区端部的小于分立有源区长度的次有源区；以所述第一掩膜层和第二掩膜层为掩膜，逐层刻蚀至所述衬底内，将所述长条状图形、所述第一图形以及所述第二图形传递至所述衬底内，形成若干分立且阵列排布的分立有源区，以及对应于所述第一图形和第二图形的分割沟槽。
可选的，所述长条状图形采用双重图形化方法形成。
可选的，所述若干第一图形包括中心第一图形和外围第一图形，所述外围第一图形为最外圈的第一图形，所述中心第一图形位于所述外围第一图形内侧，所述外围第一图形沿长条状图形长度方向向外延伸，使得所述外围第一图形的尺寸大于所述中心第一图形的尺寸。
可选的，位于最外围的分割沟槽尺寸大于其他位置处的分割沟槽尺寸。
可选的，所述衬底还包括包围所述阵列区域的外围区域，所述第二掩膜层内还形成有位于衬底的外围区域上且包围所有所述长条状图形的第三图形，所述第三图形用于在衬底的外围区域内形成包围所述阵列区域的外围沟槽。
可选的，所述外围沟槽朝向所述阵列区域一侧的侧壁为曲面。
可选的，还包括：在所述分割沟槽与所述外围沟槽内填充绝缘材料，形成浅沟槽隔离结构。
本发明的技术方案还提供一种存储器，包括：衬底，所述衬底包括阵列区域；所述阵列区域内形成有若干分立且阵列排布的分立有源区；各分立有源区之间通过浅沟槽隔离结构隔离，其中至少部分最外围浅沟槽隔离结构在所述分立有源区长度方向上的尺寸大于其他位置的浅沟槽隔离结构在所述分立有源区长度方向上的尺寸。
可选的，所述衬底还包括包围所述阵列区域的外围区域，所述衬底的外围区域内形成有外围浅沟槽隔离结构，所述外围浅沟槽隔离结构围绕所述阵列区域设置。
可选的，所述分立有源区与所述外围区域之间通过浅沟槽隔离结构隔离。
可选的，所述外围浅沟槽隔离结构朝向所述阵列区域一侧的侧壁为曲面。
可选的，所述外围浅沟槽隔离结构与所述阵列区域之间具有一定间距。
可选的，所述浅沟槽隔离结构中，最外围的浅沟槽隔离结构的尺寸大于其他位置的浅沟槽隔离结构的尺寸。
本发明的存储器的形成方法通过在分割连续有源区的过程中，去除形成的分立有源区阵列边缘的尺寸较小的次有源区，因此，可以避免有源区阵列边缘存在尺寸较小的次有源区而发生倒塌等问题，提高存储器的可靠性。
进一步的，位于外围的用于分割连续有源区的浅沟槽隔离结构的尺寸较大，可以避免刻蚀形成沟槽过程中的刻蚀负载效应，从而降低光刻刻蚀工艺窗口，提高形成的浅沟槽隔离结构的图形准确性，进一步提高存储器的性能。
附图说明
图1至图8为本发明具体实施方式的存储器的形成过程的结构示意图。
具体实施方式
下面结合附图对本发明提供的存储器及其形成方法的具体实施方式做详细说明。
请参考图1，为本发明一具体实施方式的存储器的形成过程的结构示意图。
请参考图1，提供衬底100，所述衬底100包括阵列区域101和包围所述阵列区域101的外围区域102。
所述阵列区域101内用于形成存储器的有源区阵列，而外围区域102内则用于形成存储器的外围器件，例如逻辑控制电路等。
请参考图2a和图2b，在所述衬底100表面形成第一掩膜层200，所述第一掩膜层200内形成有若干平行排列的长条状的长条状图形201，包括长条状图形201a和长条状图形201b，所述长条状图形201为遮蔽图形，用于在所述衬底100的阵列区域101内形成若干分立且平行排列的长条状的连续有源区。所述长条状图形201之间具有开口202，由于分隔各长条状图形201。图2a为俯视示意图，图2b沿图2a中割线AA’的剖面示意图。在形成所述第一掩膜层200之前，还可以在所述衬底100表面形成缓冲层、硬掩膜层等，以提高后续刻蚀过程中，图形传递的准确性。
所述长条状图形采用双重图形化方法形成，具体的，请参考图3a～图3f，为本发明一具体实施方式的第一掩膜层的形成方法的结构示意图。
请参考图3a和3b，在所述衬底100表面形成掩膜图形301，图3a为掩膜图形301的俯视示意图，图3b沿图3a中割线BB’的剖面示意图。所述掩膜图形301具有长条状图形，平行排列。该具体实施方式中，所述掩膜图形301倾斜排列，以提高后续形成的分立有源区的排列密度。在其他具体实施方式中，所述掩膜图形301也可以水平或竖直排列。
请参考图3c和图3d，在所述掩膜图形301的侧壁形成侧墙302，所述侧墙302包围所述掩膜图形301的侧壁。
请参考图3e，在所述衬底100表面填充形成第一掩膜材料310，所述第一掩膜材料310的表面与所述掩膜图形301表面齐平。
请参考图3f，去除所述侧墙302，形成开口303(对应于图2中开口202)，所述开口两侧的掩膜图形301(对应于图2中长条状图形201a)和掩膜图形311(对应于图2中长条状图形202b)作为长条状图形，用于限定后续在衬底内形成的连续有源区的宽度和长度。通过上述双重图形化方法，可以减少相邻长条状图形之间的间距，提高长条状图形的密度。
请参考图4a和图4b，在所述第一掩膜层200上形成第二掩膜层400，所述第二掩膜层400内形成有若干第一图形401和若干第二图形402，所述若干第一图形401阵列排布且与所述长条状图形201a和201b交叠，用于在衬底100内形成分割沟槽，将所述连续有源区分割为若干独立的阵列排布的分立有源区，所述若干第二图形402覆盖部分长条状图形201a的端部，用于去除被所述第一图形401分割后，位于部分连续有源区端部的小于分立有源区长度的次有源区。
图4a中，仅示出了第二掩膜层400内的第一图形401以及第二图形402，所述第一图形401及第二图形402均为开口图形，其他区域为遮蔽图形(图中未示出)，图4b为沿图4a中割线AA’的剖面示意图。
在形成所述第二掩膜层400之前，形成填充满所述第一掩膜层200内的开口202并且表面平坦的填充层410，在所述表面平坦的填充层410表面形成所述第二掩膜层400。所述填充层410的材料可以为有机抗反射层、氧化硅等。
由于所述第一图形401为开口图形，而所述长条状图形201a和201b为遮蔽图形，因此，在沿第一图形401刻蚀衬底100后，用于将长条状图形201a和长条状图形201b对应在衬底100内形成的连续有源区切断，形成分割沟槽。
为了提高存储密度，所述第一图形401交错排列，使得分割后形成的分立有源区交错排列，以提高分立有源区的数量，这就会导致部分连续有源区被分割后，端部的有源区长度小于正常分立有源区长度，称为次有源区。所述次有源区无法形成完整的存储单元，同时还容易发生倒塌等问题。所述次有源区的形成位置通常对应至被开口202包围的长条状图形201a的端部。
该具体实施方式中，所述第二掩膜层400内还形成有第二图形402，所述第二图形402也为开口图形，覆盖长条状图形201端部对应次有源区的位置，用于将次有源区去除，从而避免次有源区可能出现的倒塌问题，从而改善有源区阵列的边缘问题。
该具体实施方式中，位于所述开口202外侧的长条状图形201b由于端部与衬底100外围区域上的第一掩膜层连接，因此，对应在衬底100内形成的连续有源区端部连接至衬底额外围区域，即便尺寸小于分立有源区尺寸，也通常不会发生倒塌等问题。所以，所述第二图形402，通常形成于部分被开口202包围的长条状图形201端部上方。
在其他具体实施方式中，也可能在第二掩膜层400中，形成有切断长条状图形201b有外围区域之间的图形，这就会导致所述连续有源区201b对应形成的连续有源区被分割后端部也可能会出现次有源区，相应的，在部分长条状图形201b的端部上也需要形成所述第二图形402。
该具体实施方式中，所述第二掩膜层400内，还形成有位于外围区域102上方的且包围所有所述源线图形201a和201b的第三图形403，所述第三图形403用于在衬底100的外围区域102内形成包围所述阵列区域101的外围沟槽。所述第三图形403也为开口图形。
请参考图5，以所述第一掩膜层400和第二掩膜层200为掩膜，逐层刻蚀至所述衬底100内，将所述长条状图形201a和201b、第一图形401以及第二图形402传递至所述衬底100内，形成若干分立且阵列排布的分立有源区501，位于同一直线上的相邻分立有源区之间以及位于不同直线上的相邻分立有源区之间通过分割沟槽分离；在所述分割沟槽内填充绝缘材料，形成浅沟槽隔离结构。
其中，第一图形401对应于所述浅沟槽隔离结构512，第二图形402对应于浅沟槽隔离结构513，开口202对应于浅沟槽隔离结构511。
同时，还在所述衬底100的外围区域内形成外围浅沟槽隔离结构514，对应于所述第三图形403(请参考图4a)。
在另一具体实施方式中，所述第三图形403朝向阵列区域的一侧为曲线，使得形成的所述外围浅沟槽隔离结构601(请参考图6)朝向阵列区域的侧壁为曲面，可以增加侧壁的总长度，提高稳固性，进一步缓释所述外围浅沟槽隔离结构514产生的应力，减少位于边缘的分立有源区501受到的应力影响。
请参考图7，为本发明的另一具体实施方式中，形成所述第二掩膜层200之后的示意图。
所述第二掩膜层内的第一图形包括中心第一图形401a和外围第一图形401b，所述外围第一图形401b为最外圈的第一图形，所述中心第一图形401a位于所述外围第一图形401b内侧，所述外围第一图形401b沿长条状图形201a和长条状图形201b长度方向向外延伸，使得所述外围第一图形401b的尺寸大于所述中心第一图形401a的尺寸。由于所述外围的第一图形外侧的图形密度较低，在刻蚀过程中，由于图形密度不同导致的刻蚀负载效应容易使得最外围的第一图形传递失真。因此，该具体实施方式中，使得外围第一图形401b的尺寸大于内部的中心第一图形401a的尺寸，可以克服刻蚀负载效应，增大光刻刻蚀窗口，提高图形传递的准确性。
在图7所示的具体实施方式中，所述外围图形401a和第二图形402对应于在衬底阵列区域内形成的最外为的分割沟槽，所述最外围的分割沟槽尺寸大于其他位置处的分割沟道的尺寸。
在其他具体实施方式中，所述第二掩膜层200内，也可以不形成所述第二图形402，仅包括中心第一图形401a和外围第一图形401b，以对应形成分割连续有源区的分割沟槽。
上述具体实施方式中，通过形成多层具有不同图形的掩膜层后，再对衬底进行刻蚀，直接在衬底内形成有源区阵列。
在本发明的具体实施方式中，还提供另一种存储器的形成方法。
包括如下步骤：提供衬底，所述衬底包括阵列区域和包围所述阵列区域的外围区域；在所述衬底的阵列区域内形成若干分立且平行排列的长条状的连续有源区；在衬底的阵列区域内形成阵列排布的分割沟槽，将所述连续有源区分割为若干分立且阵列排布的分立有源区；其中，在将各个所述连续有源区分割的同时，将其中部分连续有源区被分割后端部的小于分立有源区长度的次有源区去除。
可以通过在所述衬底表面形成如图2a所示的具有长条状图形201a和201b的第一掩膜层200，以所述第一掩膜层200为掩膜，刻蚀所述衬底，在衬底内形成长条状的连续有源区。
然后，去除所述第一掩膜层200后，再在所述衬底上形成如图4a和图4b中所示的具有第一图形401和第二图形402的第二掩膜层400，以所述第二掩膜层400为掩膜刻蚀所述衬底，通过将第一图形401和第二图形402转移至衬底内，将所述衬底内的连续有源区分割为若干分立有源区，由于所述第二掩膜层400内形成有第二图形402，因此，在将各个所述连续有源区分割的同时，将其中部分连续有源区被分割后端部的小于分立有源区长度的次有源区去除。
在其他具体实施方式中，在衬底内形成连续有源区之后，还可以在衬底上形成如图7所示的第二掩膜层，所述第二掩膜层内的第一图形包括外围第一图形401b和中心第一图形401a，所述外围第一图形401b的尺寸大于所述中心第一图形401a的尺寸，使得在衬底内形成的位于最外围的分割沟槽尺寸大于其他位置处的分割沟槽尺寸。
所述第二掩膜层200内还可以形成有第三图形，在形成所述分割沟槽的同时，刻蚀衬底的外围区域，在所述外围区域内形成环绕所述阵列区域的外围沟槽。所述外围沟槽朝向所述阵列区域一侧的侧壁可以为曲面，以减少应力影响，提高稳定性。
最后，在所述分割沟槽和所述外围沟槽内填充绝缘材料，形成浅沟槽隔离结构。
该具体实施方式的存储器形成过程中，每形成一层掩膜层就对衬底进行一次刻蚀，通过对衬底进行多次刻蚀，形成分立有源区阵列。
本发明的具体实施还提供一种采用上述具体实施方式形成的存储器。
请参考图5，为本发明一具体实施方式的存储器的结构示意图。
所述存储器包括衬底100，所述衬底100包括阵列区域101和包围所述阵列区域101的外围区域102；所述阵列区域102内形成有若干分立且阵列排布的分立有源区501；各分立有源区501之间通过浅沟槽隔离结构512、513、511隔离，其中浅沟槽隔离结构512、513由于将连续有源区分割为分离的分立有源区501，利用同一次刻蚀工艺形成沟槽。而所述浅沟槽隔离结构511由于隔离不同的连续有源区。
所述衬底100的外围区域102内形成有外围浅沟槽隔离结构514，所述外围浅沟槽隔离结构514围绕所述阵列区域101设置。所述外围浅沟槽隔离结构514与所述阵列区域101之间具有一定间距，作为衬底的阵列区域101与所述外围区域102之间的电隔离结构。
在另一具体实施方式中，所述外围浅沟槽隔离结构601(请参考图6)朝向所述阵列区域101一侧的侧壁为曲面，以减少对位于边缘的分立有源区501的应力影响，以及提高稳定性。
部分最外围的分立有源区501端部的浅沟槽隔离结构513的尺寸大于其他位置处的浅沟槽隔离结构的尺寸。分立有源区501是通过连续有源区被分割而形成，部分连续有源区端部会产生部分尺寸小于分立有源区的次有源区，容易发生倒塌。所述浅沟槽隔离结构513形成于次有源区位置处，将次有源区去除，从而改善有源区阵列中，位于边缘的分立有源区容易发生倒塌的问题。
请参考图8，在该具体实施方式中，在其他未产生次有源区的连续有源区被分割后产生的外围分立有源区端部形成有浅沟槽隔离结构810，所述浅沟槽隔离结构810的尺寸大于位于陈列区域102内的浅沟槽隔离结构512的尺寸，可以克服由于图形密度不同导致的刻蚀负载效应，提高形成浅沟槽隔离结构512和浅沟槽隔离结构810以及浅沟槽隔离结构513的光刻刻蚀窗口，提高分立有源区501尺寸的准确性。
图8中，位于外围的浅沟槽隔离结构513及浅沟槽隔离结构810的尺寸大于其他位置处的浅沟槽隔离结构512的尺寸。
上述存储器中，去除形成的分立有源区阵列边缘的尺寸较小的次有源区，因此，可以避免分立有源区阵列边缘存在尺寸较小的次有源区而发生倒塌等问题，提高存储器的可靠性。
且位于外围的用于分割连续有源区的浅沟槽隔离结构的尺寸较大，可以避免刻蚀形成沟槽过程中的刻蚀负载效应，从而降低光刻刻蚀工艺窗口，提高形成的浅沟槽隔离结构的图形准确性，进一步提高存储器的性能。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (12)

1.一种存储器的形成方法，其特征在于，包括：
提供衬底，所述衬底包括阵列区域；
在所述衬底表面形成第一掩膜层，所述第一掩膜层内形成有若干平行排列的长条状图形，用于在所述衬底的阵列区域内形成若干平行排列的长条状的连续有源区；
在所述第一掩膜层上形成第二掩膜层，所述第二掩膜层内形成有若干第一图形和若干第二图形，所述若干第一图形阵列排布且与所述长条状图形交叠，用于在衬底内形成分割沟槽，将所述连续有源区分割为若干独立的阵列排布的分立有源区，所述若干第二图形覆盖部分长条状图形的端部，用于去除被所述第一图形分割后，位于部分连续有源区端部的小于所述分立有源区长度的次有源区；
以所述第一掩膜层和第二掩膜层为掩膜，逐层刻蚀至所述衬底内，将所述长条状图形、所述第一图形以及所述第二图形传递至所述衬底内，形成若干分立且阵列排布的分立有源区。
2.根据权利要求1所述的形成方法，其特征在于，所述长条状图形采用双重图形化方法形成。
3.根据权利要求1所述的形成方法，其特征在于，所述若干第一图形包括中心第一图形和外围第一图形，所述外围第一图形为最外圈的第一图形，所述中心第一图形位于所述外围第一图形内侧，所述外围第一图形沿长条状图形长度方向向外延伸，使得所述外围第一图形的尺寸大于所述中心第一图形的尺寸。
4.根据权利要求1所述的形成方法，其特征在于，位于最外围的分割沟槽尺寸大于其他位置处的分割沟槽尺寸。
5.根据权利要求4所述的形成方法，其特征在于，所述衬底还包括包围所述阵列区域的外围区域，所述第二掩膜层内还形成有位于衬底的外围区域上且包围所有所述长条状图形的第三图形，所述第三图形用于在衬底的外围区域内形成包围所述阵列区域的外围沟槽。
6.根据权利要求5所述的形成方法，其特征在于，所述外围沟槽朝向所述阵列区域一侧的侧壁为曲面。
7.根据权利要求5所述的形成方法，其特征在于，还包括：在所述分割沟槽与所述外围沟槽内填充绝缘材料，形成浅沟槽隔离结构。
8.一种存储器，其特征在于，包括：
衬底，所述衬底包括阵列区域；
所述阵列区域内形成有若干分立且阵列排布的分立有源区；
所述各个分立有源区通过浅沟槽隔离结构隔离，其中至少部分最外围浅沟槽隔离结构在所述分立有源区长度方向上的尺寸大于其他位置的浅沟槽隔离结构在所述分立有源区长度方向上的尺寸。
9.根据权利要求8所述的存储器，其特征在于，所述衬底还包括包围所述阵列区域的外围区域，所述外围区域内形成有外围浅沟槽隔离结构，所述外围浅沟槽隔离结构围绕所述阵列区域设置。
10.根据权利要求9所述的存储器，其特征在于，所述分立有源区与所述外围区域之间通过浅沟槽隔离结构隔离。
11.根据权利要求9所述的存储器，其特征在于，所述外围浅沟槽隔离结构朝向所述阵列区域一侧的侧壁为曲面。
12.根据权利要求9所述的存储器，其特征在于，所述外围浅沟槽隔离结构与所述阵列区域之间具有一定间距。
CN201911087070.4A 2019-11-08 2019-11-08 存储器及其形成方法 Pending CN112786443A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201911087070.4A CN112786443A (zh) 2019-11-08 2019-11-08 存储器及其形成方法
PCT/CN2020/104965 WO2021088431A1 (zh) 2019-11-08 2020-07-27 存储器及其形成方法
EP20885826.6A EP3933894A4 (en) 2019-11-08 2020-07-27 MEMORY AND ITS FORMATION PROCESS
US17/401,328 US20210375869A1 (en) 2019-11-08 2021-08-13 Memory and formation method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911087070.4A CN112786443A (zh) 2019-11-08 2019-11-08 存储器及其形成方法

Publications (1)

Publication Number Publication Date
CN112786443A true CN112786443A (zh) 2021-05-11

Family

ID=75748438

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911087070.4A Pending CN112786443A (zh) 2019-11-08 2019-11-08 存储器及其形成方法

Country Status (4)

Country Link
US (1) US20210375869A1 (zh)
EP (1) EP3933894A4 (zh)
CN (1) CN112786443A (zh)
WO (1) WO2021088431A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220375783A1 (en) * 2021-05-20 2022-11-24 Fujian Jinhua Integrated Circuit Co., Ltd. Semiconductor device and method of fabricating the same
US20230008819A1 (en) * 2021-07-09 2023-01-12 Winbond Electronics Corp. Semiconductor device and method of forming the same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7986042B2 (en) * 2009-04-14 2011-07-26 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8637135B2 (en) * 2009-11-18 2014-01-28 Taiwan Semiconductor Manufacturing Company, Ltd. Non-uniform semiconductor device active area pattern formation
KR101132803B1 (ko) * 2010-12-30 2012-04-02 주식회사 하이닉스반도체 미세 패턴 형성 방법
KR102046504B1 (ko) * 2013-01-17 2019-11-19 삼성전자주식회사 수직형 반도체 소자의 패드 구조물 및 배선 구조물
US20140264726A1 (en) * 2013-03-13 2014-09-18 Macronix International Co., Ltd. Structure and method for protected periphery semiconductor device
KR102280471B1 (ko) * 2015-07-20 2021-07-22 삼성전자주식회사 액티브 패턴들 형성 방법, 액티브 패턴 어레이, 및 반도체 장치 제조 방법
US10056395B2 (en) * 2016-03-29 2018-08-21 Macronix International Co., Ltd. Method of improving localized wafer shape changes
CN107818980B (zh) * 2016-09-12 2019-07-05 联华电子股份有限公司 有源区域结构以及其形成方法
US20190139766A1 (en) * 2017-11-09 2019-05-09 Nanya Technology Corporation Semiconductor structure and method for preparing the same
CN207503954U (zh) * 2017-12-01 2018-06-15 睿力集成电路有限公司 浅沟槽隔离结构阵列、半导体器件结构
US10192837B1 (en) * 2017-12-20 2019-01-29 Nxp B.V. Multi-via redistribution layer for integrated circuits having solder balls
CN208819860U (zh) * 2018-09-12 2019-05-03 长鑫存储技术有限公司 浅沟槽隔离结构和半导体器件
CN210607187U (zh) * 2019-11-08 2020-05-22 长鑫存储技术有限公司 存储器

Also Published As

Publication number Publication date
US20210375869A1 (en) 2021-12-02
WO2021088431A1 (zh) 2021-05-14
EP3933894A4 (en) 2022-06-22
EP3933894A1 (en) 2022-01-05

Similar Documents

Publication Publication Date Title
US7413943B2 (en) Method of fabricating gate of fin type transistor
CN100576537C (zh) FinFET结构及其形成方法
US9704816B1 (en) Active region structure and forming method thereof
US11894420B2 (en) Memory and formation method thereof
CN210607188U (zh) 存储器
CN103066024B (zh) 制造非易失性存储器件的方法
KR20120086637A (ko) 반도체 소자 및 그 제조 방법
CN112786443A (zh) 存储器及其形成方法
US20070128797A1 (en) Flash memory device and method for fabricating the same
CN210607187U (zh) 存储器
US9530840B2 (en) Semiconductor device including a wall oxide film and method for forming the same
KR100784081B1 (ko) 플래쉬 메모리 소자 및 그의 제조방법
KR101194916B1 (ko) 반도체 소자 및 그 제조방법
US10103062B2 (en) Method for fabricating semiconductor device having gate structure
CN111863826B (zh) 图形化掩膜的制作方法及三维nand存储器的制作方法
CN112017951B (zh) 图案布局的形成方法
CN113471194B (zh) 半导体存储装置
US20090047765A1 (en) Method of manufacturing non-volatile memory
KR100611065B1 (ko) 셀 영역과 더미 패턴 영역을 포함한 반도체 메모리 소자및 그 제조 방법
KR101082719B1 (ko) 반도체 소자의 패턴 형성방법
KR100660548B1 (ko) 비휘발성 메모리 장치 및 그 형성 방법
CN111048511B (zh) Flash器件及其制备方法
CN114334988A (zh) 三维存储器及其制备方法
KR20060006556A (ko) 트렌치형 소자분리막을 갖는 비휘발성 메모리 소자 형성방법
CN114944401A (zh) 三维存储器及其制造方法、存储系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination