CN114334988A - 三维存储器及其制备方法 - Google Patents

Abstract

本申请提供了一种三维存储器及其制备方法。三维存储器的制备方法包括：交替叠置第一绝缘层和第一牺牲层以形成第一叠层结构；在所述第一叠层结构中形成分别延伸至位于不同高度处的所述第一牺牲层的多个第一子接触孔；在所述第一叠层结构上交替叠置第二绝缘层和第二牺牲层以形成第二叠层结构；形成贯穿所述第二叠层结构并连接至所述第一子接触孔的多个第一延伸接触孔，并在所述第二叠层结构中形成分别延伸至位于不同高度处的所述第二牺牲层的多个第二接触孔；以及填充所述第一子接触孔和所述第一延伸接触孔以形成第一接触结构，并填充所述第二接触孔以形成第二接触结构。

Description

三维存储器及其制备方法

技术领域

本申请涉及半导体技术领域，更具体地，涉及三维存储器及其制备方法。

背景技术

随着存储器尺寸的减小以及存储密度的提高，因工艺技术限制和可靠性问题，平面存储器面临着巨大挑战。与此同时，三维存储器应运而生，其可以解决平面存储器中的密度和性能等限制问题。

在三维存储器中，阶梯结构(位于阶梯区)通常用于在垂直堆叠设置存储单元(位于存储阵列区)的字线与控制栅之间提供电接触。然而，随着三维存储器中的存储容量的持续提高，垂直堆叠的存储单元的数量大量增加，相应地，阶梯结构的横向尺寸也随着增加。这样便会降低单位面积的有效存储容量。此外，尺寸较大的阶梯结构还会导致存储阵列区与阶梯区之间具有较高的机械应力，这种现象可能会降低三维存储器内部的可靠性。

应当理解，该背景技术部分旨在部分地为理解该技术提供有用的背景。然而，该背景技术部分也可以包括在本文中所公开的主题的相应有效申请日之前不属于相关领域的技术人员已知或理解的内容的一部分的观点、构思或认识。

发明内容

本申请提供了一种三维存储器的制备方法，该三维存储器的制备方法包括：交替叠置第一绝缘层和第一牺牲层以形成第一叠层结构；在所述第一叠层结构中形成分别延伸至位于不同高度处的所述第一牺牲层的多个第一子接触孔；在所述第一叠层结构上交替叠置第二绝缘层和第二牺牲层以形成第二叠层结构；形成贯穿所述第二叠层结构并连接至所述第一子接触孔的多个第一延伸接触孔，并在所述第二叠层结构中形成分别延伸至位于不同高度处的所述第二牺牲层的多个第二接触孔；以及填充所述第一子接触孔和所述第一延伸接触孔以形成第一接触结构，并填充所述第二接触孔以形成第二接触结构。

在一个实施方式中，在所述第一叠层结构中形成分别延伸至位于不同高度处的所述第一牺牲层的多个第一子接触孔包括：在所述第一叠层结构的顶面形成图案化的第一硬掩膜；以所述图案化的第一硬掩膜为掩蔽刻蚀处于所述第一叠层结构的顶部的第一绝缘层，以形成多个第一绝缘层开口；以及逐次遮蔽部分所述图案化的第一硬掩膜，并以所述图案化的第一硬掩膜的未被遮蔽的部分为掩蔽对多个所述第一绝缘层开口进行刻蚀，以形成分别延伸至位于不同高度处的所述第一牺牲层的多个第一子接触孔。

在一个实施方式中，在所述第一叠层结构的顶面形成图案化的第一硬掩膜包括：在所述第一叠层结构的顶面形成第一硬掩膜；以及在所述第一硬掩膜中形成多个第一绝缘层开口图案，以形成所述图案化的第一硬掩膜。

在一个实施方式中，在所述第一叠层结构上交替叠置第二绝缘层和第二牺牲层以形成第二叠层结构包括：在多个所述第一子接触孔内填充介质材料；以及在所述第一叠层结构的形成有多个所述第一子接触孔的一侧上交替叠置第二绝缘层和第二牺牲层。

在一个实施方式中，形成贯穿所述第二叠层结构并连接至所述第一子接触孔的多个第一延伸接触孔，并在所述第二叠层结构中形成分别延伸至位于不同高度处的所述第二牺牲层的多个第二接触孔包括：在所述第二叠层结构的顶面形成图案化的第二硬掩膜；以所述图案化的第二硬掩膜为掩蔽刻蚀处于所述第二叠层结构的顶部的第二绝缘层以形成多个第二绝缘层开口；以及逐次遮蔽部分所述图案化的第二硬掩膜，并以所述图案化的第二硬掩膜的未被遮蔽的部分为掩蔽对多个所述第二绝缘层开口进行刻蚀，以形成分别延伸至位于不同高度处的所述第二牺牲层的多个第二接触孔；以及贯穿所述第二叠层结构并连接至所述第一子接触孔的多个第一延伸接触孔。

在一个实施方式中，在所述第二叠层结构的顶面形成图案化的第二硬掩膜包括：在所述第二叠层结构的顶面形成第二硬掩膜；以及在所述第二硬掩膜中形成多个第一延伸接触孔图案和多个第二绝缘层开口图案，以形成所述图案化的第二硬掩膜。

在一个实施方式中，填充所述第一子接触孔和所述第一延伸接触孔以形成第一接触结构包括：经由所述第一延伸接触孔去除所述介质材料；在所述第一子接触孔和所述第一延伸接触孔的内壁上形成第一介质层；在所述第一介质层的内侧形成延伸至所述第一牺牲层的第一导电层；以及在所述第一导电层形成的空间内填充第一填充材料。

在一个实施方式中，填充所述第二接触孔以形成第二接触结构包括：在所述第二接触孔的内壁上形成第二介质层；在所述第二介质层的内侧形成延伸至所述第二牺牲层的第二导电层；以及在所述第二导电层形成的空间内填充第二填充材料。

在一个实施方式中，在所述第一子接触孔和所述第一延伸接触孔的内壁上形成第一介质层包括：在所述第一子接触孔和所述第一延伸接触孔的内壁、所述第一子接触孔的底面上形成第一介质层；以及去除所述第一子接触孔的底面上的第一介质层。

在一个实施方式中，在所述第二接触孔的内壁上形成第二介质层包括：在所述第二接触孔的内壁和底面上形成第二介质层；以及去除所述第二接触孔的底面上的第二介质层。

在一个实施方式中，所述方法还包括：形成贯穿所述第一叠层结构和所述第二叠层结构的虚拟沟道结构。

在一个实施方式中，所述方法还包括：将所述第一牺牲层和所述第二牺牲层分别置换为第一栅极层和第二栅极层。

在一个实施方式中，所述第一绝缘层和所述第二绝缘层的材质包括氧化物；以及所述第一牺牲层和所述第二牺牲层的材质包括氮化物。

在一个实施方式中，所述第一栅极层和所述第二栅极层的材质包括金属。

本申请另一方面提供了一种三维存储器，包括：第一叠层结构，包括交替叠置的第一绝缘层和第一栅极层；第二叠层结构，位于所述第一叠层结构上，包括交替叠置的第二绝缘层和第二栅极层；多个第一接触结构，贯穿所述第二叠层结构并分别延伸至位于不同高度处的多个所述第一栅极层；以及多个第二接触结构，位于所述第二叠层结构中，并分别延伸至位于不同高度处的多个所述第二栅极层。

在一个实施方式中，所述第一接触结构包括：第一填充材料；第一导电层，位于所述第一填充材料的外侧并延伸至所述第一栅极层；以及第一介质层，位于所述第一导电层的侧壁。

在一个实施方式中，所述第二接触结构包括：第二填充材料；第二导电层，位于所述第二填充材料的外侧并延伸至所述第二栅极层；以及第二介质层，位于所述第二导电层的侧壁。

在一个实施方式中，所述第一填充材料和所述第二填充材料包括氧化物；所述第一导电层和所述第二导电层的材质包括金属；以及所述第一介质层和所述第二介质层的材质包括氧化物。

在一个实施方式中，所述第一绝缘层和所述第二绝缘层的材质包括氧化物；以及所述第一栅极层和所述第二栅极层的材质包括金属。

在一个实施方式中，所述三维存储器还包括：衬底，所述第一叠层结构位于所述衬底的一侧。

在一个实施方式中，所述三维存储器还包括:虚拟沟道结构，贯穿所述第二叠层结构和所述第一叠层结构，并延伸至所述衬底。

根据本申请的一个或多个实施方式提供的三维存储器及其制备方法可至少具有以下其中之一的优点：

1)通过在第一叠层结构中形成分别延伸至位于不同高度处的第一牺牲层的多个第一子接触孔，可以实现在不设置阶梯台阶的情况下，使每个第一子接触孔连接一个高度处的第一牺牲层；

2)通过形成贯穿第二叠层结构并连接至第一子接触孔的多个第一延伸接触孔，可以实现第一牺牲层通过第一子接触孔和第一延伸接触孔与外围电路的连接；以及

3)通过在第二叠层结构中形成分别延伸至位于不同高度处的第二牺牲层的多个第二接触孔，既可以实现在不设置阶梯台阶的情况下，使每个第二子接触孔连接一个高度处的第二牺牲层，又可以实现第一堆叠层中具有较大区域用于设置其他结构(如虚拟沟道结构)，进而有利于降低堆叠层数较多时，接触孔占用面积较大的问题。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显。其中：

图1是根据本申请的示例性实施方式的三维存储器的制备方法的流程图；以及

图2至图36是根据本申请的示例性实施方式的三维存储器的制备方法的工艺步骤图。

具体实施方式

为了更好地理解本申请，将参考附图对本申请的各个方面做出更详细的说明。应理解，这些详细说明只是对本申请的示例性实施方式的描述，而非以任何方式限制本申请的范围。

应注意，在本说明书中，第一、第二、第三等的表述仅用于将一个特征与另一个特征区分开来，而不表示对特征的任何限制，尤其不表示任何的先后顺序。因此，在不背离本申请的教导的情况下，本申请中讨论的第一填充材料也可被称作第二填充材料，反之亦然。

在附图中，为了便于说明，已稍微调整了部件的厚度、尺寸和形状。附图仅为示例而并非严格按比例绘制。如在本文中使用的，用语“大致”、“大约”以及类似的用语用作表近似的用语，而不用作表程度的用语，并且旨在说明将由本领域普通技术人员认识到的、测量值或计算值中的固有偏差。

本文使用的术语是为了描述特定示例性实施方式的目的，并且不意在进行限制。当在本说明书中使用时，术语“包含”、“包含有”、“包括”和/或“包括有”表示存在所述特征、整体、元件、部件和/或它们的组合，但是并不排除一个或多个其它特征、整体、元件、部件和/或它们的组合的存在性。

本文参考示例性实施方式的示意图来进行描述。本文公开的示例性实施方式不应被解释为限于示出的具体形状和尺寸，而是包括能够实现相同功能的各种等效结构以及由例如制造时产生的形状和尺寸偏差。附图中所示的位置本质上是示意性的，而非旨在对各部件的位置进行限制。

除非另有限定，否则本文使用的所有术语(包括技术术语和科学术语)具有与本公开所属技术领域的普通技术人员的通常理解相同的含义。诸如常用词典中定义的术语应被解释为具有与其在相关领域的语境下的含义一致的含义，并且将不以理想化或过度正式的意义来解释，除非本文明确地如此定义。

如在本文中所使用的，术语“层”指代包括具有高度的区域的材料部分。层具有顶侧和底侧，其中，层的底侧相对靠近衬底并且顶侧相对远离衬底。层能够在整个下层结构或上层结构上延伸，或者能够具有小于下层结构或上层结构的范围。此外，层能够是均匀或不均匀连续结构的区域，其高度小于连续结构的高度。例如，层能够位于连续结构的顶表面和底表面处或者其之间的任何一组水平平面之间。层能够水平、垂直和/或沿着锥形表面延伸。衬底能够是层，能够在其中包括一个或多个层，和/或能够在其上、其之上和/或在其之下具有一个或多个层。层能够包含多个层。

通常情况下，在形成阶梯结构的过程中，需要通过在叠层结构上形成光刻胶层，并通过曝光、显影和刻蚀工艺等形成多个高度不同的阶梯台阶。后续还需要在阶梯台阶上填充介质层以便于后续形成贯穿介质层并分别延伸至不同高度的阶梯台阶的多个接触结构，以电连接存储单元(位于存储阵列区)的字线。然而，当垂直堆叠的存储单元的数量大量增加时，阶梯结构的横向尺寸也随着增加，这样阶梯台阶的数量会随之增加，阶梯台阶的深度会越来越深。当阶梯台阶的深度较大时，为形成贯穿介质层并延伸至深度较大的阶梯台阶的接触结构，需要增大对应的显影面积。此外，深度较大的阶梯台阶上的介质层的厚度也会随之增大，受限于实际制作工艺，厚度较大的介质层将导致填充工艺困难，还可能会出现填充密度不均匀的现象。

针对以上问题，本申请提供了一种三维存储器的制备方法，可至少解决以上其中之一的问题。

图1是根据本申请的示例性实施方式的三维存储器的制备方法1000的流程图。

如图1所示，本申请提供的三维存储器的制备方法1000可包括：S1，交替叠置第一绝缘层和第一牺牲层以形成第一叠层结构；S2，在第一叠层结构中形成分别延伸至位于不同高度处的第一牺牲层的多个第一子接触孔；S3，在第一叠层结构上交替叠置第二绝缘层和第二牺牲层以形成第二叠层结构；S4形成贯穿第二叠层结构并连接至第一子接触孔的多个第一延伸接触孔，并在第二叠层结构中形成分别延伸至位于不同高度处的第二牺牲层的多个第二接触孔；以及S5，填充第一子接触孔和第一延伸接触孔以形成第一接触结构，并填充第二接触孔以形成第二接触结构。下面将详细描述步骤S1～S5。

步骤S1

如图2所示，可交替叠置第一绝缘层110和第一牺牲层120以形成第一叠层结构100。示例性地，可在衬底200的一侧交替叠置第一绝缘层110和第一牺牲层120以形成第一叠层结构100。

在本申请的示例性实施方式中，衬底200可例如是多晶硅衬底、单晶硅(Si)衬底、单晶锗(Ge)衬底、硅锗(GeSi)衬底、碳化硅(SiC)衬底，或者绝缘体上硅(SOI)衬底、绝缘体上锗(GOI)衬底，或者包括其它元素半导体或化合物半导体的衬底，诸如GaAs、InP或SiC等。在一个实施方式中，衬底200还可以是叠层结构，例如Si/SiGe等。在另外的实施方式中，衬底200还可以是其它外延结构，例如绝缘体上锗硅(SGOI)等。

在本申请的示例性实施方式中，在衬底200上形成第一叠层结构100可以通过一个或多个沉积工艺来实现。形成第一叠层结构100的沉积工艺包括但不限于原子层沉积(ALD)、物理气相沉积(PVD)、化学气相沉积(CVD)或其任何组合。应理解，第一绝缘层110和第一牺牲层120的数量和厚度不限于图2中所示的数量和厚度，在不背离本申请的构思的情况下，本领域技术人员可以根据需要设置任意数量和厚度的第一绝缘层110和第一牺牲层120。另外，第一绝缘层110和第一牺牲层120的材料可选择本领域中已知的合适材料。例如，第一绝缘层110可以是氧化物层(诸如氧化硅)，第一牺牲层120可以是氮化物层(诸如氮化硅)。

步骤S2

可在第一叠层结构100中形成分别延伸至位于不同高度处的第一牺牲层120的多个第一子接触孔。示例性地，如图8所示，可在第一叠层结构100中形成分别延伸至位于不同高度处的第一牺牲层121～127的多个第一子接触孔510～570。本申请示例性地示出了8层第一牺牲层以及7个第一子接触孔，但应理解，本申请并未具体限定第一牺牲层的层数以及第一子接触孔的数量，第一牺牲层的层数以及第一子接触孔的数量可以根据需要来调整，这取决于三维存储器的尺寸。作为示例，下面将以形成7个第一子接触孔为例进行介绍。

示例性地，首先，可在第一叠层结构100的顶面形成第一硬掩膜，并在第一硬掩膜中形成多个第一绝缘层开口图案a，以形成图案化的第一硬掩膜300(图3A和图3B)。图3B示例性地示出了图案化的第一硬掩膜300的俯视图。其次，以图案化的第一硬掩膜300为掩蔽刻蚀处于第一叠层结构100的顶部的第一绝缘层111，以形成8个第一绝缘层开口410～480(图4)；然后，如图5至图7所示，可逐次遮蔽部分图案化的第一硬掩膜300，并以图案化的第一硬掩膜300的未被遮蔽的部分为掩蔽逐次对8个第一绝缘层开口410～480进行刻蚀，以形成分别延伸至位于不同高度处的第一牺牲层121～127的7个第一子接触孔510～570和一个第一绝缘层开口430。

在本申请的示例性实施方式中，首先，如图5所示，可采用第一接触掩膜610遮蔽第一硬掩膜300的一半区域，如遮蔽第一硬掩膜300位于第一绝缘层开口410～440附近的区域。然后，以第一硬掩膜300的未被遮蔽的另一半区域为掩蔽对第一绝缘层开口450～480(图4)进行刻蚀，以形成延伸至第一牺牲层121的第一子接触孔510和一次刻蚀孔311～313(图5)。示例性地，可通过控制如刻蚀时间来控制刻蚀深度，以使第一子接触孔510和一次刻蚀孔311～313延伸至第一牺牲层121。示例性地，可通过如沉积工艺在第一硬掩膜300的一半区域沉积光刻胶或基于碳的聚合物材料等任意合适的材料，以形成第一接触掩膜610。

在本申请的示例性实施方式中，形成图5所示的结构后，可以通过使用诸如利用O₂或CF₄等离子的干法蚀刻或者利用抗蚀剂/聚合物光阻去除剂(例如，基于溶剂的化学制剂)的湿法蚀刻的工艺去除第一接触掩膜610。然后，如图6所示，可采用第二接触掩膜620遮蔽第一硬掩膜300的中间区域，如遮蔽第一硬掩膜300位于第一子接触孔510、一次刻蚀孔311以及第一绝缘层开口430和440附近的区域。然后，以第一硬掩膜300的未被遮蔽的两侧区域为掩蔽对第一绝缘层开口410、420(图5)以及一次刻蚀孔312、313(图5)进行刻蚀，以分别形成延伸至第一牺牲层122的第一子接触孔520和二次刻蚀孔321，以及延伸至第一牺牲层123的第一子接触孔530和二次刻蚀孔322。示例性地，可通过控制刻蚀时间来控制刻蚀深度，如刻蚀深度为两个堆叠层的厚度，以使第一子接触孔520和二次刻蚀孔321延伸至第一牺牲层122，第一子接触孔530和二次刻蚀孔322延伸至第一牺牲层123。应理解，一个堆叠层包括相邻的第一绝缘层和第一牺牲层，一个堆叠层的厚度为一个第一绝缘层和一个第一牺牲层的厚度之和，两个堆叠层的厚度为两个第一绝缘层和两个第一牺牲层的厚度之和，以此类推。示例性地，可通过如沉积工艺在第一硬掩膜300的中间区域沉积光刻胶或基于碳的聚合物材料等任意合适的材料，以形成第二接触掩膜620。

在本申请的示例性实施方式中，形成图6所示的结构后，可以通过使用诸如利用O₂或CF₄等离子的干法蚀刻或者利用抗蚀剂/聚合物光阻去除剂(例如，基于溶剂的化学制剂)的湿法蚀刻的工艺去除第二接触掩膜620。然后，如图7所示，可采用第三接触掩膜630遮蔽第一硬掩膜300的两部分区域，如遮蔽第一硬掩膜300位于第一子接触孔510和530附近的区域以及位于第一子接触孔520和第一绝缘层开口430附近的区域。然后，以第一硬掩膜300的未被遮蔽的区域为掩蔽对二次刻蚀孔321和322(图6)、第一绝缘层开口440(图6)以及一次刻蚀孔311(图6)进行刻蚀，以分别形成延伸至第一牺牲层124的第一子接触孔540、延伸至第一牺牲层125的第一子接触孔550、延伸至第一牺牲层126的第一子接触孔560以及延伸至第一牺牲层127的第一子接触孔570。示例性地，可通过控制刻蚀时间来控制刻蚀深度，如在该步骤中，刻蚀深度为四个堆叠层的厚度，以使第一子接触孔540延伸至第一牺牲层124、第一子接触孔550延伸至第一牺牲层125、第一子接触孔560延伸至第一牺牲层126以及第一子接触孔570延伸至第一牺牲层127。示例性地，可通过如沉积工艺在第一硬掩膜300的适当区域沉积光刻胶或基于碳的聚合物材料等任意合适的材料，以形成第三接触掩膜630。

示例性地，形成图7所示的结构后，可以通过使用诸如利用O₂或CF₄等离子的干法蚀刻或者利用抗蚀剂/聚合物光阻去除剂(例如，基于溶剂的化学制剂)的湿法蚀刻的工艺去除第三接触掩膜630。示例性地，在形成图7所示的结构后可去除第一硬掩膜300，以形成图8所示的结构。

步骤S3

如图10所示，可在第一叠层结构100上交替叠置第二绝缘层710和第二牺牲层720以形成第二叠层结构700。示例性地，首先，可在第一子接触孔510～570和第一绝缘层开口430内填充介质材料10(图9)；然后，可在第一叠层结构100的形成有第一子接触孔510～570和第一绝缘层开口430的一侧上交替叠置第二绝缘层710和第二牺牲层720。

示例性地，在第一子接触孔510～570和第一绝缘层开口430内填充介质材料10后，可采用化学机械研磨等工艺对第一叠层结构100的顶面进行平坦化处理。示例性地，介质材料10可以是任意合适的材料，例如介质材料10可以是绝缘材料。

在本申请的示例性实施方式中，在第一叠层结构100上形成第二叠层结构700可以通过一个或多个沉积工艺来实现。形成第二叠层结构700的沉积工艺包括但不限于原子层沉积(ALD)、物理气相沉积(PVD)、化学气相沉积(CVD)或其任何组合。应理解，第二绝缘层710和第二牺牲层720的数量和厚度不限于图10中所示的数量和厚度，在不背离本申请的构思的情况下，本领域技术人员可以根据需要设置任意数量和厚度的第二绝缘层710和第二牺牲层720。另外，第二绝缘层710和第二牺牲层720的材料可选择本领域中已知的合适材料。例如，第二绝缘层710可以是氧化物层(诸如氧化硅)，第二牺牲层720可以是氮化物层(诸如氮化硅)。

步骤S4

可形成贯穿第二叠层结构700并连接至第一子接触孔的多个第一延伸接触孔，并在第二叠层结构700中形成分别延伸至位于不同高度处的第二牺牲层720的多个第二接触孔。示例性地，可形成贯穿第二叠层结构700并连接至第一子接触孔510～570和第一绝缘层开口430的多个第一延伸接触孔5841～5848(图23)，并在第二叠层结构700中形成分别延伸至位于不同高度处的第二牺牲层721～727的多个第二接触孔1010～1070和第二绝缘层开口930(图22)。本申请示例性地示出了8个第一延伸接触孔、8层第二牺牲层以及7个第二接触孔，但应理解，本申请并未具体限定第二牺牲层的层数以及第一延伸接触孔和第二接触孔的数量，第一延伸接触孔的数量可以与第一子接触孔的数量相同，第二牺牲层的层数以及第二接触孔的数量可以根据需要来调整，这取决于三维存储器的尺寸。作为示例，下面将以形成8个第一延伸接触孔和7个第二接触孔为例进行介绍。

示例性地，首先，可在第二叠层结构700的顶面形成第二硬掩膜，并在第二硬掩膜中形成多个第一延伸接触孔图案b和多个第二绝缘层开口图案c，以形成图案化的第二硬掩膜800(图11和图12)。图12示例性地示出了图案化的第二硬掩膜800的俯视图，即图案化的第二硬掩膜800在XZ平面内的结构示意图。多个第一延伸接触孔图案b与多个第一绝缘层开口图案a相同，且多个第一延伸接触孔图案b在第一叠层结构100的投影分别与第一子接触孔510～570和第一绝缘层开口430交叠。示例性地，多个第一延伸接触孔图案b与多个第二绝缘层开口图案c可具有一定间距。例如，多个第一延伸接触孔图案b与多个第二绝缘层开口图案c可交错排布。应理解，本申请并未具体限定多个第一延伸接触孔图案b与多个第二绝缘层开口图案c的位置分布，多个第一延伸接触孔图案b与多个第二绝缘层开口图案c可设置在台阶区。替代地，多个第一延伸接触孔图案b与多个第二绝缘层开口图案c还可以设置在核心区域。

其次，以图案化的第二硬掩膜800为掩蔽刻蚀处于第二叠层结构700的顶部的第二绝缘层711，以形成8个第二绝缘层开口910～980(图13)和8个一次第一延伸接触孔5811～5818(图14)。应理解，图13为三维存储器的沿图12示出的C-C方向的结构示意图；图14为三维存储器的沿图12示出的B-B方向的结构示意图。示例性地，图15示出了三维存储器的、垂直于C-C方向和B-B方向的结构示意图，即三维存储器在XY平面内的结构示意图。具体地，一次第一延伸接触孔5811～5818可沿Y方向延伸至第一子接触孔510～570，第一延伸接触孔5811～5818和第二绝缘层开口910～980在X方向上具有一定间距。

然后，如图16至图21所示，可逐次遮蔽部分图案化的第二硬掩膜800，并以图案化的第二硬掩膜800的未被遮蔽的部分为掩蔽逐次对8个第二绝缘层开口910～980进行刻蚀，以形成分别延伸至位于不同高度处的第二牺牲层721～727的7个第二接触孔1010～1070和一个第二绝缘层开口930。示例性地，在形成7个第二接触孔1010～1070的过程中，还可逐次刻蚀8个一次第一延伸接触孔5811～5818，以形成连接至第一子接触孔510～570的8个第一延伸接触孔581～588。

在本申请的示例性实施方式中，首先，如图16所示(沿图12中线C-C截取的剖视图)，可采用顶部第一接触掩膜1210遮蔽第二硬掩膜800的一半区域，如遮蔽第二硬掩膜800位于第二绝缘层开口910～940附近的区域。然后，以第二硬掩膜800的未被遮蔽的另一半区域为掩蔽对第二绝缘层开口950～980(图13)进行刻蚀，以形成延伸至第二牺牲层721的第二接触孔1010和顶部一次刻蚀孔811～813。示例性地，在形成第二接触孔1010和顶部一次刻蚀孔811～813的过程中，如图17所示(沿图12中线B-B截取的剖视图)，还可刻蚀8个一次第一延伸接触孔5811～5818，以形成延伸至第二牺牲层721的8个二次第一延伸接触孔5821～5828。示例性地，可通过控制如刻蚀时间来控制刻蚀深度，以使第二接触孔1010和顶部一次刻蚀孔811～813延伸至第二牺牲层721；以及二次第一延伸接触孔5821～5828延伸至第二牺牲层721。示例性地，可通过如沉积工艺在第二硬掩膜800的一半区域沉积光刻胶或基于碳的聚合物材料等任意合适的材料，以形成顶部第一接触掩膜1210。

在本申请的示例性实施方式中，形成图16和17所示的结构后，可以通过使用诸如利用O₂或CF₄等离子的干法蚀刻或者利用抗蚀剂/聚合物光阻去除剂(例如，基于溶剂的化学制剂)的湿法蚀刻的工艺去除顶部第一接触掩膜1210。然后，如图18所示(沿图12中线C-C截取的剖视图)，可采用顶部第二接触掩膜1220遮蔽第二硬掩膜800的中间区域，如遮蔽第二硬掩膜800位于第二接触孔1010、顶部一次刻蚀孔811以及第二绝缘层开口930和940附近的区域。然后，以第一硬掩膜300的未被遮蔽的两侧区域为掩蔽对第二绝缘层开口910、920(图16)以及顶部一次刻蚀孔812、813(图16)进行刻蚀，以分别形成延伸至第二牺牲层722的第二接触孔1020和顶部二次刻蚀孔821，以及延伸至第二牺牲层723的第二接触孔1030和顶部二次刻蚀孔822。示例性地，在形成第二接触孔1020、1030和顶部二次刻蚀孔821、822的过程中，如图19所示(沿图12中线B-B截取的剖视图)，还可刻蚀8个二次第一延伸接触孔5821～5828，以形成延伸至第二牺牲层723的8个三次第一延伸接触孔5831～5838。示例性地，可通过控制如刻蚀时间来控制刻蚀深度，以使第二接触孔1020和顶部二次刻蚀孔821延伸至第二牺牲层722；第二接触孔1030和顶部二次刻蚀孔822延伸至第二牺牲层723；以及三次第一延伸接触孔5831～5838延伸至第二牺牲层723。示例性地，可通过刻蚀时间控制刻蚀深度，如刻蚀深度为两个顶部堆叠层的厚度，以使第二接触孔1020和顶部二次刻蚀孔821延伸至第二牺牲层722；第二接触孔1030和顶部二次刻蚀孔822延伸至第二牺牲层723；以及三次第一延伸接触孔5831～5838延伸至第二牺牲层723。应理解，一个顶部堆叠层包括相邻的第二绝缘层和第二牺牲层，一个顶部堆叠层的厚度为一个第二绝缘层和一个第二牺牲层的厚度之和，两个顶部堆叠层的厚度为两个第二绝缘层和两个第二牺牲层的厚度之和，以此类推。示例性地，可通过如沉积工艺在第二硬掩膜800的中间区域沉积光刻胶或基于碳的聚合物材料等任意合适的材料，以形成顶部第二接触掩膜1220。

在本申请的示例性实施方式中，形成图18和19所示的结构后，可以通过使用诸如利用O₂或CF₄等离子的干法蚀刻或者利用抗蚀剂/聚合物光阻去除剂(例如，基于溶剂的化学制剂)的湿法蚀刻的工艺去除顶部第二接触掩膜1220。然后，如图20所示(沿图12中线C-C截取的剖视图)，可采用顶部第三接触掩膜1230遮蔽第二硬掩膜800的两部分区域，如遮蔽第二硬掩膜300位于第二接触孔1010和1030附近的区域以及位于第二接触孔1020和第二绝缘层开口930附近的区域。然后，以第二硬掩膜800的未被遮蔽的区域为掩蔽对顶部二次刻蚀孔821和822(图18)、第二绝缘层开口940(图18)以及顶部一次刻蚀孔811(图18)进行刻蚀，以分别形成延伸至第二牺牲层724的第二接触孔1040、延伸至第二牺牲层725的第二接触孔1050、延伸至第二牺牲层726的第二接触孔1060以及延伸至第二牺牲层727的第二接触孔1070。示例性地，在形成第二接触孔1040～1070的过程中，还可刻蚀8个三次第一延伸接触孔5831～5838，以使8个三次第一延伸接触孔5831～5838分别延伸至第二牺牲层727。然后，再次刻蚀延伸至第二牺牲层727的8个三次第一延伸接触孔5831～5838，以形成贯穿第二叠层结构700并分别延伸至第一子接触孔510～570和第一绝缘层开口430的8个第一延伸接触孔5841～5848(如图21所示的沿图12中线B-B截取的剖视图)。示例性地，可通过控制如第一次刻蚀时间来控制刻蚀深度，以使第二接触孔1040延伸至第二牺牲层724；第二接触孔1050延伸至第二牺牲层725；第二接触孔1060延伸至第二牺牲层726；第二接触孔1070延伸至第二牺牲层727；以及8个三次第一延伸接触孔5831～5838分别延伸至第二牺牲层727。示例性地，可通过控制如第二次刻蚀时间来控制刻蚀深度，以使第一延伸接触孔5841～5848贯穿第二叠层结构700并分别延伸至第一子接触孔510～570和第一绝缘层开口430。示例性地，可通过如沉积工艺在第二硬掩膜600的适当区域沉积光刻胶或基于碳的聚合物材料等任意合适的材料，以形成顶部第三接触掩膜1230。

示例性地，形成图20和21所示的结构后，可以通过使用诸如利用O₂或CF₄等离子的干法蚀刻或者利用抗蚀剂/聚合物光阻去除剂(例如，基于溶剂的化学制剂)的湿法蚀刻的工艺去除顶部第三接触掩膜1230。示例性地，在形成图20和21所示的结构后可去除第二硬掩膜800，以形成图22(沿图12中线C-C截取的剖视图)和图23(沿图12中线B-B截取的剖视图)所示的结构。

步骤S5

可填充第一子接触孔510～570、第一绝缘层开口430以及第一延伸接触孔5841～5848以形成第一接触结构，并填充第二接触孔1010～1070和第二绝缘层开口930以形成第二接触结构。

示例性地，首先，可经由第一延伸接触孔5841～5848去除填充于第一子接触孔510～570和第一绝缘层开口430内的介质材料10(图9)，以形成图24所示的结构。示例性地，可通过如刻蚀工艺去除第一子接触孔510～570和第一绝缘层开口430内的介质材料10。

在本申请的示例性实施方式中，形成图22和24所示的结构后，可在第二接触孔1010～1070和第二绝缘层开口930的内壁上形成第二介质层1200。示例性地，可采用诸如CVD、PVD、ALD或其任何组合的薄膜沉积工艺在第二接触孔1010～1070和第二绝缘层开口930的内壁和底面上形成第二介质层1200(图25)。然后，采用深孔刻蚀工艺去除第二接触孔1010～1070和第二绝缘层开口930的底面上的第二介质层1200，并使第二接触孔1010～1070和第二绝缘层开口930分别延伸至其各自对应的下一层第二牺牲层。如图27所示，经深孔刻蚀工艺后，第二绝缘层开口930延伸至第二牺牲层721、第二接触孔1010延伸至第二牺牲层722、第二接触孔1020延伸至第二牺牲层723、第二接触孔1030延伸至第二牺牲层724、第二接触孔1040延伸至第二牺牲层725、第二接触孔1050延伸至第二牺牲层726、第二接触孔1060延伸至第二牺牲层727、第二接触孔1070延伸至第二牺牲层728。示例性地，第二介质层1200的材质可包括绝缘材质如氧化硅。在第二接触孔1010～1070的内壁上形成第二介质层1200，可以通过第二介质层1200将第二接触孔1010～1070和与第二接触孔侧壁相连的第二牺牲层721～727隔断。

示例性地，可在第一子接触孔510～570、第一绝缘层开口430和第一延伸接触孔5841～5848的内壁上形成第一介质层1100。示例性地，可采用诸如CVD、PVD、ALD或其任何组合的薄膜沉积工艺在第一子接触孔510～570、第一绝缘层开口430和第一延伸接触孔5841～5848的内壁以及第一子接触孔510～570、第一绝缘层开口430的底面上形成第一介质层1100(图26)。然后，采用深孔刻蚀工艺去除第一子接触孔510～570和第一绝缘层开口430的底面上的第一介质层1100。如图28所示，经深孔刻蚀工艺后，第一绝缘层开口430延伸至第一牺牲层121、第一子接触孔510延伸至第一牺牲层122、第一子接触孔520延伸至第一牺牲层123、第一子接触孔530延伸至第一牺牲层124、第一子接触孔540延伸至第一牺牲层125、第一子接触孔550延伸至第一牺牲层126、第一子接触孔560延伸至第一牺牲层127、第一子接触孔570延伸至第一牺牲层128。示例性地，第一介质层1100的材质可包括绝缘材质如氧化硅。在第一子接触孔510～570和第一延伸接触孔5841～5848的内壁上形成第一介质层1100，可以通过第一介质层1100将第一子接触孔510～570和与第一子接触孔510～570侧壁相连的第一牺牲层121～127隔断，以及将第一延伸接触孔5841～5848和与第一延伸接触孔5841～5848侧壁相连的第二牺牲层721～727隔断。应理解，在本申请提供的制备方法中，可在同一工艺步骤中形成第一介质层1100和第二介质层1200，即同时形成第一介质层1100和第二介质层1200；当然，也可以在不同工艺步骤中形成第一介质层1100和第二介质层1200，即分别形成第一介质层1100和第二介质层1200。

在本申请的示例性实施方式中，可在第二介质层1200的内侧形成延伸至第二牺牲层的第二导电层1210。具体地，如图29所示，可在第二接触孔1010～1070和第二绝缘层开口930的内壁和底面形成第二导电层1210，第二导电层1210位于第二介质层1200的内侧。示例性地，可在第一介质层1100的内侧形成延伸至第一牺牲层的第一导电层1110。具体地，如图30所示，可在第一子接触孔510～570、第一绝缘层开口430和第一延伸接触孔5841～5848的内壁以及第一子接触孔510～570、第一绝缘层开口430的底面上形成第一导电层1110。第一导电层1110位于第一介质层1100的内侧。应理解，在本申请提供的制备方法中，可在同一工艺步骤中形成第一导电层1110和第二导电层1210，即同时形成第一导电层1110和第二导电层1210；当然，也可以在不同工艺步骤中形成第一导电层1110和第二导电层1210，即分别形成第一导电层1110和第二导电层1210。在本申请中，通过设置第一导电层1110和第二导电层1210，可以使第一导电层1110和第二导电层1210分别连接于位于不同高度处的第一牺牲层121～128和第二牺牲层721～728。示例性地，第一导电层1110和第二导电层1210的材质可包括金属钨，以实现与第一栅极层和第二栅极层(由第一牺牲层和第二牺牲层替换形成)的电连接。

在本申请的示例性实施方式中，可在第一导电层1110形成的空间内填充第一填充材料1120(图32)。示例性地，可在第二导电层1210形成的空间内填充第二填充材料1220(图31)。示例性地，第一填充材料1120和第二填充材料1220可包括氧化硅。示例性地，可采用诸如CVD、PVD、ALD或其任何组合薄膜沉积工艺，填充第一填充材料1120和第二填充材料1220以形成第一接触结构1～8和第二接触结构11～18。可选地，可通过控制填充工艺，在填充过程中形成一个或多个空气间隙以减轻第一接触结构1～8(图32)和第二接触结构11～18(图31)的结构应力。

在本申请的示例性实施方式中，如图33和34所示，可形成贯穿第一叠层结构100和第二叠层结构700的虚拟沟道结构2000。示例性地，可采用例如干法或者湿法刻蚀工艺形成贯穿第一叠层结构100和第二叠层结构700并延伸至衬底200的虚拟沟道结构2000。虚拟沟道结构2000可起到支撑的作用，以防止第一牺牲层121～128和第二牺牲层721～728去除后整体结构坍塌。

在本申请的示例性实施方式中，如图35和36所示，可将第一牺牲层121～128和第二牺牲层721～728分别置换为第一栅极层131～138和第一栅极层731～738。示例性地，可通过通孔(如栅极间隙)将第一牺牲层121～128和第二牺牲层721～728分别置换为第一栅极层131～138和第一栅极层731～738。具体地，首先可通过刻蚀工艺去除第一牺牲层121～128和第二牺牲层721～728，然后通过沉积工艺在去除的空间内沉积形成第一栅极层131～138和第一栅极层731～738。示例性地，第一栅极层和第二栅极层的材质可包括金属钨。将第一牺牲层121～128和第二牺牲层721～728分别置换为第一栅极层131～138和第一栅极层731～738，可实现第一接触结构1～8和第二接触结构11～18分别与位于不同高度处的第一栅极层131～138和第一栅极层731～738之间的电连接。

本申请提供的三维存储器的制备方法，通过形成第一叠层结构和第二叠层结构，可依次形成延伸至位于不同高度处的第一牺牲层和第二牺牲层的多个第一子接触孔和多个第二接触孔。这样可有效避免在叠层结构数量较多时，由于某些接触孔较深造成的相应显影面积较大以及该接触孔尺寸较大的问题，进而可减小由于该接触孔占用叠层结构的面积较大导致后续形成虚拟沟道结构的空间较少的问题。此外，本申请提供的三维存储器的制备方法不需要制作阶梯台阶便可形成延伸至位于不同高度处的第一牺牲层和第二牺牲层的多个第一子接触孔和多个第二接触孔，这样可以进一步省去在阶梯台阶上填充介质层的工艺。在本申请中，由于无需形成阶梯台阶，便进一步省去了为增加后续形成的栅极层的厚度而在阶梯台阶上形成氮化硅的步骤。此外，本申请形成的多个第一延伸接触孔仅需保证可分别延伸至多个第一子接触孔中，而无需严格控制多个第一延伸接触孔的实际深度。因此，在本申请中，可无需严格控制第一叠层结构和第二叠层结构之间的绝缘层的厚度，以及刻蚀该处绝缘层时的刻蚀深度。

本申请另一方面提供了一种三维存储器。图35和36示出的根据本申请的示例性实施方式的三维存储器的结构示意图。

如图35和36所示，三维存储器可包括第一叠层结构100、第二叠层结构700、多个第一接触结构1～8以及多个第二接触结构11～18。

第一叠层结构100可包括交替叠置的第一绝缘层110和第一栅极层131～138。第二叠层结构700可位于第一叠层结构100上。第二叠层结构700可包括交替叠置的第二绝缘层710和第二栅极层731～738。应理解，第一绝缘层110、第一栅极层131～138、第二绝缘层710以及第二栅极层731～738的数量和厚度不限于图35和36中所示的数量和厚度，在不背离本申请的构思的情况下，本领域技术人员可以根据需要设置任意数量和厚度的第一绝缘层110、第一栅极层131～138、第二绝缘层710以及第二栅极层731～738。另外，第一绝缘层110、第一栅极层131～138、第二绝缘层710以及第二栅极层731～738的材料可选择本领域中已知的合适材料。例如，第一绝缘层110和第二绝缘层710可以是氧化物层(诸如氧化硅)，第一栅极层131～138和第二栅极层731～738可以是金属物层(诸如金属钨)。

多个第一接触结构1～8可贯穿第二叠层结构700并分别延伸至位于不同高度处的多个第一栅极层131～138。多个第二接触结构11～18可位于第二叠层结构700中，并可分别延伸至位于不同高度处的多个第二栅极层731～738。第一接触结构1～8和第二接触结构11～18分别与位于不同高度处的第一栅极层131～138和第一栅极层731～738之间可以实现电连接。

在本申请的示例性实施方式中，如图36所示，第一接触结构1～8可包括第一填充材料1120、第一导电层1110和第一介质层1100。第一导电层1110可位于第一填充材料1120的外侧并延伸至第一栅极层131～138。第一介质层1100可位于第一导电层1110的侧壁。

在本申请的示例性实施方式中，如图35所示，第二接触结构11～18可包括第二填充材料1220、第二导电层1210和第二介质层1200。第二导电层1210可位于第二填充材料1220的外侧并延伸至第二栅极层731～738。第二介质层1200可位于第二导电层1210的侧壁。

示例性地，第一填充材料1120和第二填充材料1220可包括氧化物；第一导电层1110和第二导电层1210的材质可包括金属；以及第一介质层1100和第二介质层1200的材质可包括氧化物。

在本申请的示例性实施方式中，图35和36所示，三维存储器可还包括衬底200。第一叠层结构100可位于衬底200的一侧。衬底200可例如是多晶硅衬底、单晶硅(Si)衬底、单晶锗(Ge)衬底、硅锗(GeSi)衬底、碳化硅(SiC)衬底，或者绝缘体上硅(SOI)衬底、绝缘体上锗(GOI)衬底，或者包括其它元素半导体或化合物半导体的衬底，诸如GaAs、InP或SiC等。在一个实施方式中，衬底200还可以是叠层结构，例如Si/SiGe等。在另外的实施方式中，衬底200还可以是其它外延结构，例如绝缘体上锗硅(SGOI)等。

在本申请的示例性实施方式中，图35和36所示，三维存储器可还包括虚拟沟道结构2000。虚拟沟道结构2000可贯穿第二叠层结构700和第一叠层结构100，并延伸至衬底200。虚拟沟道结构2000可起到支撑的作用。

由于在上文中描述制备方法1000时涉及的内容和结构可完全或部分地适用于在这里描述的三维存储器，因此与其相关或相似的内容在此不再赘述。

尽管在此描述了三维存储器的示例性制备方法和结构，但可以理解，一个或多个特征可以从该三维存储器的结构中被省略、替代或者增加。另外，所举例的各层及其材料仅仅是示例性的。

以上描述仅为本申请的较佳实施方式以及对所运用技术原理的说明。本领域技术人员应当理解，本申请中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离所述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。

Claims (21)

1.一种三维存储器的制备方法，其特征在于，包括：

交替叠置第一绝缘层和第一牺牲层以形成第一叠层结构；

在所述第一叠层结构中形成分别延伸至位于不同高度处的所述第一牺牲层的多个第一子接触孔；

在所述第一叠层结构上交替叠置第二绝缘层和第二牺牲层以形成第二叠层结构；

形成贯穿所述第二叠层结构并连接至所述第一子接触孔的多个第一延伸接触孔，并在所述第二叠层结构中形成分别延伸至位于不同高度处的所述第二牺牲层的多个第二接触孔；以及

填充所述第一子接触孔和所述第一延伸接触孔以形成第一接触结构，并填充所述第二接触孔以形成第二接触结构。

2.根据权利要求1所述的制备方法，其特征在于，在所述第一叠层结构中形成分别延伸至位于不同高度处的所述第一牺牲层的多个第一子接触孔包括：

在所述第一叠层结构的顶面形成图案化的第一硬掩膜；

以所述图案化的第一硬掩膜为掩蔽刻蚀处于所述第一叠层结构的顶部的第一绝缘层，以形成多个第一绝缘层开口；以及

逐次遮蔽部分所述图案化的第一硬掩膜，并以所述图案化的第一硬掩膜的未被遮蔽的部分为掩蔽对多个所述第一绝缘层开口进行刻蚀，以形成分别延伸至位于不同高度处的所述第一牺牲层的多个第一子接触孔。

3.根据权利要求2所述的制备方法，其特征在于，在所述第一叠层结构的顶面形成图案化的第一硬掩膜包括：

在所述第一叠层结构的顶面形成第一硬掩膜；以及

在所述第一硬掩膜中形成多个第一绝缘层开口图案，以形成所述图案化的第一硬掩膜。

4.根据权利要求1所述的制备方法，其特征在于，在所述第一叠层结构上交替叠置第二绝缘层和第二牺牲层以形成第二叠层结构包括：

在多个所述第一子接触孔内填充介质材料；以及

在所述第一叠层结构的形成有多个所述第一子接触孔的一侧上交替叠置第二绝缘层和第二牺牲层。

5.根据权利要求1所述的制备方法，其特征在于，形成贯穿所述第二叠层结构并连接至所述第一子接触孔的多个第一延伸接触孔，并在所述第二叠层结构中形成分别延伸至位于不同高度处的所述第二牺牲层的多个第二接触孔包括：

在所述第二叠层结构的顶面形成图案化的第二硬掩膜；

以所述图案化的第二硬掩膜为掩蔽刻蚀处于所述第二叠层结构的顶部的第二绝缘层以形成多个第二绝缘层开口；以及

逐次遮蔽部分所述图案化的第二硬掩膜，并以所述图案化的第二硬掩膜的未被遮蔽的部分为掩蔽对多个所述第二绝缘层开口进行刻蚀，以形成

分别延伸至位于不同高度处的所述第二牺牲层的多个第二接触孔；以及

贯穿所述第二叠层结构并连接至所述第一子接触孔的多个第一延伸接触孔。

6.根据权利要求5所述的制备方法，其特征在于，在所述第二叠层结构的顶面形成图案化的第二硬掩膜包括：

在所述第二叠层结构的顶面形成第二硬掩膜；以及

在所述第二硬掩膜中形成多个第一延伸接触孔图案和多个第二绝缘层开口图案，以形成所述图案化的第二硬掩膜。

7.根据权利要求4所述的制备方法，其特征在于，填充所述第一子接触孔和所述第一延伸接触孔以形成第一接触结构包括：

经由所述第一延伸接触孔去除所述介质材料；

在所述第一子接触孔和所述第一延伸接触孔的内壁上形成第一介质层；

在所述第一介质层的内侧形成延伸至所述第一牺牲层的第一导电层；以及

在所述第一导电层形成的空间内填充第一填充材料。

8.根据权利要求4所述的制备方法，其特征在于，填充所述第二接触孔以形成第二接触结构包括：

在所述第二接触孔的内壁上形成第二介质层；

在所述第二介质层的内侧形成延伸至所述第二牺牲层的第二导电层；以及

在所述第二导电层形成的空间内填充第二填充材料。

9.根据权利要求7所述的制备方法，其特征在于，在所述第一子接触孔和所述第一延伸接触孔的内壁上形成第一介质层包括：

在所述第一子接触孔和所述第一延伸接触孔的内壁、所述第一子接触孔的底面上形成第一介质层；以及

去除所述第一子接触孔的底面上的第一介质层。

10.根据权利要求8所述的制备方法，其特征在于，在所述第二接触孔的内壁上形成第二介质层包括：

在所述第二接触孔的内壁和底面上形成第二介质层；以及

去除所述第二接触孔的底面上的第二介质层。

11.根据权利要求1所述的制备方法，其特征在于，所述方法还包括：

形成贯穿所述第一叠层结构和所述第二叠层结构的虚拟沟道结构。

12.根据权利要求11所述的制备方法，其特征在于，所述方法还包括：

将所述第一牺牲层和所述第二牺牲层分别置换为第一栅极层和第二栅极层。

13.根据权利要求1-12中任一项所述的制备方法，其特征在于，

所述第一绝缘层和所述第二绝缘层的材质包括氧化物；以及

所述第一牺牲层和所述第二牺牲层的材质包括氮化物。

14.根据权利要求12所述的制备方法，其特征在于，所述第一栅极层和所述第二栅极层的材质包括金属。

15.一种三维存储器，其特征在于，包括：

第一叠层结构，包括交替叠置的第一绝缘层和第一栅极层；

第二叠层结构，位于所述第一叠层结构上，包括交替叠置的第二绝缘层和第二栅极层；

多个第一接触结构，贯穿所述第二叠层结构并分别延伸至位于不同高度处的多个所述第一栅极层；以及

多个第二接触结构，位于所述第二叠层结构中，并分别延伸至位于不同高度处的多个所述第二栅极层。

16.根据权利要求15所述的三维存储器，其特征在于，所述第一接触结构包括：

第一填充材料；

第一导电层，位于所述第一填充材料的外侧并延伸至所述第一栅极层；以及

第一介质层，位于所述第一导电层的侧壁。

17.根据权利要求16所述的三维存储器，其特征在于，所述第二接触结构包括：

第二填充材料；

第二导电层，位于所述第二填充材料的外侧并延伸至所述第二栅极层；以及

第二介质层，位于所述第二导电层的侧壁。

18.根据权利要求17所述的三维存储器，其特征在于，

所述第一填充材料和所述第二填充材料包括氧化物；

所述第一导电层和所述第二导电层的材质包括金属；以及

所述第一介质层和所述第二介质层的材质包括氧化物。

19.根据权利要求15所述的三维存储器，其特征在于，

所述第一绝缘层和所述第二绝缘层的材质包括氧化物；以及

所述第一栅极层和所述第二栅极层的材质包括金属。

20.根据权利要求15-19中任一项所述的三维存储器，其特征在于，所述三维存储器还包括：

衬底，所述第一叠层结构位于所述衬底的一侧。

21.根据权利要求20所述的三维存储器，其特征在于，所述三维存储器还包括:

虚拟沟道结构，贯穿所述第二叠层结构和所述第一叠层结构，并延伸至所述衬底。

Images