CN111180315A - 形成半导体器件的方法 - Google Patents

形成半导体器件的方法 Download PDF

Info

Publication number
CN111180315A
CN111180315A CN201911101635.XA CN201911101635A CN111180315A CN 111180315 A CN111180315 A CN 111180315A CN 201911101635 A CN201911101635 A CN 201911101635A CN 111180315 A CN111180315 A CN 111180315A
Authority
CN
China
Prior art keywords
pattern
mask
sacrificial
patterns
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911101635.XA
Other languages
English (en)
Inventor
朴成珉
张世明
金奉秀
朴济民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN111180315A publication Critical patent/CN111180315A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Abstract

一种形成半导体器件的方法包括：在下结构上形成第一牺牲图案；在第一牺牲图案之间形成具有“U”形的第一剩余掩模层，以使第一剩余掩模层与第一牺牲图案接触；通过图案化第一剩余掩模层形成第一剩余掩模图案，第一剩余掩模图案中的每一个包括平行于下结构的上表面的水平部分和垂直于下结构的上表面的竖直部分；形成与第一剩余掩模图案的竖直部分间隔开的第二掩模图案；去除在形成第二掩模图案之后剩余的第一牺牲图案；以及通过蚀刻第一剩余掩模图案的水平部分形成第一掩模图案。

Description

形成半导体器件的方法
相关申请的交叉引用
本申请要求于2018年11月12日在韩国知识产权局提交的韩国专利申请No.10-2018-0138093的优先权的权益，该申请的公开以引用方式全文并入本文中。
技术领域
本发明构思涉及形成半导体器件的方法，并且更具体地说，涉及形成细微图案的方法和利用其形成半导体器件的方法。
背景技术
随着半导体器件变得高度集成，半导体器件的图案的大小减小。由于用于形成这种图案的曝光设备的光学分辨率限制，利用这种曝光设备形成细微图案会存在限制。
发明内容
本发明构思的一方面提供一种在其中可形成细微图案的形成半导体器件的方法。
根据本发明构思的一方面，一种形成半导体器件的方法包括：在下结构上形成第一牺牲图案；在第一牺牲图案之间形成具有“U”形的第一剩余掩模层，以使第一剩余掩模层与第一牺牲图案接触；通过图案化第一剩余掩模层形成第一剩余掩模图案，第一剩余掩模图案中的每一个包括平行于下结构的上表面的水平部分和垂直于下结构的上表面的竖直部分；形成与第一剩余掩模图案的竖直部分间隔开的第二掩模图案；在形成第二掩模图案之后去除第一牺牲图案；以及通过蚀刻第一剩余掩模图案的水平部分形成第一掩模图案。
根据本发明构思的一方面，一种形成半导体器件的方法包括：在下结构上形成第一牺牲图案，第一牺牲图案中的每一个具有第一宽度，并且第一牺牲图案彼此间隔开大于第一宽度的第一距离；在第一牺牲图案之间形成第一剩余掩模图案以使其与第一牺牲图案接触，第一剩余掩模图案中的每一个包括平行于下结构的上表面的水平部分和垂直于下结构的上表面的竖直部分；形成与第一剩余掩模图案的竖直部分间隔开的第二掩模图案；去除在形成第二掩模图案之后剩余的第一牺牲图案；以及通过各向异性地蚀刻第一剩余掩模图案形成第一掩模图案。
根据本发明构思的一方面，一种形成半导体器件的方法包括：在下结构上形成第一剩余掩模图案，第一剩余掩模图案各自包括平行于下结构的上表面的水平部分和在垂直于下结构的上表面的方向上从水平部分的一部分延伸的竖直部分；在形成第一剩余掩模图案之后在下结构上形成第二掩模图案；以及对第一剩余掩模图案和第二掩模图案执行各向异性蚀刻。第一剩余掩模图案的水平部分通过各向异性蚀刻被蚀刻，以形成为第一掩模图案，并且第二掩模图案由与第一剩余掩模图案的水平部分接触的第一图案以及与第一剩余掩模图案间隔开的第二图案形成。
附图说明
从下面结合附图的详细描述中将清楚地理解本公开的以上和其它方面、特征和优点，在附图中：
图1至图16是示出根据本发明构思的一些实施例的形成半导体器件的方法的示例的示图；
图17A和图17B是示出根据本发明构思的一些实施例的形成半导体器件的方法的示例的剖视图；
图18A至图18C是示出根据本发明构思的一些实施例的形成半导体器件的方法的示例的剖视图；
图19至图21是示出根据本发明构思的一些实施例的形成半导体器件的方法的示例的示图；以及
图22至图33是示出根据本发明构思的一些实施例的形成半导体器件的方法的示例的示图。
具体实施方式
下文中，将参照附图描述根据本发明构思的一些实施例的形成半导体器件的方法的各种示例。将参照图1至图16描述根据实施例的形成半导体器件的方法的示例。在图1至图16中，图1、图3、图5、图7、图9、图11、图13和图15是示出根据实施例的形成半导体器件的方法的示例的平面图，图2、图4A、图4B、图4C、图6、图8、图10A、图10B、图12A、图12B、图14和图16是示出沿着图1、图3、图5、图7、图9、图11、图13和图15的平面图的线I-I’截取的区的剖视图。
参照图1和图2，第一牺牲图案10可形成在下结构5上。第一牺牲图案10可形成为具有线形。第一牺牲图案10可由旋涂硬掩模(SOH)材料形成。例如，第一牺牲图案10可由含碳材料形成。形成第一牺牲图案10的步骤可包括：在下结构5上形成牺牲材料层，以及利用曝光设备利用光刻处理将牺牲材料层图案化。本文使用的术语第一、第二、第三等仅用于将一个元件与另一个进行区分或区别。
第一掩模层15可保形地形成在具有第一牺牲图案10的下结构5上。例如，第一掩模层15可在各个第一牺牲图案10的上表面和侧表面以及设置在第一牺牲图案10之间的下结构5的一部分上延伸，或覆盖各个第一牺牲图案10的上表面和侧表面以及设置在第一牺牲图案10之间的下结构5的一部分。如本文所用，覆盖另一元件或表面的元件可部分或完全地覆盖所述元件或表面。
在示例中，可利用原子层沉积(ALD)处理由氧化硅形成第一掩模层15。在一些实施例中，第一掩模层15的材料不限于氧化硅，而是可由诸如氧氮化硅(SiON)的另一材料代替氧化硅形成。
第一掩模层15可在第一牺牲图案10不变形的温度下形成。例如，当第一牺牲图案10由在第一温度下形成的SOH材料形成时，第一掩模层15可在低于第一温度的第二温度下形成。例如，当第一牺牲图案10在约260℃形成时，第一掩模层15可在低于260℃的温度(例如，低于250℃)下形成。
第一牺牲图案10可按照第一节距Pa形成。第一牺牲图案10中的每一个可具有第一宽度Wa。第一牺牲图案10可彼此间隔开第一距离Sa。第一宽度(Wa)与第一距离(Sa)的比率可为约3至7。第一宽度Wa和第一距离Sa之和可为第一节距Pa。第一掩模层15的第一厚度ta1的大小可为第一宽度Wa的约三分之一。
参照图3和图4A，第二牺牲图案20可形成在第一掩模层15上，以填充第一牺牲图案10之间的空间。如本文所用，填充空间或区的元件可部分或完全填充所述空间或区。形成第二牺牲图案20的步骤可包括：在第一掩模层15上形成牺牲材料层；以及蚀刻牺牲材料层直至暴露出形成在第一牺牲图案10上的第一掩模层15。第二牺牲图案20可由与第一牺牲图案10的材料相同的材料形成。
参照图3和图4B，可去除第一掩模层15的位于第一牺牲图案10上的部分，以暴露出第一牺牲图案10的上表面。应该理解，本文所述的去除的元件可不被完全去除。可将第一掩模层15形成为具有“U”形的第一剩余掩模层15a，其位于第一牺牲图案10之间并且位于第二牺牲图案20下或下方。牺牲封盖层22可形成在第一牺牲图案10和第二牺牲图案20上。牺牲封盖层22可由与第一牺牲图案10和第二牺牲图案20的材料相同的材料形成。
参照图3和图4C，牺牲封盖层22以及第一牺牲图案10和第二牺牲图案20可被按次序蚀刻，以暴露出第一剩余掩模层15a的上区。牺牲封盖层22可被蚀刻和去除，并且第一牺牲图案10和第二牺牲图案20可被部分蚀刻以降低高度，从而暴露出第一剩余掩模层15a的上区。
在一些实施例中，在形成牺牲封盖层22之后，牺牲封盖层22以及第一牺牲图案10和第二牺牲图案20按次序被蚀刻，因此，第一牺牲图案10和第二牺牲图案20可降低高度，以具有基本相同的高度。
参照图5和图6，上间隔件25可形成在第一剩余掩模层15a的上区的侧表面上。上间隔件25可形成在第一牺牲图案10和第二牺牲图案20上，并且可在第一剩余掩模层15a的上区的侧表面上延伸或将第一剩余掩模层15a的上区的侧表面覆盖。
形成上间隔件25的步骤可包括：在具有第一剩余掩模层15a以及高度降低的第一牺牲图案10和第二牺牲图案20的下结构5上保形地形成间隔件材料层；以及各向异性地蚀刻间隔件材料层。上间隔件25可由相对于第一牺牲图案10和第二牺牲图案20以及第一剩余掩模层15a具有蚀刻选择性的材料形成。例如，上间隔件25可由多晶硅或氮化硅形成。上间隔件25可在不使第一牺牲图案10变形的温度下形成，如上述第一掩模层15(见图1和图2)中那样。
参照图7和图8，可利用上间隔件25和第一剩余掩模层15a作为蚀刻掩模蚀刻第一牺牲图案10和第二牺牲图案20。结果，可蚀刻第一牺牲图案10，以形成第一牺牲间隔件10a，并且可蚀刻第二牺牲图案20，以形成第二牺牲间隔件20a。
参照图9和图10A，可利用上间隔件25作为蚀刻掩模蚀刻第一剩余掩模层15a。结果，具有“U”形的第一剩余掩模层15a可形成为具有“L”形的第一剩余掩模图案15b。
第一剩余掩模图案15b中的每一个可包括与下结构5的上表面5s平行的水平部分15b1和在垂直于下结构5的上表面5s的方向上从水平部分15b1的一部分延伸的竖直部分15b2。
第一牺牲间隔件10a可与下结构5接触。第二牺牲间隔件20a可形成在第一剩余掩模图案15b的水平部分15b1上。第一剩余掩模图案15b的竖直部分15b2可形成在彼此邻近的第一牺牲间隔件10a与第二牺牲间隔件20a之间。
如上所述，第一牺牲图案10中的每一个可形成为具有第一宽度Wa。第一牺牲图案10可彼此间隔开第一距离Sa。第一牺牲图案10中的每一个可由彼此间隔开的第一牺牲间隔件10a中的两个形成，并且第二牺牲图案20中的每一个可由彼此间隔开的第二牺牲间隔件20a中的两个形成。
可形成第二掩模图案30。形成第二掩模图案30的步骤可包括：对形成了第一牺牲间隔件10a和第二牺牲间隔件20a以及第一剩余掩模图案15b的下结构5执行沉积处理，以保形地形成掩模材料层；以及各向异性地蚀刻掩模材料层。为了形成第二掩模图案30，在蚀刻掩模材料层的同时也将第一剩余掩模图案15b部分地蚀刻，使得第一剩余掩模图案15b的高度可降低。
第二掩模图案30可由与第一剩余掩模图案15b的材料相同的材料形成。第二掩模图案30可形成为具有等于以上参照图1和图2描述的第一掩模层15的厚度ta1的厚度ta2。
第二掩模图案30可包括形成在两个第二牺牲间隔件20a(从一个第二牺牲图案20划分而来)的侧表面上的第一图案30a以及形成在从一个第一牺牲图案10划分而来的两个第一牺牲间隔件10a之间的第二图案30b。
第二掩模图案30的第一图案30a可与第一剩余掩模图案15b的水平部分15b1接触。第二掩模图案30的第二图案30b可与第一剩余掩模图案15b间隔开。
第二掩模图案30的第一图案30a中的每一个可具有从其接触第二牺牲间隔件20a的一部分开始变低或高度减小的上表面。因此，第二掩模图案30的第一图案30a可具有不对称侧部结构，也就是说，具有高度不等的相对侧壁。
第二掩模图案30的第二图案30b可为填充在两个第一牺牲间隔件10a之间的间隙填充图案，并且第二图案30b可包括具有对称结构的侧表面，也就是说，具有等高的相对侧壁。
第一剩余掩模图案15b中的每一个的竖直部分15b2可形成在一对第二掩模图案30之间。
参照图9和图10B，可形成第三牺牲间隔件35以填充第二掩模图案30的第一图案30a之间的空间。形成第三牺牲间隔件35的步骤可包括：在其上形成有第二掩模图案30的下结构5上形成牺牲材料层；以及部分地蚀刻牺牲材料层以暴露出第一剩余掩模图案15b和第二掩模图案30。第三牺牲间隔件35可由与第一牺牲间隔件10a和第二牺牲间隔件20a的材料相同的材料形成。
参照图11和图12A，可去除上间隔件25以暴露出第一牺牲间隔件10a和第二牺牲间隔件20a。第一牺牲间隔件10a、第二牺牲间隔件20a和第三牺牲间隔件35可减少第一剩余掩模图案15b和第二掩模图案30的塌陷或防止第一剩余掩模图案15b和第二掩模图案30塌陷。
参照图11和图12B，可选择性地去除第一牺牲间隔件10a、第二牺牲间隔件20a和第三牺牲间隔件35。可保留第一剩余掩模图案15b和第二掩模图案30。
参照图13和图14，第一剩余掩模图案15b和第二掩模图案30可被各向异性地蚀刻。结果，具有“L”形的第一剩余掩模图案15b的高度可降低或减小，以形成具有“I”形的第一掩模图案15c。具有“I”形的第二掩模图案30的高度可降低或减小。因此，第一掩模图案15c和第二掩模图案30可形成为具有“I”形。可形成修剪图案40以暴露第一掩模图案15c和第二掩模图案30的边缘区。
参照图15和图16，可按照第一掩模图案15c和第二掩模图案30可形成为具有线形或条形的方式，利用修剪图案40(见图13和图14)作为蚀刻掩模蚀刻第一掩模图案15c和第二掩模图案30的边缘区。在示意性示例中，修剪图案40(见图13和图14)可为光刻胶图案。可替换地，修剪图案40(见图13和图14)可为通过光刻处理图案化的牺牲图案。接着，可去除修剪图案40(见图13和图14)。
如上所述，可提供具有线形或条形的第一掩模图案15c和第二掩模图案30。接着，下面将描述利用第一掩模图案15c和第二掩模图案30形成半导体器件的方法。图17A和图17B是示出根据实施例的形成半导体器件的方法的示例的剖视图。
参照图17A，以上参照图1至图16描述的下结构5可为诸如半导体衬底等的下结构105。上述第一掩模图案15c和第二掩模图案30可形成在下结构105上。可通过利用第一掩模图案15c和第二掩模图案30作为蚀刻掩模蚀刻下结构105来形成沟槽105t。
在示例中，当下结构105是半导体衬底时，在形成沟槽105t的同时提供的第一掩模图案15c和第二掩模图案30下方留下的半导体衬底105的部分105a可为有源区。因此，可形成通过沟槽105t限定的半导体衬底105的部分105a，例如，有源区。
参照图17B，可形成间隙填充图案120以填充沟槽105t。形成间隙填充图案120的步骤可包括：在其上形成有沟槽105t的半导体衬底105上形成间隙填充材料层；以及将间隙填充材料层平坦化。可在平坦化间隙填充材料层的同时或者在平坦化间隙填充材料层之后去除第一掩模图案15c和第二掩模图案30。因此，可形成留在沟槽105t中的间隙填充图案120。
在示例中，当通过沟槽105t限定的半导体衬底105的部分105a是有源区时，间隙填充图案120可为可由诸如氧化硅等的绝缘材料形成的隔离区。可在形成隔离区120的同时或者在形成隔离区120之后去除第一掩模图案15c和第二掩模图案30。
图18A至图18C是示出根据一些实施例的形成半导体器件的方法的另一示例的剖视图。
参照图18A，以上参照图1至图16描述的下结构5可为包括半导体衬底150、半导体衬底150上的绝缘层155、绝缘层155上的导电层160和导电层160上的封盖绝缘层165的下结构5a。封盖绝缘层165可由相对于第一掩模图案15c和第二掩模图案30具有蚀刻选择性的材料形成，例如，由氮化硅形成。导电层160可由可用作半导体器件的栅电极的导电材料或者可用作半导体器件的布线的导电材料形成。例如，导电层160可由多晶硅层、诸如TiN或TaN层的金属氮化物层或诸如钨(W)、铜(Cu)等的金属或者它们的组合形成。
以上参照图1至图16描述的第一掩模图案15c和第二掩模图案30可形成在下结构5a上。
参照图18B，可利用第一掩模图案15c和第二掩模图案30作为蚀刻掩模蚀刻下结构5a的封盖绝缘层165，以形成封盖绝缘图案165a。
在示例中，可在形成封盖绝缘图案165a的同时蚀刻和去除第一掩模图案15c和第二掩模图案30，但是其一些实施例不限于此。例如，在形成封盖绝缘图案165a之后可保留第一掩模图案15c和第二掩模图案30。
参照图18C，可通过利用封盖绝缘图案165a作为蚀刻掩模蚀刻导电层160来形成导电图案160a。因此，下结构5a可包括导电图案160a和封盖绝缘图案165a，它们可通过利用第一掩模图案15c和第二掩模图案30进行图案化而形成，从而按次序堆叠。
在示例中，导电图案160a可为半导体器件的栅电极。
在示意性示例中，导电图案160a可为半导体器件的布线。
在示意性示例中，导电图案160a可为诸如动态随机存取存储器(DRAM)等的存储器半导体器件的位线。
再参照图13和图14，如上所述，为了形成具有线形或条形的第一掩模图案15c和第二掩模图案30，可形成修剪图案(图13和图14中的40)以切割第一掩模图案15c和第二掩模图案30的一部分。可在形成第一掩模图案15c和第二掩模图案30之后形成修剪图案40，但是其一些实施例不限于此。下文中，将参照图19、图20和图21描述其中形成修剪图案(图13和图14中的40)的操作被修改的示例。图19是示出上述图12A的剖面结构同时还包括修剪图案170的平面图。图20是示出沿着图19的线I-I’截取的区的剖视图。图21是示出利用图19的平面图中的修剪图案170的图案化结构的平面形状的平面图。
参照图19和图20，修剪图案170可形成在包括第一牺牲间隔件至第三牺牲间隔件10a、20a和35的下结构5上。修剪图案170可由光刻胶图案形成。
参照图21和图12A，可利用修剪图案170作为蚀刻掩模蚀刻第一牺牲间隔件至第三牺牲间隔件10a、20a和35、第一剩余掩模图案15b和第二掩模图案30，然后可去除修剪图案170。接着，可去除第一牺牲间隔件至第三牺牲间隔件10a、20a和35。
在这种所得产品中，第一剩余掩模图案15b和第二掩模图案30受到各向异性蚀刻，以形成具有与参照图15和图16所述的相同的“I”形的第一掩模图案15c和第二掩模图案30。
接着，将参照图22至图33描述根据一些实施例的半导体器件形成方法的修改的示例。在图22至图33中，图22、图24、图26、图28、图30和图32是示出根据一些实施例的形成半导体器件的方法的示例的平面图，并且图23、图25A、图25B、图25C、图27、图29A、图29B、图31A、图31B和图33是沿着图22、图24、图26、图28、图30和图32的平面图的线I I-I I’截取的剖视图。
参照图22和图23，第一牺牲图案210可形成在下结构205上。第一牺牲图案210可分别形成为具有线形。第一牺牲图案210可由旋涂硬掩模(SOH)材料形成。例如，第一牺牲图案210可由含碳材料形成。形成第一牺牲图案210的步骤可包括：在下结构205上形成牺牲材料层；以及利用光刻处理对牺牲材料层进行图案化。
第一掩模层215可保形地形成在具有第一牺牲图案210的下结构205上。例如，第一掩模层215可在各个第一牺牲图案210的上表面和侧表面以及下结构205的位于第一牺牲图案210之间的部分上延伸，或将各个第一牺牲图案210的上表面和侧表面以及下结构205的位于第一牺牲图案210之间的部分覆盖。在示例中，第一掩模层215可由与参照图1和图2描述的第一掩模层(图1和图2中的15)的材料相同的材料形成。
第一牺牲图案210可以第一节距Pb形成。第一牺牲图案210中的每一个可具有第一宽度Wb。第一牺牲图案210可彼此间隔开第一距离Sb。第一宽度Wb与第一距离Sb的比率可为约5至7。第一宽度Wb和第一距离Sb之和可为第一节距Pb。第一掩模层215的第一厚度tb1可为第一宽度Wb的约五分之一。
参照图24和图25A，第二牺牲图案220可形成在第一掩模层215上以填充第一牺牲图案210之间的空间。形成第二牺牲图案220的步骤可包括：在第一掩模层215上形成牺牲材料层；以及蚀刻牺牲材料层直至位于第一牺牲图案210上的第一掩模层215暴露出来。
参照图24和图25B，可去除第一掩模层215的位于第一牺牲图案210上的部分，以暴露出第一牺牲图案210的上表面。第一掩模层215可形成为位于第一牺牲图案210之间并且位于第二牺牲图案220下的第一剩余掩模层215a。
可执行降低或减小第一牺牲图案210和第二牺牲图案220的高度的处理。例如，封盖层(图4B中的22)可按照与参照图4B描述的相同或相似的方式形成为在第一牺牲图案210和第二牺牲图案220上延伸或将第一牺牲图案210和第二牺牲图案220覆盖，并且封盖层(图4B中的22)以及第一牺牲图案210和第二牺牲图案220可按次序蚀刻，以按照与参照图4C描述的相同或相似的方式形成高度降低的第一牺牲图案210和第二牺牲图案220，从而暴露出第一剩余掩模层215a的上区。
参照图24和图25C，接着，上间隔件225可按照与参照图6中的上间隔件25描述的相同或相似的方式形成在第一剩余掩模层215a的上区的侧表面上。上间隔件225可形成在第一牺牲图案210和第二牺牲图案220上，并且可在第一剩余掩模层215a的上区的侧表面上延伸或将第一剩余掩模层215a的上区的侧表面覆盖。
参照图26和图27，接着，可利用上间隔件225和第一剩余掩模层215a作为蚀刻掩模蚀刻第一牺牲图案210和第二牺牲图案220。第一牺牲图案210中的每一个可被蚀刻和形成为彼此间隔开的两个第一牺牲间隔件210a，并且第二牺牲图案220中的每一个可被蚀刻并形成为彼此间隔开的两个第二牺牲间隔件220a。
参照图28和图29A，可按照与参照图10A描述的相似的方式利用上间隔件225作为蚀刻掩模蚀刻第一剩余掩模层215a。结果，具有“U”形的第一剩余掩模层215a可形成为具有“L”形的第一剩余掩模图案215b。
第一剩余掩模图案215b中的每一个可包括平行于下结构205的上表面205s的水平部分215b1和在垂直于下结构205的上表面205s的方向上从水平部分215b1的一部分延伸的竖直部分215b2。
可形成第二掩模图案230。形成第二掩模图案230的步骤可包括：对其上已形成了第一牺牲间隔件210a和第二牺牲间隔件220a以及第一剩余掩模图案215b的下结构205执行沉积处理，以保形地形成掩模材料层；以及各向异性地蚀刻掩模材料层。为了形成第二掩模图案230，与蚀刻掩模材料层一起部分地蚀刻第一剩余掩模图案215b，从而可降低第一剩余掩模图案215b的高度。
第二掩模图案230可由与第一剩余掩模图案215b的材料相同的材料形成。第二掩模图案230可形成为具有与第一掩模层215的厚度tb1相同的厚度tb2，如以上参照图22和图23的描述。
第二掩模图案230中的每一个可具有从其接触第一牺牲间隔件210a和第二牺牲间隔件220a的一部分开始逐渐变低或高度逐渐减小的上表面。因此，第二掩模图案230可具有不对称侧部结构，也就是说，具有不等高的相对的侧壁。
第二掩模图案230可包括形成在从一个第二牺牲图案220划分而来的两个第二牺牲间隔件220a的侧表面上的第一图案230a和形成在从一个第一牺牲图案210划分而来的两个第一牺牲间隔件210a之间的第二图案230b。
第二掩模图案230的第一图案230a可与第一剩余掩模图案215b的水平部分215b1接触，并且第二掩模图案230的第二图案230b可与第一剩余掩模图案215b间隔开。
参照图28和图29B，可形成第三牺牲间隔件235，以填充第二掩模图案230之间的空间。第三牺牲间隔件235可由与第一牺牲间隔件210a和第二牺牲间隔件220a的材料相同的材料形成。
参照图30和图31A，可去除上间隔件225，以暴露出第一牺牲间隔件210a和第二牺牲间隔件220a。
参照图30和图31B，可去除第一牺牲间隔件210a、第二牺牲间隔件220a和第三牺牲间隔件235。
参照图32和图33，可各向异性地蚀刻第一剩余掩模图案215b和第二掩模图案230。结果，具有“L”形的第一剩余掩模图案215b的高度可降低或减小，并且形成为具有“I”形的第一掩模图案215c。具有“I”形的第二掩模图案230的高度可降低或减小。因此，第一掩模图案215c和第二掩模图案230可具有宽度恒定或均匀的“I”形。
在一些实施例中，可利用修剪图案40图案化第一掩模图案215c和第二掩模图案230，如参照图13和图14的描述。因此，第一掩模图案215c和第二掩模图案230可形成为具有线形或条形。
在示例中，根据一些实施例的形成半导体器件的方法可包括：在下结构5或205上形成第一牺牲图案10或210；形成具有“U”形且与第一牺牲图案10或210接触的第一剩余掩模层15a或215a，以使其介于第一牺牲图案10或210之间；图案化第一剩余掩模层15a或215a，以形成包括平行于下结构5或205的上表面的水平部分15b1或215b1和垂直于下结构5或205的上表面的竖直部分15b2或215b2的第一剩余掩模图案15b或215b；形成与第一剩余掩模图案15b或215b的竖直部分15b2或215b2间隔开的第二掩模图案30或230；去除剩余的第一牺牲图案10或210；以及蚀刻第一剩余掩模图案15b或215b的水平部分15b1或215b1，以形成第一掩模图案15c或215c。
在示例中，根据一些实施例的形成半导体器件的方法可包括：在下结构5或205上形成包括水平部分15b1或215b1和竖直部分15b2或215b2的第一剩余掩模图案15b或215b，水平部分15b1或215b1平行于下结构5或205的上表面，竖直部分15b2或215b2在垂直于下结构5或205的上表面的方向上从水平部分15b1或215b1的一些部分延伸；在下结构5或205上形成第二掩模图案30或230；以及各向异性地蚀刻第一剩余掩模图案15b或215b和第二掩模图案30或230。可通过各向异性蚀刻来蚀刻第一剩余掩模图案15b或215b的水平部分15b1或215b1，以形成为第一掩模图案15c或215c。第二掩模图案30或230可由接触第一剩余掩模图案15b或215b的水平部分15b1或215b1的第一图案30a或230a和与第一剩余掩模图案15b或215b间隔开的第二图案30b或230b形成。
在参照图1至图16描述的示例实施例中，两个第一掩模图案15c和三个第二掩模图案30可以第一节距Pa形成。因此，可利用曝光设备形成第一牺牲图案10，并且通过利用沉积处理和蚀刻处理而不用曝光设备，以第一节距Pa形成的一个(或一对)第一牺牲图案10可形成为总共五个掩模图案15c和30，如图16所示。因此，根据示例实施例，可提供其中可将曝光设备的图案化分辨率进一步提高至五倍的图案化方法。
在参照图22至图33描述的示例实施例中，两个第一掩模图案215c和四个第二掩模图案230可以第一节距Pb形成。因此，可利用曝光设备形成第一牺牲图案210，并且通过利用沉积处理和蚀刻处理而不用曝光设备，以第一节距Pb形成的一个(或一对)第一牺牲图案210可形成为总共六个掩模图案215c和230，如图33所示。因此，根据示例实施例，可提供其中曝光设备的图案化分辨率进一步提高至六倍的图案化方法。
如示例实施例中，利用可通过曝光设备形成的一个节距Pa或Pb的牺牲图案，可形成五个或六个掩模图案。通过利用如上述形成的掩模图案形成半导体器件，半导体器件的集成度可提高。
如上所述，根据示例实施例，可提供其中可降低曝光设备的光学分辨率极限的形成细微图案的方法以及利用形成细微图案的方法形成半导体器件的方法。
虽然上面已经示出和描述了示例实施例，但是本领域技术人员应该清楚，在不脱离由所附权利要求限定的本发明构思的范围的情况下，可作出修改和改变。

Claims (20)

1.一种形成半导体器件的方法，包括以下步骤：
在下结构上形成第一牺牲图案；
形成在所述第一牺牲图案的侧壁上延伸并在所述第一牺牲图案之间延伸的第一剩余掩模层，以使所述第一剩余掩模层与所述第一牺牲图案接触；
通过图案化所述第一剩余掩模层来形成第一剩余掩模图案，所述第一剩余掩模图案包括各自的平行于所述下结构的上表面的水平部分和各自的垂直于所述下结构的上表面的竖直部分；
形成与所述第一剩余掩模图案的各自的竖直部分间隔开的第二掩模图案；
在形成所述第二掩模图案之后去除所述第一牺牲图案；以及
通过蚀刻所述第一剩余掩模图案的各自的水平部分来形成第一掩模图案。
2.根据权利要求1所述的方法，其中，所述第一剩余掩模图案的各自的竖直部分布置在对应的一对第二掩模图案之间，并且其中，所述第一剩余掩模图案的各自的水平部分与所述对应的一对第二掩模图案中的一个第二掩模图案接触，但是与所述对应的一对第二掩模图案中的另一个第二掩模图案间隔开。
3.根据权利要求1所述的方法，其中，形成与所述第一牺牲图案接触的第一剩余掩模层的步骤包括：
在其上形成有所述第一牺牲图案的下结构上以第一厚度形成第一掩模层，所述第一掩模层在所述第一牺牲图案的侧部和上表面上以及在所述第一牺牲图案之间的下结构上延伸；
在所述第一牺牲图案之间的第一掩模层上形成第二牺牲图案，其中，通过在所述第一牺牲图案之间延伸的第一掩模层将所述第二牺牲图案与所述下结构分离；以及
去除所述第一掩模层的布置在所述第二牺牲图案之间的第一牺牲图案上的部分。
4.根据权利要求3所述的方法，其中，每个所述第一牺牲图案具有第一宽度，
所述第一牺牲图案彼此间隔开大于所述第一宽度的第一距离，并且
所述第一厚度小于所述第一宽度。
5.根据权利要求3所述的方法，其中，通过图案化所述第一剩余掩模层来形成第一剩余掩模图案的步骤包括：
蚀刻所述第一牺牲图案和所述第二牺牲图案，以暴露出所述第一剩余掩模层的上区；
在所述第一剩余掩模层的上区的侧部上形成上间隔件；
通过利用所述第一剩余掩模层和所述上间隔件作为蚀刻掩模来蚀刻所述第一牺牲图案和所述第二牺牲图案；以及
通过利用已被蚀刻的第一牺牲图案和第二牺牲图案作为蚀刻掩模来各向异性地蚀刻所述第一剩余掩模层，以将“U”形的所述第一剩余掩模层形成为“L”形的所述第一剩余掩模图案。
6.根据权利要求5所述的方法，其中，形成与所述第一剩余掩模图案的各自的竖直部分间隔开的第二掩模图案的步骤包括：
在形成所述第一剩余掩模图案之后，形成其厚度等于所述第一掩模层的第一厚度的掩模材料层，所述掩模材料层具有与所述第一掩模层的材料相同的材料；以及
各向异性地蚀刻所述掩模材料层。
7.根据权利要求6所述的方法，还包括步骤：在形成所述第二掩模图案之后，在去除所述第一牺牲图案的同时去除所述第二牺牲图案。
8.根据权利要求7所述的方法，其中，通过蚀刻所述第一剩余掩模图案的各自的水平部分来形成所述第一掩模图案的步骤包括：
在去除所述第一牺牲图案和所述第二牺牲图案之后，各向异性地蚀刻所述“L”形的所述第一剩余掩模图案。
9.根据权利要求1所述的方法，还包括步骤：
通过利用所述第一掩模图案和所述第二掩模图案作为蚀刻掩模蚀刻所述下结构来形成限定有源区的沟槽；以及
在所述沟槽中形成隔离区，其中，在形成所述隔离区的同时或者在形成所述隔离区之后去除所述第一掩模图案和所述第二掩模图案。
10.根据权利要求1所述的方法，其中，所述下结构包括按次序堆叠的导电层和封盖绝缘层。
11.根据权利要求10所述的方法，还包括步骤：
通过利用所述第一掩模图案和所述第二掩模图案作为蚀刻掩模蚀刻所述封盖绝缘层，来形成留在所述第一掩模图案和所述第二掩模图案下方的封盖绝缘图案；以及
通过蚀刻所述封盖绝缘图案下方的导电层来形成导电图案，
其中，在形成所述封盖绝缘图案的同时去除所述第一掩模图案和所述第二掩模图案，或者在形成所述封盖绝缘图案之后去除所述第一掩模图案和所述第二掩模图案。
12.一种形成半导体器件的方法，包括以下步骤：
在下结构上形成第一牺牲图案，每个所述第一牺牲图案具有第一宽度，并且所述第一牺牲图案彼此间隔开大于所述第一宽度的第一距离；
形成位于所述第一牺牲图案之间并且与所述第一牺牲图案接触的第一剩余掩模图案，所述第一剩余掩模图案包括各自的平行于所述下结构的上表面的水平部分和各自的垂直于所述下结构的上表面的竖直部分；
形成与所述第一剩余掩模图案的各自的竖直部分间隔开的第二掩模图案；
去除在形成所述第二掩模图案之后剩余的第一牺牲图案；以及
通过各向异性地蚀刻所述第一剩余掩模图案来形成第一掩模图案。
13.根据权利要求12所述的方法，其中，所述第一掩模图案和所述第二掩模图案由相同材料形成，并且形成为具有相同宽度。
14.根据权利要求12所述的方法，其中，形成与所述第一牺牲图案接触的第一剩余掩模图案的步骤包括：
在所述第一牺牲图案上以第一厚度形成第一掩模层，所述第一掩模层在所述第一牺牲图案的侧部和上表面上以及在所述第一牺牲图案之间的下结构的上表面上延伸；
在所述第一牺牲图案之间的第一掩模层上形成第二牺牲图案，其中，通过所述第一牺牲图案之间的下结构的上表面上的第一掩模层将所述第二牺牲图案与所述下结构的上表面分离；以及
去除所述第一掩模层的布置在所述第二牺牲图案之间的第一牺牲图案上的部分。
15.根据权利要求14所述的方法，其中，所述第一宽度的大小与所述第一距离的大小的比率为3至7，并且其中，所述第一厚度为所述第一宽度的大小的三分之一。
16.根据权利要求14所述的方法，其中，所述第一宽度的大小与所述第一距离的大小的比率为5至7，并且其中，所述第一厚度为所述第一宽度的大小的五分之一。
17.根据权利要求12所述的方法，其中，在形成所述第一掩模图案之前，所述第二掩模图案包括与所述第一剩余掩模图案的各自的水平部分接触的第一图案、以及与所述第一剩余掩模图案的各自的水平部分间隔开的第二图案。
18.一种形成半导体器件的方法，包括以下步骤：
在下结构上形成第一剩余掩模图案，所述第一剩余掩模图案包括各自的平行于所述下结构的上表面的水平部分和各自的在垂直于所述下结构的上表面的方向上从各自的水平部分延伸的竖直部分；
在形成所述第一剩余掩模图案之后，在所述下结构上形成第二掩模图案，其中，所述第二掩模图案包括与所述第一剩余掩模图案的各自的水平部分接触的第一图案以及与所述第一剩余掩模图案间隔开的第二图案；以及
对所述第一剩余掩模图案和所述第二掩模图案执行各向异性蚀刻，
其中，通过各向异性蚀刻来蚀刻所述第一剩余掩模图案的各自的水平部分，以限定第一掩模图案。
19.根据权利要求18所述的方法，其中，在所述下结构上形成第一剩余掩模图案和第二掩模图案的步骤包括：
在所述下结构上形成第一牺牲图案，每个所述第一牺牲图案具有第一宽度，所述第一牺牲图案彼此间隔开大于所述第一宽度的第一距离；
在其上形成有所述第一牺牲图案的下结构上形成第一掩模层，所述第一掩模层具有小于所述第一宽度的第一厚度；
在所述第一牺牲图案之间的第一掩模层上形成第二牺牲图案；
通过去除所述第一掩模层的在所述第二牺牲图案之间的第一牺牲图案上的部分来形成第一剩余掩模层；
蚀刻所述第一牺牲图案和所述第二牺牲图案，以暴露出所述第一剩余掩模层的上区；
在所述第一牺牲图案和所述第二牺牲图案上形成上间隔件，以使所述上间隔件在所述第一剩余掩模层的上区的侧部上延伸；
通过利用所述第一剩余掩模层和所述上间隔件作为蚀刻掩模蚀刻所述第一牺牲图案和所述第二牺牲图案，来形成第一牺牲间隔件和第二牺牲间隔件；
通过利用所述上间隔件作为蚀刻掩模的各向异性蚀刻处理蚀刻所述第一剩余掩模层，以形成所述第一剩余掩模图案；
在所述第一牺牲间隔件和所述第二牺牲间隔件的侧部上形成第二掩模图案；以及
去除所述上间隔件和所述第一牺牲间隔件和所述第二牺牲间隔件。
20.根据权利要求19所述的方法，其中：
响应于利用所述第一剩余掩模层和所述上间隔件作为蚀刻掩模对所述第一牺牲图案和所述第二牺牲图案的蚀刻，所述第一牺牲图案中的每一个限定所述第一牺牲间隔件中的彼此间隔开的两个第一牺牲间隔件，并且所述第二牺牲图案中的每一个限定所述第二牺牲间隔件中的彼此间隔开的两个第二牺牲间隔件；
所述第二掩模图案的第一图案形成在所述第二牺牲间隔件中的所述两个第二牺牲间隔件的各自的侧部上，并且与所述第一剩余掩模图案的各自的水平部分接触；并且
在所述第二掩模图案的第二图案形成在所述第一牺牲间隔件中的所述两个第一牺牲间隔件之间的同时，所述第二掩模图案的第二图案与所述第一剩余掩模图案的各自的水平部分间隔开。
CN201911101635.XA 2018-11-12 2019-11-12 形成半导体器件的方法 Pending CN111180315A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180138093A KR20200055192A (ko) 2018-11-12 2018-11-12 반도체 소자 형성 방법
KR10-2018-0138093 2018-11-12

Publications (1)

Publication Number Publication Date
CN111180315A true CN111180315A (zh) 2020-05-19

Family

ID=70550772

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911101635.XA Pending CN111180315A (zh) 2018-11-12 2019-11-12 形成半导体器件的方法

Country Status (3)

Country Link
US (1) US11676816B2 (zh)
KR (1) KR20200055192A (zh)
CN (1) CN111180315A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10566194B2 (en) * 2018-05-07 2020-02-18 Lam Research Corporation Selective deposition of etch-stop layer for enhanced patterning
US11830744B1 (en) * 2022-05-31 2023-11-28 Nanya Technology Corporation Method of preparing active areas

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4095588B2 (ja) 2004-07-01 2008-06-04 旺宏電子股▲分▼有限公司 集積回路にフォトリソグラフィ解像力を超える最小ピッチを画定する方法
KR100734464B1 (ko) * 2006-07-11 2007-07-03 삼성전자주식회사 미세 피치의 하드마스크 패턴 형성 방법 및 이를 이용한반도체 소자의 미세 패턴 형성 방법
US7919413B2 (en) * 2007-08-06 2011-04-05 Industrial Technology Research Institute Methods for forming patterns
KR101269054B1 (ko) 2007-09-28 2013-05-29 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
US8029688B2 (en) 2008-01-07 2011-10-04 Samsung Electronics Co., Ltd. Method of fine patterning semiconductor device
KR20100098843A (ko) 2009-03-02 2010-09-10 삼성전자주식회사 패턴 형성 방법
US20120034782A1 (en) 2010-08-04 2012-02-09 Hynix Semiconductor Inc. Method of Forming Fine Patterns
KR101867503B1 (ko) 2010-11-19 2018-06-15 에스케이하이닉스 주식회사 반도체 소자의 미세 패턴 형성 방법
KR101129936B1 (ko) * 2010-12-13 2012-03-23 주식회사 하이닉스반도체 라인 타입의 액티브 영역을 갖는 반도체 소자 및 그 제조 방법
JP2014222699A (ja) 2013-05-13 2014-11-27 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置の製造方法
US9099400B2 (en) 2013-09-30 2015-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device manufacturing methods
KR20160105660A (ko) * 2015-02-27 2016-09-07 에스케이하이닉스 주식회사 서로 다른 형상의 패턴들 형성 방법
JP2016161886A (ja) 2015-03-04 2016-09-05 Jsr株式会社 下層膜形成用組成物、下層膜の形成方法及び自己組織化リソグラフィープロセス
KR102358710B1 (ko) * 2015-04-06 2022-02-08 에스케이하이닉스 주식회사 선폭이 다른 패턴들 형성 방법
KR101869787B1 (ko) 2016-09-29 2018-06-22 주식회사 심텍 미세 패턴 및 피치 구현을 위한 배리어층을 갖는 리드 프레임 및 그 제조 방법과, 그 반도체 패키지
TW201830517A (zh) 2016-11-16 2018-08-16 日商東京威力科創股份有限公司 用於多重圖案化程序之硬遮罩過蝕刻的調節方法

Also Published As

Publication number Publication date
KR20200055192A (ko) 2020-05-21
US20200152462A1 (en) 2020-05-14
US11676816B2 (en) 2023-06-13

Similar Documents

Publication Publication Date Title
KR102280471B1 (ko) 액티브 패턴들 형성 방법, 액티브 패턴 어레이, 및 반도체 장치 제조 방법
KR100640640B1 (ko) 미세 피치의 하드마스크를 이용한 반도체 소자의 미세 패턴형성 방법
US10439048B2 (en) Photomask layout, methods of forming fine patterns and method of manufacturing semiconductor devices
US10593596B2 (en) Semiconductor device, method of fabricating the same, and patterning method
US10347641B2 (en) Semiconductor devices
KR101650621B1 (ko) 플래시 메모리 구조물 및 이의 형성 방법
US20190139767A1 (en) Method for preparing a semiconductor structure
KR102411067B1 (ko) 3차원 반도체 장치의 제조 방법
KR102186928B1 (ko) 패턴 형성 방법 및 이를 이용한 반도체 장치 제조 방법
US11043397B2 (en) Method of forming a pattern and method of manufacturing a semiconductor device using the same
CN110323139B (zh) 用于形成图案的方法和使用该方法制造半导体器件的方法
US20220328494A1 (en) Memory forming method and memory
CN111180315A (zh) 形成半导体器件的方法
KR20170021010A (ko) 반도체 장치의 패턴 형성 방법
US11545547B2 (en) Method of forming semiconductor device
US11335568B2 (en) Method for forming semiconductor structure
US9287300B2 (en) Methods for fabricating semiconductor devices
KR102327667B1 (ko) 반도체 소자의 제조 방법
US20140036565A1 (en) Memory device and method of manufacturing memory structure
US20230377889A1 (en) Method for manufacturing semiconductor device
US10943819B2 (en) Semiconductor structure having a plurality of capped protrusions
US20240063024A1 (en) Methods of cutting a fine pattern, methods of forming active patterns using the same, and methods of manufacturing a semiconductor device using the same
CN111916453B (zh) 半导体结构及其制造方法
TWI722418B (zh) 半導體結構及其製造方法
KR101082719B1 (ko) 반도체 소자의 패턴 형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination