CN115512754A - 用于执行损耗均衡操作的设备及方法 - Google Patents

用于执行损耗均衡操作的设备及方法 Download PDF

Info

Publication number
CN115512754A
CN115512754A CN202211209761.9A CN202211209761A CN115512754A CN 115512754 A CN115512754 A CN 115512754A CN 202211209761 A CN202211209761 A CN 202211209761A CN 115512754 A CN115512754 A CN 115512754A
Authority
CN
China
Prior art keywords
memory
wear leveling
command
write
response
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211209761.9A
Other languages
English (en)
Inventor
多梅尼科·蒙泰莱奥内
贾科莫·贝尔纳迪
卢卡·波尔齐奥
格拉齐亚诺·米里希尼
斯特凡诺·扎纳尔迪
埃尔米尼奥·迪·马蒂诺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN115512754A publication Critical patent/CN115512754A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G06F2212/1036—Life time enhancement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/15—Use in a specific computing environment
    • G06F2212/152—Virtualized environment, e.g. logically partitioned system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/202—Non-volatile memory
    • G06F2212/2022—Flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7211—Wear leveling

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明描述了用于执行损耗均衡操作的设备及方法。实例设备可包含存储器，其经配置以接收损耗均衡命令且响应于所述损耗均衡命令而执行损耗均衡操作。所述存储器可进一步经配置以响应于全局写入计数超过阈值而推荐提供损耗均衡命令到所述存储器。所述全局写入计数可指示自从所述存储器执行损耗均衡操作以来由所述存储器执行的写入操作的次数。

Description

用于执行损耗均衡操作的设备及方法
分案申请的相关信息
本案是分案申请。本分案的母案是发明名称为“用于执行损耗均衡操作的设备及方法”、申请日为2015年4月24日、申请号为201580028254.7的中国发明专利申请案。
技术领域
本申请涉及存储器，更具体而言，涉及用于执行损耗均衡操作的设备及方法。
背景技术
存储器可包含在多种设备(例如计算机或其它装置)中，所述其它装置包含(但不限于)便携式存储器装置、固态硬盘、个人数字助手、音乐播放器、相机、电话、无线装置、显示器、芯片组、机顶盒、游戏系统、车辆及电器。存储器可为易失性的，其中需要电力来存储数据，且可为非易失性的，其中即使未提供电力到存储器也能存储数据，或易失性与非易失性存储器的组合。存在许多不同类型的易失性及非易失性存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、快闪存储器及电阻可变式存储器等。
例如电阻可变式存储器装置的存储器可用作各种电子装置的非易失性存储器。电阻可变式存储器装置可包含(例如)相变存储器(PCM)或电阻式存储器等。在一些实例中，可期望使用PCM来实施随机存取存储器。由于使用PCM作为RAM替代品的限制，存储器系统中的PCM的操作可受到限制及/或需要额外机构来操作。例如，与RAM相比，PCM的块可限于相对较低次数的写入操作，且可需要额外的内务处理机构(例如，损耗均衡操作、刷新操作)来确保可行的RAM替代品。
发明内容
本文中揭示用于执行损耗均衡的设备及方法。一种实例设备可包含存储器，其经配置以接收损耗均衡命令且响应于所述损耗均衡命令而执行损耗均衡操作。所述存储器可进一步经配置以响应于全局写入计数或局部写入计数中的至少一者超过阈值而推荐提供损耗均衡命令到所述存储器，所述全局写入计数指示自从所述存储器执行损耗均衡操作以来由所述存储器执行的写入操作的次数，且所述局部写入计数指示自从所述存储器执行损耗均衡操作以来对所述存储器的块执行的写入操作的次数。
另一实例设备可包含阵列及耦合到所述阵列的存储器控制单元。所述存储器控制单元可经配置以接收损耗均衡命令并响应于所述损耗均衡命令而执行损耗均衡操作。所述存储器控制单元可进一步经配置以执行所述损耗均衡操作，使得将与所述阵列的最大循环块相关联的逻辑地址指派到所述阵列的备用块且将与所述阵列的最小循环块相关联的逻辑地址指派到所述阵列的所述最大循环块。
且设备的又另一实例可包含存储器，其经配置以响应于自从执行损耗均衡操作以来执行第一次数的写入操作或自从执行所述损耗均衡操作以来对所述存储器的块执行第二次数的写入操作中的至少一者而推荐提供所述损耗均衡命令到所述存储器。
用于执行损耗均衡的实例方法可包含确定全局写入计数或局部写入计数中的至少一者是否超过阈值。其中所述全局写入计数可指示自从存储器执行损耗均衡操作以来由所述存储器执行的写入操作的次数，且所述局部写入计数可指示自从所述存储器执行损耗均衡操作以来对所述存储器的块执行的写入操作的次数。所述方法可进一步包含接收损耗均衡命令。所述方法可进一步包含如果所述全局写入计数或所述局部写入计数中的所述至少一者不超过所述阈值，那么忽略所述损耗均衡命令，及如果所述全局写入计数或所述局部写入计数中的所述至少一者超过所述阈值，那么根据所述损耗均衡命令执行损耗均衡操作。
本文中还可解释另一实例方法。所述方法可包含接收损耗均衡命令及响应于所述损耗均衡命令而选择性地执行损耗均衡操作。其中所述损耗均衡操作可包含识别阵列的最大循环块、最小循环块及备用块；将所述最小循环块的逻辑地址指派到所述最大循环块的物理地址；将所述备用块的逻辑地址指派到所述最小循环块的物理地址；及将所述最大循环块的逻辑地址指派到所述备用块的物理地址。
附图说明
图1是根据本发明的实施例的设备的框图。
图2是说明根据本发明的实施例的旗标状态寄存器的实例位指派的表格。
图3是根据本发明的实施例的存储器的框图。
图4是根据本发明的实施例的用于执行损耗均衡操作的方法的流程图。
图5A是根据本发明的实施例的损耗均衡操作期间的初始块地址映射布置的示意图。
图5B是根据本发明的实施例的损耗均衡操作期间的中间块地址映射布置的示意图。
图5C是根据本发明的实施例的损耗均衡操作期间的中间块地址映射布置的示意图。
图5D是根据本发明的实施例的损耗均衡操作期间的中间块地址映射布置的示意图。
图5E是根据本发明的实施例的损耗均衡操作期间的中间块地址映射布置的示意图。
图5F是根据本发明的实施例的损耗均衡操作期间的最终块地址映射布置的示意图。
具体实施方式
本文中描述了用于执行损耗均衡操作的命令的设备及方法。下文中陈述特定细节以提供对本发明的实施例的足够了解。然而，所属领域的技术人员应清楚，本发明的实施例可在不具有这些特定细节的情况下实践。此外，本文描述的本发明的特定实施例是以实例的形式提供且不应被用于将本发明的范围限制于这些特定实施例。在其它实例中，未详细展示众所周知的电路、控制信号、时序协议及软件操作以便避免不必要地模糊本发明。
图1是根据本发明的实施例的设备100的框图。所述设备可包括电路、一或多个半导体裸片、封装半导体、包含此电路、裸片或封装的装置及/或包含此装置的系统。设备100可包含主机110(例如，存储器控制器)及存储器120。主机110及存储器120可由命令及地址(CA)总线130及数据总线135耦合。存储器120可经配置以通过CA总线130从主机110接收命令及/或地址，且存储器可经配置以通过总线135接收信息及/或提供信息。通过总线135接收及提供的信息可包含例如由存储器120存储及/或从存储器提供的数据。虽然主机110及存储器120被描述为通过CA总线130及数据总线135提供信号，但是在一些实例中，可使用单个总线来提供信号。例如，在至少一个实施例中，主机110可经配置以通过单个共享总线将命令、地址及数据提供到存储器120且从存储器120接收数据。
存储器120可经配置以响应于由主机110提供的经接收存储器命令及/或地址而执行操作(例如，读取操作、写入操作或损耗均衡操作)。例如，存储器120可响应于读取命令通过数据总线135将数据提供到主机110，且可响应于写入命令而存储通过数据总线135接收的数据。作为另一实例，存储器120可响应于下文进一步描述的损耗均衡命令而执行损耗均衡操作。
存储器120可进一步通过数据总线135将信息提供到主机110。由存储器120提供到主机110的信息可(例如)包含在响应于一或多个命令而提供到主机110的确认中。可(例如)在可变延时周期之后提供确认。参考图2，表格200说明由存储器120提供到主机110的确认的实例位指派。通常，确认可包含与等待状态相关联的信息，例如，可变延时是否结束，及/或可包含与一或多个当前指令相关联的信息。例如，确认可指示已经接受命令(例如读取命令或写入命令)且存储器120将执行命令(例如，“001”)。确认可进一步指示先前操作期间发生错误，例如锁定错误(例如，“101”)。此外或替代地，确认可指示存储器120推荐主机110提供损耗均衡命令(例如，“011”)。
在一些实例中，存储器120可经配置以跟踪由存储器120执行的写入操作。特定地，存储器120可跟踪“全局写入计数”或自从存储器120上一次执行损耗均衡操作以来由存储器120执行的写入操作的次数。一旦全局写入计数超过阈值，存储器120可推荐主机110提供损耗均衡命令。在一些实例中，存储器120可基于全局写入计数选择性地忽略损耗均衡命令。如果全局写入计数不超过阈值，那么存储器120可(例如)忽略损耗均衡命令。
此外或替代地，在一些实例中，存储器120可经配置以跟踪对与存储器120相关联的阵列的每一块执行的写入操作的次数。特定地，存储器120可跟踪每一块的“局部写入计数”或自从存储器120上一次执行损耗均衡操作以来由存储器120对每一块执行的写入操作的次数。一旦局部写入操作超过阈值，存储器120可推荐主机110提供损耗均衡命令，且在一些实例中，存储器120可基于局部写入计数选择性地忽略损耗命令。以此方式，存储器120可响应于自从上一次执行损耗均衡操作以来在特定块(例如，最大循环块)处执行操作达特定次数而推荐主机110提供损耗均衡命令。
图3是根据本发明的实施例的存储器300的框图。存储器300可用于至少部分实施图1的存储器120。存储器300可包含存储器控制单元310、缓冲器320、阵列330及旗标状态寄存器350。存储器300可包含先前已经关于图1的设备100描述的元件。图3中已经使用图1中使用的相同元件符号识别所述元件，且共同元件的操作是如先前所述的。因此，出于简洁性将不会重复此类元件的操作的详述。
存储器控制单元310可经配置以控制存储器300的一或多个组件的操作。例如，存储器控制单元310可耦合到缓冲器320及阵列330，且可经配置以控制缓冲器320及阵列330的操作。存储器控制单元310可经配置以从CA总线130接收命令及地址，且缓冲器320可经配置以从所述数据总线135接收信息及将信息提供到数据总线135。存储器控制单元310可经配置以导致响应于经接收命令及地址通过数据总线340在缓冲器320与阵列330之间提供数据(例如，写入数据或读取数据)。例如，响应于写入命令，存储器控制单元310可导致将写入数据从缓冲器320提供到阵列330。类似地，响应于读取命令，存储器控制单元310可导致将读取数据从阵列330提供到缓冲器320。
存储器控制单元310可进一步经配置以执行损耗均衡操作。通常，存储器控制单元310可经配置以根据静态损耗均衡、动态损耗均衡或其组合执行损耗均衡操作。因此，执行损耗均衡操作可包含将数据重新分配在存储器阵列330的各个块之间及/或重新指派对应于所述块的一或多个地址(例如，块地址)。在一些实例中，执行损耗均衡操作可包含将地址存储在一或多个地址寄存器312中。地址寄存器312可为易失性或非易失性寄存器，且可包含在存储器控制单元310中(如所说明)，及/或可位于存储器300的一或多个其它组件中。
存储器控制单元310可包含用于执行损耗均衡操作的损耗均衡逻辑315。损耗均衡逻辑315可在硬件、软件或其组合中实施。例如，存储器控制单元310可至少部分使用控制器来实施，且损耗均衡逻辑315可作为可由存储器控制单元310的一或多个处理单元(例如，处理器)执行的一或多个计算机可读指令存储在控制器的非易失性存储器中。
在一些实施例中，存储器控制单元310可进一步经配置以设置寄存器的一或多个状态位。例如，存储器控制单元310可经配置以设置具有指示是否正执行损耗均衡操作的逻辑状态的旗标状态寄存器350的位(例如，具有逻辑状态“1”的旗标状态寄存器350的位)。在另一实例中，存储器控制单元310可经配置以设置指示是否推荐损耗均衡操作的旗标状态寄存器350的位(例如，具有逻辑状态“1”的旗标状态寄存器350的位)。提供到主机110的确认可基于旗标状态寄存器的一或多个位，且因此确认是否推荐主机110提供损耗均衡命令可基于旗标状态寄存器350的位。可由存储器控制单元310基于自从上一次执行损耗均衡操作以来执行的写入命令的数目设置指示推荐损耗均衡操作的旗标状态寄存器350的位。此外或替代地，可基于自从执行损耗均衡操作以来的时间量设置由存储器控制单元310写入的位的逻辑状态。存储器110可响应于读取旗标状态寄存器(RFSR)命令而将指示旗标状态寄存器350的每一位的状态的信息提供到存储器300。
如所述，存储器300可跟踪(例如，计数)指示自从存储器300上一次执行损耗均衡操作以来由存储器300执行的写入操作的次数的全局写入计数，及/或可跟踪指示在与存储器300相关联的阵列(例如，阵列330)的每一块处执行的写入操作的次数的局部写入计数。例如，可使用位于存储器控制单元310中的计数器311跟踪全局写入计数及/或局部写入计数。响应于全局写入计数及/或全局写入计数超过阈值，存储器控制单元310可推荐主机110提供损耗均衡命令。在一些实例中，计数器311可替代地存储在缓冲器320中或存储器300的任何其它组件中。
此外，虽然存储器控制单元310可响应于由主机110提供的命令而执行损耗均衡操作，但是在一些实例中，存储器控制单元310可自动地执行损耗均衡操作。例如，存储器控制单元310可响应于全局写入计数超过阈值而执行损耗均衡操作。导致存储器控制单元310自动地执行损耗均衡操作的全局写入计数阈值可超过导致存储器控制单元310推荐主机110提供损耗均衡命令的全局写入计数阈值。作为实例，10,000次写入操作的全局写入计数可导致存储器控制单元310推荐主机110例如通过设置具有适当逻辑状态的旗标状态寄存器350的位提供损耗均衡命令，且100,000次写入操作的全局写入操作可导致存储器控制单元自动地执行损耗均衡操作。作为另一实例，存储器310可响应于局部写入计数超过阈值而执行损耗均衡操作。导致存储器控制单元310自动地执行损耗均衡操作的局部写入计数阈值可超过导致存储器控制单元310推荐主机110提供损耗均衡命令的局部写入计数阈值。在其它实例中，存储器控制单元310可不自动执行损耗均衡操作，或存储器控制单元310可经配置以例如基于由主机110提供的控制信号或命令选择性地自动执行损耗均衡操作。
阵列330可包括所属领域中已知的、现在或未来的任何阵列，且如所述可分割成块。阵列330可包含存储器的易失性部分、存储器(例如，PCM存储器)的非易失性部分或其组合。阵列330可包含用于跟踪阵列330在一段时间内的各种属性的数据结构。例如，阵列330可包含地址映射332，其包含规定阵列330的逻辑地址与阵列330的物理地址之间的关系的信息。逻辑地址可与由主机提供到存储器的地址(例如与读取命令及写入命令相关联的地址)有关。作为另一实例，阵列330可包含写入计数映射334，其包含可指示例如在阵列300的寿命期间对阵列330的每一块执行的写入操作的次数的信息。在一些实例中，地址映射332及写入计数映射334可此外或替代地存储在存储器控制单元310中。存储器控制单元310可经配置以读取及/或修改地址映射332及写入计数映射334。
图4是根据本发明的实施例的用于执行损耗均衡操作的方法的流程图400。所述方法可使用存储器控制单元(例如图3的存储器控制单元310)及阵列(例如图3的阵列330)来实施。方法400在本文中参考图5A到5F进行描述，图5A到5F可进一步说明损耗均衡操作期间的块地址映射布置。图5A到5F中的每一者说明地址映射502、物理阵列504、写入计数映射506及地址寄存器508。地址映射502存储逻辑地址502LOG0-LOG7及相关联的物理地址502PHYS0-PHYS7。地址映射502、写入计数映射506及寄存器508可分别用于实施图3的地址映射332、写入计数映射334及地址寄存器312。例如，逻辑地址LOG4对应于在给定时间可指向BLOCK3的物理地址PHYS4，BLOCK3的写入计数存储在COUNT3中。
在步骤405处，存储器控制单元310可识别阵列504的最大循环块及备用块。最大循环块可为具有如由写入计数映射506指示的阵列504的块中的每一者的最高写入计数的块。备用块可为阵列504中可用作备用损耗均衡块的任何块。备用块可为不存储任何数据的任何块及/或指定为不存储持久数据的块。
参考图5A，识别最大循环块及备用块可包含针对最大循环块及备用块中的每一者识别地址映射502中的逻辑地址及/或物理地址。例如，存储器控制单元310可识别写入计数映射506中的最高计数(写入计数NM)以识别阵列504的最大循环块。在一些实例中，可从指定为可交换的阵列504的块中识别最大循环块。块可例如基于块的“交换写入计数”或自从根据损耗均衡操作块上一次被指派新块地址(例如，逻辑块地址)以来对块执行的写入操作的次数而被指定为可交换的。例如，在至少一个实施例中，当块的交换写入计数超过阈值时，可将块指定为可交换的。每一块的交换写入计数可存储在写入计数映射506及/或一或多个寄存器(未示出)中。
继而，存储器控制单元310可识别地址映射502中与经识别最大循环块相关联的逻辑地址LBAM及物理地址PBAM。类似地，存储器控制单元310可识别备用块且识别与经识别备用块相关联的逻辑地址SPARE及物理地址PBAi。在步骤410处，存储器控制单元310可将逻辑地址LBAM及物理地址PBAM存储在地址寄存器508中。如图5A中说明，最大循环块是BLOCK0且备用块是阵列504的BLOCK6。
参考图5B，在步骤415处，存储器控制单元310可将存储在最大循环块BLOCK0中的数据复制到备用块BLOCK6，且在步骤420处，存储器控制单元310可更新(例如，递增)与备用块BLOCK6相关联的写入计数NS。
参考图5C，在步骤425处，存储器控制单元310可指派存储在地址寄存器508中的地址，具体来说，逻辑地址LBAM及物理地址PBAM。可指派地址使得逻辑地址SPARE与物理地址PBAM相关联且逻辑地址LBAM与物理地址PBAi相关联。以此方式，可相对于图5A的布置切换映射到逻辑地址LBAM、SPARE的物理地址。因此，可将阵列504的最大循环块BLOCK0指派为阵列504的备用块。
在步骤430处，存储器控制单元310可识别最小循环块。最小循环块可为具有如由写入计数映射506指示的阵列504的块BLOCK0到BLOCK7中的每一者的最低写入计数的块。参考图5D，识别最小循环块可包含识别用于最小循环块的逻辑地址及/或物理地址。例如，存储器控制单元310可识别写入计数映射506中的最低计数(写入计数Nm)以识别阵列504的最小循环块。BLOCK3在图5D中被识别为阵列504的最小循环块。继而，存储器控制单元310可识别地址映射502中与经识别最小循环块相关联的逻辑地址LBAm及物理地址PBAm。在步骤435处，存储器控制单元310可将逻辑地址LBAm及物理地址PBAm存储在地址寄存器508中。
参考图5E，在步骤440处，存储器控制单元310可将存储在最小循环块中的数据复制到备用块，且在步骤445处可更新与备用块相关联的写入计数NM。
参考图5F，在步骤450处，存储器控制单元310可指派存储在地址寄存器508中的地址：逻辑地址LBAm及物理地址PABm。可指派地址使得逻辑地址SPARE与物理地址PBAm相关联且逻辑地址LBAm与物理地址PBAM相关联。以此方式，可相对于图5D的布置切换映射到逻辑地址LBAm、SPARE的物理地址。因此，可将阵列504的最小循环块BLOCK3指派为阵列504的备用块。
因此，存储器控制单元310可执行损耗均衡操作使得逻辑地址LBAm可与物理地址PBAM相关联且因此与阵列504的最大循环块相关联。此外，逻辑地址SPARE可与物理地址PBAm相关联且因此与阵列504的最小循环块BLOCK3相关联，且逻辑地址LBAM可与物理地址PBAi相关联且因此变为阵列504的备用块。以此方式指派地址可(例如)将写入操作更均匀地分布在阵列504的块BLOCK0到BLOCK7之间，且由此提供阵列504的延长操作。
虽然已经将方法400描述为包含特定次序的特定步骤，但是在一些实例中，可以任何次序执行方法400的步骤且所述步骤可进一步包含额外步骤及/或省略一或多个所述步骤。在一些实例中，例如，可同时识别最大及最小循环块，且可同时将最大及最小循环块的逻辑及/或物理地址存储在地址寄存器508中。
根据前文将明白，虽然本文中是为了说明目的描述了本发明的特定实施例，但是在不脱离本发明的精神及范围的情况下可作出各种修改。因此，除受所附权利要求书限制之外，本发明不受其它限制。

Claims (14)

1.一种设备，其包括：
存储器，其经配置以从主机经由命令和地址总线接收损耗均衡命令且响应于所述损耗均衡命令而执行损耗均衡操作，所述存储器进一步经配置以响应于全局写入计数超过第一阈值而经由数据总线提供至所述主机提供损耗均衡命令到所述存储器的推荐，所述存储器进一步经配置以响应于局部写入计数超过第二阈值而经由所述数据总线提供至所述主机提供损耗均衡命令到所述存储器的所述推荐，其中所述全局写入计数指示自从所述存储器执行损耗均衡操作以来由所述存储器执行的写入操作的总次数，且所述局部写入计数指示自从所述存储器执行损耗均衡操作以来对所述存储器的任意一块执行的写入操作的次数，
其中所述存储器进一步经配置以使用确认来经由所述数据总线向所述主机提供所述推荐，所述推荐用于推荐向所述存储器提供所述损耗均衡命令，其中所述存储器经配置以响应于存储器命令而提供所述确认，且其中所述存储器命令包括读取命令或写入命令。
2.根据权利要求1所述的设备，其进一步包括：
所述主机耦合到所述存储器，且经配置以响应于来自所述存储器的提供所述损耗均衡命令到所述存储器的所述推荐而提供所述损耗均衡命令。
3.根据权利要求1所述的设备，其中所述存储器经配置以根据静态损耗均衡、动态损耗均衡或其组合执行所述损耗均衡操作。
4.根据权利要求1所述的设备，其中所述存储器进一步经配置以响应于所述全局写入计数超过大于或等于所述第一阈值的第三阈值而自动地执行损耗均衡操作。
5.根据权利要求1所述的设备，其中所述存储器进一步经配置以在所述存储器正执行所述损耗均衡操作时将旗标状态寄存器的位的状态设置为第一状态，且在所述储器未执行所述损耗均衡操作时将所述旗标状态寄存器的所述位的所述状态设置为第二状态。
6.一种设备，其包括：
存储器，其经配置以响应于自从执行损耗均衡操作以来在所述存储器执行第一次数的总写入操作而经由数据总线提供至主机提供损耗均衡命令到所述存储器的推荐，所述存储器进一步经配置以响应于自从执行所述损耗均衡操作以来对所述存储器的任意一块执行第二次数的写入操作而经由所述数据总线提供至所述主机提供所述损耗均衡命令到所述存储器的所述推荐，
其中所述存储器进一步经配置以使用确认来经由所述数据总线向所述主机提供所述推荐，所述推荐用于推荐向所述存储器提供所述损耗均衡命令，其中所述存储器经配置以响应于命令提供所述确认，且其中所述存储器命令包括读取命令或写入命令。
7.根据权利要求6所述的设备，其中写入操作的所述第一次数大于写入操作的所述第二次数。
8.根据权利要求6所述的设备，其进一步包括：
所述主机耦合到所述存储器且经配置以响应于来自所述存储器的提供损耗均衡命令到所述存储器的推荐而经由命令和地址总线提供所述损耗均衡命令。
9.根据权利要求6所述的设备，其中所述块包括最大循s环块。
10.根据权利要求6所述的设备，其中所述存储器进一步经配置以响应于自从执行损耗均衡操作以来执行第三次数的写入操作且响应于自从执行损耗均衡操作以来对所述存储器的任意一块执行第四次数的写入操作而自动地执行所述损耗均衡操作，
其中写入操作的所述第三次数大于写入操作的所述第一次数且写入操作的所述第四次数大于写入操作的所述第二次数。
11.一种方法，其包括：
确定全局写入计数是否超过第一阈值，其中所述全局写入计数指示自从存储器执行损耗均衡操作以来由所述存储器执行的写入操作的总次数；
确定局部写入计数是否超过第二阈值，其中所述局部写入计数指示自从所述存储器执行所述损耗均衡操作以来对所述存储器的任意一块执行的写入操作的次数；
在所述存储器处经由命令和地址总线接收来自主机的损耗均衡命令；
如果所述全局写入计数不超过所述第一阈值且所述局部写入计数不超过所述第二阈值，那么忽略所述损耗均衡命令；及
如果所述全局写入计数超过所述第一阈值或所述局部写入计数超过所述第二阈值，那么根据所述损耗均衡命令执行损耗均衡操作，
响应于存储器命令而经由数据总线提供确认至所述主机，所述确认指示是否推荐由所述主机通过所述命令和地址总线提供损耗均衡命令到所述存储器，其中所述存储器命令包括读取命令或写入命令。
12.根据权利要求11所述的方法，其中根据所述损耗均衡命令执行损耗均衡操作包括：根据静态损耗均衡、动态损耗均衡或其组合执行所述损耗均衡操作。
13.根据权利要求11所述的方法，其进一步包括：
如果所述全局写入计数超过所述第一阈值或所述局部写入计数超过所述第二阈值，那么推荐至所述主机提供损耗均衡命令到所述存储器。
14.根据权利要求13所述的方法，其中推荐至所述主机提供所述损耗均衡命令到所述存储器包括：
设置所述存储器的旗标状态寄存器的位。
CN202211209761.9A 2014-05-28 2015-04-24 用于执行损耗均衡操作的设备及方法 Pending CN115512754A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US14/288,663 2014-05-28
US14/288,663 US10365835B2 (en) 2014-05-28 2014-05-28 Apparatuses and methods for performing write count threshold wear leveling operations
PCT/US2015/027490 WO2015183443A1 (en) 2014-05-28 2015-04-24 Apparatuses and methods for performing wear leveling operations
CN201580028254.7A CN106462500A (zh) 2014-05-28 2015-04-24 用于执行损耗均衡操作的设备及方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201580028254.7A Division CN106462500A (zh) 2014-05-28 2015-04-24 用于执行损耗均衡操作的设备及方法

Publications (1)

Publication Number Publication Date
CN115512754A true CN115512754A (zh) 2022-12-23

Family

ID=54699512

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202211209761.9A Pending CN115512754A (zh) 2014-05-28 2015-04-24 用于执行损耗均衡操作的设备及方法
CN201580028254.7A Pending CN106462500A (zh) 2014-05-28 2015-04-24 用于执行损耗均衡操作的设备及方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201580028254.7A Pending CN106462500A (zh) 2014-05-28 2015-04-24 用于执行损耗均衡操作的设备及方法

Country Status (4)

Country Link
US (2) US10365835B2 (zh)
KR (1) KR102032605B1 (zh)
CN (2) CN115512754A (zh)
WO (1) WO2015183443A1 (zh)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9754648B2 (en) 2012-10-26 2017-09-05 Micron Technology, Inc. Apparatuses and methods for memory operations having variable latencies
US11249652B1 (en) * 2013-01-28 2022-02-15 Radian Memory Systems, Inc. Maintenance of nonvolatile memory on host selected namespaces by a common memory controller
US9734097B2 (en) 2013-03-15 2017-08-15 Micron Technology, Inc. Apparatuses and methods for variable latency memory operations
US9727493B2 (en) 2013-08-14 2017-08-08 Micron Technology, Inc. Apparatuses and methods for providing data to a configurable storage area
KR102615806B1 (ko) * 2016-05-25 2023-12-21 에스케이하이닉스 주식회사 메모리 시스템 및 이를 이용한 웨어-레벨링 방법
KR20180094391A (ko) 2017-02-15 2018-08-23 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
US11074018B2 (en) * 2017-04-06 2021-07-27 International Business Machines Corporation Network asset management
US10379757B2 (en) * 2017-04-07 2019-08-13 Micron Technology, Inc. Methods of sketch-based memory management and memory devices utilizing the same
KR20180123385A (ko) * 2017-05-08 2018-11-16 에스케이하이닉스 주식회사 메모리 시스템 및 이를 이용한 웨어-레벨링 방법
US10198195B1 (en) 2017-08-04 2019-02-05 Micron Technology, Inc. Wear leveling
US11733873B2 (en) 2017-12-01 2023-08-22 Micron Technology, Inc. Wear leveling in solid state drives
KR102534648B1 (ko) * 2018-03-08 2023-05-22 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
US10846955B2 (en) 2018-03-16 2020-11-24 Micron Technology, Inc. Black box data recorder for autonomous driving vehicle
US10705747B2 (en) * 2018-03-21 2020-07-07 Micron Technology, Inc. Latency-based storage in a hybrid memory system
US11094148B2 (en) 2018-06-18 2021-08-17 Micron Technology, Inc. Downloading system memory data in response to event detection
US10713155B2 (en) * 2018-07-19 2020-07-14 Micron Technology, Inc. Biased sampling methodology for wear leveling
WO2020019255A1 (zh) * 2018-07-26 2020-01-30 华为技术有限公司 一种数据块处理的方法及控制器
EP3627308A1 (en) * 2018-09-20 2020-03-25 STMicroelectronics Srl A method of managing memories, corresponding circuit, device and computer program product
US10810119B2 (en) * 2018-09-21 2020-10-20 Micron Technology, Inc. Scrubber driven wear leveling in out of place media translation
US10860219B2 (en) * 2018-10-05 2020-12-08 Micron Technology, Inc. Performing hybrid wear leveling operations based on a sub-total write counter
US11782605B2 (en) * 2018-11-29 2023-10-10 Micron Technology, Inc. Wear leveling for non-volatile memory using data write counters
US11410475B2 (en) 2019-01-31 2022-08-09 Micron Technology, Inc. Autonomous vehicle data recorders
US11373466B2 (en) 2019-01-31 2022-06-28 Micron Technology, Inc. Data recorders of autonomous vehicles
JP6727365B1 (ja) * 2019-03-27 2020-07-22 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
CN112230845A (zh) * 2019-07-15 2021-01-15 美光科技公司 存储器子系统中基于子组写计数的损耗均衡
CN112233715A (zh) * 2019-07-15 2021-01-15 美光科技公司 用于存储器系统的维护操作
US11481119B2 (en) * 2019-07-15 2022-10-25 Micron Technology, Inc. Limiting hot-cold swap wear leveling
US11635893B2 (en) 2019-08-12 2023-04-25 Micron Technology, Inc. Communications between processors and storage devices in automotive predictive maintenance implemented via artificial neural networks
US11775816B2 (en) 2019-08-12 2023-10-03 Micron Technology, Inc. Storage and access of neural network outputs in automotive predictive maintenance
US11586194B2 (en) 2019-08-12 2023-02-21 Micron Technology, Inc. Storage and access of neural network models of automotive predictive maintenance
US11748626B2 (en) 2019-08-12 2023-09-05 Micron Technology, Inc. Storage devices with neural network accelerators for automotive predictive maintenance
US11853863B2 (en) 2019-08-12 2023-12-26 Micron Technology, Inc. Predictive maintenance of automotive tires
US11586943B2 (en) 2019-08-12 2023-02-21 Micron Technology, Inc. Storage and access of neural network inputs in automotive predictive maintenance
US11361552B2 (en) 2019-08-21 2022-06-14 Micron Technology, Inc. Security operations of parked vehicles
US11702086B2 (en) 2019-08-21 2023-07-18 Micron Technology, Inc. Intelligent recording of errant vehicle behaviors
US11498388B2 (en) 2019-08-21 2022-11-15 Micron Technology, Inc. Intelligent climate control in vehicles
US11693562B2 (en) 2019-09-05 2023-07-04 Micron Technology, Inc. Bandwidth optimization for different types of operations scheduled in a data storage device
US11409654B2 (en) 2019-09-05 2022-08-09 Micron Technology, Inc. Intelligent optimization of caching operations in a data storage device
US11435946B2 (en) * 2019-09-05 2022-09-06 Micron Technology, Inc. Intelligent wear leveling with reduced write-amplification for data storage devices configured on autonomous vehicles
US11436076B2 (en) 2019-09-05 2022-09-06 Micron Technology, Inc. Predictive management of failing portions in a data storage device
US11650746B2 (en) 2019-09-05 2023-05-16 Micron Technology, Inc. Intelligent write-amplification reduction for data storage devices configured on autonomous vehicles
US11169713B2 (en) * 2019-10-03 2021-11-09 Landis+Gyr Innovations, Inc. Restricting write cycles to extend the lifetime of nonvolatile memory
US11250648B2 (en) 2019-12-18 2022-02-15 Micron Technology, Inc. Predictive maintenance of automotive transmission
US11709625B2 (en) 2020-02-14 2023-07-25 Micron Technology, Inc. Optimization of power usage of data storage devices
US11531339B2 (en) 2020-02-14 2022-12-20 Micron Technology, Inc. Monitoring of drive by wire sensors in vehicles
US11379156B2 (en) * 2020-08-19 2022-07-05 Micron Technology, Inc. Write type indication command
US11681469B2 (en) * 2021-02-22 2023-06-20 Micron Technology, Inc. Storing and recovering critical data in a memory device
JP2022147574A (ja) 2021-03-23 2022-10-06 キオクシア株式会社 メモリコントローラ、及びメモリシステム
CN117632038B (zh) * 2024-01-25 2024-04-02 合肥兆芯电子有限公司 损耗平衡方法、存储器存储装置及存储器控制电路单元

Family Cites Families (101)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE68913695T2 (de) 1988-12-27 1994-10-20 Nec Corp Mikrorechner mit einem elektrisch löschbaren und programmierbaren nichtflüchtigen Speicher.
US6230233B1 (en) * 1991-09-13 2001-05-08 Sandisk Corporation Wear leveling techniques for flash EEPROM systems
US5369616A (en) 1992-10-30 1994-11-29 Intel Corporation Method for assuring that an erase process for a memory array has been properly completed
US6201739B1 (en) 1996-09-20 2001-03-13 Intel Corporation Nonvolatile writeable memory with preemption pin
JPH10312684A (ja) 1997-05-13 1998-11-24 Fujitsu Ltd 半導体集積回路
US6000006A (en) * 1997-08-25 1999-12-07 Bit Microsystems, Inc. Unified re-map and cache-index table with dual write-counters for wear-leveling of non-volatile flash RAM mass storage
US5822244A (en) 1997-09-24 1998-10-13 Motorola, Inc. Method and apparatus for suspending a program/erase operation in a flash memory
JP4034923B2 (ja) 1999-05-07 2008-01-16 富士通株式会社 半導体記憶装置の動作制御方法および半導体記憶装置
US8341332B2 (en) 2003-12-02 2012-12-25 Super Talent Electronics, Inc. Multi-level controller with smart storage transfer manager for interleaving multiple single-chip flash memory devices
US6314049B1 (en) 2000-03-30 2001-11-06 Micron Technology, Inc. Elimination of precharge operation in synchronous flash memory
ES2230472T3 (es) * 2001-02-19 2005-05-01 Basf Aktiengesellschaft Procedimiento en lecho fluidizado seco para la obtencion de estructuras planas delgadas absorbentes.
JP4762435B2 (ja) 2001-05-09 2011-08-31 富士通セミコンダクター株式会社 内部カウンタを複数備えた不揮発性半導体記憶装置
US20040098549A1 (en) 2001-10-04 2004-05-20 Dorst Jeffrey R. Apparatus and methods for programmable interfaces in memory controllers
JP4077295B2 (ja) 2002-10-23 2008-04-16 株式会社東芝 同期型半導体記憶装置及びその動作方法
JP2004171678A (ja) 2002-11-20 2004-06-17 Sony Corp 情報記憶装置、情報記憶方法、及び情報記憶プログラム
JP4540352B2 (ja) 2003-09-12 2010-09-08 ルネサスエレクトロニクス株式会社 記憶装置
US6996016B2 (en) 2003-09-30 2006-02-07 Infineon Technologies Ag Echo clock on memory system having wait information
WO2005057400A1 (ja) 2003-12-09 2005-06-23 Matsushita Electric Industrial Co., Ltd. 電子装置、その制御方法、ホスト装置及びその制御方法
US7579683B1 (en) 2004-06-29 2009-08-25 National Semiconductor Corporation Memory interface optimized for stacked configurations
US7624209B1 (en) 2004-09-15 2009-11-24 Xilinx, Inc. Method of and circuit for enabling variable latency data transfers
US20060069812A1 (en) 2004-09-30 2006-03-30 Osborne Randy B Method to mitigate performance turnaround in a bidirectional interconnect
US7139673B1 (en) 2004-11-05 2006-11-21 Xilinx, Inc. Method of and circuit for verifying a data transfer protocol
JP2006139556A (ja) 2004-11-12 2006-06-01 Toshiba Corp メモリカード及びそのカードコントローラ
JP4734033B2 (ja) 2005-05-30 2011-07-27 株式会社東芝 記憶装置
US7200043B2 (en) 2005-05-31 2007-04-03 Elite Semiconductor Memory Technology, Inc. Nonvolatile memory using a two-step cell verification process
US20070005922A1 (en) 2005-06-30 2007-01-04 Swaminathan Muthukumar P Fully buffered DIMM variable read latency
US7673111B2 (en) 2005-12-23 2010-03-02 Intel Corporation Memory system with both single and consolidated commands
US7571297B2 (en) 2005-12-30 2009-08-04 Intel Corporation Data invalid signal for non-deterministic latency in a memory system
US20070208904A1 (en) 2006-03-03 2007-09-06 Wu-Han Hsieh Wear leveling method and apparatus for nonvolatile memory
KR100816748B1 (ko) 2006-03-16 2008-03-27 삼성전자주식회사 프로그램 서스펜드/리줌 모드를 지원하는 상 변화 메모리장치 및 그것의 프로그램 방법
KR100843546B1 (ko) 2006-11-21 2008-07-04 삼성전자주식회사 멀티 칩 패키지 플래시 메모리 장치 및 그것의 상태 신호독출 방법
US7515500B2 (en) * 2006-12-20 2009-04-07 Nokia Corporation Memory device performance enhancement through pre-erase mechanism
DE112006004187B4 (de) 2006-12-27 2015-09-10 Intel Corporation Verfahren, nicht-flüchtige Speichervorrichtung und Computersystem zum initiativen Abnutzungsausgleich für einen nicht-flüchtigen Speicher
US7913032B1 (en) * 2007-04-25 2011-03-22 Apple Inc. Initiating memory wear leveling
US20080270811A1 (en) 2007-04-26 2008-10-30 Super Talent Electronics Inc. Fast Suspend-Resume of Computer Motherboard Using Phase-Change Memory
US7643334B1 (en) 2007-04-26 2010-01-05 Super Talent Electronics, Inc. High-speed controller for phase-change memory peripheral device
KR100857761B1 (ko) * 2007-06-14 2008-09-10 삼성전자주식회사 웨어 레벨링을 수행하는 메모리 시스템 및 그것의 쓰기방법
US8099632B2 (en) 2007-08-08 2012-01-17 Sandisk Technologies Inc. Urgency and time window manipulation to accommodate unpredictable memory operations
JP2009086988A (ja) 2007-09-28 2009-04-23 Toshiba Corp メモリカード
US7865658B2 (en) 2007-12-31 2011-01-04 Sandisk Il Ltd. Method and system for balancing host write operations and cache flushing
US8001331B2 (en) 2008-04-17 2011-08-16 Arm Limited Efficiency of cache memory operations
TWI349179B (en) * 2008-07-03 2011-09-21 Aopen Inc Modularized device and method for assembling the modularized device
US8704772B2 (en) * 2008-07-16 2014-04-22 Enpulz, L.L.C. Writing pad with synchronized background audio and video and handwriting recognition
TWI385669B (zh) 2008-07-23 2013-02-11 Phison Electronics Corp 用於快閃記憶體的平均磨損方法、儲存系統與控制器
US7929356B2 (en) 2008-09-05 2011-04-19 Atmel Corporation Method and system to access memory
KR20100055105A (ko) 2008-11-17 2010-05-26 삼성전자주식회사 상 변화 메모리 장치
JP2010123164A (ja) 2008-11-18 2010-06-03 Elpida Memory Inc 半導体記憶装置及びその制御方法
US8064250B2 (en) 2008-12-16 2011-11-22 Micron Technology, Inc. Providing a ready-busy signal from a non-volatile memory device to a memory controller
US20100161932A1 (en) * 2008-12-18 2010-06-24 Ori Moshe Stern Methods for writing data from a source location to a destination location in a memory device
KR100985410B1 (ko) 2008-12-30 2010-10-06 주식회사 하이닉스반도체 반도체 장치
US8040744B2 (en) * 2009-01-05 2011-10-18 Sandisk Technologies Inc. Spare block management of non-volatile memories
US7979759B2 (en) 2009-01-08 2011-07-12 International Business Machines Corporation Test and bring-up of an enhanced cascade interconnect memory system
US8250417B2 (en) * 2009-01-14 2012-08-21 Micron Technology, Inc. Method for detecting flash program failures
US8090899B1 (en) * 2009-03-04 2012-01-03 Western Digital Technologies, Inc. Solid state drive power safe wear-leveling
US8387065B2 (en) 2009-04-16 2013-02-26 International Business Machines Corporation Speculative popcount data creation
US20120179860A1 (en) 2009-06-10 2012-07-12 Francesco Falanga Suspension of memory operations for reduced read latency in memory arrays
US8370712B2 (en) * 2009-07-23 2013-02-05 International Business Machines Corporation Memory management in a non-volatile solid state memory device
US8004884B2 (en) 2009-07-31 2011-08-23 International Business Machines Corporation Iterative write pausing techniques to improve read latency of memory systems
KR20110014923A (ko) * 2009-08-06 2011-02-14 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
KR101585213B1 (ko) 2009-08-18 2016-01-13 삼성전자주식회사 라이트 레벨링 동작을 수행하기 위한 메모리 장치의 제어 방법, 메모리 장치의 라이트 레벨링 방법, 및 라이트 레벨링 동작을 수행하는 메모리 컨트롤러, 메모리 장치, 및 메모리 시스템
US8327092B2 (en) 2009-09-21 2012-12-04 Freescale Semiconductor, Inc. Memory device configurable as interleaved or non-interleaved memory
JP2011129192A (ja) * 2009-12-16 2011-06-30 Samsung Electronics Co Ltd 半導体記憶装置
US8327052B2 (en) 2009-12-23 2012-12-04 Spansion Llc Variable read latency on a serial memory bus
TWI447735B (zh) * 2010-02-05 2014-08-01 Phison Electronics Corp 記憶體管理與寫入方法及其可複寫式非揮發性記憶體控制器與儲存系統
US8291126B2 (en) 2010-03-23 2012-10-16 Spansion Llc Variable read latency on a serial memory bus
US9104546B2 (en) 2010-05-24 2015-08-11 Silicon Motion Inc. Method for performing block management using dynamic threshold, and associated memory device and controller thereof
US8522067B2 (en) 2010-06-17 2013-08-27 Stmicroelectronics, Inc. Variable latency interface for read/write channels
KR101131560B1 (ko) 2010-07-15 2012-04-04 주식회사 하이닉스반도체 웨어 레벨링을 수행하는 비휘발성 메모리 장치 및 그의 제어 방법
CN101930404B (zh) * 2010-08-27 2012-11-21 威盛电子股份有限公司 存储装置及其操作方法
US9355051B2 (en) 2010-09-10 2016-05-31 Cypress Semiconductor Corporation Apparatus, method, and manufacture for using a read preamble to optimize data capture
KR20120027987A (ko) * 2010-09-14 2012-03-22 삼성엘이디 주식회사 질화갈륨계 반도체소자 및 그 제조방법
US20120117303A1 (en) 2010-11-04 2012-05-10 Numonyx B.V. Metadata storage associated with flash translation layer
US8645637B2 (en) 2010-11-16 2014-02-04 Micron Technology, Inc. Interruption of write memory operations to provide faster read access in a serial interface memory
US8356153B2 (en) 2010-11-19 2013-01-15 International Business Machines Corporation Adaptive wear leveling via monitoring the properties of memory reference stream
TWI417727B (zh) 2010-11-22 2013-12-01 Phison Electronics Corp 記憶體儲存裝置、其記憶體控制器與回應主機指令的方法
KR20120079682A (ko) * 2011-01-05 2012-07-13 삼성전자주식회사 디램 캐시를 포함하는 메모리 장치 및 이를 포함하는 시스템
KR20120096212A (ko) * 2011-02-22 2012-08-30 삼성전자주식회사 비휘발성 메모리 장치, 메모리 컨트롤러, 및 이들의 동작 방법
US8649210B2 (en) 2011-09-06 2014-02-11 Mediatek Inc. DDR PSRAM and data writing and reading methods thereof
US10079068B2 (en) * 2011-02-23 2018-09-18 Avago Technologies General Ip (Singapore) Pte. Ltd. Devices and method for wear estimation based memory management
US8762625B2 (en) 2011-04-14 2014-06-24 Apple Inc. Stochastic block allocation for improved wear leveling
US8806171B2 (en) 2011-05-24 2014-08-12 Georgia Tech Research Corporation Systems and methods providing wear leveling using dynamic randomization for non-volatile memory
US8694719B2 (en) * 2011-06-24 2014-04-08 Sandisk Technologies Inc. Controller, storage device, and method for power throttling memory operations
US20130028296A1 (en) * 2011-07-27 2013-01-31 Khandekar Aamod D Chip x2 correlation hypotheses using chip x1 samples
US9104547B2 (en) * 2011-08-03 2015-08-11 Micron Technology, Inc. Wear leveling for a memory device
KR101804521B1 (ko) 2011-08-16 2017-12-07 에스케이하이닉스 주식회사 집적회로 칩, 이를 포함하는 시스템 및 동작방법, 메모리 및 메모리 시스템
WO2013048470A1 (en) * 2011-09-30 2013-04-04 Intel Corporation Statistical wear leveling for non-volatile system memory
JP5642649B2 (ja) 2011-10-07 2014-12-17 シャープ株式会社 半導体記憶装置及び半導体装置
US9208070B2 (en) * 2011-12-20 2015-12-08 Sandisk Technologies Inc. Wear leveling of multiple memory devices
US9907699B2 (en) * 2012-07-05 2018-03-06 Domestic Legacy Limited Partnership One step tympanostomy tube and method of inserting same
US20140013028A1 (en) * 2012-07-09 2014-01-09 Hamilton Sundstrand Corporation Hardware flash memory wear monitoring
CN102789423B (zh) 2012-07-11 2014-12-10 山东华芯半导体有限公司 四池闪存磨损均衡方法
TWI483111B (zh) * 2012-09-20 2015-05-01 Phison Electronics Corp 資料儲存方法、記憶體控制器與記憶體儲存裝置
US20140089562A1 (en) 2012-09-27 2014-03-27 Hitachi, Ltd. Efficient i/o processing in storage system
US9754648B2 (en) 2012-10-26 2017-09-05 Micron Technology, Inc. Apparatuses and methods for memory operations having variable latencies
US9652376B2 (en) * 2013-01-28 2017-05-16 Radian Memory Systems, Inc. Cooperative flash memory control
US9734097B2 (en) 2013-03-15 2017-08-15 Micron Technology, Inc. Apparatuses and methods for variable latency memory operations
JP2016522513A (ja) * 2013-06-25 2016-07-28 マイクロン テクノロジー， インク． オンデマンドブロック管理
US9195590B2 (en) * 2013-08-29 2015-11-24 Micron Technology, Inc. Sub-sector wear leveling in memories
US20150095551A1 (en) 2013-09-30 2015-04-02 Micron Technology, Inc. Volatile memory architecutre in non-volatile memory devices and related controllers
US9824004B2 (en) 2013-10-04 2017-11-21 Micron Technology, Inc. Methods and apparatuses for requesting ready status information from a memory
KR102042859B1 (ko) * 2013-10-14 2019-11-08 에스케이하이닉스 주식회사 반도체 장치 및 그 동작 방법

Also Published As

Publication number Publication date
US20150347038A1 (en) 2015-12-03
US10365835B2 (en) 2019-07-30
WO2015183443A1 (en) 2015-12-03
CN106462500A (zh) 2017-02-22
US20190347012A1 (en) 2019-11-14
US11347402B2 (en) 2022-05-31
KR102032605B1 (ko) 2019-10-15
KR20170016385A (ko) 2017-02-13

Similar Documents

Publication Publication Date Title
US11347402B2 (en) Performing wear leveling operations in a memory based on block cycles and use of spare blocks
US9928171B2 (en) Apparatuses and methods for providing data to a configurable storage area
US9563565B2 (en) Apparatuses and methods for providing data from a buffer
CN107665722B (zh) 存储装置、包括存储装置的系统以及操作存储装置的方法
US10437738B2 (en) Storage device performing hashing-based translation between logical address and physical address
US20140078344A1 (en) Device and method processing continuous shooting image data
KR20140064980A (ko) 솔리드 스테이트 드라이브 내의 메모리 장치로의 논리 주소의 적응적 매핑
US10083120B2 (en) Memory system, and address mapping method and access method thereof
US10769074B2 (en) Computer memory content movement
CN105359114A (zh) 在存在实时存储器流量的情况下的存储器迁移
EP3462321B1 (en) Techniques to perform memory indirection for memory architectures
US20190138468A1 (en) Using transfer buffer to handle host read collisions in ssd
US20190146687A1 (en) Method for performing refresh management in a memory device, associated memory device and controller thereof
US20170344311A1 (en) Method of operating a memory device
CN108376051B (zh) 数据存储装置
US10445014B2 (en) Methods of operating a computing system including a host processing data of first size and a storage device processing data of second size and including a memory controller and a non-volatile memory
US10452312B2 (en) Apparatus, system, and method to determine a demarcation voltage to use to read a non-volatile memory
US20160328328A1 (en) Semiconductor apparatus and operating method thereof
US11809713B1 (en) Method and apparatus for performing data access management of memory device with aid of randomness-property control
US11922036B2 (en) Host data stream assignment with space-leveling across storage block containers

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination