CN115472587A - 一种可以兼容大芯片和大爬电距离的引线框架 - Google Patents

一种可以兼容大芯片和大爬电距离的引线框架 Download PDF

Info

Publication number
CN115472587A
CN115472587A CN202211417206.5A CN202211417206A CN115472587A CN 115472587 A CN115472587 A CN 115472587A CN 202211417206 A CN202211417206 A CN 202211417206A CN 115472587 A CN115472587 A CN 115472587A
Authority
CN
China
Prior art keywords
area
pin
heat dissipation
lead frame
glue locking
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202211417206.5A
Other languages
English (en)
Other versions
CN115472587B (zh
Inventor
赵文涛
李艳霞
张涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huayi Microelectronics Co ltd
Original Assignee
Huayi Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huayi Microelectronics Co ltd filed Critical Huayi Microelectronics Co ltd
Priority to CN202211417206.5A priority Critical patent/CN115472587B/zh
Publication of CN115472587A publication Critical patent/CN115472587A/zh
Application granted granted Critical
Publication of CN115472587B publication Critical patent/CN115472587B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开了一种可以兼容大芯片和大爬电距离的引线框架，目的是解决现有技术中存在不能兼容大芯片和大爬电距离、产品可靠性差的问题，该引线框架包括散热区、载片区、管脚区、切割平台以及多个锁胶槽，散热区包括顶部散热区和背面散热区，顶部散热区设置在载片区的上方，背面散热区设置在载片区的背面，顶部散热区和载片区之间设置有第三锁胶孔；管脚区设置在载片区的下方且与载片区分离，管脚区设置有第一管脚打线区、第二管脚打线区以及第三管脚打线区；切割平台设置在载片区背面，且设置于背面散热区下方，切割平台的厚度低于背面散热区的厚度，锁胶槽用于提高引线框架的锁胶能力和防水汽透过能力。

Description

一种可以兼容大芯片和大爬电距离的引线框架
技术领域
本发明涉及半导体功率器件封装技术领域，具体涉及一种可以兼容大芯片和大爬电距离的引线框架。
背景技术
芯片封装，是一种将集成电路用绝缘的塑料或陶瓷材料打包的技术，不仅起到安放、固定、密封、保护芯片和增强导热性能的作用，而且还是沟通芯片内部世界与外部电路的桥梁。晶体管外形封装，英文简写为TO(Transistor Outline)。TO-263是目前大功率晶体管、中小规模集成电路等常采用的一种直插式的封装形式。
在现有TO-263引线框架中，有的引线框架具有较大的爬电距离，但载片区Y方向的长度较小，使得引线框架可以封装的芯片面积较小；有的引线框架具有较大芯片封装面积，但载片区Y方向尺寸较大，使得爬电距离较小，导致产品不能承受高电压。另外，现有引线框架中的锁胶槽结构为燕尾槽，内部结构存在多处尖角，如果锁胶槽尺寸太小，使得尖角处塑封料不能充分进入，从而导致出现气孔。对于厚度较薄的引线框架以及引线框架中宽度较窄的区域，不能设置燕尾槽，只能设置V槽，由于V槽两侧面均为平面，结构简单，所以其锁胶能力和防水汽透过能力明显不如燕尾槽。因此，需要对现有的TO-263引线框架进行改进。
发明内容
本发明提供一种可以兼容大芯片和大爬电距离的引线框架，目的是解决背景技术中存在的上述问题。
本发明提供的技术解决方案如下：
一种可以兼容大芯片和大爬电距离的引线框架，其特殊之处在于：
包括散热区、载片区、管脚区、切割平台以及多个锁胶槽；
所述散热区包括顶部散热区和背面散热区，所述顶部散热区设置在所述载片区的上方，所述背面散热区设置在所述载片区的背面，所述顶部散热区和所述载片区之间设置有第三锁胶孔；
所述管脚区设置在所述载片区的下方且与所述载片区分离，所述管脚区设置有第一管脚打线区、第二管脚打线区以及第三管脚打线区；
所述切割平台设置在所述载片区背面，且设置于所述背面散热区下方，所述切割平台的厚度低于所述背面散热区的厚度；
所述锁胶槽用于提高引线框架的锁胶能力和防水汽透过能力。
进一步地，所述顶部散热区两侧均设置有第一连筋和第二连筋，所述第一连筋、第二连筋下侧分别设置有第一缺口、第二缺口。
进一步地，所述载片区正面的四周设置有锁胶槽，所述锁胶槽围成的区域为粘结芯片区域。
进一步地，所述载片区背面两侧设置有墩台。
进一步地，所述第三管脚打线区面积不低于所述第一管脚打线区和第二管脚打线区面积之和，且所述第三管脚打线区两侧设置有第一锁胶孔和第二锁胶孔。
进一步地，所述第一管脚打线区、第二管脚打线区以及所述第三管脚打线区下方均连接有管腿，所述第一管脚打线区、第二管脚打线区以及所述第三管脚打线区下方包封线内均设置有第四缺口和锁胶槽。
进一步地，所述顶部散热区中部设置有草帽孔；
所述第三锁胶孔形状为槽孔。
进一步地，所述顶部散热区和所述载片区之间还设置有锁胶槽和第三缺口。
进一步地，所述切割平台下侧设置有锁胶槽，所述切割平台与所述背面散热区的厚度差为0.2mm。
进一步地，所述锁胶槽包括锁胶槽开口和锁胶槽底面，所述锁胶槽开口和所述锁胶槽底面之间形成两个相通且圆滑的空腔。
与现有技术相比，本发明的有益效果是：
1.本发明提供的引线框架的载片区，不受产品散热片面积影响，可以按照最大载片面积设计，提升了该引线框架所对应外形的封装能力；
2.本发明通过在载片区的背面设置切割平台，可以实现不同面积的散热片尺寸，满足产品的外形要求，同时增大散热片下边缘距塑封体下边缘的距离，从而增加产品的爬电距离，提高爬电电压；
3.本发明通过在切割平台上墩压或腐蚀出锁胶槽，可以有效的提高载片区背面引线框架与塑封料的结合强度，防止产品拖拉开裂，防止水汽渗入；
4.本发明通过切割平台节省了铜材使用量，节省封装成本；
5.本发明通过设计新的锁胶槽，可增大锁胶槽的锁胶能力和防水汽透过能力，提高产品的可靠性；同时该锁胶槽适用于薄框架和小面积区域，可有效提高薄框架和小面积区域的锁胶能力和防水汽透过能力。
附图说明
图1为目前具有大爬电距离小载片区域的引线框架的产品示意图，其中，h为引线框架的爬电距离；
图2为目前具有大爬电距离小载片区域的引线框架结构示意图；
图3为目前具有小爬电距离大载片区域的引线框架的产品示意图，其中，h为引线框架的爬电距离；
图4为目前具有小爬电距离大载片区域的引线框架结构示意图；
图5为本发明实施例提供的可以兼容大芯片和大爬电距离的引线框架结构的正视图；
图6为本发明实施例提供的可以兼容大芯片和大爬电距离的引线框架结构的侧视图；
图7为本发明实施例提供的锁胶槽的剖视图。
附图标记如下：
1-顶部散热区，101-第一连筋，102-第二连筋，103-草帽孔，104-第一缺口，105第二缺口，2-背面散热区，3-载片区，4-第一管脚打线区，5-第二管脚打线区，6-第三管脚打线区，601-第一锁胶孔，602-第二锁胶孔，7-锁胶槽，8-第三锁胶孔，9-第三缺口，10-墩台，12-切割平台，14-管腿，15-第四缺口，21-锁胶槽开口，22-锁胶槽第一拐点，23-锁胶槽第二拐点，24-锁胶槽第三拐点，25-锁胶槽底面。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，下面所描述的实施例是本申请的一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。
因此，以下结合附图提供的本申请实施例的详细描述旨在仅仅表示本申请的选定实施例，并非限制本申请要求保护的范围。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的其他所有实施例，都属于本申请保护的范围。
需要理解的是，在本发明的实施方式的描述中，术语“第一”、“第二”、“第三”、“第四”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”、“第四”等的特征可以明示或者隐含地包括一个或者更多个所述特征。
在本发明的实施方式的描述中，需要说明的是，除非另有明确的规定和限定，术语“设置”、“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明的实施方式中的具体含义。
图1-图2提供一款具有大爬电距离小载片区域的引线框架的产品，该产品的引线框架具有较大的爬电距离h，但载片区Y方向的长度较小，使得引线框架载片区可以封装的芯片面积较小。
图3-图4提供一款具有小爬电距离大载片区域的引线框架的产品，该产品的引线框架具有较大芯片封装面积，但载片区Y方向尺寸较大，使得爬电距离较小，导致产品不能承受高电压。
如图5-图6所示，本发明提供了一种可以兼容大芯片和大爬电距离的引线框架，包括散热区、载片区3、管脚区、切割平台12以及多个锁胶槽7，散热区材质为铜材，包括顶部散热区1和背面散热区2，顶部散热区1设置在载片区3的上方，顶部散热区1的左侧和右侧均设置有第一连筋101和第二连筋102，第一连筋101和第二连筋102之间设置有第一缺口104，第二连筋102下侧设置有第二缺口105，在顶部散热区1的中间设置有草帽孔103，顶部散热区1和载片区3之间设置有第三缺口9，形成顶部散热区1和载片区3之间的连接区，连接区背面平整，正面设置有锁胶槽7，在连接区的中间设置有槽孔形的第三锁胶孔8，第三锁胶孔8贯穿整个连接区厚度方向。
载片区3正面的四周设置有锁胶槽7，锁胶槽7围成的区域为粘结芯片区域。载片区3背面两侧设置有墩台10，在实际应用中，墩台10通过墩压形成。载片区3的背面设置有平整的背面散热区2，在背面散热区2的下方设置有设有Y方向足够长度的切割平台12，切割平台12低于背面散热区2的平面0.2mm，在切割平台12下侧靠近边缘处设置有锁胶槽7。
管脚区设置在载片区3的下方，管脚区与载片区3分离，管脚区设置有第一管脚打线区4、第二管脚打线区5以及第三管脚打线区6，第三管脚打线区6的面积不低于所述第一管脚打线区4和第二管脚打线区5面积之和，在第三管脚打线区6的左侧和右侧分别设置有第二锁胶孔602和第一锁胶孔601，第一管脚打线区4、第二管脚打线区5以及第三管脚打线区6下方均连接有管腿14，在其下方包封线内均设置有第四缺口15和锁胶槽7。
如图7所示，锁胶槽7包括锁胶槽开口21、锁胶槽底面25、锁胶槽第一拐点22、锁胶槽第二拐点23以及锁胶槽第三拐点24，上述三个拐点的连接面均为圆滑曲面，所述锁胶槽开口21为平面，锁胶槽第二拐点23的截面呈对称且锁胶槽第二拐点23之间的距离最小，锁胶槽第二拐点23与锁胶槽底面25形成底部腔体，锁胶槽第二拐点23与锁胶槽开口21形成入口部分的腔体，底部腔体中的锁胶槽第三拐点24、入口部分的腔体的锁胶槽第一拐点22使得腔体圆滑不存在尖角。
在实际应用中，芯片背面通过粘接材料粘接在引线框架的载片区3正面，焊线通过第一焊点焊接到芯片正面，第二焊点焊接到引线框架管脚区的焊线区域，实现电路链接，封装后，引线框架背面除了墩台10和切割平台12的背面散热区2露在塑封体外面，形成后期产品的散热片，管腿14通过切筋成型折弯，形成两个折弯点，第二折弯点到产品散热片下边缘的距离即为爬电距离。
本发明实施例中，第一连筋101和第二连筋102是为了增强框架的强度，草帽孔103是为了磨具定位，草帽孔103上方区域是为了预留空间方便夹持、可以和TO220框架共用模具，该引线框架间在切筋成型时切除散热区草帽孔103以上的部分，仅对草帽孔103下面部分进行塑封。
本发明实施例中，为了使引线框架的产品可以封装大芯片的同时拥有大爬电距离，引线框架在塑封体尺寸的限制条件内将载片区3的面积做到足够大，满足Y方向足够大尺寸的芯片的封装。在引线框架的载片区3的背面设置的切割平台12，使得引线框架封装、切筋成型后，爬电距离距离足够大，可以满足1700V的爬电电压。
本发明实施例中，为了增大塑封体和引线框架间的结合强度，在引线框架的载片区3与顶部散热区1之间的连接区，设置有第三缺口9、锁胶槽7、槽孔形的第三锁胶孔8，在载片区3背面的切割平台12设置有锁胶槽7，使得产品塑封后，塑封料进入上述的第三缺口9、锁胶槽7、第三锁胶孔8，并通过载片区3背面的墩台10包裹住引线框架，使得载片区3和散热区与塑封体紧密贴合，不会轻易从塑封体中脱离出来。在第三管脚打线区6设置有第二锁胶孔602和第一锁胶孔601，在第一管脚打线区4、第二管脚打线区5以及第三管脚打线区6下方设置有锁胶槽7，使得产品塑封后，管脚区不能从塑封体中脱离出来。在实际应用中，锁胶槽7通过墩压或腐蚀出。
本发明实施例中，为了避免外界水汽透过塑封体与引线框架的结合处进入产品内部，在载片区3四周设有锁胶槽7，在管脚区下侧也设有锁胶槽7，在产品塑封后，既增加了引线框架与塑封体之间的结合强度，又因两者结合部分为曲线线形式，水汽不易进入，提高产品的可靠性和产品使用的安全性。
本发明实施例中，所述锁胶槽7相对于燕尾槽底部的尖角，锁胶槽底面25为圆角，塑封料更容易进入锁胶槽并充分填充，避免在锁胶槽中出现气孔。锁胶槽第二拐点23两边的斜边，可以更有效的使塑封料进入底部腔体并有效减小拉力避免塑封体拉脱。塑封体外部的水汽透过结合部分要进入产品内部时，要通过锁胶槽多道拐弯处，很难完全进入产品内部。
以上所述，仅为本申请的最优具体实施方式，但本申请的保护范围并不局限于此，任何在本申请揭露的技术范围内的变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种可以兼容大芯片和大爬电距离的引线框架，其特征在于：
包括散热区、载片区（3）、管脚区、切割平台（12）以及多个锁胶槽（7）；
所述散热区包括顶部散热区（1）和背面散热区（2），所述顶部散热区（1）设置在所述载片区（3）的上方，所述背面散热区（2）设置在所述载片区（3）的背面，所述顶部散热区（1）和所述载片区（3）之间设置有第三锁胶孔（8）；
所述管脚区设置在所述载片区（3）的下方且与所述载片区（3）分离，所述管脚区设置有第一管脚打线区（4）、第二管脚打线区（5）以及第三管脚打线区（6）；
所述切割平台（12）设置在所述载片区（3）背面，且设置于所述背面散热区（2）下方，所述切割平台（12）的厚度低于所述背面散热区（2）的厚度；
所述锁胶槽（7）用于提高引线框架的锁胶能力和防水汽透过能力。
2.根据权利要求1所述的一种可以兼容大芯片和大爬电距离的引线框架，其特征在于：
所述顶部散热区（1）两侧均设置有第一连筋（101）和第二连筋（102），所述第一连筋（101）、第二连筋（102）下侧分别设置有第一缺口（104）、第二缺口（105）。
3.根据权利要求1所述的一种可以兼容大芯片和大爬电距离的引线框架，其特征在于：
所述载片区（3）正面的四周设置有锁胶槽（7），所述锁胶槽（7）围成的区域为粘结芯片区域。
4.根据权利要求1所述的一种可以兼容大芯片和大爬电距离的引线框架，其特征在于：
所述载片区（3）背面两侧设置有墩台（10）。
5.根据权利要求1所述的一种可以兼容大芯片和大爬电距离的引线框架，其特征在于：
所述第三管脚打线区（6）面积不低于所述第一管脚打线区（4）和第二管脚打线区（5）面积之和，且所述第三管脚打线区（6）两侧设置有第一锁胶孔（601）和第二锁胶孔（602）。
6.根据权利要求1所述的一种可以兼容大芯片和大爬电距离的引线框架，其特征在于：
所述第一管脚打线区（4）、第二管脚打线区（5）以及所述第三管脚打线区（6）下方均连接有管腿（14），所述第一管脚打线区（4）、第二管脚打线区（5）以及所述第三管脚打线区（6）下方包封线内均设置有第四缺口（15）和锁胶槽（7）。
7.根据权利要求1所述的一种可以兼容大芯片和大爬电距离的引线框架，其特征在于：
所述顶部散热区（1）中部设置有草帽孔（103）；
所述第三锁胶孔（8）形状为槽孔。
8.根据权利要求1所述的一种可以兼容大芯片和大爬电距离的引线框架，其特征在于：
所述顶部散热区（1）和所述载片区（3）之间还设置有锁胶槽（7）和第三缺口（9）。
9.根据权利要求1所述的一种可以兼容大芯片和大爬电距离的引线框架，其特征在于：
所述切割平台（12）下侧设置有锁胶槽（7），所述切割平台（12）与所述背面散热区（2）的厚度差为0.2mm。
10.根据权利要求9所述的一种可以兼容大芯片和大爬电距离的引线框架，其特征在于：
所述锁胶槽（7）包括锁胶槽开口（21）和锁胶槽底面（25），所述锁胶槽开口（21）和所述锁胶槽底面（25）之间形成两个相通且圆滑的空腔。
CN202211417206.5A 2022-11-14 2022-11-14 一种可以兼容大芯片和大爬电距离的引线框架 Active CN115472587B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211417206.5A CN115472587B (zh) 2022-11-14 2022-11-14 一种可以兼容大芯片和大爬电距离的引线框架

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211417206.5A CN115472587B (zh) 2022-11-14 2022-11-14 一种可以兼容大芯片和大爬电距离的引线框架

Publications (2)

Publication Number Publication Date
CN115472587A true CN115472587A (zh) 2022-12-13
CN115472587B CN115472587B (zh) 2023-03-31

Family

ID=84338078

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211417206.5A Active CN115472587B (zh) 2022-11-14 2022-11-14 一种可以兼容大芯片和大爬电距离的引线框架

Country Status (1)

Country Link
CN (1) CN115472587B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115939072A (zh) * 2022-12-29 2023-04-07 佛山市蓝箭电子股份有限公司 一种半导体引线框架及半导体器件

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1117094A (ja) * 1997-06-27 1999-01-22 Shinko Electric Ind Co Ltd 半導体チップ搭載ボード及びその実装構造
JP2001284517A (ja) * 2000-03-30 2001-10-12 Nec Corp 半導体装置用リードフレーム及びその製造方法
JP2002100720A (ja) * 2000-09-26 2002-04-05 Nec Kansai Ltd リードフレーム
JP2006005281A (ja) * 2004-06-21 2006-01-05 Nippon Inter Electronics Corp リードフレーム及びその製造方法並びに樹脂封止型半導体装置
JP2015072991A (ja) * 2013-10-02 2015-04-16 株式会社三井ハイテック リードフレーム及びその製造方法並びにそれを用いた半導体装置
US20160093561A1 (en) * 2014-09-29 2016-03-31 Renesas Electronics Corporation Semiconductor device
CN113644043A (zh) * 2021-08-06 2021-11-12 华羿微电子股份有限公司 一种新型to-263引线框架

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1117094A (ja) * 1997-06-27 1999-01-22 Shinko Electric Ind Co Ltd 半導体チップ搭載ボード及びその実装構造
JP2001284517A (ja) * 2000-03-30 2001-10-12 Nec Corp 半導体装置用リードフレーム及びその製造方法
JP2002100720A (ja) * 2000-09-26 2002-04-05 Nec Kansai Ltd リードフレーム
JP2006005281A (ja) * 2004-06-21 2006-01-05 Nippon Inter Electronics Corp リードフレーム及びその製造方法並びに樹脂封止型半導体装置
JP2015072991A (ja) * 2013-10-02 2015-04-16 株式会社三井ハイテック リードフレーム及びその製造方法並びにそれを用いた半導体装置
US20160093561A1 (en) * 2014-09-29 2016-03-31 Renesas Electronics Corporation Semiconductor device
CN113644043A (zh) * 2021-08-06 2021-11-12 华羿微电子股份有限公司 一种新型to-263引线框架

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115939072A (zh) * 2022-12-29 2023-04-07 佛山市蓝箭电子股份有限公司 一种半导体引线框架及半导体器件
CN115939072B (zh) * 2022-12-29 2023-10-20 佛山市蓝箭电子股份有限公司 一种半导体引线框架及半导体器件

Also Published As

Publication number Publication date
CN115472587B (zh) 2023-03-31

Similar Documents

Publication Publication Date Title
KR100390094B1 (ko) 반도체장치 및 그 제조방법
CN115472587B (zh) 一种可以兼容大芯片和大爬电距离的引线框架
CN111524868B (zh) 一种引线框架和金属夹片的组合结构及铆接装片工艺
US9972561B2 (en) QFN package with grooved leads
JP2005191178A (ja) 半導体装置
CN113644043A (zh) 一种新型to-263引线框架
CN210200718U (zh) 一种高功率小型封装的可控硅
CN102403236B (zh) 芯片外露的半导体器件及其生产方法
CN218827101U (zh) 一种防分层的to-263引线框架
CN218101254U (zh) 一种具有侧翼散热结构的cdfn8-7封装体
CN214411191U (zh) 一种串联式的大功率二极管
TWI302733B (en) Ic stack package having a plurality of encapsulants sharing a same substrate
CN210200717U (zh) 一种采用绝缘封装的可控硅
CN211578747U (zh) 一种新型to引线框架结构
CN213878084U (zh) 一种高密封性引线框架
CN110890336A (zh) 一种半导体器件封装结构
CN216793678U (zh) 一种新型to-263引线框架
CN217134355U (zh) 一种半导体功率器件封装结构
CN215731685U (zh) 功率半导体的封装框架
CN212934607U (zh) 三引脚晶体管封装引线框结构
CN217768365U (zh) 一种贴片式so12j半导体芯片的封装结构
CN217983321U (zh) 一种双面散热的半导体芯片封装结构
CN214898401U (zh) 一种功率器件全包封结构
CN211605144U (zh) 一种氮化镓芯片在to-220中的封装结构
CN203721713U (zh) 引线框架及qfn封装体

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant