CN211605144U - 一种氮化镓芯片在to-220中的封装结构 - Google Patents
一种氮化镓芯片在to-220中的封装结构 Download PDFInfo
- Publication number
- CN211605144U CN211605144U CN202020511635.9U CN202020511635U CN211605144U CN 211605144 U CN211605144 U CN 211605144U CN 202020511635 U CN202020511635 U CN 202020511635U CN 211605144 U CN211605144 U CN 211605144U
- Authority
- CN
- China
- Prior art keywords
- gallium nitride
- chip
- pin
- insulating substrate
- nitride chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本实用新型公开了一种氮化镓芯片在TO‑220中的封装结构,包括一TO‑220框架,所述TO‑220框架的上端为散热片,下端为第一引脚、第二引脚和第三引脚,其还包括一氮化镓芯片、一D‑MOSFET芯片和一氧化铝绝缘基板,所述氧化铝绝缘基板安装在所述散热片上;所述氮化镓芯片安装在所述氧化铝绝缘基板的右边,所述D‑MOSFET芯片安装在所述氧化铝绝缘基板的左边;本实用新型的结构通过高温焊料一次性烧结完成,使所有的焊盘电极完整结合,具有较好的散热和绝缘效果。
Description
技术领域
本实用新型属于半导体TO系列封装领域,尤其涉及一种氮化镓芯片在TO-220中的封装结构。
背景技术
在现有的工艺中,氮化镓芯片在TO-220中的封装,是将芯片直接装在框架的基岛上面,无法同时再装一下MOSFET芯片,产品在应用过程中达不到预期的效果。同时由于在框架基岛上装了普通的基板,前散热效果不好,在实际应用过程中产品的可靠性不稳定。
实用新型内容
为了解决现有技术中的不足,本实用新型的目的在于提供一种氮化镓芯片在TO-220中的封装结构,该封装结构具有较好的散热和绝缘效果。
为了实现上述目的,本实用新型采用了如下技术方案:
一种氮化镓芯片在TO-220中的封装结构,包括一TO-220框架,所述TO-220框架的上端为散热片,下端为第一引脚、第二引脚和第三引脚,其还包括一氮化镓芯片、一D-MOSFET芯片和一氧化铝绝缘基板,所述氧化铝绝缘基板安装在所述散热片上;所述氮化镓芯片安装在所述氧化铝绝缘基板的右边,所述D-MOSFET芯片安装在所述氧化铝绝缘基板的左边;所述氮化镓芯片的源极与所述第三引脚连接,所述氮化镓芯片的漏极与所述氧化铝绝缘基板左下方连接,所述氮化镓芯片的栅极与所述第二引脚连接;所述D-MOSFET芯片的源极与所述第二引脚连接,所述D-MOSFET芯片的源极与所述第一引脚连接。
进一步的,所述氧化铝绝缘基板的两面镀有金层。
通过高温焊料将所述氮化镓芯片、所述D-MOSFET芯片、所述氧化铝绝缘基板和所述散热片的部分一次性烧结完成,使所有的焊盘电极完整结合;然后,将所述氮化镓芯片、所述D-MOSFET芯片、所述氧化铝绝缘基板和所述散热片的部分封装在环氧料中。
本实用新型具有如下有益效果:
1、本实用新型借助于高温焊料将氮化镓芯片、所述D-MOSFET芯片、所述氧化铝绝缘基板和所述散热片部分一次性烧结完成,使所有的焊盘电极完整结合。各焊盘中的任一个点,借助氧化铝绝缘基板的底面和上面通过镀金处理,将焊接区域被所述焊盘区域完全覆盖或与之交叠,空洞率可以达到95%以上。使散热片和氮化镓芯片完全绝缘。
2、本实用新型的氮化镓芯片、所述D-MOSFET芯片、所述氧化铝绝缘基板和所述散热片的部分封装在用高导热和低应力的环氧料,使产品能达到更有效的散热效果。
附图说明
图1为本实用新型封装结构的结构示意图。
具体实施方式
下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
在本实用新型的描述中,需要说明的是,术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本实用新型和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本实用新型的限制;术语“第一”、“第二”、“第三”仅用于描述目的,而不能理解为指示或暗示相对重要性,此外,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本实用新型中的具体含义。
参照图1所示,本实用新型提供的一种实施例:
一种氮化镓芯片在TO-220中的封装结构,包括一TO-220框架1,所述TO-220框架1的上端为散热片5,下端为第一引脚(G)、第二引脚(D)和第三引脚(S),其还包括一氮化镓芯片2、一D-MOSFET芯片3和一氧化铝绝缘基板4,所述氧化铝绝缘基板4安装在所述散热片5上;所述氮化镓芯片2安装在所述氧化铝绝缘基板4的右边,所述D-MOSFET芯片3安装在所述氧化铝绝缘基板4的左边。
所述氮化镓芯片2的源极与所述第三引脚S之间,由四根6mil的铝线通过超声焊接连接在一起,使之成为一个电极;所述氮化镓芯片2的漏极与所述氧化铝绝缘基板4左下方,由四根6mil的铝线通过超声焊接连接在一起,使所述氮化镓芯片2和所述D-MOSFET芯片3的漏极成为一个电极;所述氮化镓芯片2的栅极与所述第二引脚D,由一根6mil的铝线通过超声焊接连接在一起,使之成为一个电极。
所述D-MOSFET芯片3的源极与所述第二引脚D之间,由四根6mil的铝线通过超声焊接连接在一起,使之成为一个电极;所述D-MOSFET芯片3的源极与所述第一引脚G之间,由一根6mil的铝线通过超声焊接连接在一起,使之成为一个电极。
进一步的,所述氧化铝绝缘基板4的两面镀有金层。
通过高温焊料将所述氮化镓芯片2、所述D-MOSFET芯片3、所述氧化铝绝缘基板4和所述散热片5的部分一次性烧结完成,使所有的焊盘电极完整结合;然后,将所述氮化镓芯片2、所述D-MOSFET芯片3、所述氧化铝绝缘基板4和所述散热片5的部分封装在环氧料中。
最后应说明的是:以上所述仅为本实用新型的优选实施例而已,并不用于限制本实用新型,尽管参照前述实施例对本实用新型进行了详细的说明,对于本领域的技术人员来说,其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换,凡在本实用新型的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本实用新型的保护范围之内。
Claims (5)
1.一种氮化镓芯片在TO-220中的封装结构,包括一TO-220框架(1),所述TO-220框架(1)的上端为散热片(5),下端为第一引脚(G)、第二引脚(D)和第三引脚(S),其特征在于:还包括一氮化镓芯片(2)、一D-MOSFET芯片(3)和一氧化铝绝缘基板(4),所述氧化铝绝缘基板(4)安装在所述散热片(5)上;
所述氮化镓芯片(2)安装在所述氧化铝绝缘基板(4)的右边,所述D-MOSFET芯片(3)安装在所述氧化铝绝缘基板(4)的左边;
所述氮化镓芯片(2)的源极与所述第三引脚(S)连接,所述氮化镓芯片(2)的漏极与所述氧化铝绝缘基板(4)左下方连接,所述氮化镓芯片(2)的栅极与所述第二引脚(D)连接;
所述D-MOSFET芯片(3)的源极与所述第二引脚(D)连接,所述D-MOSFET芯片(3)的源极与所述第一引脚(G)连接;
通过高温焊料将所述氮化镓芯片(2)、所述D-MOSFET芯片(3)、所述氧化铝绝缘基板(4)和所述散热片(5)的部分一次性烧结完成,使所有的焊盘电极完整结合。
2.根据权利要求1所述的氮化镓芯片在TO-220中的封装结构,其特征在于:所述氮化镓芯片(2)的源极与所述第三引脚(S)之间,由四根6mil的铝线通过超声焊接连接在一起,使之成为一个电极;所述氮化镓芯片(2)的漏极与所述氧化铝绝缘基板(4)左下方,由四根6mil的铝线通过超声焊接连接在一起,使所述氮化镓芯片(2)和所述D-MOSFET芯片(3)的漏极成为一个电极;所述氮化镓芯片(2)的栅极与所述第二引脚(D),由一根6mil的铝线通过超声焊接连接在一起,使之成为一个电极。
3.根据权利要求1所述的氮化镓芯片在TO-220中的封装结构,其特征在于:所述D-MOSFET芯片(3)的源极与所述第二引脚(D)之间,由四根6mil的铝线通过超声焊接连接在一起,使之成为一个电极;所述D-MOSFET芯片(3)的源极与所述第一引脚(G)之间,由一根6mil的铝线通过超声焊接连接在一起,使之成为一个电极。
4.根据权利要求1-3中任意一项所述的氮化镓芯片在TO-220中的封装结构,其特征在于:所述氧化铝绝缘基板(4)的两面镀有金层。
5.根据权利要求4所述的氮化镓芯片在TO-220中的封装结构,其特征在于:所述氮化镓芯片(2)、所述D-MOSFET芯片(3)、所述氧化铝绝缘基板(4)和所述散热片(5)的部分封装在环氧料中。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202020511635.9U CN211605144U (zh) | 2020-04-09 | 2020-04-09 | 一种氮化镓芯片在to-220中的封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202020511635.9U CN211605144U (zh) | 2020-04-09 | 2020-04-09 | 一种氮化镓芯片在to-220中的封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN211605144U true CN211605144U (zh) | 2020-09-29 |
Family
ID=72583488
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202020511635.9U Active CN211605144U (zh) | 2020-04-09 | 2020-04-09 | 一种氮化镓芯片在to-220中的封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN211605144U (zh) |
-
2020
- 2020-04-09 CN CN202020511635.9U patent/CN211605144U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9589868B2 (en) | Packaging solutions for devices and systems comprising lateral GaN power transistors | |
US7208818B2 (en) | Power semiconductor package | |
CN206116387U (zh) | 一种大电流功率半导体器件的封装结构 | |
TWI716532B (zh) | 樹脂密封型半導體裝置 | |
CN218730911U (zh) | 一种内绝缘的双面散热封装结构 | |
CN211605144U (zh) | 一种氮化镓芯片在to-220中的封装结构 | |
CN210535661U (zh) | 一种独立基岛封装结构 | |
CN209357719U (zh) | 一种具有低热阻的半导体器件封装结构 | |
JP4409064B2 (ja) | パワー素子を含む半導体装置 | |
TW200529387A (en) | Chip package structure | |
CN216054685U (zh) | 一种氮化镓芯片在to-247中的封装结构 | |
CN216849941U (zh) | 一种新型可反向导通氮化镓功率器件 | |
KR20200142951A (ko) | 반도체 패키지 | |
CN211605146U (zh) | 一种igbt在to-3p中的封装结构 | |
CN114628375A (zh) | 一种压接式半导体子模组及模块 | |
CN211605145U (zh) | 一种碳化硅芯片在to-220中的封装结构 | |
CN217881492U (zh) | 一种双基岛封装器件 | |
CN218299797U (zh) | 一种多芯片合封的半导体封装结构 | |
CN220400580U (zh) | 高效散热单元式分立器件 | |
CN217768361U (zh) | 半导体器件封装模块 | |
TW200950015A (en) | Leadless semiconductor package | |
CN220796734U (zh) | 一种半桥功率模块封装结构 | |
CN212725301U (zh) | 一种封装结构 | |
CN212625548U (zh) | 一种散热型半导体封装件 | |
CN213752699U (zh) | 一种超声波焊接pin针的半导体功率模块 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |