CN115458609A - 一种高耐压、低导通电阻igzo薄膜晶体管及其制备方法 - Google Patents

一种高耐压、低导通电阻igzo薄膜晶体管及其制备方法 Download PDF

Info

Publication number
CN115458609A
CN115458609A CN202211239216.4A CN202211239216A CN115458609A CN 115458609 A CN115458609 A CN 115458609A CN 202211239216 A CN202211239216 A CN 202211239216A CN 115458609 A CN115458609 A CN 115458609A
Authority
CN
China
Prior art keywords
electrode layer
igzo
thin film
layer
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211239216.4A
Other languages
English (en)
Inventor
吴汪然
杨光安
黄庭瑞
俞祚旭
孙伟锋
时龙兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southeast University-Wuxi Institute Of Integrated Circuit Technology
Southeast University
Original Assignee
Southeast University-Wuxi Institute Of Integrated Circuit Technology
Southeast University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southeast University-Wuxi Institute Of Integrated Circuit Technology, Southeast University filed Critical Southeast University-Wuxi Institute Of Integrated Circuit Technology
Priority to CN202211239216.4A priority Critical patent/CN115458609A/zh
Publication of CN115458609A publication Critical patent/CN115458609A/zh
Priority to PCT/CN2023/126145 priority patent/WO2024078637A1/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种高耐压、低导通电阻IGZO薄膜晶体管及其制备方法，通过在器件IGZO低阻漂移区部分进行氢离子掺杂，提高IGZO低阻漂移区内的载流子浓度，降低IGZO沟道导通电阻，显著降低因非栅控漂移区提升器件耐压而牺牲的电流密度，获得了更为优异的导通电阻与击穿电压间的关系，同时相比传统砷离子掺杂、双栅结构等工艺，本发明降低了实验温度、简化了工艺步骤，极大地提升漂移区电流能力。

Description

一种高耐压、低导通电阻IGZO薄膜晶体管及其制备方法
技术领域
本发明涉及薄膜晶体管及其制造领域，特别是涉及一种创新型高耐压、低导通电阻IGZO薄膜晶体管及其制备方法。
背景技术
柔性电子，是将金属氧化物、有机材料、碳纳米管等电子器件制作在柔性、可延展基板上的新兴电子技术，获得了学术界和产业界的广泛关注。其应用涉及射频识别、信息显示、生物医疗、以及国防等技术领域。已有柔性电子产品仍大量使用传统固态器件，致使“全柔性”无法实现，其主要原因之一是柔性功率薄膜晶体管的缺失。铟镓锌氧化物(indiumgallium zinc oxide，IGZO)半导体具有高迁移率、低关态电流、宽带隙(～3.5eV)等优点，是制备柔性功率薄膜晶体管的理想沟道材料。至今已有大量针对IGZO薄膜晶体管的迁移率、亚阈值摆幅、开关比等电学性能优化的工作，鲜有关于高性能的高压IGZO薄膜晶体管的报道。传统IGZO薄膜晶体管耐压能力与电流能力两者无法同时兼顾，其原因在于其击穿薄弱点位于栅极与源区电极、漏区电极交叠的栅介质层内，提升耐压必然意味着导通电阻的显著降低。因此，高耐压、低导通电阻的IGZO功率薄膜晶体管的缺失问题亟待解决。
截至目前，提升IGZO薄膜晶体管耐压的方法主要包括两种方法。其一是采用高介电常数栅极介电层材料并提升其厚度，以提升IGZO薄膜晶体管耐压；其二是偏移栅电极和漏电极间的水平距离，引入漂移区结构，通过调节漂移区尺寸提升IGZO薄膜晶体管的耐压。上述两种方法显著增加IGZO薄膜晶体管的导通电阻，难以实现优异的导通电阻和击穿电压的折中关系。因此，制备一种具有高耐压、低导通电阻的IGZO薄膜晶体管具有重要的意义。
发明内容
本发明的目的在于克服现有技术不足，解决在提升IGZO薄膜晶体管耐压同时，导致电流能力损失的问题。因此本发明提供了一种具有高耐压、低导通电阻的IGZO薄膜晶体管及其制备工艺，通过在器件中引入漂移区结构提升耐压，并对漂移区进行氢离子掺杂以降低其导通电阻，有效提升IGZO薄膜晶体管的功率
密度。
为了实现上述目的，本发明采用如下的技术方案：
一种IGZO薄膜晶体管的制备方法，包括如下步骤：
获得基底；
在所述基底上形成栅电极层；
在所述栅电极层上覆盖栅极介电层；
在所述栅极介电层上形成IGZO有源层；
在所述IGZO有源层上相对两侧间隔的形成源区电极层和漏区电极层，通过偏移所述漏区电极层与栅电极层水平方向上的非交叠区距离形成漂移区，并通过氢离子注入降低所述漂移区电阻。
作为本发明的一个实施例，所述栅电极层为导电性优异的钼(Mo)金属层，制作时采用磁控溅射工艺，栅电极厚度为100nm，水平长度为105μm。
作为本发明的一个实施例，所述栅极介电层材料为氧化硅，制作时采用PECVD工艺，制备的栅极介电层厚度为100nm。
作为本发明的一个实施例，所述IGZO有源层采用磁控溅射工艺制备，厚度为20nm。
作为本发明的一个实施例，所述IGZO有源层在Ar气环境下350℃退火1h。
作为本发明的一个实施例，所述源区电极层、漏区电极层为导电性优异的铝(Al)金属层，制作时采用电子束蒸发工艺。
作为本发明的一个实施例，所述的IGZO低阻漂移区通过氢离子注入实现，氢等离子流量为170sccm，工艺温度为30℃，功率为100W，腔室压强为1200mTorr，处理时间为200s。
以及，一种IGZO薄膜晶体管，包括基底、栅电极层、栅极介电层、IGZO有源层、源区电极层、漏区电极层和低阻漂移区。所述栅电极层设于所述基底之上，所述栅极介电层覆盖于所述栅电极层上，所述IGZO有源层设于所述栅极介电层上，所述源区电极层、漏区电极层间隔的设于所述IGZO有源层表面上相对的两侧，所述低阻漂移区形成于所述漏区电极层与栅电极层水平位置上的非交叠区的IGZO有源层内。
作为其中一种实施方式，所述衬底采用刚性半导体衬底。
作为其中一种实施方式，所述栅电极层与源区电极有5μm的交叠长度，与漏区电极有2μm的非交叠长度。
作为其中一种实施方式，所述IGZO低阻漂移区长度为2μm。
作为其中一种实施方式，采用氢等离子体处理所述低阻漂移区，形成施主掺杂。
与现有技术相比，比发明的有益效果是：本发明通过在器件IGZO低阻漂移区部分进行氢离子掺杂，提高IGZO低阻漂移区内的载流子浓度，降低IGZO沟道导通电阻，显著降低因非栅控漂移区提升器件耐压而牺牲的电流密度，获得了更为优异的导通电阻与击穿电压间的关系，同时相比传统砷离子掺杂、双栅结构等工艺，本发明降低了实验温度、简化了工艺步骤，极大地提升漂移区电流能力。
附图说明
为了更清晰、简洁地说明本发明的实施例和/或示例，本发明提供了多幅附图。用于描述附图的附加细节或示例不应当被认为是对所公开的发明、目前描述的实施例和/或示例以及目前理解的这些发明的最佳模式中的任何一者的范围的限制。
图1是现有的传统底栅交错结构IGZO薄膜晶体管的示意图；其中110为基底，120为栅电极层，130为栅极介电层，140为IGZO有源层，150为源区电极层，152为漏区电极层；
图2是存在漂移区的IGZO薄膜晶体管的示意图；其中210为基底，220为栅电极层，230为栅极介电层，240为IGZO有源层，其中240a为源、漏电极之间载流子输运的IGZO沟道，240b为IGZO漂移区，250为源区电极层，252为漏区电极层；
图3是本发明实施例中IGZO薄膜晶体管的示意图；其中310为基底，320为栅电极层，330为栅极介电层，340为IGZO有源层，其中340a为源、漏电极之间载流子输运的IGZO沟道，342为IGZO低阻漂移区，350为源区电极层，352为漏区电极层；
图4是本发明实施例中IGZO薄膜晶体管的制造方法的流程图；
图5是本发明实施例与对比例的IGZO薄膜晶体管击穿电压图；
图6是本发明实施例与对比例的IGZO薄膜晶体管电流曲线图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。
附图3中给出了本发明的实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使读者对本发明的公开内容理解得更加透彻全面。除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。
图1是对比例1传统结构IGZO薄膜晶体管的示意图，图2是对比例2带有漂移区的IGZO薄膜晶体管的示意图，图3是本发明的一个实施例中带有低阻漂移区的IGZO薄膜晶体管的示意图，图4是一个实施例中IGZO薄膜晶体管的制造方法的流程图，该方法可以用于制造图3所示的IGZO薄膜晶体管，包括如下步骤：
S10，获取基底。
基底可以是本领域习知的刚性基底(例如玻璃)或柔性基底。在本发明的一个实施例中，基底为半导体衬底，例如硅/氧化硅衬底。以去离子水、丙酮、无水乙醇、去离子水的顺序，在100W的功率下各对基底超声清洗五分钟，可获得供后续操作的基底。
S20，在所述基底(S10)上形成栅电极层。
在本发明的一个实施例中，通过在所述基底(S10)表面进行匀胶、光刻、烘干、曝光和显影处理，获得图案化的光刻胶，采用德国去胶机处理图形区域可能存在的残胶，利用磁控溅射工艺在基底(此时基底表面存在图案化光刻胶)上形成Mo金属层，进一步采用lift-off工艺得到图案化的栅电极层。也可以采用本领域习知的其他材质/结构作为栅电极层。在本实施例中，制备的栅电极层厚度为100nm，水平长度为105μm。
S30，在所述栅电极层(S20)上形成栅极介电层。
在本实施例中，通过PECVD工艺在所述栅电极层(S20)上覆盖栅极介电层，栅极介电层材质为二氧化硅。本实施例中采用的PECVD工艺参数如下：工作压强1000mTorr，通入N2O和5％浓度的SiH4的比例为710:170，功率为100W，反应温度30℃。在本实施例中，制备的栅介电层厚度为100nm。
S40，在所述栅极介电层(S30)上形成IGZO有源层。
在本实施例中，通过磁控溅射工艺在所述栅极介电层(S30)上形成IGZO有源层，本实施例中采用的反应条件如下：溅射压力0.5Pa，通入Ar和O2的比例为45:5，溅射功率为80W，溅射时长为1000s。通过在IGZO有源层表面进行匀胶、光刻、烘干、曝光和显影处理，获得图案化的光刻胶，采用稀释的盐酸(～1％)刻蚀IGZO有源层(此时的IGZO有源层表面存在图案化光刻胶)，经过去胶处理可得到图案化IGZO有源层，随即进行退火处理，本实施例中的退火条件如下：温度为350℃，退火氛围为Ar，退火时间为1h。在本实施例中，制备的IGZO有源层厚度为20nm。
S50，在所述IGZO有源层(S40)上形成源区电极层、漏区电极层，并通过偏移所述漏区电极层和栅电极层在水平位置上的非交叠距离形成IGZO漂移区。
在本实施例中，在所述IGZO有源层(S40)表面利用电子束蒸发工艺在IGZO有源层上覆盖Al金属层，通过匀胶、光刻、烘干、曝光和显影处理，在Al金属层表面获得图案化的光刻胶，采用Al刻蚀液刻蚀Al金属层(此时的Al金属层表面存在图案化光刻胶)，经过去胶处理即可在IGZO有源层表面形成源区电极层和漏区电极层，两者材质皆为Al，同时获得漂移区。在其他实施例中，也可以采用其他本领域习知的材质作为源区电极层/漏区电极层的材料。在本实施例中，制备的源区电极层、漏区电极厚度为100nm，源区电极层、漏区电极层之间间距为100um，源区电极层与栅电极层水平位置上存在5um交叠区，漏区电极层和栅电极层在水平方向上的非交叠区水平长度为2um，以形成IGZO漂移区。
S60，对所述IGZO漂移区进行氢离子掺杂，形成IGZO低阻漂移区。
本实施例中，通过匀胶、光刻、烘干、曝光和显影处理在IGZO有源层的局部区域获得以供氢掺杂的窗口，通过对IGZO漂移区进行氢离子掺杂处理，形成IGZO低阻漂移区。本实施例中采用的氢等离子处理工艺如：功率为100W，腔室压强为1200mTorr，氢流量为170sccm，处理温度为30℃，处理时间为200s。
本申请还提供了一种带有漂移区的IGZO薄膜晶体管作为对比例2，如图2所示，IGZO薄膜晶体管包括基底210、栅电极层220、栅极介电层230、IGZO有源层240、IGZO漂移区240b、源区电极层250以及漏区电极层252。需要指出的是，各膜层在图2中的尺寸只是一个示意，并不代表其实际尺寸。
在图2所示的对比例中：
所述栅电极层220设于所述基底210之上，材质为Mo金属膜层。
所述栅极介电层230形成于所述栅电极层220之上并完全覆盖所述栅电极层220，材质为氧化硅。
所述IGZO有源层240形成于所述栅介电层230之上。
所述源区电极层250和漏区电极层间隔的设于所述IGZO有源层240表面相对两侧，源区电极层250和漏区电极层252同为Al金属膜层，源区电极层250和栅电极层220在水平方向上存在5um交叠区，漏区电极层252和栅电极层220在水平方向上存在2um非交叠区。
所述IGZO漂移区240b形成于所述栅电极层220和漏区电极层252在水平方向上非交叠区内的IGZO有源层240内。
在图2所示的实施例中，所述栅电极层220的厚度为100nm，长度为105μm，所述栅极介电层230厚度为100nm，所述源区电极层250和漏区电极层252的厚度同为100nm，所述IGZO有源层240的厚度为20nm，所述源区电极层250和漏区电极层252水平方向上的距离240a为100μm，所述IGZO漂移区240b长度为2μm。
图5是本申请实施例与对比例1和对比例2的击穿电曲线图，其中对比例为1为传统结构IGZO薄膜晶体管和对比例2为带有漂移区的IGZO薄膜晶体管。图5纵坐标为漏区电极层电流的数值大小，横坐标为所施加的漏区电极层电压大小。可以看出，对比例1的击穿电压约为78V，而本实施例和对比例2的击穿电压一致，约为256V，相较于对比例1而言耐压能力显著提升。图6是本申请实施例与对比例1和2的电流曲线图。图6纵坐标为漏区电极层电流的数值大小，横坐标为所施加的栅电极层电压大小。可以看出，相较于对比例1，对比例2电流显著降低，牺牲了IGZO薄膜晶体管的导通电阻；而本实施例相较于对比例1传统IGZO薄膜晶体管，在提升晶体管耐压的同时，明显降低了电流能力的损失。在栅电极层电压大于5V时，本实施例和对比例1的电流相比，降低幅度在一个数量级之内，而本实施例的电流与对比例2相比提升了4个数量级，降低电流能力损失的成效显著。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种IGZO薄膜晶体管的制造方法，其特征在于，包括：
获取基底(310)；
在所述基底(310)上形成栅电极层(320)；
在所述栅电极层(320)上形成栅极介电层(330)；
在所述栅极介电层上(330)形成IGZO有源层(340)；
在所述IGZO有源层(340)一侧形成源电极层(350)，另一侧形成漏区电极层(352)，并通过偏移所述漏区电极层(352)和栅电极层(320)在水平位置上的非交叠距离形成IGZO低阻漂移区(342)；
通过等离子体处理工艺对所述IGZO低阻漂移区(342)进行离子掺杂。
2.根据权利要求1所述的IGZO薄膜晶体管的制造方法，其特征在于，所述的对IGZO低阻漂移区进行离子掺杂的步骤采用的等离子体种类为氢离子。
3.根据权利要求1所述的IGZO薄膜晶体管的制造方法，其特征在于，所述的栅电极层为导电性优异的钼金属膜层，制作时优先采用磁控溅射工艺。
4.根据权利要求1所述的IGZO薄膜晶体管的制造方法，其特征在于，所述栅极介电层材料为氧化硅膜层，制作时优先采用PECVD工艺。
5.根据权利要求1所述的IGZO薄膜晶体管的制造方法，其特征在于，所述IGZO有源层通过磁控溅射工艺制备。
6.根据权利要求1所述的IGZO薄膜晶体管的制造方法，其特征在于，所述源区电极层、漏区电极层材质为导电性优异的铝金属膜层，制作时优先采用电子束蒸发工艺。
7.一种铟镓锌氧化物IGZO薄膜晶体管，其特征在于，包括基底(310)、栅电极层(320)、栅极介电层(330)、IGZO有源层(340)、IGZO低阻漂移区(342)、源区电极层(350)以及漏区电极层(352)，所述栅电极层(320)设于所述基底(310)上，所述栅极介电层(330)覆盖于栅电极层(320)上，所述IGZO有源层(340)覆盖于栅极介电层(330)上，所述源区电极层(350)和漏区电极层(352)间隔地设在所述IGZO有源层(340)上表面两侧，所述IGZO低阻漂移区(342)设于栅电极层(320)与漏区电极层(352)水平方向上非交叠区内的IGZO有源层(340)内。
8.根据权利要求7所述的IGZO薄膜晶体管，其特征在于，所述栅极介电层(330)全覆盖所述衬底(310)和栅电极层(320)。
9.根据权利要求7所述的IGZO薄膜晶体管，其特征在于，所述源区电极层(350)与所述栅电极层(320)在水平位置上存在交叠区。
10.根据权利要求7所述的IGZO薄膜晶体管，其特征在于，所述漏区电极层(352)与所述栅电极层(320)相邻一侧在水平位置上存在非交叠距离。
CN202211239216.4A 2022-10-11 2022-10-11 一种高耐压、低导通电阻igzo薄膜晶体管及其制备方法 Pending CN115458609A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202211239216.4A CN115458609A (zh) 2022-10-11 2022-10-11 一种高耐压、低导通电阻igzo薄膜晶体管及其制备方法
PCT/CN2023/126145 WO2024078637A1 (zh) 2022-10-11 2023-10-24 一种高耐压、低导通电阻igzo薄膜晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211239216.4A CN115458609A (zh) 2022-10-11 2022-10-11 一种高耐压、低导通电阻igzo薄膜晶体管及其制备方法

Publications (1)

Publication Number Publication Date
CN115458609A true CN115458609A (zh) 2022-12-09

Family

ID=84308708

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211239216.4A Pending CN115458609A (zh) 2022-10-11 2022-10-11 一种高耐压、低导通电阻igzo薄膜晶体管及其制备方法

Country Status (2)

Country Link
CN (1) CN115458609A (zh)
WO (1) WO2024078637A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116504815A (zh) * 2023-06-27 2023-07-28 南京邮电大学 一种高功率a-IGZO薄膜晶体管及其制备方法
WO2024078637A1 (zh) * 2022-10-11 2024-04-18 东南大学 一种高耐压、低导通电阻igzo薄膜晶体管及其制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06260498A (ja) * 1991-03-25 1994-09-16 Fuji Xerox Co Ltd 薄膜トランジスタ及びその製造方法
JPH05183164A (ja) * 1991-12-28 1993-07-23 Nec Corp 半導体素子
CN113270501A (zh) * 2021-05-19 2021-08-17 东南大学 一种功率igzo薄膜晶体管及其制备方法
CN115132848B (zh) * 2022-06-15 2024-06-14 南京邮电大学 一种高功率密度igzo薄膜晶体管及其制造方法
CN115458609A (zh) * 2022-10-11 2022-12-09 东南大学 一种高耐压、低导通电阻igzo薄膜晶体管及其制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024078637A1 (zh) * 2022-10-11 2024-04-18 东南大学 一种高耐压、低导通电阻igzo薄膜晶体管及其制备方法
CN116504815A (zh) * 2023-06-27 2023-07-28 南京邮电大学 一种高功率a-IGZO薄膜晶体管及其制备方法
CN116504815B (zh) * 2023-06-27 2024-02-06 南京邮电大学 一种高功率a-IGZO薄膜晶体管及其制备方法

Also Published As

Publication number Publication date
WO2024078637A1 (zh) 2024-04-18

Similar Documents

Publication Publication Date Title
CN115458609A (zh) 一种高耐压、低导通电阻igzo薄膜晶体管及其制备方法
US7883934B2 (en) Method of fabricating oxide semiconductor device
US8680512B2 (en) Graphene transistor with a self-aligned gate
CN103811542B (zh) 一种锡化物超晶格势垒半导体晶体管
CN106449763B (zh) 一种薄膜晶体管及制造方法和显示器面板
CN102157564A (zh) 顶栅金属氧化物薄膜晶体管的制备方法
CN113270501A (zh) 一种功率igzo薄膜晶体管及其制备方法
CN107154426A (zh) 一种提高硅基GaN HEMT关态击穿电压的器件结构及实现方法
CN115132848B (zh) 一种高功率密度igzo薄膜晶体管及其制造方法
CN109148598B (zh) 薄膜晶体管及其制备方法
US11158708B1 (en) Graphene channel silicon carbide power semiconductor transistor
Liu et al. High current output hydrogenated diamond triple-gate MOSFETs
CN108831923B (zh) 一种增强型高电子迁移率晶体管及其制备方法
CN112713195B (zh) 一种高压vdmos器件及其制备方法
CN102290434A (zh) 带栅下缓冲层结构的金属半导体场效应晶体管及制作方法
CN114899196A (zh) 一种基于igzo薄膜晶体管的反相器及其制备方法
US10672623B2 (en) Transistor and method of manufacturing the same
CN113838930A (zh) 具有混合栅电极结构的氮化镓常关型器件及其制备方法
CN112750912A (zh) 一种高压碳化硅mos器件及其制备方法
CN112614888A (zh) 基于横向肖特基源隧穿结的准垂直场效应晶体管及方法
CN112002711A (zh) 阵列基板及其制备方法
CN112133757B (zh) 基于p-i-n结构的栅控氧化镓场效应晶体管及其制备方法
CN115084276B (zh) 一种非晶氧化物半导体薄膜晶体管及其制备方法
CN113921613B (zh) 浮栅的高压Ga2O3金属氧化物半导体场效应管及制备方法
CN111430459B (zh) AlGaAs/GaAs高电子迁移率晶体管及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination