CN115424980A - 一种芯片双面互连的堆叠封装方法 - Google Patents

一种芯片双面互连的堆叠封装方法 Download PDF

Info

Publication number
CN115424980A
CN115424980A CN202211375445.9A CN202211375445A CN115424980A CN 115424980 A CN115424980 A CN 115424980A CN 202211375445 A CN202211375445 A CN 202211375445A CN 115424980 A CN115424980 A CN 115424980A
Authority
CN
China
Prior art keywords
chip
wiring layer
packaging
chips
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202211375445.9A
Other languages
English (en)
Other versions
CN115424980B (zh
Inventor
马磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Fujin Power Semiconductor Technology Development Co ltd
Original Assignee
Chengdu Fujin Power Semiconductor Technology Development Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Fujin Power Semiconductor Technology Development Co ltd filed Critical Chengdu Fujin Power Semiconductor Technology Development Co ltd
Priority to CN202211375445.9A priority Critical patent/CN115424980B/zh
Publication of CN115424980A publication Critical patent/CN115424980A/zh
Application granted granted Critical
Publication of CN115424980B publication Critical patent/CN115424980B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开了一种芯片双面互连的堆叠封装方法，包括多个依次连接的堆叠单元，堆叠单元包括上层芯片和下层芯片，上层芯片的背面通过第一布线层与所述下层芯片正面连接，某个堆叠单元中上层芯片的正面通过第二布线层与下一个相邻的堆叠单元中下层芯片的背面连接，所述第二布线层设置在相邻两个堆叠单元的间隙中，所述第一布线层设置在上层芯片和下层芯片的间隙中；所述下层芯片设置在第一塑封体中，所述上层芯片设置在第二塑封体中，首个所述堆叠单元的下层芯片以及最后一个所述堆叠单元的上层芯片引出通孔金属体。本发明形成一种堆叠的芯片双面互连，以堆叠单元结构为重复单元可在同一塑封体中实现多芯片、小面积芯片的双面互连。

Description

一种芯片双面互连的堆叠封装方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种芯片双面互连的堆叠封装方法。
背景技术
双面互连封装技术是芯片背面贴在引线框架上，芯片正面通过布线连接到相邻框架，使芯片正面与相邻引线框架芯片背面连通实现芯片互连。芯片贴于引线框上，使得封装结构的整体厚度偏厚，不利于产品的薄型化，且很容易出现因引线框的变形而导致的产品变形；引线框的面积限制了芯片的面积和数量；此外，为了提高导电能力，需要在芯片的背面做金属化处理，导致芯片的加工成本增加。总之传统的芯片互连封装后的产品面积较大且互连芯片个数有限，无法扩充更多芯片。
发明内容
本发明的目的在于克服现有技术中双面互连封装技术存在的问题，提供了一种芯片双面互连的堆叠封装方法。
本发明的目的是通过以下技术方案来实现的：
主要提供一种芯片双面互连的堆叠封装方法，所述方法包括：
封装多个依次连接的堆叠单元，其中，所述堆叠单元包括上层芯片和下层芯片，所述上层芯片的背面通过第一布线层与所述下层芯片正面连接，某个堆叠单元中上层芯片的正面通过第二布线层与下一个相邻的堆叠单元中下层芯片的背面连接，所述第二布线层设置在相邻两个堆叠单元的间隙中，所述第一布线层设置在上层芯片和下层芯片的间隙中。
在一个示例中，一种芯片双面互连的堆叠封装方法，所述下层芯片设置在第一塑封体中，所述上层芯片设置在第二塑封体中，首个所述堆叠单元的下层芯片以及最后一个所述堆叠单元的上层芯片引出通孔金属体。
在一个示例中，一种芯片双面互连的堆叠封装方法，所述下层芯片的背面连接有第三塑封体，所述第三塑封体与所述第一塑封体连接，所述第二布线层从所述第三塑封体中延伸连接至所述下层芯片的背面。
在一个示例中，一种芯片双面互连的堆叠封装方法，所述上层芯片通过第三布线层与所述第二布线层连接。
在一个示例中，一种芯片双面互连的堆叠封装方法，在所述第二塑封体上连接有第四塑封体，在所述第四塑封体上设置介质层，所述介质层中设有第四布线层，所述第四布线层的下端与所述通孔金属体连接，所述第四布线层的上端连接有设置在第四塑封体上的焊盘。
在一个示例中，一种芯片双面互连的堆叠封装方法，封装两个所述堆叠单元，包括以下步骤：
S1、在第一载板上同时贴装正面朝上的两颗下层芯片并使用第一塑封体塑封；
S2、对所述两颗下层芯片的正面分别开孔露出焊盘；
S3、通过S2中开孔在所述两颗下层芯片上制作第一布线层，同时在所述第一布线层上焊接两颗上层芯片；
S4、使用第二塑封体对两颗上层芯片进行第二次塑封并移除第一载板；
S5、将S4中塑封好的芯片封装正面贴于第二载板上并在封装中间位置进行贯穿开孔；
S6、在S5中的开孔处制作第二布线层，并将第二布线层连接到下层芯片的背面；
S7、对S6中的下层芯片使用第三塑封体进行第三次塑封，并去除第二载板；
S8、去除第二载板后，对上层芯片的正面开孔，露出其焊盘，并通过第三布线层将开孔的上层芯片与所述第二布线层连接，实现上层芯片的正面与下层芯片的背面互连；
S9、使用第四塑封体在第二塑封体的正面进行第四次塑封；
S10、在所述第一布线层以及上层芯片的焊盘上开孔，在开孔中制作通孔金属体；
S11、在所述通孔金属体上方制作介质层，并对介质层进行开孔，在所述介质层的开孔处制作第四布线层，并在介质层上方制作与所述第四布线层连接的焊盘。
在一个示例中，一种芯片双面互连的堆叠封装方法，所述上层芯片与所述第一布线层通过焊接层连接。
在一个示例中，一种芯片双面互连的堆叠封装方法，所述焊接层的焊接方法包括银胶、共晶以及涂胶。
在一个示例中，一种芯片双面互连的堆叠封装方法，所述上层芯片和下层芯片均包括一个芯片。
在一个示例中，一种芯片双面互连的堆叠封装方法，第二布线层使用导电铜柱。
需要进一步说明的是，上述各选项对应的技术特征在不冲突的情况下可以相互组合或替换构成新的技术方案。
与现有技术相比，本发明有益效果是：
（1）本发明通过在下层芯片和上层芯片的间隙之间设置第一布线层进行连接，同时在相邻两个堆叠单元的间隙中通过第二布线层将两个堆叠单元之间的芯片进行互连，充分利用了芯片之间的竖直以及水平方向的空间，既提高了芯片的集成度，节约面积，能扩充更多芯片，且工艺手法实现简单。
（2）可塑封芯片数量更多，在塑封体中互连多芯片采用堆叠结构，且堆叠结构的上层芯片采用银胶、共晶、涂胶等焊接方法与底层芯片的布线层相连，方法可靠。
附图说明
图1为本发明实施例示出的芯片双面互连的堆叠封装方法的流程图；
图2为为本发明实施例示出的芯片双面互连的堆叠封装结构示意图；
图3为本发明实施例示出的多个堆叠单元的连接示意图；
图4为本发明实施例示出的第一次塑封的示意图；
图5为本发明实施例示出的第二次塑封的示意图；
图6为本发明实施例示出的第三次塑封的示意图；
图7为本发明实施例示出的第四次塑封的示意图。
图中：1、上层芯片；2、下层芯片；3、第一布线层；4、第二布线层；5、第一塑封体；6、第二塑封体；7、通孔金属体；8、第四塑封体；9、焊盘；10、第三塑封体；11、第三布线层；12、焊接层；13、第一载板；14、第二载板；15、介质层；16、第四布线层。
具体实施方式
下面结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，属于“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方向或位置关系为基于附图所述的方向或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，属于“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，属于“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
在一示例性实施例中，提供一种芯片双面互连的堆叠封装方法，封装多个依次连接的堆叠单元，其中，所述堆叠单元包括上层芯片1和下层芯片2，所述上层芯片1的背面通过第一布线层3与所述下层芯片2正面连接，某个堆叠单元中上层芯片1的正面通过第二布线层4与下一个相邻的堆叠单元中下层芯片2的背面连接，所述第二布线层4设置在相邻两个堆叠单元的间隙中，所述第一布线层3设置在上层芯片1和下层芯片2的间隙中。
以封装两个堆叠单元为例，如图1、图4-图7所示所述方法包括以下步骤：
S1、在第一载板13上同时贴装正面朝上的两颗下层芯片2并使用第一塑封体5塑封；
S2、对所述两颗下层芯片2的正面分别开孔露出焊盘，如图4所示；
S3、通过S2中开孔在所述两颗下层芯片2上制作第一布线层3，同时在所述第一布线层3上焊接两颗上层芯片1；
S4、使用第二塑封体6对两颗上层芯片1进行第二次塑封并移除第一载板13，如图5所示；
S5、如图6所示，将S4中塑封好的芯片封装正面贴于第二载板14上并在封装中间位置进行贯穿开孔；
S6、在S5中的开孔处制作第二布线层4，并将第二布线层4连接到下层芯片2的背面；其中，所述第二布线层4包括导电铜柱以及设置在导电铜柱上的布线。
S7、对S6中的下层芯片2使用第三塑封体10进行第三次塑封，并去除第二载板14；
S8、去除第二载板后，对上层芯片1的正面开孔，露出其焊盘，并通过第三布线层11将开孔的上层芯片1与所述第二布线层4连接，实现上层芯片1的正面与下层芯片2的背面互连，如图7所示；
S9、使用第四塑封体8在第二塑封体6的正面进行第四次塑封；
S10、在所述第一布线层3以及上层芯片1的焊盘上开孔，在开孔中制作通孔金属体7；
S11、在所述通孔金属体7上方制作介质层15，并对介质层15进行开孔，在所述介质层15的开孔处制作第四布线层16，并在介质层15上方制作与所述第四布线层16连接的焊盘9，得到如图1所示的结构。其中，所述第四布线层16包括金属引脚。
进一步地，所述第一布线层3设置在上层芯片1和下层芯片2的间隙中。
方法在上层芯片1和下层芯片2的间隙中布线以及开孔，以及在左右芯片之间的空隙中开孔设置第二布线层4的方式，充分利用芯片之间的竖直以及水平方向的空间，提高了芯片的集成度，节约面积，能扩充更多芯片。此外，本方法以两个堆叠单元为例进行说明，也适用于多个堆叠单元的情况，并不理解为对本方法的限定。
在另一示例性实施例中，基于所述封装方法，提供一种芯片双面互连的堆叠封装结构，如图2-图3所示，包括依次连接的堆叠单元，所述堆叠单元包括上层芯片1和下层芯片2，所述上层芯片1的背面通过第一布线层3与所述下层芯片2正面连接，某个堆叠单元中上层芯片1的正面通过第二布线层4与下一个相邻的堆叠单元中下层芯片2的背面连接，所述第二布线层4设置在相邻两个堆叠单元的间隙中，所述第一布线层3设置在上层芯片1和下层芯片2的间隙中；
所述下层芯片2设置在第一塑封体5中，所述上层芯片1设置在第二塑封体6中，首个所述堆叠单元的下层芯片2以及最后一个所述堆叠单元的上层芯片1引出通孔金属体7。
具体地，以两个堆叠单元为例，上层芯片1和下层芯片2均只包括一个芯片，两个下层芯片2的正面均通过第一布线层3与相应的上层芯片1的背面连接，实现上芯片到下芯片的互连，然后上层芯片1（左上角芯片）的正面通过第二布线层4连接下层芯片2（右下角芯片）的背面，实现两个堆叠单元之间的互连，最终实现上层芯片1和下层芯片2的双面互连。其中，第二布线层4为导电铜柱或其他金属块。
该结构充分利用了芯片之间的竖直以及水平方向的空间，既提高了芯片的集成度，节约面积，能扩充更多芯片，如图2所示，多个堆叠单元之间以相同的连接方式连接。以此堆叠单元为重复单元可在同一塑封体中实现多芯片、小面积芯片的双面互连，其中，具体的堆叠单元的个数根据实际需求进行设计。
进一步地，在所述第二塑封体6上连接有第四塑封体8，在所述第四塑封体8上设置介质层15，所述介质层15中设有第四布线层16，所述第四布线层16的下端与所述通孔金属体7连接，所述第四布线层16的上端连接有设置在第四塑封体8上的焊盘9。
进一步地，所述上层芯片1通过第三布线层11与所述第二布线层4连接。
进一步地，所述下层芯片2的背面连接有第三塑封体10，所述第三塑封体10与所述第一塑封体5连接，所述第二布线层4从所述第三塑封体10中延伸连接至所述下层芯片2的背面。
进一步地，所述上层芯片1与所述第一布线层3通过焊接层12连接。
进一步地，所述焊接层12的焊接方法包括银胶、共晶以及涂胶等方法，在此不进行限定。
以上具体实施方式是对本发明的详细说明，不能认定本发明的具体实施方式只局限于这些说明，对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演和替代，都应当视为属于本发明的保护范围。

Claims (10)

1.一种芯片双面互连的堆叠封装方法，其特征在于，所述方法包括：
封装多个依次连接的堆叠单元，其中，所述堆叠单元包括上层芯片（1）和下层芯片（2），所述上层芯片（1）的背面通过第一布线层（3）与所述下层芯片（2）正面连接，某个堆叠单元中上层芯片（1）的正面通过第二布线层（4）与下一个相邻的堆叠单元中下层芯片（2）的背面连接，所述第二布线层（4）设置在相邻两个堆叠单元的间隙中，所述第一布线层（3）设置在上层芯片（1）和下层芯片（2）的间隙中。
2.根据权利要求1所述的一种芯片双面互连的堆叠封装方法，其特征在于，将所述下层芯片（2）设置在第一塑封体（5）中，将所述上层芯片（1）设置在第二塑封体（6）中，通过首个所述堆叠单元的下层芯片（2）以及最后一个所述堆叠单元的上层芯片（1）引出通孔金属体（7）。
3.根据权利要求2所述的一种芯片双面互连的堆叠封装方法，其特征在于，所述下层芯片（2）的背面连接有第三塑封体（10），所述第三塑封体（10）与所述第一塑封体（5）连接，所述第二布线层（4）从所述第三塑封体（10）中延伸连接至所述下层芯片（2）的背面。
4.根据权利要求3所述的一种芯片双面互连的堆叠封装方法，其特征在于，所述上层芯片（1）通过第三布线层（11）与所述第二布线层（4）连接。
5.根据权利要求4所述的一种芯片双面互连的堆叠封装方法，其特征在于，在所述第二塑封体（6）上连接有第四塑封体（8），在所述第四塑封体（8）上设置介质层（15），所述介质层（15）中设有第四布线层（16），所述第四布线层（16）的下端与所述通孔金属体（7）连接，所述第四布线层（16）的上端连接有设置在第四塑封体（8）上的焊盘（9）。
6.根据权利要求5所述的一种芯片双面互连的堆叠封装方法，其特征在于，封装两个所述堆叠单元，包括以下步骤：
S1、在第一载板（13）上同时贴装正面朝上的两颗下层芯片（2）并使用第一塑封体（5）塑封；
S2、对所述两颗下层芯片（2）的正面分别开孔露出焊盘；
S3、通过S2中开孔在所述两颗下层芯片（2）上制作第一布线层（3），同时在所述第一布线层（3）上焊接两颗上层芯片（1）；
S4、使用第二塑封体（6）对两颗上层芯片（1）进行第二次塑封并移除第一载板（13）；
S5、将S4中塑封好的芯片封装正面贴于第二载板（14）上并在封装中间位置进行贯穿开孔；
S6、在S5中的开孔处制作第二布线层（4），并将第二布线层（4）连接到下层芯片（2）的背面；
S7、对S6中的下层芯片（2）使用第三塑封体（10）进行第三次塑封，并去除第二载板（14）；
S8、去除第二载板后，对上层芯片（1）的正面开孔，露出其焊盘，并通过第三布线层（11）将开孔的上层芯片（1）与所述第二布线层（4）连接，实现上层芯片（1）的正面与下层芯片（2）的背面互连；
S9、使用第四塑封体（8）在第二塑封体（6）的正面进行第四次塑封；
S10、在所述第一布线层（3）以及上层芯片（1）的焊盘上开孔，在开孔中制作通孔金属体（7）；
S11、在所述通孔金属体（7）上方制作介质层（15），并对介质层（15）进行开孔，在所述介质层（15）的开孔处制作第四布线层（16），并在介质层（15）上方制作与所述第四布线层（16）连接的焊盘（9）。
7.根据权利要求1所述的一种芯片双面互连的堆叠封装方法，其特征在于，所述上层芯片（1）与所述第一布线层（3）通过焊接层（12）连接。
8.根据权利要求7所述的一种芯片双面互连的堆叠封装方法，其特征在于，所述焊接层（12）的焊接方法包括银胶、共晶以及涂胶。
9.根据权利要求1所述的一种芯片双面互连的堆叠封装方法，其特征在于，所述上层芯片（1）和下层芯片（2）均包括一个芯片。
10.根据权利要求1所述的一种芯片双面互连的堆叠封装方法，其特征在于，第二布线层（4）使用导电铜柱。
CN202211375445.9A 2022-11-04 2022-11-04 一种芯片双面互连的堆叠封装方法 Active CN115424980B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211375445.9A CN115424980B (zh) 2022-11-04 2022-11-04 一种芯片双面互连的堆叠封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211375445.9A CN115424980B (zh) 2022-11-04 2022-11-04 一种芯片双面互连的堆叠封装方法

Publications (2)

Publication Number Publication Date
CN115424980A true CN115424980A (zh) 2022-12-02
CN115424980B CN115424980B (zh) 2023-02-07

Family

ID=84207683

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211375445.9A Active CN115424980B (zh) 2022-11-04 2022-11-04 一种芯片双面互连的堆叠封装方法

Country Status (1)

Country Link
CN (1) CN115424980B (zh)

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6362529B1 (en) * 1999-10-26 2002-03-26 Sharp Kabushiki Kaisha Stacked semiconductor device
CN1430278A (zh) * 2001-12-26 2003-07-16 恩益禧电子股份有限公司 双侧连接型半导体装置
CN1601727A (zh) * 2003-09-26 2005-03-30 精工爱普生株式会社 中间芯片模块、半导体器件、电路基板、电子设备
GB0617100D0 (en) * 2006-08-30 2006-10-11 Denso Corp Power electronic package having two substrates with multiple semiconductor chips and electronic components
CN101494218A (zh) * 2008-01-21 2009-07-29 友鑫科技股份有限公司 多通道堆叠半导体装置及其制法与应用之堆叠基板
CN102751261A (zh) * 2011-04-20 2012-10-24 南亚科技股份有限公司 芯片堆叠封装结构
CN103545297A (zh) * 2013-10-25 2014-01-29 矽力杰半导体技术(杭州)有限公司 多芯片叠合封装结构及其制作方法
CN103887291A (zh) * 2014-04-02 2014-06-25 华进半导体封装先导技术研发中心有限公司 三维扇出型PoP封装结构及制造工艺
CN103904057A (zh) * 2014-04-02 2014-07-02 华进半导体封装先导技术研发中心有限公司 PoP封装结构及制造工艺
CN103985740A (zh) * 2013-02-13 2014-08-13 三星电子株式会社 半导体器件及其制造方法
CN104103529A (zh) * 2014-07-22 2014-10-15 华进半导体封装先导技术研发中心有限公司 一种扇出型方片级半导体三维芯片封装工艺
CN104600039A (zh) * 2014-12-26 2015-05-06 南通富士通微电子股份有限公司 双面互联扇出工艺
CN110970397A (zh) * 2019-12-19 2020-04-07 江苏中科智芯集成科技有限公司 一种堆叠封装结构及其制备方法
CN110998836A (zh) * 2017-09-25 2020-04-10 英特尔公司 使用具有双侧互连层的管芯的单片芯片堆叠

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6362529B1 (en) * 1999-10-26 2002-03-26 Sharp Kabushiki Kaisha Stacked semiconductor device
CN1430278A (zh) * 2001-12-26 2003-07-16 恩益禧电子股份有限公司 双侧连接型半导体装置
CN1601727A (zh) * 2003-09-26 2005-03-30 精工爱普生株式会社 中间芯片模块、半导体器件、电路基板、电子设备
GB0617100D0 (en) * 2006-08-30 2006-10-11 Denso Corp Power electronic package having two substrates with multiple semiconductor chips and electronic components
CN101494218A (zh) * 2008-01-21 2009-07-29 友鑫科技股份有限公司 多通道堆叠半导体装置及其制法与应用之堆叠基板
CN102751261A (zh) * 2011-04-20 2012-10-24 南亚科技股份有限公司 芯片堆叠封装结构
CN103985740A (zh) * 2013-02-13 2014-08-13 三星电子株式会社 半导体器件及其制造方法
CN103545297A (zh) * 2013-10-25 2014-01-29 矽力杰半导体技术(杭州)有限公司 多芯片叠合封装结构及其制作方法
CN103887291A (zh) * 2014-04-02 2014-06-25 华进半导体封装先导技术研发中心有限公司 三维扇出型PoP封装结构及制造工艺
CN103904057A (zh) * 2014-04-02 2014-07-02 华进半导体封装先导技术研发中心有限公司 PoP封装结构及制造工艺
CN104103529A (zh) * 2014-07-22 2014-10-15 华进半导体封装先导技术研发中心有限公司 一种扇出型方片级半导体三维芯片封装工艺
CN104600039A (zh) * 2014-12-26 2015-05-06 南通富士通微电子股份有限公司 双面互联扇出工艺
CN110998836A (zh) * 2017-09-25 2020-04-10 英特尔公司 使用具有双侧互连层的管芯的单片芯片堆叠
CN110970397A (zh) * 2019-12-19 2020-04-07 江苏中科智芯集成科技有限公司 一种堆叠封装结构及其制备方法

Also Published As

Publication number Publication date
CN115424980B (zh) 2023-02-07

Similar Documents

Publication Publication Date Title
KR970003914B1 (ko) 반도체 메모리 모듈
CN102064159B (zh) 一种多模块封装组件
CN103229293B (zh) 半导体芯片封装、半导体模块及其制造方法
CN112420679B (zh) 一种射频模块三维堆叠结构及其制作方法
CN109003948A (zh) 一种双面三维堆叠封装结构及封装方法
CN102842557A (zh) 一种封装结构及其制造方法
CN114267598B (zh) 一种射频前端集成电路的封装结构以及封装方法
JP2004505451A (ja) 立体相互結合を伴う電子装置の分配型シールディング及び減結合方法、そのようにして得られた装置及び該装置の製造方法
CN103050467A (zh) 封装结构及其制造方法
EP2081226A1 (en) Multi-channel stackable semiconductor device and method for fabricating the same, and stacking substrate applied to the semiconductor device
CN115424980B (zh) 一种芯片双面互连的堆叠封装方法
CN112770495B (zh) 全向内埋模组及制作方法、封装结构及制作方法
TW472372B (en) Memory module with direct chip attach and the manufacturing process thereof
CN218957721U (zh) 一种芯片双面互连的堆叠封装结构
CN212517204U (zh) 双面芯片
CN111048479B (zh) 一种多芯片堆叠封装结构及其封装方法
CN218975442U (zh) 一种芯片双面互连封装结构
JP3757766B2 (ja) 半導体装置及びその製造方法、並びに電子機器
CN110060993A (zh) 多层芯片架构及连接方法
CN216435892U (zh) 立体封装结构及其中介板
CN115881556A (zh) 一种芯片双面互连封装方法
CN115064488B (zh) 一种芯片互连封装结构及其制备方法
CN219419023U (zh) 一种双功率芯片封装子结构及多芯片封装结构
CN103021891B (zh) 一种混合集成电路金属化互联方法
CN212812162U (zh) 一种声表面波谐振器的封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant