CN212517204U - 双面芯片 - Google Patents
双面芯片 Download PDFInfo
- Publication number
- CN212517204U CN212517204U CN202021623389.2U CN202021623389U CN212517204U CN 212517204 U CN212517204 U CN 212517204U CN 202021623389 U CN202021623389 U CN 202021623389U CN 212517204 U CN212517204 U CN 212517204U
- Authority
- CN
- China
- Prior art keywords
- layer
- functional circuit
- chip
- circuit
- double
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本实用新型提供一种双面芯片，其包括平行设置的第一层及第二层，所述第一层的上表面设置有输入/输出端口，所述第二层的下表面设置有输入/输出端口，所述第一层的下表面与所述第二层的上表面贴合；所述第一层内设置有第一功能电路，所述第二层内设置有第二功能电路；至少一导通孔的两端分别连接第一功能电路与第二功能电路，所述导通孔内填充导电材料，以实现第一功能电路与第二功能电路的电连接。本实用新型将第一功能电路与第二功能电路上下平行设置，并通过导通孔电连接，且芯片两面均具有输入/输出端口，与现有技术中两种电路在水平面上平行设置相比，本实用新型双面芯片大大减小了芯片面积和封装后的模块面积，实现小型化目的。
Description
技术领域
本实用新型涉及半导体封装领域，尤其涉及一种双面芯片。
背景技术
随着电子器件集成化程度不断加深，且电子产品趋于小型化发展，这也就意味着，一定的封装空间内要容纳更多的元器件。这不仅对电子器件的封装技术提出了更高的要求，也要求单个芯片小型化。
为了减小封装面积，目前的通用做法是将功率电路与控制电路集成在一个芯片中。图1A是一种芯片结构的侧视图，图1B是图1A所示结构的俯视图，图1C是另一种芯片结构的侧视图，图1D是图1C所示结构的俯视图。请参见图1A及图1B，功率电路10及控制电路11集成在一个芯片12中，其中，所述控制电路11的区域围绕所述功率电路10的区域设置，且两者设置在同一水平面上；请参见图1C及图1D，功率电路10及控制电路11集成在一个芯片12中，其中，所述控制电路11的区域与所述功率电路10的区域并行设置，且两者设置在同一水平面上。上述两种结构，虽然将功率电路10及控制电路11集成在一个芯片12中，在一定程度上减小了封装内部芯片的数量，减小了封装体积，但是由于功率电路10与控制电路11设置在同一水平面上，增大了单颗芯片的面积，封装面积减少不多。
因此，亟需一种新的封装结构克服现有技术的缺陷，进一步减小封装面积，实现小型化的目的。
发明内容
本实用新型所要解决的技术问题是，提供一种双面芯片，其能够大大减小芯片面积和封装后的模块面积，实现小型化目的。
为了解决上述问题，本实用新型提供了一种双面芯片，包括平行设置的第一层及第二层，所述第一层的上表面设置有输入/输出端口，所述第二层的下表面设置有输入/输出端口，所述第一层的下表面与所述第二层的上表面贴合，所述第一层内设置有第一功能电路，所述第二层内设置有第二功能电路，至少一导通孔的两端分别连接所述第一功能电路与所述第二功能电路，所述导通孔内填充导电材料，以实现所述第一功能电路与所述第二功能电路的电连接。
进一步，所述第一功能电路为控制电路，所述第二功能电路为功率电路。
进一步，所述第一功能电路为功率电路，所述第二功能电路为控制电路。
进一步，所述第一层的下表面与所述第二层的上表面通过粘结材料粘贴。
进一步，所述第一层与所述第二层为一体结构。
进一步，所述导通孔穿过所述第一层及所述第二层连通所述第一功能电路与所述第二功能电路。
进一步，一封装体塑封所述双面芯片，所述封装体上形成过孔，所述过孔的两端分别从所述第一层上表面延伸至所述第一功能电路，从所述第二层下表面延伸至所述第二功能电路，形成所述导通孔，以连通所述第一功能电路与所述第二功能电路。
本实用新型的优点在于，本实用新型双面芯片将第一功能电路与第二功能电路上下平行设置，并通过导通孔电连接，且芯片两面均具有输入/输出端口，与现有技术中两种电路在水平面上平行设置相比，本实用新型双面芯片大大减小了芯片面积和封装后的模块面积，实现小型化目的。
附图说明
图1A～图1D是现有的芯片结构示意图。
图2是本实用新型双面芯片第一实施例的结构示意图；
图3是本实用新型双面芯片第二实施例的结构示意图。
具体实施方式
下面详细描述本申请的实施方式，所述实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的组件或具有相同或类似功能的组件。本申请的说明书和权利要求书以及附图中的术语“第一”、“第二”、“第三”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应当理解，这样描述的对象在适当情况下可以互换。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。此外，术语“包括”和“具有”以及它们的任何变形，意图在于覆盖不排它的包含。
参见图2，在本实用新型双面芯片的第一实施例中，所述双面芯片包括平行设置的第一层20及第二层21。所述第一层20的上表面设置有输入/输出端口(I/O)(附图中未标示)，所述第二层21的下表面设置有输入/输出端口(I/O)(附图中未标示)，所述第一层20的下表面与所述第二层21的上表面贴合。在本实施例中，所述第一层20为一单面芯片，所述第二层21为一单面芯片，两个单面芯片通过粘结材料22粘结形成所述双面芯片。所述粘结材料可以为本领域通用的导电或绝缘粘结材料。
所述第一层20内设置有第一功能电路23，所述第二层21内设置有第二功能电路24。所述第一功能电路23为控制电路，所述第二功能电路24为功率电路，或者所述第一功能电路23为功率电路，所述第二功能电路24为控制电路。即两种电路分别上下平行设置，与现有技术中两种电路在水平面上平行设置相比，本实用新型双面芯片大大减小了芯片面积，进一步大大减小了封装后的模块的面积。
至少一导通孔25的两端分别连接第一功能电路23与第二功能电路24，所述导通孔25内填充导电材料，以实现第一功能电路23与第二功能电路24的电连接。在本实施例中，所述导通孔25穿过第一层20及第二层21连通所述第一功能电路23与所述第二功能电路24。即在本实施例中，采用TSV工艺(through silicon via)在第一层20及第二层21中形成导通孔25，所述导通孔25连接至所述第一功能电路23及第二动能电路24，进而实现第一功能电路23与第二功能电路24的电连接。
图3是本实用新型双面芯片的第二实施例，其与第一实施例的区别在于，一、所述第一层20与所述第二层21为一体结构，即在生产芯片的工艺中，所述第一层20与所述第二层21为一个芯片，在芯片的上表面及下表面分别制作输入/输出端口(I/O)，在图3中，采用虚线示意性地标示出第一层20与第二层21的分界线，实际上，该条分界线并不存在，仅为说明本实用新型技术方案而设；二、一封装体30(附图中采用虚线示意性绘示)塑封所述双面芯片，所述封装体30上形成过孔，所述过孔的两端分别从所述第一层20上表面延伸至所述第一功能电路23，从所述第二层21下表面延伸至所述第二功能电路24，形成所述导通孔25，以连通所述第一功能电路23与所述第二功能电路24。
本实用新型双面芯片将第一功能电路与第二功能电路平行设置，并通过导通孔电连接，且芯片两面均具有输入/输出端口，大大减少了芯片面积和封装后的模块面积，实现小型化目的。
以上所述仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本实用新型原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。
Claims (7)
1.一种双面芯片，其特征在于，包括平行设置的第一层及第二层，所述第一层的上表面设置有输入/输出端口，所述第二层的下表面设置有输入/输出端口，所述第一层的下表面与所述第二层的上表面贴合，所述第一层内设置有第一功能电路，所述第二层内设置有第二功能电路，至少一导通孔的两端分别连接所述第一功能电路与所述第二功能电路，所述导通孔内填充导电材料，以实现所述第一功能电路与所述第二功能电路的电连接。
2.根据权利要求1所述的双面芯片，其特征在于，所述第一功能电路为控制电路，所述第二功能电路为功率电路。
3.根据权利要求1所述的双面芯片，其特征在于，所述第一功能电路为功率电路，所述第二功能电路为控制电路。
4.根据权利要求1所述的双面芯片，其特征在于，所述第一层的下表面与所述第二层的上表面通过粘结材料粘贴。
5.根据权利要求1所述的双面芯片，其特征在于，所述第一层与所述第二层为一体结构。
6.根据权利要求1所述的双面芯片，其特征在于，所述导通孔穿过所述第一层及所述第二层连通所述第一功能电路与所述第二功能电路。
7.根据权利要求1所述的双面芯片，其特征在于，一封装体塑封所述双面芯片，所述封装体上形成过孔，所述过孔的两端分别从所述第一层上表面延伸至所述第一功能电路，从所述第二层下表面延伸至所述第二功能电路，形成所述导通孔，以连通所述第一功能电路与所述第二功能电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202021623389.2U CN212517204U (zh) | 2020-08-06 | 2020-08-06 | 双面芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202021623389.2U CN212517204U (zh) | 2020-08-06 | 2020-08-06 | 双面芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN212517204U true CN212517204U (zh) | 2021-02-09 |
Family
ID=74383739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202021623389.2U Active CN212517204U (zh) | 2020-08-06 | 2020-08-06 | 双面芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN212517204U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111769110A (zh) * | 2020-08-06 | 2020-10-13 | 谭小春 | 双面芯片 |
-
2020
- 2020-08-06 CN CN202021623389.2U patent/CN212517204U/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111769110A (zh) * | 2020-08-06 | 2020-10-13 | 谭小春 | 双面芯片 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4751351B2 (ja) | 半導体装置とそれを用いた半導体モジュール | |
| US4038488A (en) | Multilayer ceramic multi-chip, dual in-line packaging assembly | |
| JP2603636B2 (ja) | 半導体装置 | |
| CN206282838U (zh) | 无源器件与有源器件的集成封装结构 | |
| EP0304263A2 (en) | Semiconductor chip assembly | |
| KR20110054348A (ko) | 전자소자 내장형 인쇄회로기판 및 그 제조방법 | |
| KR20090043896A (ko) | 칩 적층 패키지 | |
| CN105762117A (zh) | 一种ltcc基板的交错层叠三维封装结构 | |
| KR960706193A (ko) | 전도성 트레이스와 리드 프레임 리드를 결합하는 고밀도 집적회로 조립체(a high density integrated circuit assembly combining leadframe leads with conductive traces) | |
| CN112259507A (zh) | 一种异质集成的系统级封装结构及封装方法 | |
| CN212517204U (zh) | 双面芯片 | |
| KR100621547B1 (ko) | 멀티칩 패키지 | |
| US8736075B2 (en) | Semiconductor chip module, semiconductor package having the same and package module | |
| US20210225734A1 (en) | Electronic module including a semiconductor package connected to a fluid heatsink | |
| KR20040059746A (ko) | 사이드 브레이즈 패키지 | |
| CN205723497U (zh) | 一种ltcc基板的交错层叠三维封装结构 | |
| CN106449612A (zh) | 存储器芯片堆叠封装结构 | |
| CN110060993A (zh) | 多层芯片架构及连接方法 | |
| KR100673379B1 (ko) | 적층 패키지와 그 제조 방법 | |
| CN111769110A (zh) | 双面芯片 | |
| CN105390477B (zh) | 一种多芯片3d二次封装半导体器件及其封装方法 | |
| KR20010073345A (ko) | 적층 패키지 | |
| KR20030028127A (ko) | 반도체 전력용 모듈 및 그 제조방법 | |
| JP2581532B2 (ja) | 半導体装置 | |
| JP4083376B2 (ja) | 半導体モジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210220 Address after: No.33 lujiazhai, yangjiaxiang village, Huacao Town, Minhang District, Shanghai 201100 Patentee after: Lu Peiliang Address before: 230088 room 190, building H2, phase II, innovation industrial park, 2800 innovation Avenue, high tech Zone, Hefei City, Anhui Province Patentee before: HEFEI ZUAN INVESTMENT PARTNERSHIP ENTERPRISE |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210408 Address after: No.6, Lianhui street, Xixing street, Binjiang District, Hangzhou City, Zhejiang Province Patentee after: Silergy Semiconductor Technology (Hangzhou) Ltd. Address before: No.33 lujiazhai, yangjiaxiang village, Huacao Town, Minhang District, Shanghai 201100 Patentee before: Lu Peiliang |