CN1154052C - 频率为p/q整数比关系的数字器件间同步数据传输的方法和设备 - Google Patents

频率为p/q整数比关系的数字器件间同步数据传输的方法和设备 Download PDF

Info

Publication number
CN1154052C
CN1154052C CNB951050966A CN95105096A CN1154052C CN 1154052 C CN1154052 C CN 1154052C CN B951050966 A CNB951050966 A CN B951050966A CN 95105096 A CN95105096 A CN 95105096A CN 1154052 C CN1154052 C CN 1154052C
Authority
CN
China
Prior art keywords
clock
frequency
data
response
order
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB951050966A
Other languages
English (en)
Other versions
CN1116340A (zh
Inventor
G
G·星
�޵º�÷��
M·W·罗德汉梅尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1116340A publication Critical patent/CN1116340A/zh
Application granted granted Critical
Publication of CN1154052C publication Critical patent/CN1154052C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/26—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being duration, interval, position, frequency, or sequence
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/405—Coupling between buses using bus bridges where the bridge performs a synchronising function
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • H04L7/0012—Synchronisation information channels, e.g. clock distribution lines by comparing receiver clock with transmitter clock

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Information Transfer Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

一种设备用以在器件之间同步传输数据。器件工作于有P/Q整数比关系的不同频率，设备使一个或多个工作于高频的器件与一个或多个工作于低频的器件同步地交换数据。低频与高频有P/Q正数比的关系：[低频]＝(P/Q)×[高频]；其中P和Q代表整数值，P小于Q，而且Q不需要是P的整数倍。P/Q时钟发生器按照P/Q频率比产生高频和低频时钟中的一个或两个。

Description

频率为P/Q整数比关系的数字器 件间同步数据传输的方法和设备
本发明总体上涉及同步数据传输，更确切地说涉及工作于不同的频率，却有P/Q整数比关系的数字逻辑器件之间的同步数据传输。
计算机系统的频率，在历史上总是受可使用的硅技术所限制。换句话说，系统板技术能够使用的频率比当时硅技术所能装备的微处理器频率要高些。过去设计的计算机系统采用比较落后的技术，微处理器所需的系统板和微处理器都普遍地工作于较低的频率。但是，由于硅技术已有比系统板技术更为长足的进步，已经出现了技术上的交错。今天，先进的硅技术为微处理器提供了比目前可用的系统板能够工作得高得多的频率。
除系统板和微处理器外，在其他的场合里，不同的频率领域中会发生不同的技术上的制约。例如，一部微处理器和一个超高速缓冲存储器可以用不同的硅技术来制造，每一种技术有不同的最高工作频率。一部微处理器和一个浮点单元可以也工作在不同的频率上是有利的。在这些例子里，超高速缓冲存储器和(或)浮点单元可以象CPU(中央处理器)一样装在同一块芯片上，或者是在不同的芯片上。甚至于制造在同一块芯片上时，用于交换数据的个别的功能块最好工作在不同的频率。其它设备最好工作在不同频率的例子是离散逻辑组件和电信器件。因此本发明可应用于各种各样的数字逻辑器件和存储器件。
今天，为了提供高性能的计算机系统，微处理器最好工作在它最高的可用频率上，而计算机系统的其它部分则工作于由每一块系统板技术或其它技术所制约而确定的较低频率，在这些计算机系统中工作于不同频率的各个器件之间传送数据，是一个重要的问题，提供一个非同步传送机制是一个解决办法。非同步传送机制能够提供精确的数据传送，但在和微处理器一起使用时却往往并不需要。非同步传送机制有一个固有的设计折衷问题，即在数据传送时间的不确定性和数据传送的精确度两者之间的折衷问题。典型的情况如非同步机制设计是以牺牲数据传送时间的不确定性为代价选择最佳的数据传送精确度。
微处理器中的同步设计有利于超越非同步设计有几个理由：第一，微处理器设计有效工具被最佳化以供调试同步逻辑设计。利用同步设计技术可使微处理器的设计和使其生效更为方便和更加可靠。第二，同步设计是由采用主机-检验器的电路的差错容许计算机系统进行管理的。在主机-检验器系统里，第一个处理器是主机，与第二个处理器(检验器)锁定步进地一起工作。在每一个时钟周期内，检验器处理器监视着两个处理器在它们的引线上是否产生完全相同的结果以便校核差错。由于非同步数据传送设计并不提供必要的锁定步进工作，所以在主机-检验器系统里，它们不可能被采用。
一些微处理器内部工作于计算机系统总线频率的整数倍上。在这样的计算机系统里，部件间的同步数据传送工作于不同的频率上是相当方便的，即：较低频率时钟的数据传送边缘符合于较高频率时钟的数据传送边缘。因此，较低频率时钟(和/或相当于较高频率时钟的数据传送边缘)的数据传送边缘，能够用来促使数据传送。但是，整数倍频率设计只可利用硅技术中量子跳跃技术的进步。例如，如果系统板技术限于50MHz操作，则整数倍的设计中可使用操作于100、150、200、……MHz的微处理器。假设现有可用的硅技术能够使微处理器操作于120MHz。100MHz以外所增加的20％的性能在整数倍设计中就不利用了。给微处理器设计能够操作在对系统总线来说有更为灵活的频率比是很有好处的，同时对微处理器与其它设备之间，在计算机系统总线上也可提供同步数据传送。总的来说，在多种多样的数字逻辑和存储器件之间，如提供同步数据传送，按照灵活的工作频率比来运行是大有好处的。本发明提供这些有益的成果。
因此，数据器件间同步数据传输的系统、方法和设备，需要运行在具有P/Q整数比关系的频率上。
本发明包括在运行于具有P/Q整数比关系的频率上的设备间提供同步数据传输，以及如何在微处理器和计算机系统中付诸实现的方法和设备。本设备在高频器件和低频器件间提供同步数据传送，具有如下的频率关系：
            低频率＝(P/Q)×高频率
公式里P和Q代表整数，而且P小于Q。对于高、低频领域间同步地传输的数据来说，设备产生数据传输信号能限定安全可靠数据传输时间或窗口。以一种方式，安全的数据传输窗口是在传送的数据是稳定的且接收器件能够接收数据(即：准备好接收)的时候。
本发明的设备，宜与按高频时钟运行的高频器件接在一起使用，而且也与按低频时钟运行的低频器件接在一起使用，低频时钟在实际上是高频时钟频率的P/Q倍，在这里P和Q是整数值。
在一个实施例中，本发明的设备包括：一个用来指示高频与低频时钟的预定相位关系的器件，一个响应指示器件和高频时钟的器件，用于在安全传输窗口期间里产生符合于P和Q值的和预定相位关系的第一个传送信号；以及一个响应于第一个传送信号的器件，用于使数据从高频和低频器件之中的一个同步地传输到另外的一个中去。
一种方式中，在要传送的数据是稳定的，且接收数据的器件能够接收数据时，安全的传送窗口至少是高频时钟的一个周期。一种方式中，预定相位关系实际上是与高、低频时钟的边缘相重合。一种方式中，P小于Q，而且Q并非是P的整数倍。
另外的实施例中，本发明包括一个用来选择P和Q数值的器件。一种方式中，P和Q选择器器件包括设备可编程的引脚。另一种方式里，P和Q选择器器件包括设备的寄存器。另一种方式中，P和Q选择器器件包括一个执行算法的处理器。另一种方式里，P和Q选择器器件包括一个执行算法的状态机。
在本发明的特殊实践中，第一传送信号发生器器件包括：一个计数器器件，它产生响应于高频时钟的计数值，并响应于指示器器件将计数值复位至预定的计数值；以及一个译码器部件，它联接于计数器部件，用以译码计数值和P、Q值，并按照预定的P和Q的组合和计数值产生第一传送信号。
在另外的实施例中，本发明包括一个P/Q时钟发生器部件，用以按照P和Q值产生高频和低频时钟中的一个或两个。一种方式中，P/Q时钟发生器部件响应于高频时钟，按照P/Q值产生低频时钟。在另一方式中，P/Q时钟发生器部件响应于低频时钟，按照P、Q值产生高频时钟。
在一个特殊的实践中，P/Q时钟发生器包括：一个分频器部件，响应于低频时钟，用以产生具有实际上等于[低频时钟]/P的频率的第二个信号；以及一个锁相环，响应于第二个信号，用以产生实际上为低频时钟的频率的Q/P倍的高频时钟。
本发明利用举例进行说明，并且不限于附图的图形，附图中相同的标号表示同样的元件，其中：
图1是本发明设备的一种实施例的框图；
图1A是具有可编程引线的P/Q选择器的框图；
图1B是具有可编程寄存器的P/Q选择器的框图；
图1C是具有状态机的P/Q选择器的框图；
图1D说明为选择P/Q的一个算法；
图2说明L-→H_en数据传送信号的一种方式，L-→H_en信号由接口控制器产生；
图3说明H-→L_en数据传送信号的一种方式，H-→L_en信号由接口控制器产生；
图4是本发明设备的一种实施例在计算机系统的处理器中的框图；
图5是一组波形图，表示了图4的实施例的从系统总线传送数据到处理器的一种工作方式；
图6是一组波形图，表示了图4的实施例的从处理器传送数据到系统总线的一种工作方式；
图7是P/Q时钟发生器的一种实施例的框图；
图8是接口控制器的一种实施例的框图；
图8A-8H说明接口控制器所产生的“使取样”和“使驱动”的信号的波形图，都是在一种方式中，P＝4，Q分别为4至15；
图9是一组波形图说明同步信号的一种方式；
图10说明计算机的微处理器中本发明设备的一种实施例；以及
图11是本发明方法的流程图，在工作于不同频率的器件之间，同步地传送数据。
现叙述工作在具有P/Q整数比关系的频率上的器件之间提供同步数据传输的系统、方法和设备。在以下的叙述里将陈述许多具体细节，如：信号名称、输入或输出的信号型式、器件频率、时钟频率、总线频率和P/Q频率比等，以便对本发明有个透彻的理解。但是，很显然，对于一个本领域的技术人员来说，没有具体细节也是可以实践本发明的。在另外的情况下为了不致混淆本发明，对各种公知的方法和电路都以框图形式表示出来。很清楚，本发明可以由晶体管电路来组成，它们已经可以用大家所熟知的CMOS(互补型金属氧化物半导体)技术，或者其它相当的半导体制造工艺制造出来。此外，本发明可以用其它的制造工艺来实现数字器件的制作。
在以下讨论中本发明是关于在微处理器中的应用，本发明并不限于那种应用。不同数字器件，诸如离散逻辑器件、存储器件、在同一芯片上或分开的芯片上的器件、通信器件等等，在它们之间的同步数据传送的应用也属于本发明的领域和精神实质之内。
图1是本发明设备的一种实施例的框图。本发明一般使用于数字器件，它们同步地交换数据并工作于具有P/Q整数比关系的频率上。在高频领域中的器件由一个高频时钟来同步，而在低频领域中的器件则由低频时钟来同步，低频时钟的频率是高频时钟频率的P/Q倍，在这里P和Q都是整数值。在此实施例中P小于Q以便提供[较高频率]/[较低频率]的频率关系。P/Q同步传送器件7，在高频与低频器件之间提供同步数据传送。
P/Q时钟发生器10产生一个或多个时钟。一种方式中，P/Q时钟发生器接收低频时钟(LFclk)作为输入，并产生高频时钟(HFclk)。这种方式中，P/Q时钟发生器10可以是锁相环路。另一种方式中，P/Q时钟发生器10接收高频时钟并产生低频时钟。还有一种方式，P/Q时钟发生器10，同时产生高频和低频两种时钟，高低时钟频率有P/Q整数比的关系，这个关系是由公式1所定义的P和Q两个数值来确定的：
(公式1)        低频＝(P/Q)×高频；
其中，P＜Q；且P和Q代表整数值。
P和Q的数值能够用各种方法编程、编组或选用。例如，图1A说明一个P/Q选择器，选择P和Q值，包括可编程引线126。图1B说明一个P/Q选择器由一个P寄存器和一个Q寄存器所组成。图1C说明一个P和Q状态机140，用以选择P和Q值。图1D说明用于选择P和Q值的一个算法。此算法能够由一个处理器或一个状态机来执行。例如，一个处理器在缺少P和Q值的情况下，可以上电而工作在最高可用频率上，并反复地选择P和Q值，以便与系统总线一起取得最佳工作情况。
再一次参照图1，同步发生器11产生一个同步信号，表明高频和低频时钟的预定相位关系。在一种方式中，同步发生器11是一个鉴相器电路，用于接收高频和低频时钟并在检测到预定相位关系时产生同步信号，该同步信号能够在不同的时刻上认定同步信号，示出预定相位关系。在一种方式中，在高频时钟周期里，在高频和低频时钟的上升边缘重合之前认定同步信号。在一种方式中预定相位关系每次出现时，产生同步信号。在另外的方式中，只在预定相位关系第一次出现时，产生同步信号。在一种方式中，预定相位关系是高频和低频时钟的重合边缘。在另一种方式中，同步信号示出其它重合边缘或高低频时钟的其它相位关系，而且在其它时刻也同样认定。
高频器件16响应高频时钟而工作，亦通过其数据输入端和数据输出端(分别为Data IN和Data OUT)与其它器件交换数据。低频器件18响应低频时钟而工作，并且也通过它自身的数据输入端和数据输出端(分别为Data IN和Data OUT)交换数据。高低频器件的数据输入和输出端联接到数据限定器(qualifier)14。在一种方式中，高低频器件都是组装着的逻辑器件。在另一方式中，高低频器件都是分立的逻辑器件。在另一方式中高低频器件都是处理器。在另外方式中，高低频器件是微处理器的不同的功能块，诸如一个CPU和一个超高速缓冲存储器，或者一个CPU和一个浮点单元。在另一种方式中，高低频器件是一个CPU和一个超高速缓冲存储器，分别在不同的芯片上。还有一种方式，高频器件是一个处理器，而低频器件是计算机系统的外围设备和系统总线。
数据限定器14将高频器件的输入和输出端分别联接到低频器件的输出和输入端，并使数据在高低频器件间传送。数据限定器14能按照高至低数据传送信号H-→L_en将数据从高频器件传送到低频器件，并按低至高数据传送信号L-→H_en将数据从低频器件传送到高频器件。数据传送信号H-→L_en和L-→H_en分别联接到数据限定器14的输入端en1和en2处。一种方式，数据限定器14包括传送门电路以便按数据传送信号传送数据。另一种方式，数据限定器14包括逻辑门电路，例如“与门”，以便用数据传送信号来限制传送数据。另一方式，数字限定器14装有锁存器，按照数据传送信号锁存输入和输出数据。还有一方式，数据限定器14装有锁存器，由数据传送信号并响应一个时钟而启动锁存器。
接口控制器12接收P和Q值，高频时钟和同步信号以及响应于这些输入，产生高至低H-→L_en和低至高L-→H_en数据传输信号，以便分别使同步信号从高到低和从低到高的频率范围传输。一种方式，接口控制器是一个状态机。另一方式，接口控制器是一个处理器。还有一种方式，接口控制器是组合的逻辑器件。运行时，数据传送信号指出安全的数据传输时间，或窗口，以便在高低频器件间同步地传送数据。一种方式，安全数据传送时间是在发送频率里的数据已知是稳定的，同时在接收频率范围里的接收器件能够接收数据。
图2说明图1中接口控制器12所产生的L-→H_en信号的一种方式。这一方式中，在所选的高频时钟周期里，其中没有低频时钟的上升边缘(即：数据改变的边缘)时L-→H_en信号是有效的。低频领域里的数据对低频时钟的上升边缘响应而改变。在有效的L-→H_en期间，由于低频领域数据在那个时间的期间里是稳定的，同时高频器件在那个高频时钟周期里能够接收数据，所以从低频到高频领域传送数据是安全的。另外的方式，低频领域数据响应于低频时钟的下降边缘而改变，而在所选的高频时钟周期里，其中没有低频时钟的下降边缘时L-→H_en信号是有效的。另一种方式在所选的高频时钟周期里，其中没有低频时钟的数据改变边缘，L-→H_en信号是有效的。一种方式，数据的传送也可由读信号或写信号来限定(qualified)。
图3说明图1中接口控制器12所产生的H-→L_en信号的一种方式。在此方式里，在高频时钟周期里紧接在低频时钟的上升边缘之前(即：一个数据接收边缘)，H-→L_en信号是有效的。按照H-→L_en信号，由高频器件传送的数据被锁存，以便随后传送给低频器件。于是，数据被锁存，或在低频时钟的下一次的上升边缘上，被低频器件所接收。在一种方式中，数据的传送也可由读或写的信号所限定。另外的方式，在紧接于低频时钟的接收边缘之前的一个以上高频时钟周期，H-→L_en数据传送信号也可有效。此种方式中从高频领域来的数据在被低频器件接收之前有额外的时间得到稳定。另外的方式，在低频时钟的数据接收边缘期间，H-→L_en数据传送信号可以有效。还有一种方式，低频时钟的边缘是下降边缘。还有另一方式，在高频时钟周期里，其中没有低频时钟的数据改变或数据接收边缘，H-→L_en信号可以有效。
图4是在计算机系统的处理器50中本发明设备的特殊应用的框图。此实施例，与图1的实施例不一样，而是采用与微处理器和计算机相关的术语来叙述。例如，图1的低至高和高至低传送信号在这里称为“使取样”和“使驱动”的信号，以反映在它的输入/输出端点上取样和驱动数据的处理器功能。处理器50与系统总线56相联接，与外部器件54通信。外部器件54按照总线时钟运行，总线时钟可以是系统总线的一部分。一种情况，总线时钟由处理器50产生。另一情况，总线时钟是外部产生的，然后输入到处理器50。
处理器50包括一个P/Q同步传送器件48，用于提供高频处理器核心(core)34与外部器件54之间经过系统总线56的同步数据传送。P/Q同步传输器件包括系统总线接口逻辑器件52。另一种情况，系统总线接口逻辑器件52是外部器件54的一部分。还有一种实施例，系统总线接口逻辑器件52是处理器50外部相分离的器件的一部分。系统总线接口逻辑器件52按照一个抗扭斜(de-skewed)的低频总线时钟运行。高频处理器核心34按照高频核心时钟运行。抗扭斜的总线时钟有与总线时钟相同的频率，而且有与核心时钟相同的相位。总线与核心时钟的频率关系是整数比的关系，在下面公式2中加以定义。经抗扭斜后的总线时钟可使逻辑设计比较简单。另一种实施例中，用总线时钟来代替抗扭斜的总线时钟。
处理器50包括一个P/Q时钟发生器30，它接收一个P值和一个Q值并产生一个或一个以上的时钟和一个同步信号。一种方式，P/Q时钟发生器10接收一个总线时钟作为输入，并产生一个核心时钟。这个方式中，P/Q时钟发生器可以是锁相环路。另一种方式中，P/Q时钟发生器30接收核心时钟并产生总线时钟。还有一种方式，P/Q时钟发生器30同时产生总线和核心时钟。一种方式，P/Q时钟发生器30产生一个经抗扭斜的总线时钟，具有与核心时钟相同的相位。一种方式，P/Q时钟发生器30产生一个抗扭斜的总线时钟，具有与总线时钟相同的相位。核心时钟和总线时钟有整数比的关系P/Q，它是按公式2所定义的P和Q两值所确定的。
(公式2)   [总线时钟频率]＝(P/Q)×[核心时钟频率]；
其中P和Q代表整数比P/Q的整数值。一种方式，P小于Q，以致总线时钟频率低于核心时钟频率。另一方式，P大于Q，以致总线时钟频率高于核心时钟频率。P和Q值的设置可以有各种不同的方法(见图1A～1D)。一种方式，P、Q值由处理器50的引线所设置。另一方式P、Q值由“写进”处理器50的寄存器的数值所设置。还有一方式，P、Q值由一个算法所设置。例如，处理器50可以在缺少P和Q值时上电，工作在它的最高可用的核心时钟频率，并反复地选择P和Q值以使其与系统总线有最佳工作状态。这样一个算法在BIOS系统里，在一个软件子程序中，能由处理器来执行，或由处理器的硬件状态机来执行。
同步信号指出时钟的预定相位关系。一种方式，同步信号实际上指出核心和总线时钟重合的上升边缘。另一方式，同步信号实际上指出核心和抗扭斜的总线时钟重合的上升边缘。另外方式，同步信号指出时钟间其他的预定相位关系。同步信号以各种方法指出预定相位关系。一种方式，在核心时钟周期内，紧接在核心时钟与抗扭斜的总线时钟的重合的数据变更边缘之前，指出重合边缘，可以认定同步信号。一种方式，对预定相位关系每次出现时产生同步信号。另一方式，只在预定相位关系第一次出现时产生同步信号。另外的方式，同步信号指出各时钟的其它重合边缘，并在其它时间对这样的指出认定同步信号。
处理器50也包括一个接口控制器32。接口控制器32接收P和Q值、核心时钟和同步信号，并且按其输入产生两个数据传输信号，“使取样”和“使驱动”，分别使处理器50进行输入和输出的数据传送。一种方式，接口控制器是状态机。另一方式，接口控制器是处理器。还有一种方式，接口控制器是组合的逻辑器件。运行时，数据传送信号指出安全数据传送时间或窗口，以便处理器50分别在其输入46或输出44端点上同步地进行数据取样或驱动数据。另外方式，可用单个I/O端点代替分开的输入和输出的端点。为了数据输入的目的，安全数据传输时间是当输入数据是稳定的和锁存器42能够接收数据的时候。为了数据输出的目的，安全数据传输时间是当输出数据是稳定的和锁存器38准备好接收数据的时候。
处理器50包括一个处理器核心34，响应于核心时钟来处理数据和指令，并通过系统总线56与外部器件54同步地交换数据。一组锁存器36、38、40和42联接于处理器核心34与系统总线56之间以便处理器核心34与外部器件54之间同步地交换数据。锁存器36联接接收从处理器核心34的数据输出端子(Data OUT)来的数据。锁存器36的启动和时钟输入分别联接“使驱动”和核心时钟信号。一种方式，锁定器是个透明的D-锁定器，在核心时钟的低周期里，假如启动输入是动作的时候，它是透明的。另一种方式，锁定器36是个边缘触发的D-锁定器。锁定器36的输出联接到锁定器38的输入。锁定器38的时钟输入联接到抗扭斜的总线时钟。一种方式，锁定器38是个边缘触发的锁定器，响应于抗扭斜的总线时钟的上升边缘。另一种方式，锁定器38是个透明的D-锁定器。锁定器38的输出联接到输出端点44。另一种方式，不产生抗扭斜的总线时钟，锁定器38的时钟输入联接到总线时钟。
锁定器40联接到接收从输入端点46来的数据。锁定器40的时钟输入联接到抗扭斜的总线时钟。一种方式，锁定器40是个边缘触发的D-锁定器，响应于抗扭斜的总线时钟的上升边缘。另一种方式，锁定器40是个透明的D-锁定器。另一种方式，不产生抗扭斜的总线时钟，同时锁定器40的时钟输入联接到总线时钟。锁定器42联接到接收锁定器40的输出。锁定器42的启动和时钟输入分别联接“使取样”和核心时钟信号。一种方式，锁定器42是个透明的D-锁定器，在核心时钟的高周期里，如果启动输入动作的时候，它是透明的。另一种方式，锁定器42是个边缘触发的D-锁定器。锁定器42的输出联接到处理器核心34的数据输入端子(Data IN)。
图5是一组波形图，说明图4的处理器50的工作的一种方式，正从系统总线56向处理器核心34输入数据。在T1期间，同步信号是高的，表明紧接着的抗扭斜的总线时钟(或总线时钟)的上升边缘符合于核心时钟的上升边缘。在T2、T3和T4期间，外部器件54在总线56上驱动输入数据。在T4期间，响应于抗扭斜的总线时钟的上升边缘，锁定器40锁定输入数据。在T5期间，“使取样”信号动作，表明锁定器输入数据是安全可靠的(即：输入数据是稳定的)。响应着动作的“使取样”信号和核心时钟的高周期，锁定器42锁定从锁定器40来的输入数据，锁定器42的输出供给处理器核心34的“数据输入”(Data IN)端子。
图6是一组波形图，说明图4的处理器50工作的一种方式，正从处理器核心34向系统总线56输出数据，供外部器件54使用。在T1期间，同步信号是高的，表明紧接着的抗扭斜的总线时钟(或总线时钟)的上升边缘符合于核心时钟的上升边缘。在T3期间，“使驱动”信号动作，表明一个安全可靠的时间锁定输出数据，以便接着向输出端点44传送。在T3期间，响应着动作的“使驱动”信号和核心时钟的低周期，锁定器36锁定从处理器核心的“数据输出”(Data OUT)端子来的输出数据。锁定器36驱动它的输出端子上锁定了的数据，输入到锁定器38。在T4期间，响应总线时钟的上升边缘，锁定器38锁定输出数据并向系统总线56驱动，供外部器件54使用。
图7是P/Q时钟发生器一种实施例的框图。P/Q时钟发生器70装有被P所除的分频器60以及一个倍频锁相环路包括62、64、66和68等框块。被P所除的分频器60接收P值和总线时钟，并产生一个输出信号，频率为[总线时钟]/P。一种方式，被P所除的分频器是个可编程计数器。另一种方式，被P所除的分频器是个主-从分频器电路。一个相位-频率检测器62接收[总线时钟]/P的信号和从被Q所除的框块68的[核心时钟]/Q的输出，并产生一个相位误差信号和一个同步信号。相位误差信号表明两个输入信号之间是否有相位或频率的差异。一种方式，同步信号表明两个输入信号的上升边缘重合。另一种方式，同步信号表明两个输入信号的其它预定相位关系。低通滤波器64接收相位误差信号并产生一个控制电压信号。控制电压信号驱动压控振荡器66。响应于控制电压，压控振荡器66产生一个输出时钟信号(核心时钟)，其频率由控制电压所确定。被Q所除的分频器68接收Q值和核心时钟，并产生[核心时钟]/Q信号。一种方式，被Q所除的分频器是可编程计数器。另一种方式，被Q所除的分频器是主-从分频器电路。锁相环路的动作是调整压控振荡器66的频率，致使[核心时钟]/Q反馈信号具有与[总线时钟]/P信号相同的相位和频率。因此，核心时钟信号的频率是Q/P乘以总线时钟信号的频率。或者，换句话说，总线时钟频率是核心时钟频率的P/Q倍。一种方式，P小于Q，使总线时钟频率比核心时钟频率低。
图8是接口控制器的一种实施例的框图。接口控制器72包括一个计数器76，计数器76有一个四位计数寄存器74，由核心时钟给以增量并由同步信号复位。一种方式，计数器76由组合逻辑器件实现。译码器74接收计数寄存器的数值以及P和Q的数值作为输入并将它们译码，产生“使取样“和“使驱动”数据传送信号。一种方式，译码器由组合逻辑器件实现。另一种方式，译码器是个处理器。另一方式，译码器是状态机。
P和Q整数值能够用各种方法编码。例如，一种方式，接口控制器用P和Q编码，定义于表1中。
         表1
整数值     二进制编码
  P＝3     0
  P＝4     1
  Q＝8     000
  Q＝9     001
  Q＝10     010
  Q＝11     011
  Q＝12     100
  Q＝13     101
  Q＝14     110
  Q＝15     111
一种方式，接口控制器产生“使取样”和“使驱动”输出，供[P＝4，Q＝8]和[P＝4，Q＝9]的P和Q编码，如表2所示。
                            表2
    P    Q    计数器   使取样   使驱动
    1   000     0000     1     0
    1   000     0001     0     1
    1   001     0001     0     1
    1   001     0010     0     0
    1   001     0011     1     1
    1   001     0000     1     0
    1   001     0100     0     0
    1   001     0101     1     1
    1   001     0110     0     0
    1   001     0111     1     0
    1   001     1000     0     1
    ·  ···    ····     ·     ·
图8A～8H说明“使取样”和“使驱动”信号的波形图，如同接口控制器所产生的，一种方式，用于[P＝4，Q＝4](图8A)直到[P＝4，Q＝15](图8H)。
图9说明由P/Q时钟发生器产生的同步信号的一种方式。在此方式中，同步信号在总线时钟(即：高频时钟)周期之中并在总线和核心时钟的重合上升边缘之前被认定。在一种方式中，对每个重合的上升边缘出现时，产生同步信号。另一种方式中，只在第一次重合边缘上，产生同步信号。另外的方式中，符合于高低频时钟的其它重合边缘时，同步信号被认定并对这样指出的其它时刻也加以认定。
图10说明在计算机系统中本发明设备的一种实施例。响应于较高频率核心时钟而工作的微处理器90联接到系统总线56。系统总线装有必需的地址、数据和控制等连接线，用以在系统的不同框块间传送数据。一种方式中较低频率的总线时钟也是系统总线56的一部分。一部用来存贮供微处理器90使用的指令和数据的外部存储器88、一部能使计算机使用者将信息和命令与微处理器90通信的字母数字输入设备80、一部用来向计算机使用者显示信息的显示设备82以及数据存贮设备84例如用来存贮信息的硬盘，也都联接到系统总线56。以总线时钟的频率将信息传送到系统总线56上。一个或更多的器件联接到系统总线56上，并响应于总线时钟而工作。因为微处理器90按照高频内部核心时钟而工作，微处理器90包括一个P/Q同步传送器件86，用以在微处理器90和联接到系统总线56的其它器件之间提供同步数据传送。本发明的设备容许高频微处理器与计算机系统各低频组件同步地交换数据。应该清楚，对于一部给定的计算机系统设备，并非全部所示的各组件都是必需的。也应该清楚，在一部给定的计算机系统中可以有另外的组件。一种方式中，微处理器90是图4的微处理器50。
在计算机系统的设计中，在选择总线和核心时钟频率的同时也要提供同步数据传送，这是本发明提供的较大灵活性。例如，对于当今的系统板设计工作，50或66MHz是最佳的。在一种方式中，对于50和66MHz系统板设计，本发明为P/Q数值和相应的微处理器的表3所定义的频率提供同步数据传送。微处理器频率示于表3的顶行，P/Q值示于左列。相应的总线频率示于表3中。
                           表3
                  P/Q、CPU频率与总线频率的组合
  CPU频率   133MHz   150MHz   166MHz   183MHz   200MHz   216MHz
  P/Q值     对应于CPU频率和P/Q值的总线频率
  4/8   66MHz
  4/9   66MHz
  4/10   66MHz
  4/11   66MHz
  4/12   66MHz
  4/13   66MHz
  3/8   50MHz
  3/9  50MHz
  3/10  50MHz
  3/11  50MHz
  3/12  50MHz
  3/13  50MHz
在另外一些方式中，可以使用其它的系统板频率、P/Q组合以及微处理器的频率。
图11是本发明方法的流程图。用以对工作在P/Q相关频率的数字器件间进行同步传输数据。步骤100产生低频时钟和高频时钟，它们有上述公式1的频率关系。一种方式，上述P/Q时钟发生器产生时钟，步骤102产生同步信号指出高频和低频时钟的预定相位关系。一种方式，同步信号指出重合的各时钟上升边缘。另一方式，同步信号指出高低频时钟的其它重合边缘。一种方式，同步信号是由上述P/Q时钟发生器所产生。另一方式，分开的相位检测电路产生同步信号。步骤104响应同步信号和高频时钟，产生一个高至低数据传送信号(如图1的H-→L_en)和一个低至高数据传送信号(如图1的L-→H_en)。当动作时，数据传送信号限定安全的数据传输时间，用以使同步数据传送在工作于高和低频领域里的器件之间。一般情况下安全的数据传输时间或窗口，是这样的时间，即在已经知道发送频率领域里的数据是稳定的时候且同时在接收频率领域里的器件能够接收数据的时候。一种方式，数据传送信号是由上述的接口控制器所产生的。步骤106，数据限定器，响应于高至低数据传送信号和高频时钟，使数据的传送从高频器件(按高频时钟工作)到低频时钟(按低频时钟工作)。步骤108，数据限定器按照低至高数据传送信号和高频时钟，使数据的传送从低频器件到高频器件。
这样，已经叙述了一种系统、方法和设备，用以在数字器件间提供同步数据传输，数字器件工作在具有P/Q整数比关系的频率上。
在前面的详细说明里，本发明已经根据其具体示例性的实施例加以叙述。但是，很显然对其进行各种不同的修改和变动，没有脱离本发明广泛的精神实质和范围，正如后附的权利要求书中所陈述的那样。因此，说明书和附图应看作为一种说明的意义而不是限定的意义。

Claims (67)

1.一种与一个按高频时钟工作的高频器件一起使用同时与一个按具有基本上为高频时钟P/Q倍的频率的低频时钟工作的低频器件一起使用的设备，其中P和Q是具有预定值的整数，且P小于Q，该设备包括：
用于检测高低频时钟的预定相位关系的出现，并响应预定相位关系的出现而确定一个同步信号的装置；
被耦合以接收、并响应于同步信号和高频时钟，用来按P和Q及预定相位关系的出现，产生代表安全传送窗口的第一传送信号的装置；
被耦合以接收、并响应于第一传送信号，用以提供从高频和低频器件中的一个向另一个进行数据的同步传送的装置；和
被耦合到第一传送信号发生器装置，用于将Q在第一多个值之间切换的装置，并且其中当Q为第一多个值中的任意一个值时，检测装置和第一传送信号发生器装置都是可操作的。
2.权利要求1的设备，其特征在于安全传送窗口至少是高频时钟的一个周期，其时传送的数据是稳定的，而且接收数据的器件能够接收数据。
3.权利要求2的设备，其特征在于预定相位关系是高频和低频时钟的基本上重合边缘。
4.一种与一个按高频时钟工作的高频器件一起使用同时与一个按基本为高频时钟P/Q倍的频率的低频时钟工作的低频器件一起使用的设备，其中P和Q是具有预定值的整数，且其中P小于Q，Q不是P的整数倍，该设备包括：用于检测高低频时钟的基本重合边缘的至少一次出现，并响应基本重合边缘的出现而确定一个出现信号的装置；
被耦合以接收、并响应于出现信号和高频时钟，用来按P和Q及所述基本重合边缘的至少一次出现，在安全传送窗口期间产生第一传送信号的装置；和
被耦合以接收、并响应于第一传送信号，用以提供从高频和低频器件中的一个向另一个进行数据的同步传送的装置。
5.权利要求4的设备，还包括：
耦合于第一传送信号发生器装置，用以选择P和Q值的装置。
6.权利要求5的设备，其特征在于P和Q选择器装置包括设备的可编程引线。
7.权利要求5的设备，其特征在于P和Q选择器装置包括设备寄存器。
8.权利要求5的设备，其特征在于P和Q选择器装置包括一个执行算法的处理器。
9.权利要求5的设备，其特征在于P和Q选择器装置包括一个执行算法的状态机。
10.权利要求5的设备，其特征在于第一传送信号发生器装置包括：
计数器装置，用以按照高频时钟产生一个计数值并按照检测器装置将计数值复位至预定的计数值；以及
译码器装置，耦合于计数器装置，用以对计数值和P、Q值译码，并按照预定组合的P和Q和计数值产生第一传送信号。
11.权利要求10的设备，还包括：
P/Q时钟发生器装置，用以按照P和Q产生高频和低频时钟。
12.权利要求10的设备，还包括：
P/Q时钟发生器装置，用以响应高频时钟并按照P和Q产生低频时钟。
13.权利要求10的设备，还包括：
P/Q时钟发生器装置，用以响应低频时钟并按照P和Q产生高频时钟。
14.权利要求13的设备，其特征在于P/Q时钟发生器装置包括：
分频器装置，响应于低频时钟，用以产生第二信号，频率基本上等于[低频时钟]/P；以及
一个锁相环路，响应于第二信号，用以产生高频时钟，基本上等于低频时钟的频率的Q/P倍。
15.一部与第一器件和第二器件一起使用的设备，第一器件和第二器件分别工作在按具有第一频率的第一时钟和具有一个基本上等于P/Q乘以第一频率的第二时钟，其中P和Q是有预定值的整数且P小于Q，设备包括：
一个相位检测器，被耦合并响应于第一和第二时钟，用以产生一个同步信号以指出第一和第二时钟的预定相位关系；
一个接口控制器，被耦合并响应于同步信号和第一时钟，用以在第一安全传送窗口期间，按照P和Q和同步信号产生第一传送信号；
一个数据限定器，被耦合以接收第一传送信号，并响应第一传送信号，提供从第一和第二器件之间的数据同步发送和接收。
16.权利要求15的设备，其特征在于第一安全传送窗口是第一时钟的至少一个周期，其时要传送的数据是稳定的，而且接收数据的器件能够接收数据。
17.权利要求16的设备，其特征在于预定相位关系是第一和第二时钟的基本上重合边缘。
18.一种与第一器件和第二器件一起使用的设备，第一器件和第二器件分别工作在按具有第一频率的第一时钟和具有一个基本上等于P/Q乘以第一频率的第二时钟，其中P和Q是有预定值的整数，并且P小于Q，Q不是P的整数倍，该设备包括：
一个相位检测器，被耦合并响应于第一和第二时钟，用以产生一个同步信号以指出第一和第二时钟的基本重合边缘的至少一次出现；
一个接口控制器，被耦合并响应于同步信号和第一时钟，用以在第一安全传送窗口期间，按照P和Q产生第一传送信号；其中第一安全传送窗口是第一时钟的至少一个周期，此时待传送的数据是稳定的，且接收数据的设备能够接收数据；和
一个数据限定器，被耦合以接收第一传送信号，并响应第一传送信号，提供从第一和第二器件相互之间的数据同步传送。
19.权利要求18的设备，还包括：
一个P选择器，耦合到接口控制器，用以选择P的数值；以及
一个Q选择器，耦合到接口控制器，用以选择Q的数值。
20.权利要求19的设备，其特征在于P和Q选择器包含设备的可编程引线。
21.权利要求19的设备，其特征在于P和Q选择器包含设备寄存器。
22.权利要求19的设备，其特征在于P和Q选择器包含一个执行一个算法的处理器。
23.权利要求19的设备，其特征在于P和Q选择器包含一个执行一个算法的状态机。
24.权利要求19的设备，其特征在于第一安全传送窗口是第一时钟的至少一个周期，其时第一器件提供稳定的第一数据，同时第二器件能够接收第一数据，接口控制器也用于在第二安全传送窗口期间产生一个第二传送信号，其中第二安全传送窗口是第一时钟的至少一个周期，其时第二器件提供稳定的第二数据，同时第一器件能够接收第二数据。
25.权利要求24的设备，其特征在于数据限定器响应于第一传送信号，将数据从第一器件同步传送到第二器件，并响应于第二传送信号，将数据从第二器件同步传送到第一器件。
26.权利要求25的设备，其特征在于接口控制器包括：
一个计数器，用以响应于第一时钟产生一个计数值，并响应于同步信号将计数值复位到预定的计数值，以及
一个译码器，耦合到计数器，用以将计数值和P、Q值译码并按第一预定的组合的P和Q和计数值产生第一传送信号，按第二预定的组合的P和Q和计数值产生第二传送信号。
27.权利要求26的设备，还包括：
一个P/Q时钟发生器，用以按照P和Q产生第一和第二时钟。
28.权利要求26的设备，还包括：
一个P/Q时钟发生器，响应于第一时钟，用以按照P和Q产生第二时钟。
29.权利要求26的设备，还包括：
一个P/Q时钟发生器响应于第二时钟，按照P和Q产生第一时钟。
30.权利要求29的设备，其特征在于P/Q时钟发生器包括：
一个分频器，响应于第二时钟，用以产生一个第三信号，它具有基本上等于[第二时钟]/P的频率；以及
一个锁相环路，响应于第三信号，用以产生第一时钟，它基本上是低频时钟频率的Q/P倍。
31.一个计算机系统包括：
一组总线，用以提供通信接口；
低频器件装置，耦合到总线装置并响应于低频时钟，用以通过总线装置发送和接收数据；以及
处理器装置，耦合到总线装置并响应于高频时钟，该时钟具有基本上是低频时钟Q/P倍的频率，其中Q与P是整数具有预定的数值，P小于Q，用以执行指令并通过总线装置发送和接收数据，处理器装置有一个设备用以在处理器装置和低频器件装置之间提供同步数据传送，该设备包括：
用以检测高频和低频时钟的预定相位关系的装置；
响应于检测装置和高频时钟，在安全传送窗口期间，按照P和Q和预定相位关系，用以产生第一传送信号的装置；
响应于第一传送信号的一个装置，用以将数据从处理器装置和低频器件装置中的一个同步传送到另外一个；和
耦合到第一传送信号发生器装置，用于将Q在第一多个值之间切换的装置，和
其中当Q为第一多个值中的任意一个值时，检测装置和第一传送信号发生器装置是可操作的。
32.权利要求31的计算机系统，其特征在于一个安全传送窗口是低频时钟的至少一个周期，其时，要传送的数据是稳定的，而且接收数据的器件能够接收数据。
33.权利要求32的计算机系统，其特征在于预定相位关系是高、低频时钟的基本重合边缘。
34.一个计算机系统包括：
一组总线，用以提供通信接口；
低频器件装置，耦合到总线装置并响应于低频时钟，用以通过总线装置发送和接收数据；以及
处理器装置，耦合到总线装置并响应于高频时钟，该时钟具有基本上是低频时钟Q/P倍的频率，其中Q与P是整数并具有预定的数值，并且其中P小于Q，Q不是P的整数倍，用以执行指令并通过总线装置发送和接收数据，处理器装置有一个设备用以在处理器装置和低频器件装置之间提供同步数据传送，该设备包括：
用以检测高频和低频时钟的基本重合边缘的至少一次出现的装置；
响应于检测装置和高频时钟，在安全传送窗口期间，按照P和Q和基本重合边缘的至少一次出现，用以产生第一传送信号的装置；其中安全传送窗口是低频时钟的至少一个周期，此时待发送的数据是稳定的，接收数据的设备能够接收数据；和
响应于第一传送信号的一个装置，用以将数据从处理器装置和低频器件装置中的一个同步传送到另外一个。
35.权利要求34的计算机系统，还包括：
一个装置，耦合于产生第一传送信号的装置，用以选择P和Q值。
36.权利要求35的计算机系统，其特征在于P和Q选择器装置包括处理器装置的可编程引线。
37.权利要求35的计算机系统，其特征在于P和Q选择器装置包括一个处理器装置的寄存器。
38.权利要求35的计算机系统，其特征在于P和Q选择器装置包括由处理装置执行的一个算法。
39.权利要求35的计算机系统，其特征在于P和Q选择器装置包括执行一个算法的状态机。
40.权利要求35的计算机系统，其特征在于第一传送信号发生器装置包括：
计数器装置，用于响应于高频时钟产生一个计数值并响应于检测装置，将计数值复位到一个预定的计数值；以及
译码器装置，耦合于计数器装置，用以将计数值和P和Q的数值进行译码，并按预定的组合的P和Q和计数值产生第一传送信号。
41.权利要求40的计算机系统，还包括：
P/Q时钟发生器装置，用以按照P和Q产生高和低频时钟。
42.权利要求40的计算机系统，还包括：
P/Q时钟发生器装置，响应于高频时钟，用以按照P和Q值产生低频时钟。
43.权利要求40的计算机系统，还包括：
P/Q时钟发生器装置，响应于低频时钟，用以按照P和Q值产生高频时钟。
44.权利要求43的计算机系统，其特征在于P/Q时钟发生器系统包括：
分频器装置，响应于低频时钟，用以产生具有基本上等于[低频时钟]/P频率的第二信号；和
一个锁相环路，响应于第二信号，用以产生高频时钟，它基本上为低频时钟频率的Q/P倍。
45.一个计算机系统包括：
一条系统总线，用以提供通信接口；
一个低频器件，耦合于系统总线并响应于第二时钟，用以经过系统总线发送和接收数据；以及
一个处理器，耦合于系统总线并响应于具有基本上为第二时钟Q/P倍频率的第一时钟，其中Q和P是具有预定值的整数，P小于Q，用以执行指令并经过系统总线发送和接收数据，处理器有一个设备，用以在处理器和低频器件之间提供同步数据传输，设备包括：
一个相位检测器，响应于第一和第二时钟，用以产生一个同步信号，指出第一和第二时钟的预定相位关系；
一个接口控制器响应于同步信号和第一时钟，用以在第一安全传送窗口期间；按照P和Q产生第一传送信号；
一个数据限定器，响应于第一传送信号，用以从处理器和低频器件中的一个向另一个提供数据的同步发送和接收；和
被耦合到接口控制器的Q选择器，用于将Q在第一多个值之间切换的装置，其中当Q为第一多个值中的任意一个值时，相位检测器和接口控制器都是可操作的。
46.权利要求45的计算机系统，其特征在于第一安全传送窗口是第一时钟的至少一个周期，其时要传送的数据是稳定的，同时接收数据的器件能够接收数据。
47.权利要求46的计算机系统，其特征在于预定相位关系是第一和第二时钟的基本重合边缘。
48.一个计算机系统包括：
一个系统总线，用以提供通信接口；一个低频装置，耦合到该系统总线并响应于第二时钟，用以通过系统总线发送和接收数据；以及
一个处理器，耦合到系统总线并响应于第一时钟，该时钟具有基本上是第二时钟Q/P倍的频率，其中Q与P是整数并具有预定的数值，并且其中P小于Q，Q不是P的整数倍，其中处理器执行指令并通过系统总线发送和接收数据，处理器有一个设备用以在处理器和低频装置之间提供同步数据传送，该设备包括：
一个相位检测器，响应第一和第二时钟，产生一个同步信号，表示第一和第二时钟的基本重合边缘的至少一次出现；
一个接口控制器，响应于同步信号和第一时钟，用以在第一安全传送窗口期间，按照P和Q产生第一传送信号；其中第一安全传送窗口是第一时钟的至少一个周期，此时待传送的数据是稳定的，且接收数据的设备能够接收数据，和
一个数据限定器，响应第一传送信号，提供从处理器和低频器件相互之间的数据同步发送。
49.权利要求47的计算机系统，还包括：
一个P选择器，耦合于接口控制器，用以选择P值；以及
一个Q选择器，耦合于接口控制器，用以选择Q值。
50.权利要求49的计算机系统，其特征在于P和Q选择器包括处理器的可编程引线。
51.权利要求49的计算机系统，其特征在于P和Q选择器包括处理器的寄存器。
52.权利要求49的计算机系统，其特征在于P和Q选择器包括一个由处理器执行的一个算法。
53.权利要求49的计算机系统，其特征在于P和Q选择器包括执行一个算法的状态机。
54.权利要求49的计算机系统，其特征在于第一安全传送窗口是第一时钟的至少一个周期，其时处理器提供稳定的第一数据，同时低频器件能够接收第一数据，接口控制器在第二安全传送窗口期间里也用来产生第二传送信号，其中第二安全传送窗口是第一时钟的至少一个周期，其时低频器件提供稳定的第二数据，同时处理器能够接收第二数据。
55.权利要求54的计算机系统，其特征在于数据限定器响应于第一传送信号从处理器向低频器件提供数据的同步传送，并响应于第二传送信号从低频器件向处理器器件提供数据的同步传送。
56.权利要求55的计算机系统，其特征在于接口控制器包括：
一个计数器，用以响应于第一时钟产生计数值并响应于同步信号将计数值复位到预定计数值；以及
一个译码器，耦合于计数器，用以按照第一预定的组合的P和Q和计数值将计数值和P、Q值译码并产生第一传送信号，同时按照第二预定组合的P和Q和计数值产生第二传送信号。
57.权利要求56的计算机系统，还包括：
一个P/Q时钟发生器，用以按照P和Q产生第一和第二时钟。
58.权利要求56的计算机系统，还包括：
一个P/Q时钟发生器，响应于第一时钟，用以按照P和Q产生第二时钟。
59.权利要求56的计算机系统，还包括：
一个P/Q时钟发生器，响应于第二时钟，用以按照P和Q产生第一时钟。
60.权利要求59的计算机系统，其特征在于P/Q时钟发生器包括：
一个分频器，响应于第二时钟，用以产生第三信号，其频率基本上等于[第二时钟]/P；以及
一个锁相环路，响应于第三信号，用以产生第一时钟，它的频率基本上是低频时钟频率的Q/P倍。
61.一种方法，用以在高频器件和低频器件之间传送数据，高频器件按照高频时钟工作，低频器件按照低频时钟工作，低频时钟的频率基本上是高频时钟的P/Q倍，其中P和Q是有预定值的整数，P小于Q，这种方法包括的步骤为：
将Q从第一多个值中的一个值转为第一多个值中的第二个值；
检测用于所述第一多个值中的第二个值的高、低频时钟的预定相位关系的出现；
响应预定相位关系的出现，确定一个出现信号；
响应于高频时钟和出现信号的确定，在所述安全传送窗口期内，按照P和Q以及用于第一多个值中的所述第二个值的预定相位关系的出现产生第一传送信号；以及
响应于第一传送信号，在高频和低频器件之间提供同步数据的传送和接收。
62.权利要求61的方法，还有步骤：
在第一传送信号期间，从高频和低频器件中的一个向另外一个同步传送数据。
63.权利要求62的方法，其特征在于安全传送窗口是高频时钟的至少一个周期，其时要传送的数据是稳定的，同时接收数据的器件能够接收数据。
64.权利要求63的方法，其特征在于预定相位关系是高、低频时钟的基本重合边缘。
65.一种方法，用以在高频器件和低频器件之间传送数据，高频器件按照高频时钟工作，低频器件按照低频时钟工作，低频时钟的频率基本上是高频时钟的P/Q倍，其中P和Q是有预定值的整数，P小于Q，Q不是P的整数倍，这种方法包括步骤：
检测高、低频时钟的基本重合边缘的至少一次出现；
响应高频时钟，在所述安全传送窗口期内，按照P和Q和所述基本重合边缘的至少一次出现产生第一传送信号；其中安全传送窗口是高频时钟的至少一个周期，此时待传送的数据是稳定的，接收数据的器件能够接收数据；和
响应于第一传送信号，在高频和低频器件相互之间提供同步的数据传送。
66.权利要求65的方法，其特征在于第一传送信号产生步骤所包括的步骤为：
响应于高频时钟产生一个计数值，并响应于预定相位关系将计数值复位至预定的计数值；
将计数值和P、Q值解码；
按照预定组合的P和Q和计数值，产生第一传送信号。
67.权利要求66的方法，还包括步骤：
响应于低频时钟，按照P和Q产生高频时钟。
CNB951050966A 1994-05-10 1995-05-05 频率为p/q整数比关系的数字器件间同步数据传输的方法和设备 Expired - Fee Related CN1154052C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US24034494A 1994-05-10 1994-05-10
US240344 1994-05-10
US240,344 1994-05-10

Publications (2)

Publication Number Publication Date
CN1116340A CN1116340A (zh) 1996-02-07
CN1154052C true CN1154052C (zh) 2004-06-16

Family

ID=22906153

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB951050966A Expired - Fee Related CN1154052C (zh) 1994-05-10 1995-05-05 频率为p/q整数比关系的数字器件间同步数据传输的方法和设备

Country Status (11)

Country Link
US (1) US5754833A (zh)
EP (1) EP0683448B1 (zh)
JP (1) JP3616162B2 (zh)
CN (1) CN1154052C (zh)
AU (1) AU2437295A (zh)
DE (1) DE69429614T2 (zh)
IL (1) IL113230A (zh)
MY (1) MY113477A (zh)
SG (1) SG47976A1 (zh)
TW (1) TW258801B (zh)
WO (1) WO1995030946A1 (zh)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69429614T2 (de) * 1994-05-10 2002-09-12 Intel Corporation, Santa Clara Verfahren und Anordnung zur synchronen Datenübertragung zwischen Digitalgeräten, deren Betriebsfrequenzen ein P/Q Integer-Frequenzverhältnis aufweisen
SE503290C2 (sv) * 1995-03-31 1996-05-13 Ericsson Telefon Ab L M Anordning och förfarande för att inbördes synkronisera applikationsspecifika integrerade kretsar (ASIC)
US6327667B1 (en) * 1995-05-12 2001-12-04 Compaq Computer Corporation Apparatus and method for operating clock sensitive devices in multiple timing domains
US5862351A (en) * 1996-11-07 1999-01-19 He; Zhi Qiang Motherboard with automatic configuration
US6000037A (en) * 1997-12-23 1999-12-07 Lsi Logic Corporation Method and apparatus for synchronizing data transfer
US6033441A (en) * 1997-12-23 2000-03-07 Lsi Logic Corporation Method and apparatus for synchronizing data transfer
US7764130B2 (en) * 1999-01-22 2010-07-27 Multigig Inc. Electronic circuitry
US20020190805A1 (en) * 1999-01-22 2002-12-19 Multigig Limited Electronic circuitry
EP1145431B1 (en) * 1999-01-22 2004-08-25 Multigig Limited Electronic circuitry
US6311285B1 (en) * 1999-04-27 2001-10-30 Intel Corporation Method and apparatus for source synchronous transfers at frequencies including an odd fraction of a core frequency
US6549593B1 (en) * 1999-07-19 2003-04-15 Thomson Licensing S.A. Interface apparatus for interfacing data to a plurality of different clock domains
US7100061B2 (en) 2000-01-18 2006-08-29 Transmeta Corporation Adaptive power control
ATE400923T1 (de) 2000-05-11 2008-07-15 Multigig Ltd Elektronischer pulserzeuger und oszillator
JP2002014914A (ja) 2000-06-29 2002-01-18 Toshiba Corp 機能ブロック
US6735707B1 (en) * 2000-10-27 2004-05-11 Sun Microsystems, Inc. Hardware architecture for a multi-mode power management system using a constant time reference for operating system support
GB2419437B (en) * 2002-02-15 2006-08-16 Multigig Ltd Rotary clock logic
US20030184066A1 (en) * 2002-03-22 2003-10-02 Thomas Stierle Synchronous communication interface sharing for communicating with a plurality of devices
US7010713B2 (en) * 2002-12-19 2006-03-07 Mosaid Technologies, Inc. Synchronization circuit and method with transparent latches
US7134035B2 (en) * 2003-05-30 2006-11-07 Sun Mircosystems, Inc. Method for generating a synchronization signal based on the clock ratio between two clock domains for data transfer between the domains
US7185216B1 (en) * 2003-09-04 2007-02-27 Extreme Networks, Inc. System for synchronizing first and second sections of data to opposing polarity edges of a clock
US7272736B2 (en) * 2004-03-03 2007-09-18 Intel Corporation Method and system for fast frequency switch for a power throttle in an integrated device
EP1601131B1 (en) * 2004-05-24 2007-07-11 STMicroelectronics Limited Asynchronous multi-clock system
US7209065B2 (en) * 2004-07-27 2007-04-24 Multigig, Inc. Rotary flash ADC
JP4998699B2 (ja) * 2004-09-16 2012-08-15 日本電気株式会社 半導体装置、及び通信制御方法
US7308590B2 (en) * 2004-10-15 2007-12-11 Intel Corporation Automatic dynamic processor operating voltage control
US7464284B2 (en) * 2005-03-22 2008-12-09 Hewlett-Packard Development Company, L.P. Systems and methods for driving data over a bus where the systems employ a bus clock that is derived from a system clock and a data clock designed to lead the bus clock
DE602006014327D1 (de) * 2005-05-31 2010-07-01 St Microelectronics Srl Verfahren für effizientere Datenübertragung bei integrierten Schaltungen mit halbsynchronen Taktbereichen bei einem beliebigen M/N-Taktverhältnis
US7515666B2 (en) * 2005-07-29 2009-04-07 International Business Machines Corporation Method for dynamically changing the frequency of clock signals
DE112006003542B4 (de) * 2005-12-27 2016-08-04 Analog Devices Inc. Analog-Digital-Umsetzersystem mit Drehtakt-Flash und Verfahren
US20090121756A1 (en) * 2006-03-21 2009-05-14 Nxp B.V. Pseudo-synchronous small register designs with very low power consumption and methods to implement
GB2444745B (en) 2006-12-13 2011-08-24 Advanced Risc Mach Ltd Data transfer between a master and slave
WO2008121857A1 (en) 2007-03-29 2008-10-09 Multigig Inc. Wave reversing system and method for a rotary traveling wave oscillator
WO2010010745A1 (ja) * 2008-07-23 2010-01-28 日本電気株式会社 半導体装置及び通信方法
KR101184137B1 (ko) * 2008-07-25 2012-09-18 가부시키가이샤 어드밴티스트 클럭 변환 회로 및 이를 이용한 시험 장치
JP5315882B2 (ja) * 2008-09-18 2013-10-16 日本電気株式会社 半導体装置及び通信方法
JP5378765B2 (ja) * 2008-11-25 2013-12-25 ラピスセミコンダクタ株式会社 データ転送システム
US20130058419A1 (en) * 2011-09-05 2013-03-07 Zhou Ye Wireless video/audio data transmission system
US10025343B2 (en) * 2011-12-28 2018-07-17 Intel Corporation Data transfer between asynchronous clock domains
CN103257668A (zh) * 2013-04-19 2013-08-21 中国科学院自动化研究所 使用低速多端口功能单元代替高速功能单元的系统及方法
JP6368034B2 (ja) * 2015-03-20 2018-08-01 ルネサスエレクトロニクス株式会社 データ処理装置
US10277233B2 (en) 2016-10-07 2019-04-30 Analog Devices, Inc. Apparatus and methods for frequency tuning of rotary traveling wave oscillators
US10312922B2 (en) 2016-10-07 2019-06-04 Analog Devices, Inc. Apparatus and methods for rotary traveling wave oscillators
US11527992B2 (en) 2019-09-19 2022-12-13 Analog Devices International Unlimited Company Rotary traveling wave oscillators with distributed stubs
US11264949B2 (en) 2020-06-10 2022-03-01 Analog Devices International Unlimited Company Apparatus and methods for rotary traveling wave oscillators
US11539353B2 (en) 2021-02-02 2022-12-27 Analog Devices International Unlimited Company RTWO-based frequency multiplier

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5266346A (en) * 1975-11-29 1977-06-01 Tokyo Electric Co Ltd Synch. clock control of microcomputer system
US4893271A (en) * 1983-11-07 1990-01-09 Motorola, Inc. Synthesized clock microcomputer with power saving
DE3507043A1 (de) * 1985-02-28 1986-08-28 Friedrich Mörtl Schleppergerätebau GmbH & Co KG, 8780 Gemünden Trennvorrichtung fuer maehwerke mit um senkrechte achsen umlaufend angetriebenen maehtellern
US4873703A (en) * 1985-09-27 1989-10-10 Hewlett-Packard Company Synchronizing system
US4779093A (en) * 1986-03-04 1988-10-18 Lsi Logic Corporation Bus interface with programmable window for data transfer
US5133064A (en) * 1987-04-27 1992-07-21 Hitachi, Ltd. Data processing system generating clock signal from an input clock, phase locked to the input clock and used for clocking logic devices
US4881165A (en) * 1988-04-01 1989-11-14 Digital Equipment Corporation Method and apparatus for high speed data transmission between two systems operating under the same clock with unknown and non constant skew in the clock between the two systems
US4979190A (en) * 1988-04-01 1990-12-18 Digital Equipment Corporation Method and apparatus for stabilized data transmission
EP0375794A1 (en) * 1988-12-24 1990-07-04 International Business Machines Corporation Method of synchronizing signals which are generated on different chips having on-chip clocking systems with different speed
US5003537A (en) * 1989-06-22 1991-03-26 Digital Equipment Corporation Method of transmitting data at full bandwidth within a synchronous system when clock skew plus delay exceeds the cycle time
US5243703A (en) * 1990-04-18 1993-09-07 Rambus, Inc. Apparatus for synchronously generating clock signals in a data processing system
US5256912A (en) * 1991-12-19 1993-10-26 Sun Microsystems, Inc. Synchronizer apparatus for system having at least two clock domains
US5392422A (en) * 1992-06-26 1995-02-21 Sun Microsystems, Inc. Source synchronized metastable free bus
US5448715A (en) * 1992-07-29 1995-09-05 Hewlett-Packard Company Dual clock domain interface between CPU and memory bus
US5359630A (en) * 1992-08-13 1994-10-25 Digital Equipment Corporation Method and apparatus for realignment of synchronous data
US5339408A (en) * 1992-12-30 1994-08-16 Digital Equipment Corporation Method and apparatus for reducing checking costs in fault tolerant processors
US5553275A (en) * 1993-07-13 1996-09-03 Intel Corporation Method and apparatus for synchronously detecting phase relationships between a high-frequency clock and a low-frequency clock
US5422914A (en) * 1993-09-07 1995-06-06 Motorola, Inc. System and method for synchronizing data communications between two devices operating at different clock frequencies
DE69429614T2 (de) * 1994-05-10 2002-09-12 Intel Corporation, Santa Clara Verfahren und Anordnung zur synchronen Datenübertragung zwischen Digitalgeräten, deren Betriebsfrequenzen ein P/Q Integer-Frequenzverhältnis aufweisen

Also Published As

Publication number Publication date
MY113477A (en) 2002-03-30
WO1995030946A1 (en) 1995-11-16
DE69429614T2 (de) 2002-09-12
US5754833A (en) 1998-05-19
DE69429614D1 (de) 2002-02-14
JPH07306827A (ja) 1995-11-21
SG47976A1 (en) 1998-04-17
EP0683448A1 (en) 1995-11-22
JP3616162B2 (ja) 2005-02-02
IL113230A (en) 1998-02-22
TW258801B (en) 1995-10-01
AU2437295A (en) 1995-11-29
CN1116340A (zh) 1996-02-07
IL113230A0 (en) 1995-07-31
EP0683448B1 (en) 2002-01-09

Similar Documents

Publication Publication Date Title
CN1154052C (zh) 频率为p/q整数比关系的数字器件间同步数据传输的方法和设备
CN1214319C (zh) 利用触发器亚稳性产生随机数的方法和设备
CN1449119A (zh) 具有加大建立和保持时间的容限的串行器－解串器电路
CN1589425A (zh) 无假信号的时钟选择切换
CN101044467A (zh) 装置及其控制接口
CN1637683A (zh) 用于减少空闲模式下的功率消耗的处理器系统和方法
CN1628422A (zh) 降低电磁干扰辐射的方法和系统
US10218492B2 (en) Clock and data recovery for pulse based multi-wire link
CN104808966A (zh) 有效编码的方法和装置
CN1620757A (zh) 分频器
CN1285019C (zh) 无接触型集成电路卡的时钟信号产生和数据信号解码电路
CN100337404C (zh) 一种晶振备份方法及电路
CN1745554A (zh) 起止同步串行通信电路以及包括该电路的半导体集成电路
CN110008157A (zh) 一种串行解串器的硬件架构
CN1598738A (zh) 接口电路及其时钟输出法、数据处理电路及系统
CN1222108C (zh) 多重非同步切换系统
CN1540539A (zh) 中断信号控制系统与控制方法
CN1167989C (zh) 用于将非同步脉冲信号转换为同步脉冲信号的同步元件
CN1244038C (zh) 半导体电路装置
CN1253768C (zh) 防止多任务选择信号产生非预期输出信号的方法及装置
CN1514547A (zh) Manchester编码器和解码器
CN1203417C (zh) 分离式串行ata实体层的电路构造
CN116866445B (zh) 四相双轨与两相双轨协议间的转换装置、芯片及电子设备
CN1873634A (zh) Ic卡控制器以及ic卡控制方法
CN100336047C (zh) 总线数据传输规格协调方法与中央处理单元和桥接芯片

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040616

Termination date: 20110505