CN100336047C - 总线数据传输规格协调方法与中央处理单元和桥接芯片 - Google Patents

Abstract

本发明提供一种总线数据传输规格协调方法与应用该方法的中央处理单元和桥接芯片，尤指应用于计算机系统中的中央处理单元和桥接芯片，与连接两者间的一总线，该方法包含下列步骤：使该计算机系统进入一系统协调状态；使该中央处理单元或该桥接芯片其中一方发出一第一信号至具有一数据传输规格存储单元的另一方中；使该数据传输规格存储单元对应该第一信号而发出响应的一第二信号；以及对应该第二信号所代表的一总线数据传输规格，以决定出该总线的一可工作总线数据传输规格后，跳出该系统协调状态并以该可工作总线数据传输规格进行数据传输。运用本发明，可减少甚至避免对应不同型式的中央处理单元分别生产不同型式的桥接芯片的不兼容机率。

Description

总线数据传输规格协调方法与中央处理单元和桥接芯片

技术领域

本发明为一种总线数据传输规格协调方法与应用于其上的中央处理单元和桥接芯片，尤指应用于计算机系统中的中央处理单元与桥接芯片两者之间的总线数据传输规格协调方法。

背景技术

现在市面上所售的一般计算机的主机板，其基本构成主要是由中央处理单元(Central Processing Unit，简称CPU)、芯片组(chipset)和一些周边电路所组成，其中央处理单元便是整个计算机的核心所在，最主要的工作便是处理和控制整个计算机各部份之间彼此的运作，以及进行逻辑的运算；而芯片组则是负责联系中央处理单元与其它接口设备之间的运作，芯片组的组合也有许多不同的方式，目前是以北桥(north bridge)和南桥(south bridge)两个芯片所构成的芯片组为现在市面上大部份厂商的共同作法，依功能的不同，其中北桥芯片负责联系主机板上所有的高速总线(bus)，而南桥芯片则负责联系系统中较慢速的部份。

请参阅图1，为一主机板1上各元件配置的线路图。由此图所示可知该主机板1是以单一的中央处理单元10作为系统的架构，且由一北桥芯片20和一南桥芯片21组成一芯片组2，该北桥芯片20通过一前置总线(Front SideBus，FSB)22和该中央处理单元10作联系，一般而言，该前置总线22的频率是由该中央处理单元10和该北桥芯片20在共同支持下才可使用，而在该主机板1上，另有一图形加速端口(Accelerated Graphics Port，AGP)接口31经由一AGP总线311、和一随机存取存储器(Random Access Memory，RAM)32经由一存储器总线321，各自连接至该北桥芯片20之上；而在此图中，一周边元件扩展(Peripheral Component Interconnect，PCI)接口30经由一PCI总线301和该南桥芯片21连接，另外和该南桥芯片21连接的还有一ISA(Industry Standard Architecture，即工业标准结构)接口40、一IDE(Integrated Drive Electronics，即集成驱动电路)接口41、一USB(UniversalSerial Bus，通用串行总线)接口42、一键盘43与一鼠标44等较慢速的部份。

所以，中央处理单元10和北桥芯片20就必须互相配合才可构成正常运作的系统，且两者之间在此部份的搭配，例如彼此的前置总线传输规格不同时，即信号传输的位宽度或速度(MHz)不一样时，便无法使中央处理单元和北桥芯片彼此间产生联系。例如：某一桥接芯片就只能适用于某家厂商所生产的64位前置总线宽度的处理器，便无法适用于另一家厂商所生产的32位前置总线宽度的处理器。因此，类似的情况便造成了需要生产两种型式的桥接芯片的耗费，也造成了中央处理单元和桥接芯片兼容性的限制与搭配的不便性，所以，就目前而论，从中开发出该中央处理单元和该桥接芯片的一协议机制或协调技术，乃是无庸置疑的需求。

请参阅图2(a)至(d)，为该中央处理单元10和该北桥芯片20以不同的前置总线宽度搭配而成的系统的方块示意图，其图中较大的方块代表着可用较大位宽度作信号传输，而另包含一虚线区间的较小方块则代表最大只能以较小的位宽度作信号传输；而信号的传输其中一部份是一地址(address)信息，另一部份则是一数据(data)信息，并且以一地址总线221传输该地址信息，和以一数据总线222传输该数据信息。在图2(a)中，由于该中央处理单元10和该北桥芯片20是以32位的该地址总线221和64位的该数据总线222的宽度作信号传输，所以构成的系统可以正常运作，同理，在图2(b)中，虽然该中央处理单元10和该北桥芯片20间的总线宽度较小，但由于两者间传输该地址信息和该数据信息的位宽度相同，因此仍能兼容。但由上段所述可知，若以不同的前置总线宽度作信号传输的两者，则两者所组成的系统将无法正常运作。即是在图2(c)中，该北桥芯片20传输64位的该数据信息无法让该中央处理单元10以32位宽度的该数据总线222传输，而该地址信息在该中央处理单元10是以13位宽度的该地址总线221传输，但在该北桥芯片20则是以32位宽度的该地址总线221传输，因此在现有的系统设计之下，该中央处理单元10和该北桥芯片20彼此之间便无法正常运作，类似的情况在图2(d)中，亦得到相同的结果。

由于现在市面上一些个人周边的移动运算(mobile computing)配件，如：PDA(Personal Digital Assistant)或笔记型计算机等的普及，并且为了迎合其体积能更轻薄的概念，因此需要更小的印刷电路板或是接脚数较少的芯片来加以搭配，使得各家厂商所设计的中央处理单元也有接脚数愈作愈少的趋势，例如采以32位作为前置总线宽度的设计，如图2(b)中的方块示意图即可代表；另一方面，一些桌上型的应用系统为了能达到较好的效能，可能就必须使用较多接脚数的芯片，如前置总线宽度以至少128位的传输方式而非64位或是32位；但在以不同前置总线宽度进行传输时，又会有如上述问题产生，因此常容易造成使用者的不便，而且对于制造桥接芯片的厂商而言，就必须对应不同型式的中央处理单元而分别进行生产其不同型式的桥接芯片，如此一来不同型式的桥接芯片无法支持不同型式的中央处理单元，使得这些无法使用的桥接芯片便成为了生产上的浪费。然而，在系统的信号传输设计上，作为总线宽度的位数较大者，是能够支持总线宽度的位数较少者，因此如此一来，如何能利用此一特性以解决如前所述使用上的不便，和避免在生产上不必要的浪费，以增加系统的有效运作率及彼此的兼容性，便是开发本发明的主要目的。

发明内容

本发明为一种总线数据传输规格协调方法，应用于一计算机系统中的一中央处理单元、一桥接芯片与连接两者间的一总线，该方法包含下列步骤：使该计算机系统进入一系统协调状态；当该计算机系统进入该系统协调状态时，使该中央处理单元发出一第一信号至该桥接芯片中的一数据传输规格存储单元之中；使该桥接芯片中的该数据传输规格存储单元，对应该第一信号而发出一第二信号至该中央处理单元中；以及使该中央处理单元对应该第二信号所代表该桥接芯片的一总线数据传输规格，而决定出该总线的一可工作总线数据传输规格后，跳出该系统协调状态并以该可工作总线数据传输规格进行数据传输。

根据上述构想，本发明所述的总线数据传输规格协调方法，其中该系统协调状态可为该计算机系统的重置状态。

根据上述构想，本发明所述的总线数据传输规格协调方法，其中该数据传输规格存储单元包含一受控开关与一数据提供单元。

根据上述构想，本发明所述的总线数据传输规格协调方法，其中该受控开关在该计算机系统进入该系统协调状态的前为非导通，而该计算机系统进入该系统协调状态后，当该数据提供单元提供一高电位电压时，该受控开关便呈现为导通，而当该数据提供单元提供一低电位电压时，该受控开关则呈现为非导通。

根据上述构想，本发明所述的总线数据传输规格协调方法，其中在该计算机系统中的编码输出方式为，若该受控开关呈现为导通时，则该第二信号便可发出一第一规格的高电位电压，若该受控开关呈现为非导通时，则该第二信号便可发出一第二规格的低电位电压，且其中该第一规格所代表的位数大于该第二规格的位数。

根据上述构想，本发明所述的总线数据传输规格协调方法，其中当该可工作总线数据传输规格决定出之后，该计算机系统便跳出该系统协调状态，而该受控开关便恢复成为非导通，使该中央处理单元和该桥接芯片可以独立传输信号以避免相互的影响。

根据上述构想，本发明所述的总线数据传输规格协调方法，其中该第二信号代表该桥接芯片所能够传输的最大位的总线数据传输规格，且该中央处理单元根据该第二信号以决定出可支持该桥接芯片的该可工作总线数据传输规格，而该可工作总线数据传输规格是该桥接芯片所能够传输的最大位的总线数据传输规格。

根据上述构想，本发明所述的总线数据传输规格协调方法，其中该可工作总线数据传输规格决定出之后，该桥接芯片可经由该总线向该中央处理单元发出一中央处理单元重置信号，以通知该中央处理单元可以运作，使该中央处理单元和该桥接芯片以该可工作总线数据传输规格进行两者间的数据传输。

根据上述构想，本发明所述的总线数据传输规格协调方法，其中该总线数据传输规格可为总线宽度，而对应该总线数据传输规格为总线宽度时，该可工作总线数据传输规格为一可工作总线宽度。

根据上述构想，本发明所述的总线数据传输规格协调方法，其中该总线数据传输规格可为总线速度，而对应该总线数据传输规格为总线速度时，该可工作总线数据传输规格为一可工作总线速度。

本发明还提供一种桥接芯片，应用于一计算机系统中通过一第一接脚发出一第一信号的一中央处理单元和连接在该中央处理单元与该桥接芯片之间的一总线，该桥接芯片包含：一第二接脚，电连接于该中央处理单元；以及一数据传输规格存储单元，其第一端系电连接于该第一接脚，而其第二端系电连接于该第二接脚，其可对应接收的该第一信号而发出能够传输的最大位总线数据传输规格的一第二信号至该中央处理单元中，以使该中央处理单元对应该第二信号所代表的总线数据传输规格，而决定出该总线的一可工作总线数据传输规格。

根据上述构想，本发明所述的桥接芯片，其中该数据传输规格存储单元包含：一受控开关，其一端电连接于该第一接脚，而另一端电连接于该第二接脚，其可对应接收的该第一信号而发出该第二信号至该中央处理单元中；以及一数据提供单元，和该受控开关的一控制端连接，该数据提供单元可以提供一逻辑输出的高电位或低电位的电压予该受控开关。

根据上述构想，本发明所述的桥接芯片，其中该数据提供单元可为一或非门，信号连接于一电压输入端与一重置信号输入端，可由该电压输入端输入一电压逻辑值，和由该重置信号输入端输入一重置信号逻辑值，并进行判断而产生代表高电位或低电位电压的一状态逻辑值，且将该状态逻辑值输出至该受控开关。

本发明还提供一种总线数据传输规格协调方法，应用于一计算机系统中的一中央处理单元、一桥接芯片与连接在两者之间的一总线，该方法包含下列步骤：使该计算机系统进入一系统协调状态；当该计算机系统进入该系统协调状态时，使该桥接芯片发出一第一信号至该中央处理单元中的一数据传输规格存储单元之中；使该中央处理单元中的该数据传输规格存储单元，对应该第一信号而发出一第二信号至该桥接芯片中；以及使该桥接芯片对应该第二信号所代表该中央处理单元的一总线数据传输规格，而决定出该总线的一可工作总线数据传输规格后，跳出该系统协调状态并以该可工作总线数据传输规格进行数据传输。

根据上述构想，本发明所述的总线数据传输规格协调方法，其中该第二信号代表该中央处理单元所能够传输的最大位的总线数据传输规格，且该桥接芯片根据该第二信号以决定出可支持该中央处理单元的该可工作总线数据传输规格，而该可工作总线数据传输规格是该中央处理单元所能够传输的最大位的总线数据传输规格。

本发明还提供一种中央处理单元，应用于一计算机系统中通过一第一接脚发出一第一信号的一桥接芯片和连接在该中央处理单元与该桥接芯片之间的一总线，该中央处理单元包含：一第二接脚，电连接于该桥接芯片；以及一数据传输规格存储单元，其第一端电连接于该第一接脚，而其第二端电连接于该第二接脚，其可对应接收的该第一信号而发出能够传输的最大位总线数据传输规格的一第二信号至该桥接芯片中，以使该桥接芯片对应该第二信号所代表的总线数据传输规格，而决定出该总线的一可工作总线数据传输规格。

根据上述构想，本发明所述的中央处理单元，其中该数据传输规格存储单元包含：一受控开关，其一端电连接于该第一接脚，而另一端电连接于该第二接脚，其可对应接收的该第一信号而发出该第二信号至该桥接芯片中；以及一数据提供单元，和该受控开关的一控制端连接，该数据提供单元可以提供一逻辑输出的高电位或低电位的电压予该受控开关。

根据上述构想，本发明所述的中央处理单元，其中该数据提供单元可为一或非门，信号连接于一电压输入端与一重置信号输入端，可由该电压输入端输入一电压逻辑值，和由该重置信号输入端输入一重置信号逻辑值，并进行判断而产生代表高电位或低电位电压的一状态逻辑值，且将该状态逻辑值输出至该受控开关。

运用本发明，可于制造桥接芯片时，减少甚至避免对应不同型式的中央处理单元而分别进行生产其不同型式的桥接芯片的不兼容机率，如此一来，同型式的桥接芯片便可支持不同型式的中央处理单元，进而解决背景技术在使用上的不便以及可避免在生产上不必要的浪费，增加系统的有效运作率及彼此的兼容性。

附图说明

本发明可通过下列附图及详细说明，得到更深入的了解：

图1为主机板上各元件配置的线路图。

图2(a)至(d)为中央处理单元和北桥芯片以不同总线宽度搭配而成的系统的方块示意图。

图3为本发明应用在计算机系统中的中央处理单元与桥接芯片间的配置示意图。

图4为本发明其第一较佳实施例的方块示意图。

图5(a)为本发明在第一较佳实施例中的或非门的配置示意图。

图5(b)为该或非门的状态真值表。

图5(c)(d)为两种不同电路状态的信号时序表。

图6为本发明其第二较佳实施例的方块示意图。

图7为本发明结合第一较佳实施例与第二较佳实施例的运用的第三较佳实施例的方块示意图。

图8为本发明第一较佳实施例的流程图。

图9为本发明第二较佳实施例的流程图。

其中，附图标记说明如下：

主机板1                           中央处理单元10

北桥芯片20                        南桥芯片21

芯片组2                           前置总线22

地址总线221                       数据总线222

周边元件扩展接口30                PCI总线301

图形加速端口接口31                AGP总线311

随机存取存储器32                  存储器总线321

ISA接口40                         IDE接口41

USB接口42                         键盘43

鼠标44                            中央处理单元50

第一接脚501                       桥接芯片51

数据传输规格存储单元510

第二接脚511                       总线52

第一信号HAm                       第二信号HAn

受控开关5101                      数据提供单元5102

控制端5103

中央处理单元重置信号CPURESET

或非门61                          电压输入端611

重置信号输入端612                 电压逻辑值A

重置信号逻辑值RST                 状态逻辑值Gate

第一信号HAj                       第二信号HAk

具体实施方式

请参阅图3，其应用在一计算机系统中的一中央处理单元50与一桥接芯片51与连接在两者之间的一总线52的配置示意图。在本发明的第一较佳实施例中，该中央处理单元50与该桥接芯片51如背景技术中所述，为设置于一主机板(图中未示出)之上，而该桥接芯片51便可以一芯片组中的北桥芯片作为代表，由图3所示可知，该中央处理单元50与该桥接芯片51两者间可通过彼此皆作电连接的该总线52而可进行信号的传送与接收。由于该中央处理单元50与该桥接芯片51为集成电路的芯片构造设计，所以在其外表即设有许多的接脚以作为其送出信号或将信号传入的接口。

由背景技术的说明可知，搭配于该中央处理单元50与该桥接芯片51其间的该总线52，当两者所能传送最大位的总线宽度不同时，即所能作信号传递的最大位不一样时，便无法使该中央处理单元50和该桥接芯片51彼此间产生联系；举例来说，一方若以64位的宽度传递信号，而另一方以32位的宽度作信号接收，则此传递的数据将只能接收一半，而造成另外一半数据的遗失。但是，若两方都能够利用总线宽度的位数较大者可以支持总线宽度的位数较小者的特性时，则该中央处理单元50便可以和该桥接芯片51协调出一相同的总线宽度以进行传输，因而便可以解决上述的问题。

请参阅图4，其为本发明第一较佳实施例的方块示意图。在此第一较佳实施例中，将总线数据传输规格定为总线宽度。首先使该计算机系统进入一系统协调状态，例如为一系统重置状态，而对应该计算机系统进入该系统协调状态之际，使该中央处理单元50通过其上的一第一接脚501经由该总线52发出一第一信号HAm至该桥接芯片51中的一数据传输规格存储单元510之中，接着使该桥接芯片51中的该数据传输规格存储单元510，对应该第一信号HAm并通过一第二接脚511同样经由该总线52发出一第二信号HAn至该中央处理单元50中，最后使该中央处理单元50对应该第二信号HAn所代表该桥接芯片51的一总线数据传输规格，而决定出该总线52的一可工作总线数据传输规格后，跳出该系统协调状态并以该可工作总线数据传输规格进行数据传输。该第一信号HAm经由本发明的发明概念，可选用该中央处理单元50和该桥接芯片51通过该总线52产生联系的接脚组中的其中一只接脚来发出，在此第一较佳实施例中，即是使用了该第一接脚501以作其途，同理，另一方面在该第二信号HAn也是如此。

由图4所示可知，其中该数据传输规格存储单元510的第一端通过该总线52而电连接于该中央处理单元50上的该第一接脚501，而其第二端电连接于该桥接芯片51上的该第二接脚511，同样通过该总线52而电连接于该中央处理单元50。该数据传输规格存储单元510可对应接收的该第一信号HAm而发出代表该桥接芯片51所能够传输的最大位的总线数据传输规格的该第二信号HAn至该中央处理单元50中，以使该中央处理单元50对应该第二信号HAn所代表的总线数据传输规格，而决定出该可工作总线数据传输规格；因此，该中央处理单元50便是根据该第二信号HAn以决定出可支持该桥接芯片51的该可工作总线数据传输规格，因此，该可工作总线数据传输规格即是针对该桥接芯片51所能够传输的最大位的总线数据传输规格为代表。

又由图4所示可知，在此第一较佳实施例中，该数据传输规格存储单元510包含一受控开关5101与一数据提供单元5102，该受控开关5101的一端从该数据传输规格存储单元510的第一端再经由该总线52电连接于该第一接脚501，而该受控开关5101的另一端则从该数据传输规格存储单元510的第二端电连接于该第二接脚511，其可对应接收的该第一信号HAm而发出该第二信号HAn至该中央处理单元50中；而该数据提供单元5102，和该受控开关5101的一控制端5103连接，该数据提供单元5102可以提供一逻辑输出的高电位或低电位的电压予该受控开关5101。而在此第一较佳实施例中，该受控开关5101在该计算机系统进入该系统协调状态之前为非导通，以使该中央处理单元50和该桥接芯片51可以独立传输信号以避免相互影响，而该计算机系统进入该系统协调状态后，当该数据提供单元5102提供一高电位电压时，该受控开关5101便呈现为导通，而当该数据提供单元5102提供一低电位电压时，该受控开关5101则呈现为非导通；且在此第一较佳实施例中，该计算机系统中的编码输出方式为，若该受控开关5101呈现为导通时，则该第二信号HAn便可发出一第一规格的高电位电压，若该受控开关5101呈现为非导通时，则该第二信号HAn便可发出一第二规格的低电位电压，其中该第一规格所代表的位数可大于该第二规格的位数。承上所述，当该可工作总线数据传输规格决定出之后，该计算机系统便跳出该系统协调状态，而使得该受控开关5101便恢复成为非导通，且该桥接芯片51可经由该总线52向该中央处理单元50发出一中央处理单元重置信号CPURESET，以通知该中央处理单元50可以运作，使该中央处理单元50和该桥接芯片51以该可工作总线数据传输规格进行两者间的数据传输。该受控开关5101在本发明中可以采用金氧半晶体管，当然也可采用其它类似的受控开关，但此为产业上常用的技术，在此则不多赘述。

请参阅图5(a)，如上所述的该数据提供单元5102可为一或非门61，此图为本发明在第一较佳实施例其中的该或非门61的配置示意图。该或非门61作信号连接于一电压输入端611与一重置信号输入端612，可由该电压输入端611输入一电压逻辑值A，和由该重置信号输入端612输入一重置信号逻辑值RST，并进行判断而产生代表高电位或低电位电压的一状态逻辑值Gate；而在此第一较佳实施例中，该计算机系统进入该系统协调状态后，该计算机系统便可产生出该电压逻辑值A和该重置信号逻辑值RST，此处逻辑值之意为在该计算机系统中以二进制的方式使用了“1”和“0”两种值的逻辑，且于现有的电路设计上以“1”可代表为输入的高电位电压，“0”则可代表为接地的低电位电压，并且进而可通过和该或非门61电连接的该控制端5103，将所产生的该状态逻辑值Gate输出至该受控开关5101中。

请参阅图5(b)，为该或非门61的状态真值表。同样以“1”和“0”两种逻辑值来表示输入的电压高低，由于本发明所使用的该或非门61为现有技术，此一对应的真值表亦可由现有技术以求出，在此不加赘述。请参阅图5(c)(d)，为两种不同电路状态的信号时序表。图5(c)为在重置状态时将该电压逻辑值A施一接地电压A(GND)，该重置信号逻辑值RST为0，且对应的该状态逻辑值Gate为1的信号时序表；图5(d)为在重置状态时将该电压逻辑值A施一加压电压A(Vcc)，该重置信号逻辑值RST为0，且对应的该状态逻辑值Gate为0的信号时序表。而本实施例的说明是使用该或非门61以得到该状态逻辑值Gate，然亦可使用现有技术中的其它装置而同样可达成此目的加以配置；因此，由图5(a)所示可知，我们可通过此现有的电路构造而使得本发明中的该数据提供单元5102得以提供该受控开关5101适用的高电位或低电位电压，以反应该桥接芯片51本身所能够传输的最大位的总线数据传输规格。

因此，承上所述在进入该系统协调状态后，接着该中央处理单元50便会发出该第一信号HAm，目的是为驱动该桥接芯片51发出代表其本身所能够传输的最大位的总线数据传输规格的该第二信号HAn；举例来说，若该桥接芯片51只能以32位的总线宽度作信号传输时，则当该第一信号HAm发出后，该或非门61便会输出代表低电位电压的该状态逻辑值Gate为“0”，并使该受控开关5101呈现为非导通，如此该桥接芯片51便发出第二规格(32位)的低电位电压的该第二信号HAn，反之，若该桥接芯片51能以64位的总线宽度作信号传输时，则当该第一信号HAm发出后，该或非门61便会输出代表高电位电压的该状态逻辑值Gate为“1”，并使该受控开关5101呈现为导通，如此该桥接芯片51便发出第一规格(64位)的高电位电压的该第二信号HAn，因此，该可工作总线数据传输规格便可由该中央处理单元50所定出。在此第一较佳实施例中，可将总线数据传输规格定为总线宽度，故得到的该可工作总线数据传输规格便为一可工作总线宽度；同理，若将总线数据传输规格定为总线速度时，该可工作总线数据传输规格为一可工作总线速度。而此实施例的数据传输是以1位作说明，即产生有0和1两种结果，但若是以2位或2位以上作数据传输时，以2位举例来说便有(0，0)、(0，1)、(1，0)和(1，1)的四种组合，此时就需以两组的该数据传输规格存储单元510以作数据的传输，即可达成本发明的要求；然而此是常见的技术延伸，故在此不多加说明。

由上述的第一较佳实施例可知，该可工作总线数据传输规格的决定是根据该桥接芯片51所能够传输的最大位的总线数据传输规格，即该中央处理单元50发出该第一信号HAm后再对应接收的该第二信号HAn，才加以决定本身要以何种规格和该桥接芯片51进行彼此间的数据传输；所以，本发明中的该数据传输规格存储单元510并未对两者间所能够传输的最大位的总线数据传输规格进行任何的比较与判断，仅是针对两者间所发送信号的驱动而进行功能上的状态反应，并以本身设计的最大规格来运作。但如果具有该数据传输规格存储单元510的其中一方其能够传输的最大位的总线数据传输规格大于另一方时，以第一较佳实施例举例来说，即该桥接芯片51的总线宽度为代表较大规格的64位，而该中央处理单元50则只为代表较小规格的32位时，又依本发明的总线数据传输规格协调方法所决定的该可工作总线宽度为64位，如此便会产生数据传输上的问题，因为32位的该中央处理单元50是无法运作在64位的数据传输规格上的，因此对于此种总线宽度的组合需再辅以另一实施例方可避免此问题的产生。

请参阅图6，其为本发明第二较佳实施例的方块示意图。在此第二较佳实施例中，将总线数据传输规格定为总线宽度。配合前述第一较佳实施例，此第二较佳实施例和第一较佳实施例方法相似，只是将该数据传输规格存储单元510变更设置在该中央处理单元50中，由图6所示可知，同样可分别由该第一接脚501与该第二接脚511发出该第一信号HAj和该第二信号HAk(在此第二较佳实施例中，以j和k取代第一较佳实施例中的m和n，是为了和第一较佳实施例区分可发出同样功能的信号但却是来自不同部位的接脚上)，相异之处在于此时发出该第一信号HAj的该第一接脚501是设于该桥接芯片51之上，而发出该第二信号HAk的该第二接脚511则是设于该中央处理单元50之上，该第二信号HAk代表该中央处理单元50所能够传输的最大位的总线数据传输规格，且该桥接芯片51便根据该第二信号HAk以决定出可支持该中央处理单元50的该可工作总线数据传输规格；同样地，该数据提供单元5102可如第一较佳实施例中的图5(a)中的该或非门61的配置示意图，而能在该计算机系统进入该系统协调状态后，对应该第一信号HAj且依该中央处理单元50本身所能够传输的最大位的总线数据传输规格，而产生代表高电位或低电位电压的该状态逻辑值Gate，并可决定该受控开关5101是否需导通，进而发出第一规格的高电位电压或第二规格的低电位电压的该第二信号HAk，其中该第一规格所代表的位数可大于该第二规格的位数。因此，在此第二较佳实施例中该可工作总线数据传输规格是根据该中央处理单元50所能够传输的最大位的总线数据传输规格来决定。

请参阅图7，其是本发明结合第一较佳实施例与第二较佳实施例的运用的第三较佳实施例的方块示意图。由前两个实施例可知，若该数据传输规格存储单元510所设置的一方其所能够传输的最大位的总线数据传输规格大于另外一方时，仍可能因为这样的不同规格的组合而产生数据传输上的问题，故在此第三较佳实施例中，我们将该数据传输规格存储单元510同时各分别设置其一在该中央处理单元50与该桥接芯片51中，且在该计算机系统进入该系统协调状态后，能各自从其上的该第一接脚501分别发出该第一信号HAm、HAj，而对应一方的该数据传输规格存储单元510便能分别对应该第一信号HAm、HAj而发出代表其本身所能够传输的最大位的总线数据传输规格的该第二信号HAn、HAk至另一方中；因此，当两方的总线数据传输规格有所不同时，在该总线52两旁所各自电连接的该数据传输规格存储单元510同时运作下，定会有一组的搭配无法正确地决定出该可工作总线数据传输规格，故此第三较佳实施例的特征便是在于可由另一组的搭配来决定出该可工作总线数据传输规格，举例来说，由图所示若该中央处理单元50为64位而该桥接芯片51为32位时，便可由该数据传输规格存储单元510是设置在该桥接芯片51的这组搭配来定出该可工作总线数据传输规格，反之，若该中央处理单元50为32位而该桥接芯片51为64位时，便可由该数据传输规格存储单元510是设置在该中央处理单元50的这组搭配来定出该可工作总线数据传输规格，此外，其内部信号处理过程和第一较佳实施例及第二较佳实施例相同。因此，由上述三个实施例的说明可知本发明可确实地避免了因为该中央处理单元50和该桥接芯片51因为总线数据传输规格的不同，而产生可能的数据传输的错误，同时，经由本发明的方法与装置，能够使双方可以找出相互支持和进行数据的传送与接收的方法，因此，成功地解决了如背景技术中所述因为兼容性而产生无法正常运作的情况，与避免使用上以及生产上的不便利性，成功地达成了开发本发明的主要目的。

请参阅图8，其是本发明第一较佳实施例的流程图。首先，计算机系统进入系统协调状态，其次，中央处理单元50发出第一信号HAm至桥接芯片51中的数据传输规格存储单元510之中，接着，桥接芯片51中的数据传输规格存储单元510，对应第一信号HAm而发出第二信号HAn至中央处理单元50中，最后，中央处理单元50对应第二信号HAh所代表桥接芯片51的总线数据传输规格，而决定出总线52的可工作总线数据传输规格后，跳出系统协调状态并以可工作总线数据传输规格进行数据传输，且桥接芯片51可经由总线52向中央处理单元50发出中央处理单元重置信号CPURESET，以通知中央处理单元50可以运作。

请参阅图9，其是本发明第二较佳实施例的流程图。首先，计算机系统进入系统协调状态，其次，桥接芯片51发出第一信号HAj至中央处理单元50中的数据传输规格存储单元510之中，接着，中央处理单元50中的数据传输规格存储单元510，对应第一信号HAj而发出第二信号HAk至桥接芯片51中，最后，桥接芯片51对应第二信号HAk所代表中央处理单元50的总线数据传输规格，而决定出总线52的可工作总线数据传输规格后，跳出系统协调状态并以可工作总线数据传输规格进行数据传输，且桥接芯片51可经由总线52向中央处理单元50发出中央处理单元重置信号CPURESET，以通知中央处理单元50可以运作。

综上所述，运用本发明的技术便可于制造桥接芯片时，减少甚至避免对应不同型式的中央处理单元而分别进行生产其不同型式的桥接芯片的不兼容机率，如此一来，同型式的桥接芯片便可支持不同型式的中央处理单元，进而解决背景技术在使用上的不便以及可避免在生产上不必要的浪费，增加系统的有效运作率及彼此的兼容性，确实达成发展本发明的主要目的。然而，本发明得由本领域的普通技术人员任施匠思而为诸般修饰，然皆不脱如附权利要求书所欲保护的范围。

Claims (12)

1.一种总线数据传输规格协调方法，应用于一计算机系统中的一中央处理单元、一桥接芯片与连接在两者之间的一总线，该方法包含下列步骤：

使该计算机系统进入一系统协调状态；

当该计算机系统进入该系统协调状态时，使该中央处理单元发出一第一信号至该桥接芯片中的一数据传输规格存储单元之中；

使该桥接芯片中的该数据传输规格存储单元，对应该第一信号而发出一第二信号至该中央处理单元中；以及

使该中央处理单元对应该第二信号所代表该桥接芯片的一总线数据传输规格，而决定出该总线的一可工作总线数据传输规格后，跳出该系统协调状态并以该可工作总线数据传输规格进行数据传输。

2.如权利要求1所述的总线数据传输规格协调方法，其中该系统协调状态为该计算机系统的重置状态，而该数据传输规格存储单元包含一受控开关与一数据提供单元。

3.如权利要求2所述的总线数据传输规格协调方法，其中该受控开关在该计算机系统进入该系统协调状态之前为非导通，而在该计算机系统进入该系统协调状态后，当该数据提供单元提供一高电位电压时，该受控开关便呈现为导通，而当该数据提供单元提供一低电位电压时，该受控开关则呈现为非导通，在该计算机系统中的编码输出方式为，若该受控开关呈现为导通时，则该第二信号便发出一第一规格的高电位电压，若该受控开关呈现为非导通时，则该第二信号便发出一第二规格的低电位电压，且当该可工作总线数据传输规格决定出之后，该计算机系统便跳出该系统协调状态，而该受控开关便恢复成为非导通，使该中央处理单元和该桥接芯片可以独立传输信号以避免相互影响，且其中该第一规格所代表的位数大于该第二规格的位数。

4.如权利要求1所述的总线数据传输规格协调方法，其中该第二信号代表该桥接芯片所能够传输的最大位的总线数据传输规格，且该中央处理单元是根据该第二信号以决定出可支持该桥接芯片的该可工作总线数据传输规格，而该可工作总线数据传输规格是该桥接芯片所能够传输的最大位的总线数据传输规格。

5.如权利要求1所述的总线数据传输规格协调方法，其中该可工作总线数据传输规格决定出之后，该桥接芯片经由该总线向该中央处理单元发出一中央处理单元重置信号，以通知该中央处理单元可以运作，使该中央处理单元和该桥接芯片以该可工作总线数据传输规格进行两者间的数据传输。

6.如权利要求1所述的总线数据传输规格协调方法，其中该总线数据传输规格为总线宽度，对应该总线数据传输规格为总线宽度时，该可工作总线数据传输规格为一可工作总线宽度，而该总线数据传输规格亦可为总线速度，对应该总线数据传输规格为总线速度时，该可工作总线数据传输规格为一可工作总线速度。

7.一种桥接芯片，应用于一计算机系统中通过一第一接脚发出一第一信号的一中央处理单元和连接在该中央处理单元与该桥接芯片之间的一总线，该桥接芯片包含：

一第二接脚，电连接于该中央处理单元；以及

一数据传输规格存储单元，其第一端电连接于该第一接脚，而其第二端电连接于该第二接脚，其可对应接收的该第一信号而发出能够传输的最大位总线数据传输规格的一第二信号至该中央处理单元中，以使该中央处理单元对应该第二信号所代表的总线数据传输规格，而决定出该总线的一可工作总线数据传输规格。

8.如权利要求7所述的桥接芯片，其中该数据传输规格存储单元包含：

一受控开关，其一端电连接于该第一接脚，而另一端电连接于该第二接脚，其可对应接收的该第一信号而发出该第二信号至该中央处理单元中；以及

一数据提供单元，和该受控开关的一控制端连接，该数据提供单元可以提供一逻辑输出的高电位或低电位的电压予该受控开关，且该数据提供单元为一或非门，该或非门信号连接于一电压输入端与一重置信号输入端，可由该电压输入端输入一电压逻辑值，和由该重置信号输入端输入一重置信号逻辑值，并进行判断而产生代表高电位或低电位电压的一状态逻辑值，且将该状态逻辑值输出至该受控开关。

9.一种总线数据传输规格协调方法，应用于一计算机系统中的一中央处理单元、一桥接芯片与连接在两者之间的一总线，该方法包含下列步骤：

使该计算机系统进入一系统协调状态；

当该计算机系统进入该系统协调状态时，使该桥接芯片发出一第一信号至该中央处理单元中的一数据传输规格存储单元之中；

使该中央处理单元中的该数据传输规格存储单元，对应该第一信号而发出一第二信号至该桥接芯片中；以及

使该桥接芯片对应该第二信号所代表该中央处理单元的一总线数据传输规格，而决定出该总线的一可工作总线数据传输规格后，跳出该系统协调状态并以该可工作总线数据传输规格进行数据传输。

10.如权利要求9所述的总线数据传输规格协调方法，其中该第二信号代表该中央处理单元所能够传输的最大位的总线数据传输规格，且该桥接芯片根据该第二信号以决定出可支持该中央处理单元的该可工作总线数据传输规格，而该可工作总线数据传输规格是该中央处理单元所能够传输的最大位的总线数据传输规格。

11.一种中央处理单元，应用于一计算机系统中通过一第一接脚发出一第一信号的一桥接芯片和连接在该中央处理单元与该桥接芯片之间的一总线，该中央处理单元包含：

一第二接脚，电连接于该桥接芯片；以及

一数据传输规格存储单元，其第一端电连接于该第一接脚，而其第二端电连接于该第二接脚，其可对应接收的该第一信号而发出能够传输的最大位总线数据传输规格的一第二信号至该桥接芯片中，以使该桥接芯片对应该第二信号所代表的总线数据传输规格，而决定出该总线的一可工作总线数据传输规格。

12.如权利要求11所述的中央处理单元，其中该数据传输规格存储单元包含：

一受控开关，其一端电连接于该第一接脚，而另一端电连接于该第二接脚，其可对应接收的该第一信号而发出该第二信号至该桥接芯片中；以及

一数据提供单元，和该受控开关的一控制端连接，该数据提供单元可以提供一逻辑输出的高电位或低电位的电压予该受控开关，且该数据提供单元为一或非门，该或非门信号连接于一电压输入端与一重置信号输入端，可由该电压输入端输入一电压逻辑值，和由该重置信号输入端输入一重置信号逻辑值，并进行判断而产生代表高电位或低电位电压的一状态逻辑值，且将该状态逻辑值输出至该受控开关。

Images