CN1813197A - 存储总线检查过程 - Google Patents

存储总线检查过程 Download PDF

Info

Publication number
CN1813197A
CN1813197A CNA2004800182818A CN200480018281A CN1813197A CN 1813197 A CN1813197 A CN 1813197A CN A2004800182818 A CNA2004800182818 A CN A2004800182818A CN 200480018281 A CN200480018281 A CN 200480018281A CN 1813197 A CN1813197 A CN 1813197A
Authority
CN
China
Prior art keywords
bit pattern
data bus
received
electronic module
storage unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800182818A
Other languages
English (en)
Other versions
CN100451668C (zh
Inventor
M·弗洛曼
J·克林特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangbolong Electronics Hong Kong Co ltd
Original Assignee
Nokia Oyj
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=33552820&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN1813197(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Nokia Oyj filed Critical Nokia Oyj
Publication of CN1813197A publication Critical patent/CN1813197A/zh
Application granted granted Critical
Publication of CN100451668C publication Critical patent/CN100451668C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

一种用于检查链接主机装置与存储卡的数据总线的可用宽度的方法。最好是在引导过程中，主机装置通过数据总线向存储卡发送测试位模式(步骤210)。测试位模式可能是(1010...)或(0101...)。在收到测试位模式时(步骤210)，存储卡通过相同的数据总线向主机装置发送响应位模式(步骤230)。响应位模式是测试位模式的补码，以便允许主机装置把响应位模式与测试位模式进行比较(步骤240)，并根据比较结果来确定数据总线的可用宽度(步骤250)。

Description

存储总线检查过程
发明领域
一般来说，本发明涉及电子存储卡以及它在主机装置中的使用，更具体来说，涉及检查链接这种存储卡与主机装置的数据总线的电气功能性的方法。
发明背景
存储卡是本领域已知的。例如，基于闪存的卡是包含大量非易失性存储器的小型封装卡，它可按照可移动方式插入便携电子装置。这类存储卡一般用于在其中数据存储装置可被拆卸并由另一个替换的个人计算机、笔记本电脑、个人数字助理、移动电话和照相机。具体来说，“多媒体卡”的尺寸很小，但目前可存储多达128MB的数据。“多媒体卡”封装具有七焊盘串行接口，并且易于集成到各种主机装置中。主机装置一般仅提供一个用于插入一个“多媒体卡”的插槽。那是因为一次只有一个卡/主机可通话。主机具有数据处理器、如ASIC(专用集成电路)或者可操作地连接到卡插槽的芯片组。如Cedar等人(WO02/15020)所公开的，作为系统初始化例程的一部分，把唯一地址分配给所插入的各存储卡。唯一卡标识(CID)号在制造过程中存储在各卡的寄存器中。为了让主处理器最初能够对各卡寻址，并且又分配这类地址，主机命令所有的卡同时传送其CID。此后，把唯一的小地址分配给所插入的每个卡。
有两种主要方式影响存储器与主处理器之间的数据率。一种是总线频率，另一种是总线宽度。数据率还可能受到不同的定时方法、例如采用上升/下降沿的单沿和双沿数据定时的影响。对于当今已知的技术，总线宽度通过检查来自设置在存储卡中的内部寄存器的值来获得。
有利且希望的是消除用于确定存储总线宽度的存储卡中的内部寄存器以及寄存器检查过程。
发明内容
本发明采用存储总线检查过程来确定存储总线的宽度。最好是在引导过程中，主机装置向装置插槽中插入的存储卡发送测试位模式，并且把测试位模式与存储卡所提供的响应位模式进行比较。有利的是，响应位模式是测试位模式的补码。通过这个简单过程，能够确定可用的数据总线宽度。可用数据总线宽度可能不同于主机装置的最大总线宽度或者存储卡的总线宽度。主机装置的最大总线宽度可能大于、小于或者等于存储卡的总线宽度。
必要时，执行总线检查过程的第二周期，以便确保这些位不会保持为‘0’或‘1’。有利的是，第二周期的测试位模式是第一位模式的补码。通过这类握手过程，可检验数据总线的电气功能性。此外，还能够让各种数据总线宽度的主机装置与各种数据总线宽度的存储卡混合。通过本发明，不再需要检查来自位于存储卡中的内部寄存器的总线宽度值。
根据本发明的第一方面，提供一种用于检查第一电子模块与可操作地连接到第一电子模块的第二电子模块之间的数据总线的电子功能性的方法。该方法包括：
通过数据总线向第二电子模块传送第一位模式；
根据所接收的第一位模式在第二电子模块中产生第二位模式；以及
通过数据总线向第一电子模块传送第二位模式。
该方法还包括：
把所接收的第二位模式与第一位模式进行比较以便确定可用数据总线宽度。
第二位模式与第二电子模块中的所接收的第一位模式具有预定关系。
第一位模式和第二位模式中的每个位最好具有‘0’或者‘1’的值，以及第二位模式是所接收的第一模式的补码，使得第二位模式中的位具有与所接收的第一位模式中的相应位的值不同的值。
如果所接收的第二位模式仅具有其中的模式是第一位模式的相应部分的补码的一个部分，则比较步骤根据该部分来确定数据总线的可用宽度。
也能够在第二周期中执行方法步骤，其中，在第二周期中传送给第二电子模块的位模式是第一周期中的第一位模式的补码，以及在第二周期中回送给第一电子模块的响应位模式与第二周期中第二电子模块所接收的位模式也具有预定关系。
第二电子模块可以是存储卡。
根据本发明的第二方面，提供一种在第一电子模块中用于检查第一电子模块与第二电子模块之间的数据总线的电子功能性的软件程序。该程序包括：
第一代码，用于比较
通过数据总线提供给第二电子模块的第一位模式与
响应在第二电子模块中所接收的第一位模式而从第二电子模块接收的第二位模式，第二位模式与所接收的第一位模式具有预定关系；以及
第二代码，根据预定关系，确定在第一电子模块与第二电子模块之间传送数据的数据总线的可用总线宽度。
程序还包括用于产生第一位模式的第三代码。
第一代码还有利地比较
通过数据总线提供给第二电子模块的第三位模式与
响应在第二电子模块中所接收的第三位模式而从第二电子模块接收的第四位模式，其中，第三位模式是第一位模式的补码，以及第四位模式与所接收的第三位模式具有预定关系，以便允许第二代码确定数据总线的可用总线宽度。
根据本发明的第三方面，提供一种在电子装置中使用的存储单元，电子装置具有用于处理数据的主机电子模块以及可操作地把主机模块连接到存储单元的数据总线。存储单元包括：
用于通过数据总线从主机模块接收第一位模式的部件；以及
响应所接收的第一位模式而在数据总线上提供第二位模式的部件，其中，第二位模式与所接收的第一位模式具有预定关系，以便允许主机模块根据在主机模块中所接收的第二位模式来确定数据总线的可用总线宽度。
根据本发明的第四方面，提供一种具有接纳存储单元的部件的电子装置。电子装置包括：
数据处理单元；
把数据处理单元链接到存储单元的数据总线；以及
用于检查数据总线的电子功能性的程序，该程序包括：
第一代码，用于通过数据总线向存储单元提供第一位模式；
第二代码，用于把第一位模式与从存储单元所接收的第二位模式进行比较，第二位模式响应第一位模式而提供，第二位模式与在存储单元中所接收的第一位模式具有预定关系，以及
第三代码，用于根据所接收的第二位模式来确定数据总线的可用宽度。
存储单元包括：
用于通过数据总线从主机模块接收第一位模式的部件；以及
响应所接收的第一位模式而在数据总线上提供第二位模式的部件。
电子装置包括移动电话。
通过结合图1至图6来阅读本说明，本发明将变得十分清楚。
附图概述
图1是框图，说明具有连接到存储卡的主机模块的电子装置，其中，主机模块正向存储卡发送测试位模式。
图2是框图，说明相同的电子装置，其中，存储卡正向主机模块发送响应位模式。
图3是示意表示，说明一种根据本发明能够检查数据总线的移动电话。
图4是示意表示，说明具有用于响应测试位模式而产生响应位模式的部件的存储单元。
图5是框图，说明在第一电子模块与第二模块之间交换、用于确定它们之间的可用数据总线宽度的模式。
图6是流程图，说明根据本发明的数据总线宽度检查过程。
实施本发明的最佳方式
图1和图2说明一种电子装置100，它包括具有一个或多个插槽以便允许一个或多个存储卡插入模块中的主机模块10。存储卡由存储单元30表示。主机模块10还包括处理器或ASIC(专用集成电路)20，它具有控制端口22和数据端口24，其中的每个具有链接存储单元30的总线(110，120)线路。根据本发明，数据总线120的宽度在存储单元30的引导过程中获得。
根据本发明的一个实施例，存储总线检查方法包括两个步骤。在第一步骤中，如图1所示，主机模块10向存储单元30发送测试位模式。测试位模式最好是具有交替的0和1的形式，例如(01010101…)和(10101010…)。模式长度或者位模式中的位数量与主机模块10的最大数据总线宽度相同。采用交替的0和1的位模式，相邻引脚将具有相反的值。
在收到测试位模式时，存储单元30向主机模块10回送响应位模式，如图2所示。响应模式中的每个位是测试模式中的相应位的补码。例如，如果测试模式为(01010101…)，则响应模式为(10101010…)。当主机模块10接收到来自存储单元30的响应模式时，它把响应模式与测试模式进行比较。如果响应模式是测试模式的准确镜像，则数据总线的宽度为主机模块10的最大数据总线宽度，假定数据总线上的所有“位”正确地起作用。如果位没有保持为‘1’或‘0’，则它正确地起作用。但是，如果存储单元30只能接收比测试模式中的位数量更少的位，则主机模块10所接收的响应模式不会完全是测试模式的镜像。在那种情况中，存储单元30根据它接收的有效位的数量来设置其外部数据总线宽度。
至少有两种方式来设置存储器的总线宽度。
第一种方式是，存储单元30根据它接收的有效位来设置其总线宽度。由于存储单元30可能接收到比测试模式中的位数量更少的位，它根据所接收的位模式来提供响应模式。
第二种方式是，主机模块确定卡总线宽度，然后通过附加命令周期把该总线宽度传递给存储单元。在这种情况中，存储单元可接收与测试模式中相同数量的位，或者它可接收比测试模式中的位数量更多的位，下面进行描述：
当存储单元30可接收比测试模式中的位数量更多的位时，主机模块10所接收的响应模式将是测试模式的镜像，假定所有位正确地起作用。在那种情况中，主机模块10根据测试模式的数量来设置总线宽度。
当存储单元30可接收与测试模式中相同数量的位，但位的一个或多个有缺陷时，主机模块10所接收的响应模式可能不会完全是测试模式的镜像。因此，如果主机模块10通过比较过程确定它接收到比所发送的更少的有效数据位，则所接收的位数量定义存储器存取期间的所使用数据总线宽度。否则，所使用的数据总线宽度与主机模块10的最大数据总线宽度相同。
例如，主机模块10具有8位数据总线，并且它向存储单元30发出(10101010)的测试位模式。如果主机模块10所接收的响应模式为(01011111)，则“多媒体卡”可能具有8针数据总线，但最后四位保持为“1”。但是，如果总线宽度为2n(1，2，4或8…)，则“多媒体卡”也能够具有4位数据总线。在这种情况下，可以安全地假定存储器存取的有效位数量为4。然而，有用的是，执行第二测试周期，使得主机模块10发出不同的测试位模式(01010101)，以便确信响应模式为(10101111)。一般来说，如果数据总线不一定是2的乘方，则需要第二周期，以便在响应测试模式(10101010)的响应模式为(01011111)时，确定卡是具有3位还是5位数据总线。
同样，当主机模块10具有4位数据总线，但卡的数据总线的宽度大于4时，则需要发出第二周期测试模式，以便确定卡是具有3位还是4位数据总线。
在任何情况下，优选的方法是，第二周期的测试位模式是第一周期的位模式的补码，以及响应位模式是相应测试位模式的补码。以上实例的测试过程在表I和表II中概括。
测试位模式可由可操作地连接到ASIC 20的软件程序26产生。软件程序26可包括计算机代码，它用于执行位模式比较，以便确定数据总线的宽度。但是，测试模式和比较算法可能是ASIC功能的组成部分。
本发明提供一种有效方式来检查数据总线的电气功能性，其中包括总线上的某些位保持为“0”或“1”的情况。数据总线的宽度可由主机模块10来确定，而无需访问存储单元30中的内部寄存器。由于所使用的数据总线宽度通过如上所述的握手协议来确定，因此能够让各种主机单元数据总线宽度与各种卡存储总线宽度进行混合。
电子装置100可能是移动电话、成像装置、个人计算机、笔记本电脑、个人数字助理装置(PDA)、诸如MP3播放器等音乐存储及播放装置、多媒体流装置等。图3是示意表示，说明一种移动电话，它具有接纳存储单元30的插槽32、可操作地连接到主机电子模块10和天线42以便进行数据通信的收发器40、以及显示文本和图像的显示器50。存储单元30可从插槽32中取走并用另一个存储单元替换。
图4是存储单元30的示意表示，它被编程为响应测试位模式130而产生响应位模式140。响应位模式与测试位模式具有预定关系。如图4所示，存储单元30具有用于插入到主机模块10的插槽32(图3)中的引脚150。引脚150包括要连接到控制总线110的引脚以及要连接到数据总线120的引脚。
一般来说，最好是作为引导过程的组成部分来进行两个周期测试过程，以便确定在主机模块与电子装置中所插入的“多媒体卡”之间传送数据要使用的数据总线的宽度。但是，能够采用一个测试周期来确定总线宽度。如果数据总线以上拉实现(即位通常为高)进行工作，则测试位模式最好以(1010…)开始。如果数据总线以下拉实现(即位通常为低)进行工作，则测试位模式最好以(0101…)开始。这样，可能不需要第二周期。但是，如果数据总线以高z(非拉式)实现进行工作，则具有互补位模式的两个周期是优选的。
        主机   MMC总线       卡
  输出   输入   缺省   输入   输出
周期I   10101010   01011111   11111NC1NC1NC1NC   1010   0101
周期II   01010101   10101111   11111NC1NC1NC1NC   0101   1010
                      表I
                8针主机和4针卡
注意1：在第一周期中，最后四位不改变状态->保持为一(未知引脚数)或4位总线。在这种情况中，通过利用数据总线是2的倍数的假设，总线可定义为4。如果允许非偶数数据总线宽度，则需要第二周期。
注意2：最后4位没有一个改变状态，因而总线宽度为4，因为最后四位没有起作用。
      主机   MMC总线   卡
  输出   输入   缺省   输入   输出
  1010NCNCNCNC   0101   1111NANANANA   10101111   01010000
                        表II
                    4针主机和8针卡
注意：在这种情况中，通过利用数据总线是2的倍数的假设，总线可定义为4。如果允许非偶数数据总线宽度，则需要第二周期来定义数据总线宽度是否为3。
已经针对链接主机电子模块与存储卡的数据总线来公开本发明。但是，相同的检查过程也可用来确定把第一电子模块链接到第二电子模块的数据总线的可用宽度，如图5所示。如图5所示，第一电子模块10是主机模块，它向第二电子模块10’发送测试位模式以及从其接收响应位模式。具体来说，控制总线110和数据总线120连接到第二电子模块10’中的存储单元30’。
图6是流程图，说明根据本发明的数据总线宽度检查过程。如流程图200所示，主机装置在步骤210经由数据总线向存储卡发送测试位模式。存储卡在步骤220反转所接收的测试位模式，以及在步骤230把反转位模式发送给主机装置。通过在步骤240比较测试位模式与来自存储单元的所接收位模式，主机装置在步骤250确定数据总线的可用宽度。必要时，可执行第二周期，与步骤220至240相似。第二周期中的测试位模式最好是在步骤220中的测试位模式的补码。第二周期可用来确保数据总线中没有位被保持为‘0’或‘1’。
因此，虽然针对本发明的一个实施例来描述了本发明，但本领域的技术人员会理解，可进行其形式和细节中的上述及其它各种变更、省略和偏离，而没有背离本发明的范围。

Claims (33)

1.一种用于检查第一电子模块与可操作地连接到第一电子模块的第二电子模块之间的数据总线的电子功能性的方法，所述方法的特征在于：
通过所述数据总线向第二电子模块传送第一位模式；
根据在第二电子模块中所接收的第一位模式在第二电子模块中提供第二位模式，第二位模式与所接收的第一位模式具有预定关系；以及
在第一电子模块中通过所述数据总线从第二电子模块接收第二位模式。
2.如权利要求1所述的方法，其特征还在于：
把所接收的第二位模式与第一位模式进行比较，以便根据所述预定关系来确定所述数据总线的可用总线宽度。
3.如权利要求1或2所述的方法，其特征在于，第一位模式具有‘0’和‘1’的交替模式。
4.如权利要求1或2所述的方法，其特征在于，所接收的第一位模式和第二位模式中的每个位具有或者为‘0’或者为‘1’的值，以及第二位模式是所接收的第一位模式的补码，使得第二位模式中的位具有与所接收的第一位模式中的相应位的值不同的值。
5.如权利要求2所述的方法，其特征在于，第一电子模块具有由预定位数所定义的最大总线宽度，所接收的第二位模式具有其中模式是第一位模式的对应部分的补码的一个部分，所述部分具有比所述预定位数更少的另一位数，以及所述比较步骤根据所接收的第二位模式中的所述部分来确定所述数据总线的可用宽度。
6.如权利要求1所述的方法，其特征还在于：
通过所述数据总线向第二电子模块传送第三位模式，其中第三位模式是第一位模式的补码；以及
通过所述数据总线从第二电子模块接收第四位模式，第四位模式与第二电子模块中所接收的第三位模式具有预定关系。
7.如权利要求6所述的方法，其特征还在于：
把第一电子模块中所接收的第四位模式与第三位模式进行比较，以便确定可用总线宽度。
8.如权利要求1-7中的任一项所述的方法，其特征在于，第二电子模块包括存储卡。
9.如权利要求8所述的方法，其特征在于，第一电子模块具有最大总线宽度，以及所述存储卡具有多个数据引脚，所述数据引脚的数量等于所述最大总线宽度上可传送的位数。
10.如权利要求8所述的方法，其特征在于，第一电子模块具有最大总线宽度，以及所述存储卡具有多个数据引脚，所述数据引脚的数量小于所述最大总线宽度上可传送的位数。
11.如权利要求8所述的方法，其特征在于，第一电子模块具有最大总线宽度，以及所述存储卡具有多个数据引脚，所述数据引脚的数量大于所述最大总线宽度上可传送的位数。
12.一种用于第一电子模块中以检查第一电子模块与第二电子模块之间的数据总线的电子功能性的软件程序，所述程序的特征在于：
代码，用于比较
通过所述数据总线提供给第二电子模块的第一位模式与
通过所述数据总线从第二电子模块接收的第二位模式，其中响应第二电子模块中所接收的第一位模式而提供第二位模式，第二位模式与所接收的第一位模式具有预定关系。
13.如权利要求12所述的软件程序，其特征还在于：
另一个代码，根据所述预定关系，用于确定在第一电子模块与第二电子模块之间传送数据的数据总线的可用总线宽度。
14.如权利要求12或13所述的软件程序，其特征在于，所接收的第一位模式具有‘0’和‘1’的交替模式，以及第二位模式是所接收的第一位模式的补码。
15.如权利要求12所述的软件程序，其特征还在于用于产生第一位模式的第三代码。
16.如权利要求13所述的软件程序，其特征在于，第一电子模块具有由预定位数所定义的最大总线宽度，所接收的第二位模式具有其中模式是第一位模式的对应部分的补码的一个部分，所述部分具有比所述预定位数更少的另一位数，以及所述另一个代码根据所接收的第二位模式中的所述部分来确定所述数据总线的可用宽度。
17.如权利要求13所述的软件程序，其特征在于，所述代码还比较
通过所述数据总线提供给第二电子模块的第三位模式与
通过所述数据总线从第二电子模块接收的第四位模式，其中第三位模式是第一位模式的补码，第四位模式是响应第二电子模块中所接收的第三位模式而提供的，以及第四位模式与所接收的第三位模式具有预定关系，以便允许所述另一个代码确定所述数据总线的可用总线宽度。
18.一种供电子装置中使用的存储单元，所述电子装置具有用于处理数据的主机电子模块以及用于可操作地把所述主机模块连接到所述存储单元的数据总线，所述存储单元的特征在于：
用于通过所述数据总线从所述主机模块接收第一位模式的部件；以及
响应所接收的第一位模式、用于在所述数据总线上提供第二位模式的部件，其中第二位模式与所接收的第一位模式具有预定关系。
19.如权利要求18所述的存储单元，其特征在于，所述主机电子模块适合比较第一位模式与所述主机模块中接收的第二位模式，以便根据所述预定关系来确定所述数据总线的可用总线宽度。
20.如权利要求18或19所述的存储单元，其特征在于，所接收的第一位模式具有‘0’和‘1’的交替模式，以及第二位模式是所接收的第一位模式的补码。
21.如权利要求19所述的存储单元，其特征在于，所述数据总线具有最大总线宽度，以及所述存储单元具有用于可操作地连接到所述数据总线的多个数据引脚，并且所述数据引脚的数量小于所述最大总线宽度上可传送的数据位数。
22.如权利要求19所述的存储单元，其特征在于，所述数据总线具有最大总线宽度，以及所述存储单元具有用于可操作地连接到所述数据总线的多个数据引脚，并且所述数据引脚的数量等于所述最大总线宽度上可传送的数据位数。
23.如权利要求19所述的存储单元，其特征在于，所述数据总线具有最大总线宽度，以及所述存储单元具有用于可操作地连接到所述数据总线的多个数据引脚，并且所述数据引脚的数量大于所述最大总线宽度上可传送的数据位数。
24.一种具有接纳存储单元的部件的电子装置，其特征在于：
数据处理单元；
把所述数据处理单元链接到所述存储单元的数据总线；以及
用于检查所述数据总线的电子功能性的程序，所述程序包括：
用于通过所述数据总线向所述存储单元提供第一位模式的代码。
25.如权利要求24所述的电子装置，其特征在于，所述程序的特征还在于：
另一个代码，用于把第一位模式与通过所述数据总线从所述存储单元接收的第二位模式进行比较，其中响应所述存储单元中所接收的第一位模式而在所述存储单元中提供第二位模式，第二位模式与所接收的第一位模式具有预定关系。
26.如权利要求25所述的电子装置，其特征在于，所述程序的特征还在于：
第三代码，用于根据所述预定关系、根据所接收的第二位模式来确定所述数据总线的可用宽度。
27.如权利要求24所述的电子装置，其特征在于，用于检查所述数据总线的电子功能性的所述程序在引导过程中执行。
28.如权利要求24-27中的任一项所述的电子装置，其特征在于，所述装置是移动电话。
29.如权利要求24所述的电子装置，其特征在于，所述存储单元设置在另一个电子装置中。
30.如权利要求24所述的电子装置，其特征在于，所述存储单元包括：
用于通过所述数据总线从所述数据处理单元接收第一位模式的部件；以及
响应通过所述数据总线所接收的第一位模式、用于在所述数据总线上提供第二位模式的部件。
31.如权利要求24所述的电子装置，其特征在于，第一位模式具有‘0’和‘1’的交替模式。
32.如权利要求24所述的电子装置，其特征在于，所接收的第一位模式和第二位模式的每个位具有或者为‘0’或者为‘1’的值，以及第二位模式是所接收的第一位模式的补码。
32.如权利要求26所述的电子装置，其特征在于，所述程序还包括：
另一个代码，用于通过所述数据总线向所述存储单元提供第三位模式，其中第三位模式是第一位模式的补码，以便允许所述另一个代码把第三位模式与通过所述数据总线从所述存储单元接收的第四位模式进行比较，第四位模式是响应所述存储单元中所接收的第三位模式而提供的，并且第四位模式与所接收的第三位模式具有预定关系，以及其中所述第三代码还根据所接收的第四位模式来确定所述数据总线的可用宽度。
CNB2004800182818A 2003-07-02 2004-05-19 存储总线检查过程 Expired - Lifetime CN100451668C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/614,341 2003-07-02
US10/614,341 US7036054B2 (en) 2003-07-02 2003-07-02 Memory bus checking procedure

Publications (2)

Publication Number Publication Date
CN1813197A true CN1813197A (zh) 2006-08-02
CN100451668C CN100451668C (zh) 2009-01-14

Family

ID=33552820

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800182818A Expired - Lifetime CN100451668C (zh) 2003-07-02 2004-05-19 存储总线检查过程

Country Status (9)

Country Link
US (2) US7036054B2 (zh)
EP (1) EP1639378B1 (zh)
JP (1) JP4291368B2 (zh)
KR (1) KR100803768B1 (zh)
CN (1) CN100451668C (zh)
BR (1) BRPI0411797A (zh)
HK (1) HK1092532A1 (zh)
TW (1) TWI253504B (zh)
WO (1) WO2005003797A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103229424A (zh) * 2011-10-13 2013-07-31 松下电器产业株式会社 近距离非接触通信装置、系统及方法
CN112530510A (zh) * 2020-11-30 2021-03-19 武汉攀升鼎承科技有限公司 电脑内存条自动化检测设备

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7624211B2 (en) * 2007-06-27 2009-11-24 Micron Technology, Inc. Method for bus width negotiation of data storage devices
US7631233B2 (en) * 2007-10-07 2009-12-08 United Memories, Inc. Data inversion register technique for integrated circuit memory testing
FR2937052A1 (fr) * 2008-10-08 2010-04-16 Biomerieux Sa Milieu reactionnel pour les bacteries staphylococcus aureus

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0357278A2 (en) * 1988-08-29 1990-03-07 Eaton Corporation Versatile control system utilizing a microcontroller
CN1045655A (zh) * 1988-11-23 1990-09-26 约翰弗兰克制造公司 系统自动诊断的内核测试接口和方法
US4958347A (en) * 1988-11-23 1990-09-18 John Fluke Mfg. Co., Inc. Apparatus, method and data structure for validation of kernel data bus
JPH0691513B2 (ja) * 1989-01-27 1994-11-14 富士通株式会社 データ伝送誤り検出方式
EP0913837A1 (de) * 1997-11-03 1999-05-06 Siemens Aktiengesellschaft Verfahren zur Prüfung der Busanschlüsse von beschreib- und lesbaren integrierten, elektronischen Schaltkreisen, insbesondere von Speicherbausteinen
US6324666B1 (en) * 1998-04-20 2001-11-27 Mitsubishi Denki Kabushiki Kaisha Memory test device and method capable of achieving fast memory test without increasing chip pin number
US6473871B1 (en) * 1999-08-31 2002-10-29 Sun Microsystems, Inc. Method and apparatus for HASS testing of busses under programmable control
US6820148B1 (en) * 2000-08-17 2004-11-16 Sandisk Corporation Multiple removable non-volatile memory cards serially communicating with a host
US6704677B2 (en) * 2001-12-14 2004-03-09 Sun Microsystems, Inc. Method and apparatus for generating a data pattern for simultaneously testing multiple bus widths

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103229424A (zh) * 2011-10-13 2013-07-31 松下电器产业株式会社 近距离非接触通信装置、系统及方法
CN103229424B (zh) * 2011-10-13 2014-12-10 松下电器产业株式会社 近距离非接触通信装置、系统及方法
CN112530510A (zh) * 2020-11-30 2021-03-19 武汉攀升鼎承科技有限公司 电脑内存条自动化检测设备
CN112530510B (zh) * 2020-11-30 2022-03-22 武汉攀升鼎承科技有限公司 电脑内存条自动化检测设备

Also Published As

Publication number Publication date
EP1639378A4 (en) 2010-07-14
TWI253504B (en) 2006-04-21
WO2005003797A1 (en) 2005-01-13
US20050005209A1 (en) 2005-01-06
KR20060028435A (ko) 2006-03-29
EP1639378B1 (en) 2020-09-23
US20060187726A1 (en) 2006-08-24
KR100803768B1 (ko) 2008-02-15
TW200513658A (en) 2005-04-16
EP1639378A1 (en) 2006-03-29
US7275186B2 (en) 2007-09-25
US7036054B2 (en) 2006-04-25
JP4291368B2 (ja) 2009-07-08
CN100451668C (zh) 2009-01-14
HK1092532A1 (en) 2007-02-09
JP2007528042A (ja) 2007-10-04
BRPI0411797A (pt) 2006-08-08

Similar Documents

Publication Publication Date Title
CN1732449A (zh) 进行直接存储器存取的组合非易失性存储器及输入输出卡
CN1608256A (zh) 使用多个消息组的计算机系统中的代理之间的通信消息请求事务类型
CN1910599A (zh) 具有模块间直接存储器访问的多模块电路卡
CN101055552A (zh) 复用并行总线接口和闪速存储器接口
CN101036125A (zh) 具有开发接口适用性的数据处理系统内的掩码
EP2122626A1 (en) Id generation apparatus and method for serially interconnected devices
CN1855083A (zh) 主设备及其控制方法和具有主设备的电子设备
CN101051279A (zh) 外围设备运行方法、外围设备及主机
CN1813197A (zh) 存储总线检查过程
CN1707454A (zh) 中心单元、存储器模块、存储器系统和对其读和写的方法
CN113704161B (zh) 基于龙芯处理器的数据存储方法、系统及存储主板
CN1949184A (zh) 一种芯片验证的方法及系统
CN1324499C (zh) 处理不期望的完成分组和具有非成功完成状态的完成分组的方法
CN1584816A (zh) 一种具有多重接口功能的存储卡及其传输模式选择方法
CN1818883A (zh) 一种用于测试mips处理器的设备
CN1427994A (zh) 组合的按内容寻址存储器
CN1383156A (zh) 具有动态老化测试功能的单片机及其动态老化测试方法
CN1438583A (zh) 监测计算机系统资源的装置及串行总线和该资源相通方法
CN1118752C (zh) Vxi数字i/o模块模拟isa总线的方法
US20220012196A1 (en) Layered ready status reporting structure
CN1279451C (zh) 驱动能力设定方法、及驱动电路
CN1415094A (zh) 在计算机部件之间设置改进接口的方法与装置
CN103714030B (zh) 检测与接口连接的方法、电子装置以及控制电路
US7987312B2 (en) Method and apparatus for dynamically determining bit configuration
CN1879095A (zh) 用于经由总线传送打包字的电子数据处理电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1092532

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1092532

Country of ref document: HK

ASS Succession or assignment of patent right

Owner name: MEMORY TECHNOLOGIES LLC

Free format text: FORMER OWNER: NOKIA OY

Effective date: 20140708

Owner name: NOKIA OY

Free format text: FORMER OWNER: NOKIA OYJ

Effective date: 20140708

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20140708

Address after: Nevada

Patentee after: Memory Technologies LLC

Address before: American California

Patentee before: NOKIA Corp.

Effective date of registration: 20140708

Address after: American California

Patentee after: NOKIA Corp.

Address before: Espoo, Finland

Patentee before: NOKIA Corp.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20211026

Address after: 5A, 5 / F, second warehouse, China Travel Association warehouse, 1 Cheong Hang Road, Hung Hom, Kowloon, Hong Kong, China

Patentee after: Jiangbolong Electronics (Hong Kong) Co.,Ltd.

Address before: Nevada

Patentee before: Memory Technologies LLC

CX01 Expiry of patent term

Granted publication date: 20090114

CX01 Expiry of patent term