CN1324476C - 一种屏蔽系统硬件及系统功能的方法 - Google Patents
一种屏蔽系统硬件及系统功能的方法 Download PDFInfo
- Publication number
- CN1324476C CN1324476C CNB2003101151477A CN200310115147A CN1324476C CN 1324476 C CN1324476 C CN 1324476C CN B2003101151477 A CNB2003101151477 A CN B2003101151477A CN 200310115147 A CN200310115147 A CN 200310115147A CN 1324476 C CN1324476 C CN 1324476C
- Authority
- CN
- China
- Prior art keywords
- shielding
- control circuit
- state value
- input interface
- bios
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 230000000873 masking effect Effects 0.000 title claims description 8
- 230000006870 function Effects 0.000 abstract description 36
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004883 computer application Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000011031 large-scale manufacturing process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- GOLXNESZZPUPJE-UHFFFAOYSA-N spiromesifen Chemical compound CC1=CC(C)=CC(C)=C1C(C(O1)=O)=C(OC(=O)CC(C)(C)C)C11CCCC1 GOLXNESZZPUPJE-UHFFFAOYSA-N 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Landscapes
- Stored Programmes (AREA)
Abstract
本发明提供了一种屏蔽系统硬件及系统功能的方法，包括：设置屏蔽控制电路，使用主板芯片提供的一个及一个以上的输入/输出接口作为屏蔽控制电路的输入接口，预先设定主板芯片提供的一个及一个以上的输入/输出接口的排列组合值作为屏蔽控制电路的输入接口的状态值，每个排列组合值代表不同的屏蔽要求，该方法包括以下步骤：A、根据对系统硬件及系统功能的屏蔽要求，通过硬跳线设置屏蔽控制电路输入接口的状态值；B、系统的基本输入/输出系统BIOS读取得到屏蔽控制电路输入接口的状态值；C、BIOS根据输入接口状态值执行与该状态值对应的屏蔽操作。应用本发明，使系统的硬件和系统提供的某功能可以按用户需要通过硬跳线进行屏蔽。
Description
技术领域
本发明涉及计算机应用领域，特别是指一种屏蔽系统硬件及系统功能的方法。
背景技术
随着集成电路的高速发展，计算机的某些外置部件的功能已经集成到计算机的主板上，如主板上集成显卡芯片、声卡芯片等，有些功能甚至集成到主板的芯片组中，如通用串行总线架构(USB)、红外线传输接口(IRDA)功能等。由于计算机主板上中断及地址的资源分配固定，若用户增加的外置部件所使用的硬件资源与主板上已有的芯片所使用的硬件资源相同时，就必须要屏蔽主板上相应的芯片，释放其中断及地址资源给外置部件。例如，使用外置显卡时，必须屏蔽掉主板上集成的显卡芯片。
目前实现屏蔽的方式包括硬跳线和软跳线方式。硬跳线是由主板提供跳线，通过跳线帽实现电路通断。软跳线是指在计算机的基本输入/输出系统(BIOS)中对相应芯片的状态进行设置，当芯片被设置为禁止/无(DISABLE/NONE)时，就实现了逻辑上的屏蔽。
对于硬跳线屏蔽的方法，目前仅可以实现芯片级的屏蔽，如屏蔽一个显卡芯片、声卡芯片等。而对于集成多个功能的一个芯片，若想去屏蔽该芯片提供的某项功能而非整个芯片时，例如集成在主板控制芯片里的IRDA、USB、缓存(Cache)功能，目前难以通过硬跳线实现屏蔽。另外，对于一些部件，如硬盘、软驱，以及游戏端口、串行端口等，目前若需要屏蔽，只能在BIOS中将这些部件设置为DISABLE/NONE来实现，而尚未提供硬跳线的方式。也就是说，目前硬跳线方式来屏蔽硬件或者芯片中的某功能时，无法完全按照用户的需求实现任意屏蔽。
软跳线方式不仅可以实现芯片的屏蔽，还可以实现芯片中某功能的屏蔽。例如，目前主板芯片组中已经集成的IRDA、USB功能，以及板载的游戏端口和串行端口等，都可以通过BIOS将其功能或端口设置为DISBLE/NONE来实现屏蔽。由于BIOS提供了很多参数，除了以上提到的以外，还包括CPU、内存、AGP的使用频率，计算机启动顺序选择，端口地址等参数，参数修改错误就会导致计算机无法正常启动，甚至烧毁CPU等硬件。因此，对于很多用户来说，设置BIOS还是较为危险的事情。另一方面，由于BIOS为纯英文界面，用户操作起来也较为困难。
发明内容
有鉴于此，本发明的主要目的在于提供一种屏蔽系统硬件及系统功能的方法，使系统的硬件和系统提供的某功能可以按用户需要通过硬跳线进行屏蔽。
实现本发明，需要设置屏蔽控制电路，使用主板芯片提供的一个及一个以上的输入/输出接口作为屏蔽控制电路的输入接口，并设定屏蔽控制电路输入接口的状态值与所代表的屏蔽要求的对应关系，还包括以下步骤：
A、根据对系统硬件及系统功能的屏蔽要求，通过硬跳线设置屏蔽控制电路输入接口的状态值；
B、系统的基本输入/输出系统BIOS读取得到屏蔽控制电路输入接口的状态值；
C、BIOS根据输入接口状态值执行与该状态值对应的屏蔽操作。
其中，所述设定屏蔽控制电路输入接口的状态值与所代表的屏蔽要求的对应关系为：设定主板芯片提供的一个以上的输入/输出接口的排列组合值作为屏蔽控制电路的输入接口的状态值，并设定每个排列组合值与屏蔽要求的对应关系；或者为：设定主板芯片提供的每个输入/输出接口的值与每个系统硬件或每项系统功能的屏蔽要求的对应关系。
其中，该方法所述屏蔽控制电路为：将主板芯片提供的输入/输出接口作为屏蔽控制电路输入接口，每路屏蔽控制电路输入接口的引脚连接到一个3引脚跳线的引脚上，该跳线的另外两个引脚分别接地线GND和高电平。其中，所述的GND是由主板提供的，所述的高电平为上电后主板提供的+5V电源。
其中，步骤A与步骤B之间进一步包括：系统在上电过程中，系统根据硬跳线设置的屏蔽控制电路输入接口的引脚所连接的状态，生成屏蔽控制电路输入接口的状态值。
其中，步骤B所述BIOS读取得到屏蔽控制电路各输入接口状态值的方法进一步包括：系统上电时，将步骤A生成的屏蔽控制电路输入接口的状态值存储在寄存器中，BIOS通过寄存器硬件地址信息读取该寄存器得到屏蔽控制电路输入接口的状态值。
其中，所述步骤C所述BIOS执行与该状态值对应的屏蔽操作为：BIOS根据状态值将需要屏蔽的系统硬件或系统功能的状态标志位置为禁止/无状态。
其中，主板芯片提供的输入/输出接口是通用输入/输出GPIO接口。
由上述方法可以看出，本发明可以通过硬跳线的方式实现按照需要屏蔽主板上的某硬件、芯片以及芯片中的某功能。对于集成多功能的芯片通过硬跳线方式便可实现芯片中某功能的屏蔽，而不需要用户手工修改BIOS，另外对于软驱、板载端口等也可通过硬跳线方便的实现屏蔽，满足不同用户的需求。
另外，从硬件制造商角度来看，在进行主板的生产过程中，采用硬跳线的方式按照订单的要求进行不同芯片或功能的屏蔽，在规模生产中，组装设备之前就可以通过硬跳线设置好屏蔽，不需在组装好设备之后再设置BIOS进行屏蔽，降低了设备的生产线物流时间，提高了生产效率。
附图说明
图1为本发明屏蔽控制电路图。
图2为本发明通过硬跳线实现屏蔽的流程图。
具体实施方式
主板的核心是芯片组，芯片组的控制芯片如Intel、VIA、SIS、南侨、北侨芯片等会提供多个通用输入/输出(GPIO)接口，每个GPIO提供的状态值为0或1，BIOS可以根据硬件地址信息读取到各个GPIO的状态值。本发明将一个及一个以上GPIO的状态值进行排列组合，并预先定义各排列组合所代表的屏蔽要求。设备开启前，采用硬跳线的方式将GPIO置为0或1，设备开启时，BIOS就能够读取到各GPIO的状态值，并按照排列组合所代表的屏蔽要求，进行相应功能的调用，对相应的芯片或功能进行屏蔽操作。
图1是本发明屏蔽控制电路图。图1中将主板控制芯片的GPIO作为屏蔽控制电路的输入接口，通过该屏蔽控制电路可以预先设置GPIO状态值。如图1所示，以GPIO1电路为例进行说明，GPIO1通过其引脚连接到一个3引脚跳线JP1的第2个引脚上，JP1的引脚1接GND，引脚3通过上拉电阻R接到+5V的电源上，其中GND由主板提供，+5V的电源由主板上电后提供。在JP1插入跳线帽短接1-2引脚时，GPIO1就被置为0；插入跳线帽短接2-3引脚时，GPIO1被置为1。通过该方法，可以为GPIO设定状态值。
若存在多个GPIO，可预先将各GPIO的状态值排列组合，并定义各排列组合所代表的屏蔽要求，在BIOS读取到这些值时，根据其代表的屏蔽要求做相关的屏蔽处理。如表1所示，可以定义GPIO1、GPIO2、GPIO3状态值的排列组合代表如下屏蔽要求：
| GPIO对应的值 | 对应的屏蔽功能 | ||
| GPIO1 | GPIO2 | GPIO3 | |
| 0 | 0 | 0 | 无屏蔽功能 |
| 0 | 0 | 1 | 屏蔽网卡芯片 |
| 0 | 1 | 0 | 屏蔽软驱 |
| 0 | 1 | 1 | 屏蔽IRDA功能 |
| 1 | 0 | 0 | 屏蔽网卡和软驱 |
| 1 | 0 | 1 | 屏蔽网卡与IRDA功能 |
| 1 | 1 | 0 | 屏蔽软驱与IRDA功能 |
| 1 | 1 | 1 | 屏蔽全部功能 |
表1
也可以将各GPIO与各个芯片或功能等一一对应，一个GPIO信号控制一个功能等。如表2所示，可以定义GPIO1、GPIO2、GPIO3状态值各自代表如下屏蔽要求：
| GPIO | 对应设置值 | 完成功能 |
| GPIO1 | 0 | 使用网卡 |
| 1 | 屏蔽网卡 | |
| GPIO2 | 0 | 使用软驱 |
| 1 | 屏蔽软驱 | |
| GPIO3 | 0 | 使用芯片组提供的IRDA功能 |
| 1 | 屏蔽芯片组提供的IRDA功能 |
表2
在主板上设置好跳线后，在启动设备时，BIOS扫描读取这些GPIO的状态值，根据预先约定好的不同值对应的不同的操作要求，进行相应功能的调用，BIOS进行相应的屏蔽操作。图2为本发明流程图，假设当前用户需要屏蔽掉软驱和主板芯片组提供的IRDA功能，以此为例，并参照表2、图1和图2进行说明：
步骤201：用户需要屏蔽软驱和主板芯片组提供的IRDA功能，根据表2，将对应的GPIO进行跳线设置，参见图1，使用跳线帽将JP1进行1-2引脚短接，JP2和JP3分别进行2-3引脚短接。
步骤202：跳线设置完成后，上电启动计算机，计算机系统首先进行自检，根据不同跳线的设置，GPIO对应生成相应的GPIO状态值，本例中对应的GPIO1状态值为0，GPIO2状态值为1，GPIO3状态值为1，并将该值存储在GPIO寄存器中。
步骤203：系统自检完成后，计算机系统进入BIOS初始化过程。在BIOS检测各硬件状态时，通过硬件地址信息，BIOS读取GPIO寄存器中的数据，得到各GPIO状态值。如本例，BIOS读取GPIO寄存器，得到GPIO1的值为0，GPIO2值为1，GPIO3值为1。
步骤204：BIOS根据步骤203所读取的状态值，执行相应的屏蔽操作。如本例中，根据约定的屏蔽功能，对软驱和主板芯片组提供的IRDA功能进行屏蔽，BIOS自动将软驱和IRDA功能的状态标志位置为DISBLE/NONE状态，将两者的中断及地址资源释放为空状态，完成了用户需求的屏蔽。
以上以主板控制芯片中的3个GPIO为例进行说明，设计主板时可以根据实际所需要控制的芯片及功能模块的数量，提取选择适量的GPIO信号。
另外，本发明屏蔽控制电路的输入接口不限于使用GPIO，也可以使用其他电路或芯片的输入/输出接口，其原理与图1相同。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (9)
1、一种屏蔽系统硬件及系统功能的方法，其特征在于，该方法包括设置步骤和执行步骤，其中，设置步骤包括：设置屏蔽控制电路，使用主板芯片提供的一个及一个以上的输入/输出接口作为屏蔽控制电路的输入接口，并设定屏蔽控制电路输入接口的状态值与所代表的屏蔽要求的对应关系；
执行步骤包括：
A、根据对系统硬件及系统功能的屏蔽要求，通过硬跳线设置屏蔽控制电路输入接口的状态值；
B、系统的基本输入/输出系统BIOS读取得到屏蔽控制电路输入接口的状态值；
C、BIOS根据输入接口状态值执行与该状态值对应的屏蔽操作。
2、根据权利要求1所述的方法，其特征在于，所述设定屏蔽控制电路输入接口的状态值与所代表的屏蔽要求的对应关系为：设定主板芯片提供的一个以上的输入/输出接口的排列组合值作为屏蔽控制电路的输入接口的状态值，并设定每个排列组合值与屏蔽要求的对应关系。
3、根据权利要求1所述的方法，其特征在于，所述设定屏蔽控制电路输入接口的状态值与所代表的屏蔽要求的对应关系为：设定主板芯片提供的每个输入/输出接口的值与每个系统硬件或每项系统功能的屏蔽要求的对应关系。
4、根据权利要求1所述的方法，其特征在于，该方法所述屏蔽控制电路为：将主板芯片提供的输入/输出接口作为屏蔽控制电路输入接口，每路屏蔽控制电路输入接口的引脚连接到一个3引脚跳线的引脚上，该跳线的另外两个引脚分别接地线GND和高电平。
5、根据权利要求4所述的方法，其特征在于，所述的GND是由主板提供的，所述的高电平为上电后主板提供的+5V电源。
6、根据权利要求4所述的方法，其特征在于，步骤A与步骤B之间进一步包括：系统在上电过程中，系统根据硬跳线设置的屏蔽控制电路输入接口的引脚所连接的状态，生成屏蔽控制电路输入接口的状态值。
7、根据权利要求1或6所述的方法，其特征在于，步骤B所述BIOS读取得到屏蔽控制电路各输入接口状态值的方法进一步包括：系统上电时，将步骤A生成的屏蔽控制电路输入接口的状态值存储在寄存器中，BIOS通过寄存器硬件地址信息读取该寄存器得到屏蔽控制电路输入接口的状态值。
8、根据权利要求1所述的方法，其特征在于，所述步骤C所述BIOS执行与该状态值对应的屏蔽操作为：BIOS根据状态值将需要屏蔽的系统硬件或系统功能的状态标志位置为禁止/无状态。
9、根据权利要求1所述的方法，其特征在于，主板芯片提供的输入/输出接口是通用输入/输出GPIO接口。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2003101151477A CN1324476C (zh) | 2003-11-20 | 2003-11-20 | 一种屏蔽系统硬件及系统功能的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2003101151477A CN1324476C (zh) | 2003-11-20 | 2003-11-20 | 一种屏蔽系统硬件及系统功能的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1619504A CN1619504A (zh) | 2005-05-25 |
| CN1324476C true CN1324476C (zh) | 2007-07-04 |
Family
ID=34760321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2003101151477A Expired - Lifetime CN1324476C (zh) | 2003-11-20 | 2003-11-20 | 一种屏蔽系统硬件及系统功能的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1324476C (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100454247C (zh) * | 2005-07-29 | 2009-01-21 | 联想(北京)有限公司 | 自动控制红外传输模块的启用和禁用的方法 |
| CN102799479A (zh) * | 2011-05-26 | 2012-11-28 | 鸿富锦精密工业（深圳）有限公司 | 具有多功能bios的主板及其测试方法 |
| CN102999331B (zh) * | 2012-11-13 | 2015-07-15 | 北京空间飞行器总体设计部 | 一种星载软件的硬件屏蔽层以及星上数据通信方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5530597A (en) * | 1992-07-21 | 1996-06-25 | Advanced Micro Devices, Inc. | Apparatus and method for disabling interrupt masks in processors or the like |
| CN1165347A (zh) * | 1997-03-26 | 1997-11-19 | 联想集团公司 | 自动设置cpu参数值的个人计算机 |
| WO2001052073A1 (fr) * | 2000-01-13 | 2001-07-19 | Sony Computer Entertainment Inc. | Dispositif d'interface et systeme de traitement d'information comprenant ce dernier |
-
2003
- 2003-11-20 CN CNB2003101151477A patent/CN1324476C/zh not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5530597A (en) * | 1992-07-21 | 1996-06-25 | Advanced Micro Devices, Inc. | Apparatus and method for disabling interrupt masks in processors or the like |
| CN1165347A (zh) * | 1997-03-26 | 1997-11-19 | 联想集团公司 | 自动设置cpu参数值的个人计算机 |
| WO2001052073A1 (fr) * | 2000-01-13 | 2001-07-19 | Sony Computer Entertainment Inc. | Dispositif d'interface et systeme de traitement d'information comprenant ce dernier |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1619504A (zh) | 2005-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10303902B2 (en) | Hardware assist for privilege access violation checks | |
| US6321287B1 (en) | Console redirection for a computer system | |
| CN101065740A (zh) | USB便携式(On－The－Go)控制器 | |
| US20090248937A1 (en) | System debug of input/output virtualization device | |
| CA2143492A1 (en) | Portable pcmcia interface for a host computer | |
| CN101036125A (zh) | 具有开发接口适用性的数据处理系统内的掩码 | |
| JP2002258985A (ja) | モジュール交換型演算システムおよび信号媒介方法 | |
| CN1828597A (zh) | 用于丰富用户界面设计的样式机制 | |
| CN111400986A (zh) | 一种集成电路计算设备及计算处理系统 | |
| CN100374974C (zh) | 实现usb端口屏蔽控制的方法 | |
| CN110569038B (zh) | 随机验证参数设计方法、装置、计算机设备及存储介质 | |
| US7596671B2 (en) | Pre-paid computer monitoring hardware | |
| CN1324476C (zh) | 一种屏蔽系统硬件及系统功能的方法 | |
| CN1790224A (zh) | 参考时钟的方法和系统 | |
| US5553244A (en) | Reflexively sizing memory bus interface | |
| US7689728B2 (en) | Method and apparatus for describing ACPI machine language in computer having multibridge PCI structure, and program thereof | |
| US7216345B1 (en) | Method and apparatus for protectively operating a data/information processing device | |
| US6269459B1 (en) | Error reporting mechanism for an AGP chipset driver using a registry | |
| CN115718529A (zh) | 一种基于龙芯cpu come模块加固计算机主板系统 | |
| CN1318944C (zh) | 可信键盘扫描的方法和装置 | |
| Intel | Intel® Desktop Board D865GVHZ Technical Product Specification | |
| US7159104B2 (en) | Simplified memory detection | |
| CN114443445B (zh) | 硬盘点灯方法、装置、电子设备及存储介质 | |
| CN111538589B (zh) | 嵌入式os线程阻塞队列的操作优化方法、装置、终端及介质 | |
| US20040260843A1 (en) | Peripheral device card bridging device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term |
Granted publication date: 20070704 |
|
| CX01 | Expiry of patent term |