CN115332209A - 一种芯片封装装置、方法及封装芯片 - Google Patents

一种芯片封装装置、方法及封装芯片 Download PDF

Info

Publication number
CN115332209A
CN115332209A CN202211070828.5A CN202211070828A CN115332209A CN 115332209 A CN115332209 A CN 115332209A CN 202211070828 A CN202211070828 A CN 202211070828A CN 115332209 A CN115332209 A CN 115332209A
Authority
CN
China
Prior art keywords
chip
welding
conductive
conducting strip
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211070828.5A
Other languages
English (en)
Inventor
赖振楠
吴奕盛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hosin Global Electronics Co Ltd
Original Assignee
Hosin Global Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hosin Global Electronics Co Ltd filed Critical Hosin Global Electronics Co Ltd
Priority to CN202211070828.5A priority Critical patent/CN115332209A/zh
Publication of CN115332209A publication Critical patent/CN115332209A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Package Closures (AREA)

Abstract

本申请公开一种芯片封装装置、方法及封装芯片，其芯片封装装置包括多个导电片、凹台转移组件以及加热组件，凹台转移组件的凹台的下表面凹设形成有至少一与芯片相适配的凹槽，以粘附或卡设起多个导电片，且每一导电片的一端设置在一凹槽的开口沿边，并位于一焊盘的上方，每一导电片的另一端设置在相应的凹槽的开口上，并位于一焊脚的上方，以在凹台下压时，将导电片的一端压紧到一焊盘上，另一端压紧到与焊盘对应的焊脚上；加热组件用于加热每一焊盘上的焊接材料和每一焊脚上的焊接材料，以将导电片的一端焊接固定在相应的焊盘上，另一端焊接固定在相应的焊脚上。本申请的技术方案，其可通过多个导电片快速实现芯片与基板间的电气互连。

Description

一种芯片封装装置、方法及封装芯片
技术领域
本申请涉及芯片封装技术领域，具体涉及一种芯片封装装置、方法及封装芯片。
背景技术
自从封装工艺问世以来，由于其高可靠性、便捷性、易操作性等，其所应用范围已经越来越广泛，且随着对芯片散热的要求越来越高，封装则越薄越好。具体而言，封装基板逐步朝向超薄及小型密集化的方向发展，对于基板封装工艺而言，如何提高超薄基板的封装能力成为了相当重要的议题。
在半导体封装行业，引线键合(WireBonding)是一种使用细金属线，利用热、压力、超声波能量为使金属引线与基板焊盘紧密焊合，实现芯片与基板间的电气互连。在理想控制条件下，引线和基板间会发生电子共享或原子的相互扩散，从而使两种金属间实现原子量级上的键合。目前，传统的芯片封装采用正装的方式通过引线键合与封装基板内的焊盘键合，此种引线键合方式需引线设备一根线一根线地从芯片引线键合至基板焊盘上，因而，效率较低，且键合过程中容易出现翘起、开裂等情况。
发明内容
本申请实施例提供一种芯片封装装置、方法及封装芯片，以改善现有芯片封装采用引线键合方式实现芯片与基板间的电气互连，存在效率较低，键合过程中容易出现翘起、开裂等情况的技术问题。
第一方面，本申请提供一种芯片封装装置，用于将基板多个焊盘上的焊接材料与芯片多个焊脚上的焊接材料一一对应键合，所述芯片封装装置包括多个导电片、凹台转移组件以及加热组件，其中，
所述凹台转移组件，包括凹台，所述凹台的下表面凹设形成有至少一与所述芯片相适配的凹槽，所述凹台的下表面粘附或卡设起所述多个导电片，且每一所述导电片的一端设置在一所述凹槽的开口沿边，并位于一所述焊盘的上方，每一所述导电片的另一端设置在相应的所述凹槽的开口上，并位于一所述焊脚的上方，以在所述凹台下压时，将所述导电片的一端压紧到一所述焊盘上，另一端压紧到与所述焊盘对应的所述焊脚上；
加热组件，用于加热每一所述焊盘上的焊接材料和每一所述焊脚上的焊接材料，以将所述导电片的一端焊接固定在相应的所述焊盘上，另一端焊接固定在相应的所述焊脚上。
可选的，在一些实施例中，所述导电片为片式结构的导电箔。
可选的，在一些实施例中，所述多个导电片通过弱化连接结构与导电面材连接，且多个所述导电片与所述导电面材在同一平面。
可选的，在一些实施例中，所述凹台为粘性凹台，以在所述粘性凹台的下表面粘附起所述多个导电片，或粘附起连接有所述多个导电片的所述导电面材。
可选的，在一些实施例中，所述粘性凹台的上表面固设有固定柱支撑板，所述固定柱支撑板的下表面凸设形成贯穿所述粘性凹台设置的多个固定柱，所述导电面材的沿边开设有多个与所述多个固定柱一一对应设置的通孔，以通过每一所述通孔对应卡设在相应的所述固定柱上，来对粘附在所述粘性凹台的下表面的所述导电面材进行进一步卡设固定。
可选的，在一些实施例中，所述凹台为耐高温凹台，所述耐高温凹台的下表面沿边凸设有多个固定柱，所述导电面材的沿边开设有多个与所述多个固定柱一一对应设置的通孔，以通过每一所述通孔对应卡设在相应的所述固定柱上，来将所述导电面材卡设在所述耐高温凹台的下表面。
可选的，在一些实施例中，所述凹槽的底壁为高度可调的真空吸附平面，或所述凹槽的底壁为高度可调的电磁吸附平面，或所述凹槽的底壁设置有弹性粘性涂层。
可选的，在一些实施例中，所述凹槽的侧壁设有斜面，且所述斜面呈开口状朝向所述芯片。
第二方面，本申请提供一种芯片封装方法，应用于上述的芯片封装装置中，包括：
提供一基板及至少一芯片，所述芯片固设在所述基板上，且所述基板上围绕所述芯片设置的多个焊盘与所述芯片上的多个焊脚一一对应设置，每一所述焊盘及每一所述焊脚上均对应设置有焊接材料；
通过所述凹台转移组件的所述凹台的下表面粘附或卡设起多个导电片，且每一所述导电片的一端设置在一所述凹槽的开口沿边，并位于一所述焊盘的上方，每一所述导电片的另一端设置在相应的所述凹槽的开口上，并位于一所述焊脚的上方；
下压所述凹台，以将所述导电片的一端压紧到一所述焊盘上，另一端压紧到与所述焊盘对应的所述焊脚上；
通过所述加热组件加热每一所述焊盘上的焊接材料及每一所述焊脚上的焊接材料，以将所述导电片的一端焊接固定在相应的所述焊盘上，另一端焊接固定在相应的所述焊脚上。
第三方面，本申请提供一种封装芯片，所述封装芯片包括基板以及固设在所述基板上的芯片，所述芯片的上表面设置有若干焊脚，所述基板的上表面环绕所述芯片设置有与所述若干焊脚一一对应设置的若干焊盘，每一所述焊脚与相应的所述焊盘之间通过一导电片进行电性连接，每一所述导电片通过上述的芯片封装装置采用上述的芯片封装方法焊接固定在相应的所述焊盘与所述焊脚之间。
在本申请中，其芯片封装装置的凹台转移组件，包括凹台，凹台的下表面凹设形成有至少一与芯片相适配的凹槽，使得凹台下压时，其下表面配合凹槽可对应贴合基板的上表面和基板上的芯片，同时，凹台的下表面粘附或卡设起多个导电片，且每一导电片的一端设置在一凹槽的开口沿边，并位于一焊盘的上方，每一导电片的另一端设置在相应的凹槽的开口上，并位于一焊脚的上方，以在凹台下压时，其下表面将每一导电片的一端压紧到一焊盘(位于基板的上表面)上，其凹槽将每一导电片的另一端压紧到与焊盘对应的焊脚(位于芯片的上表面)上，最终，再通过其加热组件加热每一焊盘上的焊接材料和每一焊脚上的焊接材料，便可将导电片的一端焊接固定在相应的焊盘上，另一端焊接固定在相应的焊脚上，整个过程只需一次下压及一次加热处理，便可通过多个导电片快速实现芯片与基板间的电气互连。同时，通过凹台转移装置将导电片焊接至基板焊盘与芯片焊脚上实现芯片与基板间的电气互连的方式，相比于现有的引线键合方式，其封装效率更高，且不会出现硬件键合过程中容易出现翘起、开裂等情况。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其有益效果显而易见。
图1是本申请实施例提供的芯片封装装置的第一种结构示意图。
图2是本申请实施例提供的芯片封装装置的第二种结构示意图。
图3是图1所示芯片封装装置的导电面材的结构示意图。
图4是本申请实施例提供的芯片封装装置的第三种结构示意图。
图5是本申请实施例提供的芯片封装装置的第四种结构示意图。
图6是本申请实施例提供的芯片封装装置的第五种结构示意图。
图7是本申请实施例提供的芯片封装装置的第六种结构示意图。
图8是本申请实施例提供的芯片封装方法的流程示意图。
图9是本申请实施例提供的封装芯片的结构示意图。
具体实施方式
下面结合附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而非全部实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。在不冲突的情况下，下述各个实施例及其技术特征可以相互组合。
在半导体封装行业，引线键合是一种使用细金属线，利用热、压力、超声波能量为使金属引线与基板焊盘紧密焊合，实现芯片与基板间的电气互连。在理想控制条件下，引线和基板间会发生电子共享或原子的相互扩散，从而使两种金属间实现原子量级上的键合。目前，传统的芯片封装采用正装的方式通过引线键合与封装基板内的焊盘键合，此种引线键合方式需引线设备一根线一根线地从芯片引线键合至基板焊盘上，因而，效率较低，且键合过程中容易出现翘起、开裂等情况。
基于此，有必要提供一种新的芯片封装解决方案，以改善现有芯片封装采用引线键合方式实现芯片与基板间的电气互连，存在效率较低，键合过程中容易出现翘起、开裂等情况的技术问题。
在一个实施例中，如图1所示，本实施例提供一种芯片封装装置100，用于将基板200的多个焊盘210上的焊接材料与芯片300的多个焊脚310上的焊接材料一一对应键合，芯片封装装置100具体可包括多个导电片110、凹台转移组件120以及加热组件130，其中，凹台转移组件120具体可包括凹台121，凹台121的下表面凹设形成有至少一与芯片300相适配的凹槽122，凹台121的下表面粘附或卡设起多个导电片110，且每一导电片110的一端设置在一凹槽122的开口沿边，并位于一焊盘210的上方，每一导电片110的另一端设置在相应的凹槽122的开口上，并位于一焊脚310的上方，以在凹台121下压时，将导电片121的一端压紧到一焊盘210上，另一端压紧到与焊盘210对应的焊脚310上。加热组件130具体可用于加热每一焊盘210上的焊接材料和每一焊脚310上的焊接材料，以将每一导电片110的一端焊接固定在相应的焊盘210上，另一端焊接固定在相应的焊脚310上。
需要说明的是，焊盘210上的焊接材料及焊脚310上的焊接材料具体可通过人工方式或另外设置的点锡组件(未图示)提前点到相应的焊盘210上或相应的焊脚310上，焊接材料一般为锡，其可加热熔化，并在冷却后，将每一导电片110的一端焊接固定在相应的焊盘210上，另一端焊接固定在相应的焊脚310上。且导电片110的长度应大于焊盘210与对应的焊脚310的长度之和，一般为焊盘210与对应的焊脚310的长度之和加上焊盘210与对应的焊脚310间沿基板200的上表面、芯片300的侧表面及芯片300的上表面的长度。凹槽122的开口尺寸具体略大于芯片300的平面尺寸，以使凹槽122的侧壁与芯片300的侧表面之间预留导电片110的设置区间。凹台121的下表面可粘附或卡设起多个导电片110，对此，凹台121具体可有多种实现形式，可详见后续各示例中的说明，此处先不赘述。加热组件130具体可为一加热平台，或如图1所示，设置在凹台转移组件120的上方，以通过凹台转移组件120的热传导，对每一焊盘210上的焊接材料和每一焊脚310上的焊接材料进行加热处理，或设置在基板200的下方，以通过基板200的热传导，对每一焊盘210上的焊接材料和每一焊脚310上的焊接材料进行加热处理。
这样一来，在本申请实施例中，其芯片封装装置100的凹台转移组件120，包括凹台121，凹台121的下表面凹设形成有至少一与芯片300相适配的凹槽122，使得凹台121下压时，其下表面配合凹槽122可对应贴合基板200的上表面和基板200上的芯片300，同时，凹台121的下表面可粘附或卡设起多个导电片110，且每一导电片110的一端设置在一凹槽122的开口沿边，并位于一焊盘210的上方，每一导电片110的另一端设置在相应的凹槽122的开口上，并位于一焊脚310的上方，以在凹台121下压时，其下表面将每一导电片110的一端压紧到一焊盘210(位于基板200的上表面)上，其凹槽122将每一导电片110的另一端压紧到与焊盘210对应的焊脚310(位于芯片300的上表面)上，最终，再通过其加热组件130加热每一焊盘210上的焊接材料和每一焊脚310上的焊接材料，便可将导电片110的一端焊接固定在相应的焊盘210上，另一端焊接固定在相应的焊脚310上，整个过程只需一次下压及一次加热处理，便可通过多个导电片110快速实现芯片300与基板200间的电气互连。同时，通过凹台转移装置120将导电片110焊接至基板焊盘与芯片焊脚上实现芯片300与基板200间的电气互连的方式，相比于现有的引线键合方式，其封装效率更高，且不会出现硬件键合过程中容易出现翘起、开裂等情况。
在一些示例中，如图1所示，导电片110具体可为裁切好的片式结构的导电箔，或者为裁切好的片式结构的导电薄膜。此时，凹台121需分别粘附起或卡设起多个导电片110，多个导电片110具体与基板200上的多个焊盘210一一对应设置，以实现上述在每一焊盘210与对应的焊脚310的上方粘附附起或卡设起一导电片110。本申请实施例对于芯片300的封装可以包括多种封装方式，对于不同的封装方式，导电片110的形状可以不同，即导电片110的形状可不限于图中所示的矩形。
由于常规的导电片110一般较薄，因而，上述吸附单个裁剪好的导电片110容易出现粘附力不足或不容易进行卡设的问题，导致某些导电片110掉落或偏移的情况。为此，在一些示例中，如图3所示，多个导电片110具体可通过弱化连接结构10与导电面材140连接，且多个导电片110与导电面材140在同一平面。这样一来，凹台移组件120的凹台121可通过整体粘附起或卡设起整个导电面材140，来实现上述在每一焊盘210与对应的焊脚310的上方粘附起或卡设起一导电片110，从而提高吸附稳定性。为形成图3所示的导电面材140，可在整张导电箔或导电薄膜上进行若干弱化处理，如通过激光、冲压、刻蚀等工艺在整张导电箔或导电薄膜上需要形成相应的导电片110的四周打上一圈细密的通孔，以在每一导电片110的四周形成相应的弱化连接结构10，进而实现每一导电片110通过弱化连接结构10与导电面材140连接，且多个导电片110与导电面材140在同一平面。弱化连接结构10的设置，可使导电面材140上的间隔面与每一导电片110快速弱化剥离，避免在剥离时带走导电片110，或拉扯导电片110出现断裂的情况。
在一些示例中，如图1所示，上述凹台组件120具体还可包括驱动凹台121平移和升降的动力机构，以实现凹台121的平移及升降运动。一般而言，为与芯片300相适配，上述凹槽122的所有侧壁一般均为垂直面，即上述凹槽122的所有侧壁均与相应凹槽122的底壁垂直，而为了更好地适应更多不同尺寸的芯片配适，如图2所示，其上述凹槽122的所有侧壁内均设有斜面，侧壁内的斜面呈开口状朝向芯片300。具体的，凹槽122内壁顶面与芯片300上表面配适，凹槽122的侧壁呈斜面状，因此，凹槽122的侧壁斜面距离越大则越远离芯片300侧表面一端，这样的结构设置亦可使得凹槽122的开口沿边下压时，便可配适更多的芯片尺寸。
在一些示例中，如图1及图2所示，凹台121具体可为粘性凹台，以在凹台121的下表面同时粘附起与基板200上的多个焊盘210一一对应设置的多个导电片110或粘附起连接有多个导电片110的导电面材140。进一步地，粘性凹台具体可为聚二甲基硅氧烷凹台，聚二甲基硅氧烷凹台为聚二甲基硅氧烷(PDMS)材料制成，其表面具有较强的粘性及弹性，以在凹台121的下表面粘附起导电面材140或同时粘附起与基板200上的多个焊盘210一一对应设置的多个导电片110，及在下压时，弹性接触基板200的上表面及芯片300的上表面，以对基板200及芯片300形成一定的下压保护。当凹台121下压时，凹槽122沿边粘附的导电片110的一端压紧到一焊盘210(位于基板200的上表面)上，同时凹槽122的侧壁与芯片300侧表面贴合带动导电片110改变形状贴附在芯片300侧表面或使导电片110中部与芯片300侧表面处于同一水平面弯折，导电片110形状的改变后，另一端的导电片110压紧到与焊盘210对应的焊脚310(位于芯片300的上表面)上，下压完成后，加热装置130加热液化焊接材料，凹台121在受热时粘性力也会随着减弱，在锡膏固化后，基板焊盘和芯片焊脚通过导电片110连接。
基于上述示例可知，导电片110可以是导电箔，亦可以是导电薄膜。当导电片110为导电箔时，由于导电箔具有可挠性，受力后不可恢复原状，因而，其在凹槽122将其中部贴合在相应的芯片300侧表面上后，即使撤离相应的凹槽122，导电片110的中部亦可依旧保持贴合在相应的芯片300侧表面上的状态或保持与芯片300侧表面处于同一水平面弯折的状态。但当导电片110为导电薄膜时，由于导电薄膜的材料主要由聚合物组成，不具有可绕性，受力消失后会恢复原状，基于此，为确保其在凹槽122将其中部贴合在相应的芯片300侧表面上或使其中部与芯片300侧表面处于同一水平面弯折后，撤离相应的凹槽122，导电片110的中部仍可保持贴合在相应的芯片300侧表面上的状态或保持与芯片300侧表面处于同一水平面弯折的状态。如图1所示，芯片封装装置100具体还可包括设置在芯片300侧表面的粘合层150，粘合层150主要设置在焊盘210与对应的焊脚310之间的侧表面上，以在凹槽122的侧壁下压相应的导电片110时，使得导电片110的中部进一步粘合在相应的芯片300侧表面上，确保导电片110为导电薄膜时，其中部不会因为受力消失而恢复原状，以及在导电片110为导电箔时，进一步提升其中部与芯片300侧表面之间的贴合度。
在一些示例中，如图3及图4所示，凹台121具体亦可为耐高温凹台，耐高温凹台可以是耐高温材料制成，如硅、玻璃、陶瓷、金属、耐高温聚合物等，耐高温凹台的下表面沿边凸设有多个固定柱123，导电面材140的沿边开设有多个与多个固定柱123一一对应设置的通孔11，以通过每一通孔11对应卡设在相应的固定柱123上，来将导电面材140卡设在耐高温凹台的下表面。具体地，固定柱123可采用与耐高温凹台相同或不同的材料制作而成。导电面材140及凹台121的下表面一般为矩形结构，为确保导电面材140可更稳定地卡设在凹台121的下表面上，可至少在凹台121的下表面四个边角分别设置一个固定柱123，及至少在导电面材140的四个边角设置相应的通孔11。一般而言，通孔11的直径会略小于相应的固定柱123的直径，这样当导电面材140的通孔11分别插入相应的固定柱123时，由于导电面材140为导电薄膜或导电箔，两者材料都具有一定的韧性，导电面材140的通孔11插入相应的固定柱123并不会断裂，而是通过固定柱123轻微改变相应通孔11的直径，以更好地起到卡设固定导电面材140的通孔11的作用。凹台121的尺寸一般需大于基板200的尺寸，这样可避免四个边角设置的固定柱123在凹台121下压过程中与基板200发生触碰。凹台121下表面设置的凹槽122与基板200上的芯片300呈一一对应关系，当导电面材140卡设在凹台121的下表面上时，导电面材140上设置的每一导电片110的一端对应位于在一凹槽122的开口沿边，另一端对应位于相应的凹槽122的开口上，以在每一焊盘210与对应的焊脚310上方卡设起一导电片110。
上述示例中，当凹台121下压，以将每一导电片121的一端压紧到一焊盘210上，另一端压紧到与焊盘210对应的焊脚310上，并在加热组件130加热每一焊盘210上的焊接材料和每一焊脚310上的焊接材料，以将每一导电片110的一端焊接固定在相应的焊盘210上，另一端焊接固定在相应的焊脚310上后。导电面材140中除了导电片110外的余料部分，可跟随凹台121升起，而被四周的固定柱123一同卡设抬走，与之同时，使得每一导电片110经弱化连接结构10处从导电面材140上剥离出来。但由于剥离过程中，可能会出现部分余料断裂残留在芯片300上表面的现象，对此，在一些示例中，如图5所示，可进一步对凹槽122的底壁进行如下改进，即将凹槽122的底壁具体设置为高度可调的真空吸附平面或高度可调的电磁吸附平面，以在凹台121下压时，通过真空吸附平面或电磁吸附平面来与芯片300的上表面直接接触，使得凹槽122可对应适配不同高度的芯片300的同时，真空吸附平面或电磁吸附平面可在凹台121升起时，通过吸附方式带走断裂在芯片300上表面的导电面材140的残留余料。为形成上述真空吸附平面或电磁吸附平面，可在每一凹槽122内设置相应的可升降的吸附平台124，吸附平台124具体可采用真空吸附结构或电瓷吸附结构，以在其下表面形成相应的真空吸附平面或电磁吸附平面来作为凹槽122的新底壁。
除此之外，为在凹台121升起时，可带走断裂在芯片300上表面的导电面材140的残留余料。在一些示例中，如图6所示，还可进一步对凹槽122的底壁进行如下改进，即在凹槽122的底壁设置有弹性粘性涂层125，以在凹台121下压时，通过弹性粘性涂层125来与芯片300的上表面直接接触，使得凹槽122对芯片300形成一定的下压保护的同时，弹性粘性涂层125可在凹台121升起时，通过粘附方式带走断裂在芯片300上表面的导电面材140的残留余料。弹性粘性涂层125具体可采用聚二甲基硅氧烷(PDMS)材料制成，其表面具有较强的粘性及弹性，可对芯片300形成更好的下压保护的同时，在凹台121升起时，更好地粘附带走断裂在芯片300上表面的导电面材140的残留余料。
在一些示例中，上述固定柱123的结构亦可与粘性凹台进行结合，即如图7所示，粘性凹台的上表面固设有固定柱支撑板126，固定柱支撑板126的下表面凸设形成贯穿粘性凹台121设置的多个固定柱123，导电面材140的沿边开设有多个与多个固定柱123一一对应设置的通孔11，以通过每一通孔11对应卡设在相应的固定柱123上，来对粘附在粘性凹台的下表面的导电面材140进行进一步卡设固定。具体地，固定柱123可采用与固定柱支撑板相同或不同的材料制作而成，该材料具体可为与上述耐高温凹台相同的材料。
在一个实施例中，如图8所示，本申请实施例提供一种芯片封装方法，应用于上述实施例中的芯片封装装置100中，该芯片封装方法具体可包括以下步骤：
步骤S110：提供一基板及至少一芯片，该芯片固设在该基板上，且该基板上围绕该芯片设置的多个焊盘与该芯片上的多个焊脚一一对应设置，每一焊盘及每一焊脚上均对应设置有焊接材料。
具体地，如图1所示，提供一基板200及至少一芯片300，基板200具体可以是硅基板、陶瓷基板以及柔性基板中的任意一种。芯片300具体可以是存储芯片、控制芯片、功率芯片以及光芯片中的任意一种。该芯片300固设在该基板200上，且该基板200上围绕该芯片300设置的多个焊盘210与该芯片300上的多个焊脚310一一对应设置，每一焊盘210及每一焊脚310上均对应设置有焊接材料(未图示)。焊盘210上的焊接材料及焊脚310上的焊接材料具体可通过人工方式或点锡组件(未图示)提前点到相应的焊盘210上或相应的焊脚310上，焊接材料一般为常见的锡膏，其可加热熔化及冷却凝固，以实现相应的焊接固定。
步骤S120：通过凹台转移组件的凹台的下表面粘附或卡设起多个导电片，且每一导电片的一端设置在一凹槽的开口沿边，并位于一焊盘的上方，每一导电片的另一端设置在相应的凹槽的开口上，并位于一焊脚的上方。
具体地，如图1所示，通过凹台转移组件120的凹台121的下表面粘附或卡设起多个导电片110，且每一导电片110的一端设置在一凹槽122的开口沿边，并位于一焊盘210的上方，每一导电片110的另一端设置在相应的凹槽122的开口上，并位于一焊脚310的上方。基于上述表述可知，基于凹台转移组件120的具体实现结构不同，其凹台121的下表面粘附起或卡设起多个导电片110的实现方式亦具有细微区别，具体可详见上述实施例中的相应表述，此处，不再赘述。
步骤S130：下压该凹台，以将导电片的一端压紧到一焊盘上，另一端压紧到与焊盘对应的焊脚上。
具体地，如图1及图2所示，下压该凹台121，以将每一导电片110的一端压紧到一焊盘210上，另一端压紧到与焊盘210对应的焊脚310上。同样的，基于上述表述可知，基于凹台转移组件120的具体实现结构不同，其下压该可凹台121，以将每一导电片110的一端压紧到一焊盘210上，另一端压紧到与焊盘210对应的焊脚310上的实现方式亦具有细微区别，具体可详见上述实施例中的相应表述，此处，不再赘述。
步骤S140：通过加热组件加热焊盘上的焊接材料及每一焊脚上的焊接材料，以将每一导电片的一端焊接固定在相应的焊盘上，另一端焊接固定在相应的焊脚上。
具体地，当通过上述方法步骤将每一导电片110的一端压紧到一焊盘210上，另一端压紧到与焊盘210对应的焊脚310上后，便可通过加热组件130加热每一焊盘210上的焊接材料及每一焊脚310上的焊接材料，以将每一导电片110的一端焊接固定在相应的焊盘210上，另一端焊接固定在相应的焊脚310上。加热组件130具体可为一加热平台，或如图1所示，设置在真空吸附转移组件120的上方，以通过真空吸附转移组件120的热传导，对每一焊盘210上的焊接材料和每一焊脚310上的焊接材料进行加热处理，或设置在基板200的下方，以通过基板200的热传导，对每一焊盘210上的焊接材料和每一焊脚310上的焊接材料进行加热处理。
这样一来，本申请实施例的芯片封装方法，其整个封装过程只需一次下压及一次加热处理，便可通过多个导电片110快速实现芯片300与基板200间的电气互连。同时，通过真空吸附转移组件120将导电片110焊接至基板焊盘与芯片焊脚上，实现芯片300与基板200间的电气互连的方式，相比于现有的引线键合方式，其封装效率更高，且不会出现硬件键合过程中容易出现翘起、开裂等情况。
如图9所示，在一个实施例中，本申请实施例提供一种封装芯片400，封装芯片400包括基板410以及固设在基板410上的芯片420，芯片420的上表面设置有若干焊脚421，基板410的上表面环绕芯片420设置有与若干焊脚421一一对应设置的若干焊盘411，每一焊脚421与相应的焊盘411之间通过一导电片430进行电性连接，每一导电片430通过上述的芯片封装装置100采用上述的芯片封装方法焊接固定在相应的焊盘411与焊脚421之间。
这样一来，本申请实施例的封装芯片，其可通过多个导电片430快速实现芯片420与基板410间的电气互连，相比于现有的引线键合方式，其封装效率更高，且不会出现硬件键合过程中容易出现翘起、开裂等情况。
尽管已经相对于一个或多个实现方式示出并描述了本申请，但是本领域技术人员基于对本说明书和附图的阅读和理解将会想到等价变型和修改。本申请包括所有这样的修改和变型，并且仅由所附权利要求的范围限制。特别地关于由上述组件执行的各种功能，用于描述这样的组件的术语旨在对应于执行所述组件的指定功能(例如其在功能上是等价的)的任意组件(除非另外指示)，即使在结构上与执行本文所示的本说明书的示范性实现方式中的功能的公开结构不等同。
即，以上所述仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，例如各实施例之间技术特征的相互结合，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。
另外，在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。另外，对于特性相同或相似的结构元件，本申请可采用相同或者不相同的标号进行标识。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请中，“示例性”一词是用来表示“用作例子、例证或说明”。本申请中被描述为“示例性”的任何一个实施例不一定被解释为比其它实施例更加优选或更加具优势。为了使本领域任何技术人员能够实现和使用本申请，本申请给出了以上描述。在以上描述中，为了解释的目的而列出了各个细节。应当明白的是，本领域普通技术人员可以认识到，在不使用这些特定细节的情况下也可以实现本申请。在其它实施例中，不会对公知的结构和过程进行详细阐述，以避免不必要的细节使本申请的描述变得晦涩。因此，本申请并非旨在限于所示的实施例，而是与符合本申请所公开的原理和特征的最广范围相一致。

Claims (10)

1.一种芯片封装装置，用于将基板多个焊盘上的焊接材料与芯片多个焊脚上的焊接材料一一对应键合，其特征在于，所述芯片封装装置包括多个导电片、凹台转移组件以及加热组件，其中，
所述凹台转移组件，包括凹台，所述凹台的下表面凹设形成有至少一与所述芯片相适配的凹槽，所述凹台的下表面粘附或卡设起所述多个导电片，且每一所述导电片的一端设置在一所述凹槽的开口沿边，并位于一所述焊盘的上方，每一所述导电片的另一端设置在相应的所述凹槽的开口上，并位于一所述焊脚的上方，以在所述凹台下压时，将所述导电片的一端压紧到一所述焊盘上，另一端压紧到与所述焊盘对应的所述焊脚上；
加热组件，用于加热每一所述焊盘上的焊接材料和每一所述焊脚上的焊接材料，以将所述导电片的一端焊接固定在相应的所述焊盘上，另一端焊接固定在相应的所述焊脚上。
2.根据权利要求1所述的芯片封装装置，其特征在于，所述导电片为片式结构的导电箔。
3.根据权利要求1所述的芯片封装装置，其特征在于，所述多个导电片通过弱化连接结构与导电面材连接，且多个所述导电片与所述导电面材在同一平面。
4.根据权利要求3所述的芯片封装装置，其特征在于，所述凹台为粘性凹台，以在所述粘性凹台的下表面粘附起所述多个导电片，或粘附起连接有所述多个导电片的所述导电面材。
5.根据权利要求4所述的芯片封装装置，其特征在于，所述粘性凹台的上表面固设有固定柱支撑板，所述固定柱支撑板的下表面凸设形成贯穿所述粘性凹台设置的多个固定柱，所述导电面材的沿边开设有多个与所述多个固定柱一一对应设置的通孔，以通过每一所述通孔对应卡设在相应的所述固定柱上，来对粘附在所述粘性凹台的下表面的所述导电面材进行进一步卡设固定。
6.根据权利要求3所述的芯片封装装置，其特征在于，所述凹台为耐高温凹台，所述耐高温凹台的下表面沿边凸设有多个固定柱，所述导电面材的沿边开设有多个与所述多个固定柱一一对应设置的通孔，以通过每一所述通孔对应卡设在相应的所述固定柱上，来将所述导电面材卡设在所述耐高温凹台的下表面。
7.根据权利要6所述的芯片封装装置，其特征在于，所述凹槽的底壁为高度可调的真空吸附平面，或所述凹槽的底壁为高度可调的电磁吸附平面，或所述凹槽的底壁设置有弹性粘性涂层。
8.根据权利要求1-7任一项所述的芯片封装装置，其特征在于，所述凹槽的侧壁设有斜面，且所述斜面呈开口状朝向所述芯片。
9.一种芯片封装方法，应用于如权利要求1-8任一项所述的芯片封装装置中，其特征在于，包括：
提供一基板及至少一芯片，所述芯片固设在所述基板上，且所述基板上围绕所述芯片设置的多个焊盘与所述芯片上的多个焊脚一一对应设置，每一所述焊盘及每一所述焊脚上均对应设置有焊接材料；
通过所述凹台转移组件的所述凹台的下表面粘附或卡设起多个导电片，且每一所述导电片的一端设置在一所述凹槽的开口沿边，并位于一所述焊盘的上方，每一所述导电片的另一端设置在相应的所述凹槽的开口上，并位于一所述焊脚的上方；
下压所述凹台，以将所述导电片的一端压紧到一所述焊盘上，另一端压紧到与所述焊盘对应的所述焊脚上；
通过所述加热组件加热每一所述焊盘上的焊接材料及每一所述焊脚上的焊接材料，以将所述导电片的一端焊接固定在相应的所述焊盘上，另一端焊接固定在相应的所述焊脚上。
10.一种封装芯片，其特征在于，所述封装芯片包括基板以及固设在所述基板上的芯片，所述芯片的上表面设置有若干焊脚，所述基板的上表面环绕所述芯片设置有与所述若干焊脚一一对应设置的若干焊盘，每一所述焊脚与相应的所述焊盘之间通过一导电片进行电性连接，每一所述导电片通过如权利要求1-8任一项所述的芯片封装装置采用如权利要求9所述的芯片封装方法焊接固定在相应的所述焊盘与所述焊脚之间。
CN202211070828.5A 2022-09-01 2022-09-01 一种芯片封装装置、方法及封装芯片 Pending CN115332209A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211070828.5A CN115332209A (zh) 2022-09-01 2022-09-01 一种芯片封装装置、方法及封装芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211070828.5A CN115332209A (zh) 2022-09-01 2022-09-01 一种芯片封装装置、方法及封装芯片

Publications (1)

Publication Number Publication Date
CN115332209A true CN115332209A (zh) 2022-11-11

Family

ID=83929761

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211070828.5A Pending CN115332209A (zh) 2022-09-01 2022-09-01 一种芯片封装装置、方法及封装芯片

Country Status (1)

Country Link
CN (1) CN115332209A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116246993A (zh) * 2023-01-13 2023-06-09 芯朋半导体科技(如东)有限公司 一种铜夹片邦头生产用吸料装置及贴料方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116246993A (zh) * 2023-01-13 2023-06-09 芯朋半导体科技(如东)有限公司 一种铜夹片邦头生产用吸料装置及贴料方法
CN116246993B (zh) * 2023-01-13 2023-09-12 芯朋半导体科技(如东)有限公司 一种铜夹片邦头生产用吸料装置及贴料方法

Similar Documents

Publication Publication Date Title
CN115132642B (zh) 一种芯片封装装置、方法及封装芯片
JP3927759B2 (ja) 回路基板への電子部品の実装方法
KR101354894B1 (ko) 반도체 패키지, 그 제조방법 및 이를 포함하는 반도체 패키지 모듈
CN115332209A (zh) 一种芯片封装装置、方法及封装芯片
TW201145481A (en) Semiconductor chip package
JP5097124B2 (ja) シリコンデバイス実装用基板及び実装方法
TW200924586A (en) Circuit board module with surface mount conductive pin and circuit boards assembly having same
CN215008198U (zh) 半导体散热封装构造
JP2010067922A (ja) 熱圧着装置及び電気部品の実装方法
JP2001110925A (ja) 導電性キャップ、電子部品及び導電性キャップの絶縁皮膜形成方法
CN112201632A (zh) 一种半导体器件封装结构及半导体器件封装方法
EP1148540A2 (en) Method and device for attaching a semiconductor chip to a chip carrier
CN207909913U (zh) 一种led器件的封装结构
CN215902986U (zh) 一种新型芯片真空共晶焊接夹具
CN212485342U (zh) 一种结构可靠的贴片式二极管
JP3923248B2 (ja) 回路基板への電子部品の実装方法及び回路基板
CN217507306U (zh) 便于散热的芯片封装结构
CN212485310U (zh) 一种覆晶薄膜散热结构
TWI345823B (en) Semiconductor package with wire-bonding connections
CN210925987U (zh) 一种电脑芯片的封装结构
WO2009081648A1 (ja) 素子搭載基板の製造方法
CN220964050U (zh) 引电结构、激光器及封装装置
CN114300369A (zh) 半导体封装结构的制作方法
JPH08111437A (ja) 半導体装置の実装方法
JPH06140554A (ja) 電子部品の引出しリードおよびその接合法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination