CN115132642B - 一种芯片封装装置、方法及封装芯片 - Google Patents
一种芯片封装装置、方法及封装芯片 Download PDFInfo
- Publication number
- CN115132642B CN115132642B CN202211065246.8A CN202211065246A CN115132642B CN 115132642 B CN115132642 B CN 115132642B CN 202211065246 A CN202211065246 A CN 202211065246A CN 115132642 B CN115132642 B CN 115132642B
- Authority
- CN
- China
- Prior art keywords
- chip
- vacuum
- welding
- adsorption
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/77—Apparatus for connecting with strap connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/35—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/79—Apparatus for Tape Automated Bonding [TAB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/40227—Connecting the strap to a bond pad of the item
- H01L2224/40229—Connecting the strap to a bond pad of the item the bond pad protruding from the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/77—Apparatus for connecting with strap connectors
- H01L2224/7725—Means for applying energy, e.g. heating means
- H01L2224/77252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/77—Apparatus for connecting with strap connectors
- H01L2224/7755—Mechanical means, e.g. for severing, pressing, stamping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/84001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector involving a temporary auxiliary member not forming part of the bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/842—Applying energy for connecting
- H01L2224/84201—Compression bonding
- H01L2224/84203—Thermocompression bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/84895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
- H01L2224/84897—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/40—Details of apparatuses used for either manufacturing connectors or connecting the semiconductor or solid-state body
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
本申请公开一种芯片封装装置、方法及封装芯片,属于芯片封装技术领域,其芯片封装装置包括多个导电片、真空吸附转移组件以及加热组件,其中,真空吸附转移组件,设置有可变吸附平面,可变吸附平面吸附起多个导电片,且每一导电片的一端对应位于一焊盘的上方,另一端对应位于与焊盘对应的焊脚的上方,以在可变吸附平面下压时,将导电片的一端压紧到一所述焊盘上,另一端压紧到与焊盘对应的焊脚上;加热组件,用于加热每一焊盘上的焊接材料和每一焊脚上的焊接材料,以将导电片的一端焊接固定在相应的焊盘上,另一端焊接固定在相应的焊脚上。本申请的技术方案,其可通过多个导电片快速实现芯片与基板间的电气互连。
Description
技术领域
本申请涉及芯片封装技术领域,具体涉及一种芯片封装装置、方法及封装芯片。
背景技术
自从封装工艺问世以来,由于其高可靠性、便捷性、易操作性等,其所应用范围已经越来越广泛,且随着对芯片散热的要求越来越高,封装则越薄越好。具体而言,封装基板逐步朝向超薄及小型密集化的方向发展,对于基板封装工艺而言,如何提高超薄基板的封装能力成为了相当重要的议题。
在半导体封装行业,引线键合(Wire Bonding)是一种使用细金属线,利用热、压力、超声波能量为使金属引线与基板焊盘紧密焊合,实现芯片与基板间的电气互连。在理想控制条件下,引线和基板间会发生电子共享或原子的相互扩散,从而使两种金属间实现原子量级上的键合。目前,传统的芯片封装采用正装的方式通过引线键合与封装基板内的焊盘键合,此种引线键合方式需引线设备一根线一根线地从芯片引线键合至基板焊盘上,因而,效率较低,且键合过程中容易出现翘起、开裂等情况。
发明内容
本申请实施例提供一种芯片封装装置、方法及封装芯片,以改善现有芯片封装采用引线键合方式实现芯片与基板间的电气互连,存在封装效率较低,键合过程中容易出现翘起、开裂等情况的技术问题。
第一方面,本申请提供一种芯片封装装置,用于将基板多个焊盘上的焊接材料与芯片多个焊脚上的焊接材料一一对应键合,所述芯片封装装置包括多个导电片、真空吸附转移组件以及加热组件,其中,
所述真空吸附转移组件,设置有可变吸附平面,所述可变吸附平面吸附起所述多个导电片,且每一所述导电片的一端对应位于一所述焊盘的上方,另一端对应位于与所述焊盘对应的所述焊脚的上方,以在所述可变吸附平面下压时,将所述导电片的一端压紧到一所述焊盘上,另一端压紧到与所述焊盘对应的所述焊脚上;
加热组件,用于加热每一所述焊盘上的焊接材料和每一所述焊脚上的焊接材料,以将所述导电片的一端焊接固定在相应的所述焊盘上,另一端焊接固定在相应的所述焊脚上。
可选的,在一些实施例中,所述导电片为片式结构的导电箔。
可选的,在一些实施例中,所述多个导电片通过弱化连接结构与导电面材连接,且所述多个导电片与所述导电面材在同一平面。
可选的,在一些实施例中,所述真空吸附转移组件包括第一吸附头固定平台以及驱动所述第一吸附头固定平台平移和升降的第一动力机构,所述第一吸附头固定平台的下表面弹性安设有多个第一真空吸附头和多个第二真空吸附头;每一所述第一真空吸附头对应所述基板上的一所述焊盘设置,并对应用于吸附每一所述导电片的一端,每一所述第二真空吸附头对应所述芯片上的一所述焊脚设置,并对应用于吸附每一所述导电片的另一端,以通过所述多个第一真空吸附头的吸附面及所述多个第二真空吸附头的吸附面共同形成所述可变吸附平面。
可选的,在一些实施例中,所述真空吸附转移组件还包括弹性安设在所述第一吸附头固定平台的下表面的若干贴合压头,且对应吸附同一所述导电片的一所述第一真空吸附头和一所述第二真空吸附头之间,至少设置有一所述贴合压头,以在所述贴合压头弹力下压相应的所述导电片时,使得所述导电片的中部弯折。
可选的,在一些实施例中,所述真空吸附转移组件包括第二吸附头固定平台以及驱动所述第二吸附头固定平台平移和升降的第二动力机构,所述第二吸附头固定平台的下表面中心固设有第三真空吸附头,所述第二吸附头固定平台的下表面还弹性安装安设有若干第一小圆柱,且所述若干第一小圆柱呈阵列分布在所述第三真空吸附头的四周,所述若干第一小圆柱远离所述第二吸附头固定平台的一侧端面到所述第二吸附头固定平台的下表面的距离,大于或等于所述第三真空吸附头的吸附面到所述第二吸附头固定平台的下表面的距离,以通过所述若干第一小圆柱远离所述第二吸附头固定平台的一侧端面共同形成所述可变吸附平面。
可选的,在一些实施例中,所述第一小圆柱远离所述第二吸附头固定平台的一侧端面上设置有粘性物,以在所述第三真空吸附头吸附起所述导电面材时,进一步粘接固定所述导电面材。
可选的,在一些实施例中,所述真空吸附转移组件包括真空吸附平台以及驱动所述真空吸附平台平移和升降的第三动力机构,所述真空吸附平台的下表面阵列分布有若干真空吸附孔,所述真空吸附平台的下表面还弹性安装安设有若干第二小圆柱;
所述若干第二小圆柱对应分布在所述若干真空吸附孔之间的每一间隙中,以通过所述若干第二小圆柱远离所述真空吸附平台的一侧端面共同形成所述可变吸附平面;或,
所述若干第二小圆柱远离所述真空吸附平台的一侧端面与所述若干真空吸附孔一一对应连通设置,以通过所述若干第二小圆柱远离所述真空吸附平台的一侧端面共同形成所述可变吸附平面。
第二方面,本申请提供一种芯片封装方法,应用于上述的芯片封装装置中,包括:
提供一基板及至少一芯片,所述芯片固设在所述基板上,且所述基板上围绕所述芯片设置的多个焊盘与所述芯片上的多个焊脚一一对应设置,每一所述焊盘及每一所述焊脚上均对应设置有焊接材料;
通过所述真空吸附转移组件的所述可变吸附平面吸附起所述多个导电片,且每一所述导电片的一端对应位于一所述焊盘的上方,另一端对应位于与所述焊盘对应的所述焊脚的上方;
下压所述可变吸附平面,以将所述导电片的一端压紧到一所述焊盘上,另一端压紧到与所述焊盘对应的所述焊脚上;
通过所述加热组件加热每一所述焊盘上的焊接材料及每一所述焊脚上的焊接材料,以将所述导电片的一端焊接固定在相应的所述焊盘上,另一端焊接固定在相应的所述焊脚上。
第三方面,本申请提供一种封装芯片,所述封装芯片包括基板以及固设在所述基板上的芯片,所述芯片的上表面设置有若干焊脚,所述基板的上表面环绕所述芯片设置有与所述若干焊脚一一对应设置的若干焊盘,每一所述焊脚与相应的所述焊盘之间通过一导电片进行电性连接,每一所述导电片通过上述的芯片封装装置采用上述的芯片封装方法焊接固定在相应的所述焊盘与所述焊脚之间。
在本申请中,其芯片封装装置的真空吸附转移组件,设置有可变吸附平面,可变吸附平面在下压前为一平整的吸附平面,可吸附起多个导电片,且每一导电片的一端对应位于一焊盘的上方,另一端对应位于与焊盘对应的焊脚的上方,可变吸附平面在下压后可跟随下压表面进行相应变形,以在下压表面即使由多个高低不同的表面组成时,亦可紧贴在每一表面,进而,可在可变吸附平面下压后,将每一导电片的一端压紧到一焊盘(位于基板的上表面)上,另一端压紧到与焊盘对应的焊脚(位于芯片的上表面)上,最终,再通过其加热组件加热每一焊盘上的焊接材料和每一焊脚上的焊接材料,便可将导电片的一端焊接固定在相应的焊盘上,另一端焊接固定在相应的焊脚上,整个过程只需一次下压及一次加热处理,便可通过多个导电片快速实现芯片与基板间的电气互连。同时,通过真空吸附转移组件将导电片焊接至基板焊盘与芯片焊脚上实现芯片与基板间的电气互连的方式,相比于现有的引线键合方式,其封装效率更高,且不会出现硬件键合过程中容易出现翘起、开裂等情况。
附图说明
下面结合附图,通过对本申请的具体实施方式详细描述,将使本申请的技术方案及其有益效果显而易见。
图1是本申请实施例提供的芯片封装装置的第一种结构示意图。
图2是图1所示芯片封装装置中将每一导电片焊接在基板上的结构示意图。
图3是图1所示芯片封装装置的导电面材的结构示意图。
图4是本申请实施例提供的芯片封装装置的第二种结构示意图。
图5是本申请实施例提供的芯片封装装置的第三种结构示意图。
图6是图5所示的芯片封装装置的工作状态的结构示意图。
图7是本申请实施例提供的芯片封装装置的第四种结构示意图。
图8是本申请实施例提供的芯片封装装置的第五种结构示意图。
图9是本申请实施例提供的芯片封装装置的第六种结构示意图。
图10是本申请实施例提供的芯片封装方法的流程示意图。
图11是本申请实施例提供的封装芯片的结构示意图。
具体实施方式
下面结合附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅是本申请一部分实施例,而非全部实施例。基于本申请中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。在不冲突的情况下,下述各个实施例及其技术特征可以相互组合。
在半导体封装行业,引线键合(Wire Bonding)是一种使用细金属线,利用热、压力、超声波能量为使金属引线与基板焊盘紧密焊合,实现芯片与基板间的电气互连。在理想控制条件下,引线和基板间会发生电子共享或原子的相互扩散,从而使两种金属间实现原子量级上的键合。目前,传统的芯片封装采用正装的方式通过引线键合与封装基板内的焊盘键合,此种引线键合方式需引线设备一根线一根线地从芯片引线键合至基板焊盘上,因而,效率较低,且键合过程中容易出现翘起、开裂等情况。
基于此,有必要提供一种新的芯片封装解决方案,以改善现有芯片封装采用引线键合方式实现芯片与基板间的电气互连,存在效率较低,键合过程中容易出现翘起、开裂等情况的技术问题。
在一个实施例中,如图1及如图2所示,本实施例提供一种芯片封装装置100,用于将基板200的多个焊盘210上的焊接材料与芯片300的多个焊脚310上的焊接材料一一对应键合。芯片封装装置100具体可包括多个导电片110、真空吸附转移组件120以及加热组件130,其中,真空吸附转移组件120具体可设置有可变吸附平面121,可变吸附平面121是有吸附功能,以至于可变吸附平面121吸附起多个导电片110,且每一导电片110的一端对应位于一焊盘210的上方,另一端对应位于与焊盘210对应的焊脚310的上方,以在可变吸附平面121下压时,将导电片110的一端压紧到焊盘210上,另一端压紧到与焊盘210对应的焊脚310上。加热组件130具体可用于加热每一焊盘210上的焊接材料和每一焊脚310上的焊接材料,以将导电片110的一端焊接固定在相应的焊盘210上,另一端焊接固定在相应的焊脚310上。需要说明的是,焊盘210上的焊接材料及焊脚310上的焊接材料具体可通过人工方式或另外设置的点锡组件(未图示)提前点到相应的焊盘210上或相应的焊脚310上,焊接材料一般为锡,其可加热熔化,并在冷却后,将每一导电片110的一端焊接固定在相应的焊盘210上,另一端焊接固定在相应的焊脚310上。且导电片110的长度应大于焊盘210与对应的焊脚310的长度之和,一般为焊盘210与对应的焊脚310的长度之和加上焊盘210与对应的焊脚310间沿基板200的上表面、芯片300的侧壁及芯片300的上表面的距离,等于导电片110的长度。可变吸附平面121吸附起的导电片110的数量具体可与基板200上的多个焊盘210一一对应设置,以通过每一导电片110对应实现每一焊盘210与芯片上相应的焊脚310之间的电气互连。可变吸附平面121在下压前为一平整的吸附平面,可吸附起多个导电片110,且每一导电片的一端对应位于一焊盘的上方,另一端对应位于与焊盘对应的焊脚的上方,可变吸附平面121在下压后可跟随下压表面进行相应变形,以在下压表面即使由多个高低不同的表面组成时,亦可紧贴在每一表面。对此,可变吸附平面121具体可有多种实现形式,可详见后续各示例中的说明,此处先不赘述。加热组件130具体可为一加热平台,或如图1所示,设置在真空吸附转移组件120的上方,以通过真空吸附转移组件120的热传导,对每一焊盘210上的焊接材料和每一焊脚310上的焊接材料进行加热处理,或设置在基板200的下方,以通过基板200的热传导,对每一焊盘210上的焊接材料和每一焊脚310上的焊接材料进行加热处理。
这样一来,本申请实施例的芯片封装装置100,其真空吸附转移组件120通过可变吸附平面121的设置,可在下压前,在每一焊盘210与对应的焊脚310的上方吸附起一导电片110,及在下压后,将每一导电片110的一端压紧到一焊盘210(位于基板200的上表面)上,另一端压紧到与焊盘210对应的焊脚310(位于芯片300的上表面)上(即图2所示状态),最终,再通过其加热组件130加热每一焊盘210上的焊接材料和每一焊脚310上的焊接材料,便可将每一导电片110的一端焊接固定在相应的焊盘210上,另一端焊接固定在相应的焊脚310上,整个过程只需一次下压及一次加热处理,便可通过多个导电片110快速实现芯片300与基板200间的电气互连。同时,通过真空吸附转移组件120将导电片110焊接至基板焊盘与芯片焊脚上,实现芯片300与基板200间的电气互连的方式,相比于现有的引线键合方式,其封装效率更高,且不会出现硬件键合过程中容易出现翘起、开裂等情况。
在一些示例中,如图1及图2所示,导电片110具体可为裁切好的片式结构的导电箔,或者为裁切好的片式结构的导电薄膜。此时,可变吸附平面121需分别吸附起多个导电片110,多个导电片110具体与基板200上的多个焊盘210一一对应设置,以实现上述在每一焊盘210与对应的焊脚310的上方吸附起一导电片110。本申请实施例对于芯片300的封装可以包括多种封装方式,对于不同的封装方式,导电片110的形状可以不同,即导电片110的形状可不限于图中所示的矩形。
由于常规的导电片110一般较薄,因而,上述吸附单个裁剪好的导电片110容易出现吸附力不足,导致某些导电片110掉落或偏移的情况。为此,在一些示例中,如图3所示,上述多个导电片110具体可通过弱化连接结构10与导电面材140连接,且多个导电片110与导电面材140在同一平面。这样一来,真空吸附转移组件120的可变吸附平面121可通过整体吸附起整个导电面材140,来实现上述在每一焊盘210与对应的焊脚310的上方吸附起一导电片110,从而提高吸附稳定性。为形成图3所示的导电面材140,可在整张导电箔或导电薄膜上进行若干弱化处理,如通过激光、冲压、刻蚀等工艺在整张导电箔或导电薄膜上需要形成相应的导电片110的四周打上一圈细密的通孔,以在每一导电片110的四周形成相应的弱化连接结构10,进而实现每一导电片110通过弱化连接结构10与导电面材140连接,且多个导电片110与导电面材140在同一平面。弱化连接结构10的设置,可使导电面材140上的间隔面与每一导电片110快速弱化剥离,避免在剥离时带走导电片110,或拉扯导电片110出现断裂的情况。
在一些示例中,如图1及图2所示,真空吸附转移组件120具体可包括第一吸附头固定平台122以及驱动第一吸附头固定平台122平移和升降的第一动力机构(未图示)第一吸附头固定平台122的下表面弹性安设有多个第一真空吸附头123和多个第二真空吸附头124,每一第一真空吸附头123对应基板200上的一焊盘210设置,并对应用于吸附每一导电片110的一端,每一第二真空吸附头124对应芯片300上的一焊脚310设置,并对应用于吸附每一导电片110的另一端,以通过多个第一真空吸附头123的吸附面及多个第二真空吸附头124的吸附面共同形成上述可变吸附平面121。
具体地,当上述加热组件130具体为设置在真空吸附转移组件120的上方,以通过真空吸附转移组件120的热传导,对每一焊盘210上的焊接材料和每一焊脚310上的焊接材料进行加热处理时,加热组件130可具体固设在第一吸附头固定平台121的上表面,以在第一动力机构驱动第一吸附头固定平台122平移和升降,带动多个第一真空吸附头123和多个第二真空吸附头124同步平移和升降时,亦带动加热组件130同步平移和升降。多个第一真空吸附头123和多个第二真空吸附头124具体可通过弹簧或其它弹性连接件弹性安设在第一吸附头固定平台122的下表面,这样一来,当其下压前,多个第一真空吸附头123和多个第二真空吸附头124由于未受到其它外力作用,各弹簧或其它弹性连接件均保持自然状态,多个第一真空吸附头123的吸附面和多个第二真空吸附头124的吸附面均位于同一平面上(即可变吸附平面121),其可吸附起多个导电片110,且每一导电片110的一端对应吸附到对应基板200上的一焊盘210设置的一第一真空吸附头123上,另一端对应吸附到对应芯片上的一焊脚310设置的一第二真空吸附头124上。由于芯片300的上表面高于基板200的上表面,因而,其在第一动力机构驱动第一吸附头固定平台122下降,以带动多个第一真空吸附头123和多个第二真空吸附头124同时下压(即使得可变吸附平面121下压)时,对应每一焊脚310设置的第二真空吸附头124将每一导电片110的另一端先压紧到相应的焊脚310上,此时,可变吸附平面121未发生变形,而当第一动力机构继续驱动第一吸附头固定平台122下降,以带动多个第一真空吸附头123和多个第二真空吸附头124继续同时下压(即使得可变吸附平面121继续下压)时,对应每一焊脚310设置的第二真空吸附头124受到芯片300的阻挡,其对应设置的弹簧或弹性连接件发生相应的弹性形变,使其继续保持将相应的导电片110的另一端压紧到相应的焊脚310上的状态的同时,不会压坏相应的芯片300,与之同时,对应每一焊盘210设置的第一真空吸附头123将每一导电片110的一端压紧到相应的焊盘210上(即如图2所示状态),此时,可变吸附平面121跟随下压表面进行了相应变形,确保其在下压后,将导电片110的一端压紧到一焊盘210上,另一端压紧到与焊盘210对应的焊脚310上,最后,再通过加热组件130加热的热传导对每一焊盘210上的焊接材料和每一焊脚310上的焊接材料进行加热处理。
在上述示例中,多个第一真空吸附头123和多个第二真空吸附头124无论是如图1所示同时吸附多个裁剪好的导电片110,还是如图4所示整体吸附起设置有多个导电片110的导电面材140,其均需确保每一第一真空吸附头123对应吸附导电片110的一端及每一第二真空吸附头124对于吸附导电片110的另一端即可。而在多个第一真空吸附头123和多个第二真空吸附头124整体吸附起设置有多个导电片110的导电面材140时,为进一步提高吸附稳定性,如图4所示,第一吸附头固定平台121的下表面还可弹性安设有多个辅助真空吸附头125,多个辅助真空吸附头125的安设方式及具体实现结构均与多个第一真空吸附头123及多个第二真空吸附头124相同,其可辅助吸附起导电面材140上除了导电片110外其余部分,以进一步提高导电面材140的吸附稳定性。
在上述示例中,如图2所示,当将每一导电片110的一端压紧到一焊盘210上,另一端压紧到与焊盘210对应的焊脚310上后,每一导电片110的中部会处于悬空状态,这种情况在后续灌胶封装过程中,会由于导电片110的两端已经固定、导电片110本身厚度较薄等原因,而出现无法支撑填充胶的压力、进而发生导电箔断裂,造成部分芯片短路的情况,为此,如图5及图6所示,真空吸附转移组件120具体还可包括弹性安设在第一吸附头固定平台122的下表面的若干贴合压头126,且对应吸附同一导电片110的一第一真空吸附头123和一第二真空吸附头124之间至少设置有一贴合压头126,以在贴合压头126弹力下压相应的导电片110时,使得导电片110的中部贴合在相应的芯片300侧壁上或使导电片110中部弯折(具体可为使导电片110中部与芯片300侧表面处于同一水平面弯折)。具体地,当对应吸附同一导电片110的一第一真空吸附头123和一第二真空吸附头124之间仅设置一贴合压头126时,贴合压头126具体可以是圆柱头,且每一贴合压头126同时需正对焊盘210与芯片300之间的缝隙设置,以在下压后,多个第一真空吸附头123将每一导电片110的一端压紧到一焊盘210上,多个第二真空吸附头124将每一导电片110的另一端压紧到与焊盘210对应的焊脚310上的同时,若干贴合压头126将每一导电片110的中部贴合在相应的芯片300侧壁上(即如图6所示)或使导电片110中部弯折。如图7所示,对应吸附同一导电片110的一第一真空吸附头123和一第二真空吸附头124之间设置多个贴合压头126时,贴合压头126具体可以是小尺寸圆柱头,且多个贴合压头126呈阵列分布在相应的一第一真空吸附头123和一第二真空吸附头124之间。这样一来,阵列分布的多个贴合压头126,可以适应更多不同尺寸的芯片300,每一贴合压头126均可以根据下压面的不同做出自适应性调整,使得每一导电片110的中部更好地贴合在相应的芯片300侧壁上或使导电片110中部弯折。
基于上述示例可知,导电片110可以是导电箔,亦可以是导电薄膜。当导电片110为导电箔时,由于导电箔具有可挠性,受力后不可恢复原状,因而,其在贴合压头126将其中部贴合在相应的芯片300侧壁上后,即使撤离相应的贴合压头126,导电片110的中部亦可依旧保持贴合在相应的芯片300侧壁上的状态或保持与芯片300侧表面处于同一水平面弯折的状态。但当导电片110为导电薄膜时,由于导电薄膜的材料主要由聚合物组成,不具有可绕性,受力消失后会恢复原状,基于此,为确保其在贴合压头126将其中部贴合在相应的芯片300侧壁上后,撤离相应的贴合压头126,导电片110的中部仍可保持贴合在相应的芯片300侧壁上的状态。如图5所示,芯片封装装置100具体还可包括设置在芯片300侧壁的粘合层150,粘合层150主要设置在焊盘210与对应的焊脚310之间的侧壁上,以在贴合压头126弹力下压相应的导电片110时,使得导电片110的中部进一步粘合在相应的芯片300侧壁上,确保导电片110为导电薄膜时,其中部不会因为受力消失而恢复原状,以及在导电片110为导电箔时,进一步提升其中部与芯片300侧壁之间的贴合度。
在一些示例中,如图8所示,真空吸附转移组件420具体还可采用以下结构设置,即包括第二吸附头固定平台422以及驱动第二吸附头固定平台422平移和升降的第二动力机构(未图示),第二吸附头固定平台422的下表面中心弹性安设有第三真空吸附头423,第二吸附头固定平台422的下表面还弹性安装安设有若干第一小圆柱424,且若干第一小圆柱424呈阵列分布在第三真空吸附头423的四周,若干第一小圆柱424远离第二吸附头固定平台422的一侧端面到第二吸附头固定平台422的下表面的距离,大于或等于第三真空吸附头423的吸附面到第二吸附头固定平台422的下表面的距离,以通过若干第一小圆柱424远离第二吸附头固定平台422的一侧端面共同形成可变吸附平面421。
具体地,第三真空吸附头423为大型真空吸附头,其吸附力可分布到每一第一小圆柱424远离第二吸附头固定平台422的一侧端面上。第三真空吸附头423以及若干第一小圆柱424可通过弹簧或其它弹性连接件弹性安设在第二吸附头固定平台422的下表面,这样一来,当其下压前,若干第一小圆柱424由于未受到其它外力作用,各弹簧或其它弹性连接件均保持自然状态,若干第一小圆柱424远离第二吸附头固定平台422的一侧端面均位于同一平面上(即可变吸附平面421),其可吸附起多个导电片110(具体可以是同时吸附多个裁剪好的导电片110,或者是,如图8所示,整体吸附起设置有多个导电片110的导电面材140)。由于芯片300的上表面高于基板200的上表面,因而,其在第一动力机构驱动第二吸附头固定平台422下降,以带动若干第一小圆柱424同时下压(即使得可变吸附平面421下压)时,对应芯片300上表面设置的若干第一小圆柱424将每一导电片110的另一端先压紧到相应的焊脚310上,此时,可变吸附平面421未发生变形,而当第二动力机构继续驱动第二吸附头固定平台422下降,以带动若干第一小圆柱424继续同时下压(即使得可变吸附平面421继续下压)时,对应芯片300上表面设置的若干第一小圆柱424受到芯片300的阻挡,其对应设置的弹簧或弹性连接件发生相应的弹性形变,使其继续保持将相应的导电片110的另一端压紧到相应的焊脚310上的状态的同时,不会压坏相应的芯片300,与之同时,对应基板200上表面(即除了芯片300外的其余区域)设置的若干第一小圆柱424将每一导电片110的一端压紧到相应的焊盘210上,以及将每一导电片110的中部贴合在相应的芯片300侧壁上,此时,可变吸附平面421跟随下压表面进行了相应变形,确保其在下压后,将每一导电片110的一端压紧到一焊盘210上,另一端压紧到与焊盘210对应的焊脚310上。
由于上述示例中,仅在第二吸附头固定平台422的下表面中心固设有第三真空吸附头423,因而,其在可变吸附平面421形成的吸附力会由中间向四周进行递减,这样,当其整体吸附起设置有多个导电片110的导电面材140时,其可能会出现导电面材140的四周由于吸附力不足,而无法紧密贴合在相应的第一小圆柱424的端面上,基于此,第一小圆柱424远离第二吸附头固定平台422的一侧端面上设置有粘性物,以在第三真空吸附头423吸附起导电面材140时,进一步粘接固定导电面材140,以确保导电面材140的四周不会因为吸附力不足而出现下翘现象。因而,进一步地,可仅在对应导电面材140的四周边缘区域的一些第一小圆柱424的相应端面上设置粘性物即可。上述粘性物具体可以是胶水或耐高温胶膜,当其为胶水时,其可单独涂抹在每一第一小圆柱424的相应端面上,当其为耐高温胶膜时,其可整张膜同时粘接在多个第一小圆柱424的相应端面上,即使得耐高温胶膜的一侧表面同时粘接在多个第一小圆柱424的相应端面上,耐高温胶膜的另一侧表面粘接固定导电面材140。
在一些示例中,如图9所示,真空吸附转移组件520具体还可采用以下结构设置,即包括真空吸附平台522以及驱动真空吸附平台522平移和升降的第三动力机构(未图示),真空吸附平台522的下表面阵列分布有若干真空吸附孔(未图示),真空吸附平台522的下表面还弹性安装安设有若干第二小圆柱523。若干第二小圆柱523对应分布在若干真空吸附孔之间的每一间隙中,以通过若干第二小圆柱523远离真空吸附平台522的一侧端面共同形成可变吸附平面521。或,若干第二小圆柱523远离真空吸附平台522的一侧端面与若干真空吸附孔一一对应连通设置,以通过若干第二小圆柱523远离真空吸附平台522的一侧端面共同形成可变吸附平面521。这样一来,真空吸附平台522的吸附力可均匀分布到每一第二小圆柱523远离真空吸附平台522的一侧端面上。若干第二小圆柱523具体可通过弹簧或其它弹性连接件弹性安设在真空吸附平台522的下表面,其形成可变吸附平面521的下压原理可参见上述若干第一小圆柱424形成的可变吸附平面521的下压原理,此处不再赘述。
在一个实施例中,如图10所示,本申请实施例提供一种芯片封装方法,应用于上述实施例中的芯片封装装置100中,该芯片封装方法具体可包括以下步骤:
步骤S110:提供一基板及至少一芯片,该芯片固设在该基板上,且该基板上围绕该芯片设置的多个焊盘与该芯片上的多个焊脚一一对应设置,每一焊盘及每一焊脚上均对应设置有焊接材料。
具体地,如图1所示,提供一基板200及至少一芯片300,基板200具体可以是硅基板、陶瓷基板以及柔性基板中的任意一种。芯片300具体可以是存储芯片、控制芯片、功率芯片以及光芯片中的任意一种。该芯片300固设在该基板200上,且该基板200上围绕该芯片300设置的多个焊盘210与该芯片300上的多个焊脚310一一对应设置,每一焊盘210及每一焊脚310上均对应设置有焊接材料(未图示)。焊盘210上的焊接材料及焊脚310上的焊接材料具体可通过人工方式或点锡组件(未图示)提前点到相应的焊盘210上或相应的焊脚310上,焊接材料一般为常见的锡膏,其可加热熔化及冷却凝固,以实现相应的焊接固定。
步骤S120:通过真空吸附转移组件的可变吸附平面吸附起多个导电片,且每一导电片的一端对应位于一焊盘的上方,另一端对应位于与该焊盘对应的焊脚的上方。
具体地,如图1及图2所示,通过真空吸附转移组件120的可变吸附平面121吸附起多个导电片110,且每一导电片110的一端对应位于一焊盘210的上方,另一端对应位于与该焊盘210对应的焊脚310的上方。基于上述表述可知,基于真空吸附转移组件120的具体实现结构不同,其可变吸附平面121吸附起多个导电片110的实现方式亦具有细微区别,具体可详见上述实施例中的相应表述,此处,不再赘述。
步骤S130:下压该可变吸附平面,以将导电片的一端压紧到一焊盘上,另一端压紧到与焊盘对应的焊脚上。
具体地,如图1及图2所示,下压该可变吸附平面121,以将每一导电片110的一端压紧到一焊盘210上,另一端压紧到与焊盘210对应的焊脚310上。同样的,基于上述表述可知,基于真空吸附转移组件120的具体实现结构不同,其下压该可变吸附平面121,以将每一导电片110的一端压紧到一焊盘210上,另一端压紧到与焊盘210对应的焊脚310上的实现方式亦具有细微区别,具体可详见上述实施例中的相应表述,此处,不再赘述。
步骤S140:通过加热组件加热每一焊盘上的焊接材料及每一焊脚上的焊接材料,以将导电片的一端焊接固定在相应的焊盘上,另一端焊接固定在相应的焊脚上。
具体地,当通过上述方法步骤将每一导电片110的一端压紧到一焊盘210上,另一端压紧到与焊盘210对应的焊脚310上后,便可通过加热组件130加热每一焊盘210上的焊接材料及每一焊脚310上的焊接材料,以将每一导电片110的一端焊接固定在相应的焊盘210上,另一端焊接固定在相应的焊脚310上。加热组件130具体可为一加热平台,或如图1所示,设置在真空吸附转移组件120的上方,以通过真空吸附转移组件120的热传导,对每一焊盘210上的焊接材料和每一焊脚310上的焊接材料进行加热处理,或设置在基板200的下方,以通过基板200的热传导,对每一焊盘210上的焊接材料和每一焊脚310上的焊接材料进行加热处理。
这样一来,本申请实施例的芯片封装方法,其整个封装过程只需一次下压及一次加热处理,便可通过多个导电片110快速实现芯片300与基板200间的电气互连和芯片间的信息互通。同时,通过真空吸附转移组件120将导电片110焊接至基板焊盘与芯片焊脚上,实现芯片300与基板200间的电气互连的方式,相比于现有的引线键合方式,其封装效率更高,且不会出现硬件键合过程中容易出现翘起、开裂等情况。
如图11所示,在一个实施例中,本申请实施例提供一种封装芯片600,封装芯片600包括基板610以及固设在基板610上的芯片620,芯片620的上表面设置有若干焊脚621,基板610的上表面环绕芯片620设置有与若干焊脚621一一对应设置的若干焊盘611,每一焊脚621与相应的焊盘611之间通过一导电片630进行电性连接,每一导电片630通过上述的芯片封装装置100采用上述的芯片封装方法焊接固定在相应的焊盘611与焊脚621之间。
这样一来,本申请实施例的封装芯片,其可通过多个导电片630快速实现芯片620与基板610间的电气互连,相比于现有的引线键合方式,其封装效率更高,且不会出现硬件键合过程中容易出现翘起、开裂等情况。
尽管已经相对于一个或多个实现方式示出并描述了本申请,但是本领域技术人员基于对本说明书和附图的阅读和理解将会想到等价变型和修改。本申请包括所有这样的修改和变型,并且仅由所附权利要求的范围限制。特别地关于由上述组件执行的各种功能,用于描述这样的组件的术语旨在对应于执行所述组件的指定功能(例如其在功能上是等价的)的任意组件(除非另外指示),即使在结构上与执行本文所示的本说明书的示范性实现方式中的功能的公开结构不等同。
即,以上所述仅为本申请的实施例,并非因此限制本申请的专利范围,凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换,例如各实施例之间技术特征的相互结合,或直接或间接运用在其他相关的技术领域,均同理包括在本申请的专利保护范围内。
另外,在本申请的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。另外,对于特性相同或相似的结构元件,本申请可采用相同或者不相同的标号进行标识。此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个特征。在本申请的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
在本申请中,“示例性”一词是用来表示“用作例子、例证或说明”。本申请中被描述为“示例性”的任何一个实施例不一定被解释为比其它实施例更加优选或更加具优势。为了使本领域任何技术人员能够实现和使用本申请,本申请给出了以上描述。在以上描述中,为了解释的目的而列出了各个细节。应当明白的是,本领域普通技术人员可以认识到,在不使用这些特定细节的情况下也可以实现本申请。在其它实施例中,不会对公知的结构和过程进行详细阐述,以避免不必要的细节使本申请的描述变得晦涩。因此,本申请并非旨在限于所示的实施例,而是与符合本申请所公开的原理和特征的最广范围相一致。
Claims (10)
1.一种芯片封装装置,用于将基板多个焊盘上的焊接材料与芯片多个焊脚上的焊接材料一一对应键合,其特征在于,所述芯片封装装置包括多个导电片、真空吸附转移组件以及加热组件,其中,
所述真空吸附转移组件,设置有可变吸附平面,所述可变吸附平面吸附起所述多个导电片,且每一所述导电片的一端对应位于一所述焊盘的上方,另一端对应位于与所述焊盘对应的所述焊脚的上方,以在所述可变吸附平面下压时,将所述导电片的一端压紧到所述焊盘上,另一端压紧到与所述焊盘对应的所述焊脚上;
加热组件,用于加热每一所述焊盘上的焊接材料和每一所述焊脚上的焊接材料,以将所述导电片的一端焊接固定在相应的所述焊盘上,另一端焊接固定在相应的所述焊脚上。
2.根据权利要求1所述的芯片封装装置,其特征在于,所述导电片为片式结构的导电箔。
3.根据权利要求1或2所述的芯片封装装置,其特征在于,所述多个导电片通过弱化连接结构与导电面材连接,且所述多个导电片与所述导电面材在同一平面。
4.根据权利要求1所述的芯片封装装置,其特征在于,所述真空吸附转移组件包括第一吸附头固定平台以及驱动所述第一吸附头固定平台平移和升降的第一动力机构,所述第一吸附头固定平台的下表面弹性安设有多个第一真空吸附头和多个第二真空吸附头;每一所述第一真空吸附头对应所述基板上的一所述焊盘设置,并对应用于吸附每一所述导电片的一端,每一所述第二真空吸附头对应所述芯片上的一所述焊脚设置,并对应用于吸附每一所述导电片的另一端,以通过所述多个第一真空吸附头的吸附面及所述多个第二真空吸附头的吸附面共同形成所述可变吸附平面。
5.根据权利要求4所述的芯片封装装置,其特征在于,所述真空吸附转移组件还包括弹性安设在所述第一吸附头固定平台的下表面的若干贴合压头,且对应吸附同一所述导电片的一所述第一真空吸附头和一所述第二真空吸附头之间,至少设置有一所述贴合压头,以在所述贴合压头弹力下压相应的所述导电片时,使得所述导电片的中部弯折。
6.根据权利要求3所述的芯片封装装置,其特征在于,所述真空吸附转移组件包括第二吸附头固定平台以及驱动所述第二吸附头固定平台平移和升降的第二动力机构,所述第二吸附头固定平台的下表面中心弹性安设有第三真空吸附头,所述第二吸附头固定平台的下表面还弹性安装安设有若干第一小圆柱,且所述若干第一小圆柱呈阵列分布在所述第三真空吸附头的四周,所述若干第一小圆柱远离所述第二吸附头固定平台的一侧端面到所述第二吸附头固定平台的下表面的距离,大于或等于所述第三真空吸附头的吸附面到所述第二吸附头固定平台的下表面的距离,以通过所述若干第一小圆柱远离所述第二吸附头固定平台的一侧端面共同形成所述可变吸附平面。
7.根据权利要求6所述的芯片封装装置,其特征在于,所述第一小圆柱远离所述第二吸附头固定平台的一侧端面上设置有粘性物,以在所述第三真空吸附头吸附起所述导电面材时,进一步粘接固定所述导电面材。
8.根据权利要求1所述的芯片封装装置,其特征在于,所述真空吸附转移组件包括真空吸附平台以及驱动所述真空吸附平台平移和升降的第三动力机构,所述真空吸附平台的下表面阵列分布有若干真空吸附孔,所述真空吸附平台的下表面还弹性安装安设有若干第二小圆柱;
所述若干第二小圆柱对应分布在所述若干真空吸附孔之间的每一间隙中,以通过所述若干第二小圆柱远离所述真空吸附平台的一侧端面共同形成所述可变吸附平面;或,
所述若干第二小圆柱远离所述真空吸附平台的一侧端面与所述若干真空吸附孔一一对应连通设置,以通过所述若干第二小圆柱远离所述真空吸附平台的一侧端面共同形成所述可变吸附平面。
9.一种芯片封装方法,应用于如权利要求1-8任一项所述的芯片封装装置中,其特征在于,包括:
提供一基板及至少一芯片,所述芯片固设在所述基板上,且所述基板上围绕所述芯片设置的多个焊盘与所述芯片上的多个焊脚一一对应设置,每一所述焊盘及每一所述焊脚上均对应设置有焊接材料;
通过所述真空吸附转移组件的所述可变吸附平面吸附起所述多个导电片,且每一所述导电片的一端对应位于一所述焊盘的上方,另一端对应位于与所述焊盘对应的所述焊脚的上方;
下压所述可变吸附平面,以将所述导电片的一端压紧到一所述焊盘上,另一端压紧到与所述焊盘对应的所述焊脚上;
通过所述加热组件加热每一所述焊盘上的焊接材料及每一所述焊脚上的焊接材料,以将所述导电片的一端焊接固定在相应的所述焊盘上,另一端焊接固定在相应的所述焊脚上。
10.一种封装芯片,其特征在于,所述封装芯片包括基板以及固设在所述基板上的芯片,所述芯片的上表面设置有若干焊脚,所述基板的上表面环绕所述芯片设置有与所述若干焊脚一一对应设置的若干焊盘,每一所述焊脚与相应的所述焊盘之间通过一导电片进行电性连接,每一所述导电片通过如权利要求1-8任一项所述的芯片封装装置采用如权利要求9所述的芯片封装方法焊接固定在相应的所述焊盘与所述焊脚之间。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211065246.8A CN115132642B (zh) | 2022-09-01 | 2022-09-01 | 一种芯片封装装置、方法及封装芯片 |
US18/300,379 US11764184B1 (en) | 2022-09-01 | 2023-04-13 | Chip packaging device, chip packaging method, and package chip |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211065246.8A CN115132642B (zh) | 2022-09-01 | 2022-09-01 | 一种芯片封装装置、方法及封装芯片 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115132642A CN115132642A (zh) | 2022-09-30 |
CN115132642B true CN115132642B (zh) | 2022-11-15 |
Family
ID=83387503
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211065246.8A Active CN115132642B (zh) | 2022-09-01 | 2022-09-01 | 一种芯片封装装置、方法及封装芯片 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11764184B1 (zh) |
CN (1) | CN115132642B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116246993B (zh) * | 2023-01-13 | 2023-09-12 | 芯朋半导体科技(如东)有限公司 | 一种铜夹片邦头生产用吸料装置及贴料方法 |
CN116638182A (zh) * | 2023-07-26 | 2023-08-25 | 苏州万事达电子有限公司 | 一种半导体封装用引线焊接装置 |
CN117103750A (zh) * | 2023-10-25 | 2023-11-24 | 泰姆瑞(北京)精密技术有限公司 | 芯片加工的施压装置、施压工作方法及压力设备 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007294781A (ja) * | 2006-04-27 | 2007-11-08 | Shinkawa Ltd | ボンディング装置及びボンディング装置における回路基板の吸着方法 |
JP2016127174A (ja) * | 2015-01-06 | 2016-07-11 | 株式会社アドウェルズ | ワイヤボンディング装置 |
CN111524918A (zh) * | 2019-02-01 | 2020-08-11 | 中芯集成电路(宁波)有限公司 | 摄像组件及其封装方法、镜头模组、电子设备 |
CN112530929A (zh) * | 2020-12-18 | 2021-03-19 | 江西晶润光学有限公司 | 电子组件及其制作方法、摄像头和电子装置 |
-
2022
- 2022-09-01 CN CN202211065246.8A patent/CN115132642B/zh active Active
-
2023
- 2023-04-13 US US18/300,379 patent/US11764184B1/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007294781A (ja) * | 2006-04-27 | 2007-11-08 | Shinkawa Ltd | ボンディング装置及びボンディング装置における回路基板の吸着方法 |
JP2016127174A (ja) * | 2015-01-06 | 2016-07-11 | 株式会社アドウェルズ | ワイヤボンディング装置 |
CN111524918A (zh) * | 2019-02-01 | 2020-08-11 | 中芯集成电路(宁波)有限公司 | 摄像组件及其封装方法、镜头模组、电子设备 |
CN112530929A (zh) * | 2020-12-18 | 2021-03-19 | 江西晶润光学有限公司 | 电子组件及其制作方法、摄像头和电子装置 |
Also Published As
Publication number | Publication date |
---|---|
CN115132642A (zh) | 2022-09-30 |
US11764184B1 (en) | 2023-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN115132642B (zh) | 一种芯片封装装置、方法及封装芯片 | |
TW200919832A (en) | Printed circuit board unit and socket | |
EP2546890A2 (en) | Solar module and electrode soldering method therefor | |
JP2013207084A (ja) | 放熱板付基板モジュールおよび放熱板付基板モジュールの製造方法 | |
JP2000124398A (ja) | パワー半導体モジュール | |
CN109588023B (zh) | 散热结构及相关设备 | |
CN115332209A (zh) | 一种芯片封装装置、方法及封装芯片 | |
CN114300369A (zh) | 半导体封装结构的制作方法 | |
TW381326B (en) | Semiconductor device and lead frame therefor | |
CN112201632A (zh) | 一种半导体器件封装结构及半导体器件封装方法 | |
JP2010067922A (ja) | 熱圧着装置及び電気部品の実装方法 | |
US7888790B2 (en) | Bare die package with displacement constraint | |
JP2008085149A (ja) | 半導体装置およびその配線接合方法,摩擦攪拌接合装置 | |
US6881612B2 (en) | Method of bonding a semiconductor element to a substrate | |
CN212485342U (zh) | 一种结构可靠的贴片式二极管 | |
CN217507306U (zh) | 便于散热的芯片封装结构 | |
JP3149631B2 (ja) | 半導体装置及びその実装装置及びその実装方法 | |
JP3100949B2 (ja) | 配線基板の製造方法 | |
CN220753407U (zh) | 一种功率管组件及pcb组件 | |
CN111146096A (zh) | 一种双面散热半导体器件及其单次回流的焊接方法 | |
CN210925987U (zh) | 一种电脑芯片的封装结构 | |
CN113163576B (zh) | 一种柔性印刷电路板 | |
CN212485310U (zh) | 一种覆晶薄膜散热结构 | |
CN219226321U (zh) | 一种带散热器的led模组 | |
US20240153907A1 (en) | Bonding material application apparatus and bonding material application method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |