CN115312382A - 基板处理方法和基板处理装置 - Google Patents

基板处理方法和基板处理装置 Download PDF

Info

Publication number
CN115312382A
CN115312382A CN202210469239.8A CN202210469239A CN115312382A CN 115312382 A CN115312382 A CN 115312382A CN 202210469239 A CN202210469239 A CN 202210469239A CN 115312382 A CN115312382 A CN 115312382A
Authority
CN
China
Prior art keywords
gas
substrate processing
processing method
silicon
partial pressure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210469239.8A
Other languages
English (en)
Inventor
须田隆太郎
户村幕树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN115312382A publication Critical patent/CN115312382A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32816—Pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H01J37/32972—Spectral analysis
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3341—Reactive etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种基板处理方法和基板处理装置，能够实现提高蚀刻的生产率和抑制通过蚀刻形成的凹部的形状异常中的至少一方。基板处理方法包括工序a1)、工序a2)、工序a3)以及工序a4)。在工序a1)中，向腔室内提供包含含硅膜的基板。在工序a2)中，向腔室内供给包含HF气体的处理气体。在工序a3)中，利用从处理气体生成的等离子体对含硅膜进行蚀刻，来在含硅膜形成凹部。在工序a4)中，进行控制，以使HF气体的分压随着凹部的深宽比的增加而降低。

Description

基板处理方法和基板处理装置
技术领域
本公开的各种方面和实施方式涉及一种基板处理方法和基板处理装置。
背景技术
例如，在下述专利文献1中公开了一种使用等离子体对含硅膜进行蚀刻的技术。
现有技术文献
专利文献
专利文献1：日本特开2016-39310号公报
发明内容
发明要解决的问题
本公开提供一种能够实现提高蚀刻的生产率和抑制通过蚀刻形成的凹部的形状异常中的至少一方的基板处理方法和基板处理装置。
用于解决问题的方案
本公开的一个方面是一种基板处理方法，包括工序a1)、工序a2)、工序a3)以及工序a4)。在工序a1)中，向腔室内提供包含含硅膜的基板。在工序a2)中，向腔室内供给包含HF气体的处理气体。在工序a3)中，利用从处理气体生成的等离子体对含硅膜进行蚀刻，来在含硅膜形成凹部。在工序a4)中，进行控制，以使HF气体的分压随着凹部的深宽比的增加而降低。
发明的效果
根据本公开的各种方面和实施方式，能够实现提高蚀刻的生产率和抑制通过蚀刻形成的凹部的形状异常中的至少一方。
附图说明
图1是表示本公开的一个实施方式中的等离子体处理装置的一例的图。
图2是表示被进行蚀刻的基板的截面的一例的图。
图3A是表示蚀刻剂多的情况下的凹部的截面的一例的图。
图3B是表示蚀刻剂少的情况下的凹部的截面的一例的图。
图4是表示处理时间与蚀刻速率的关系的一例的图。
图5是表示凹部的深度与蚀刻速率的关系的一例的图。
图6是用于说明反应副产物的蒸气压与凹部的深宽比的关系的一例的图。
图7是表示本公开的一个实施方式中的基板处理方法的一例的流程图。
图8是表示蚀刻剂的分压的变化的一例的图。
图9是表示基板处理方法的其它例的流程图。
图10是表示蚀刻剂的分压的变化的其它例的图。
图11是表示蚀刻剂的分压的变化的其它例的图。
具体实施方式
下面，基于附图对公开的基板处理方法和基板处理装置的实施方式详细地进行说明。此外，并不通过以下的实施方式限定公开的基板处理方法和基板处理装置。
另外，在蚀刻中，蚀刻剂与蚀刻对象膜进行反应，与蚀刻剂进行了反应的蚀刻对象膜的部分变化为挥发性的反应副产物而被去除，由此在蚀刻对象膜形成凹部。但是，在蚀刻剂的量多的情况下，在凹部的底部，生成反应副产物的速度比反应副产物挥发的速度快，有时反应副产物无法挥发而沉积于凹部的底部。当反应副产物沉积于凹部的底部时，反应副产物阻碍蚀刻剂与蚀刻对象膜的反应，从而蚀刻速率下降。当蚀刻速率持续下降时，蚀刻最终会停止。
另外，当蚀刻剂的量多时，有时凹部的底部前端变细。当凹部的底部前端变细时，有时导致凹部在凹部的深度方向上弯折地形成。当凹部弯折地形成时，会引起与相邻的凹部连在一起等不良情况。
另一方面，当蚀刻剂的量少时，凹部的底部的截面成为矩形状，但有时蚀刻速率变低。当蚀刻速率低时，凹部的侧壁长时间暴露于蚀刻剂中，因此有时在凹部的侧壁产生弯曲。
因此，本公开提供一种能够实现提高蚀刻的生产率和抑制通过蚀刻形成的凹部的形状异常中的至少一方的技术。
[等离子体处理装置100的结构]
下面，对等离子体处理装置100的结构例进行说明。图1是表示本公开的一个实施方式中的等离子体处理装置100的一例的图。等离子体处理装置100是电容耦合型的等离子体处理装置，包括装置主体1和控制部2。等离子体处理装置100是基板处理装置的一例。装置主体1包括等离子体处理腔室10、气体供给部20、电源30以及排气系统40。另外，装置主体1包括基板支承部11和气体导入部。气体导入部构成为将至少一种处理气体导入等离子体处理腔室10内。气体导入部包括喷淋头13。基板支承部11配置于等离子体处理腔室10内。喷淋头13配置于基板支承部11的上方。在一个实施方式中，喷淋头13构成等离子体处理腔室10的顶部(Ceiling)的至少一部分。
等离子体处理腔室10具有由喷淋头13、等离子体处理腔室10的侧壁10a以及基板支承部11规定出的等离子体处理空间10s。等离子体处理腔室10具有用于向等离子体处理空间10s供给至少一种处理气体的至少一个气体供给口和用于从等离子体处理空间10s排出气体的至少一个气体排出口。侧壁10a接地。喷淋头13及基板支承部11与等离子体处理腔室10的壳体电绝缘。此外，可以在等离子体处理装置100安装能够通过石英窗113测定等离子体处理腔室10内的等离子体中的各波长的光的强度的光传感器114。
基板支承部11包括主体部111和环形组件112。主体部111具有用于支承基板W的中央区域即基板支承面111a和用于支承环形组件112的环状区域即环形支承面111b。基板W有时也称为晶圆。俯视时，主体部111的环形支承面111b包围主体部111的基板支承面111a。基板W配置于主体部111的基板支承面111a上，环形组件112以包围主体部111的基板支承面111a上的基板W的方式配置于主体部111的环形支承面111b上。
在一个实施方式中，主体部111包括静电吸盘和基台。基台包括导电性构件。基台的导电性构件作为下部电极发挥功能。静电吸盘配置于基台之上。静电吸盘的上表面是基板支承面111a。
环形组件112包括一个或多个环状构件。所述一个或多个环状构件中的至少一个是边缘环。另外，基板支承部11可以包括温度调节模块，但省略图示，所述温度调节模块构成为将静电吸盘1110、环形组件112以及基板W中的至少一方调节为目标温度。温度调节模块可以包括加热器、传热介质、流路或它们的组合。在流路中流动如盐水、气体那样的传热流体。另外，基板支承部11可以包括传热气体供给部，该传热气体供给部构成为向基板W与基板支承面111a之间供给传热气体。
喷淋头13构成为将来自气体供给部20的至少一种处理气体导入等离子体处理空间10s内。喷淋头13具有至少一个气体供给口13a、至少一个气体扩散室13b以及多个气体导入口13c。被供给到气体供给口13a的处理气体通过气体扩散室13b并从多个气体导入口13c导入等离子体处理空间10s内。另外，喷淋头13包括导电性构件。喷淋头13的导电性构件作为上部电极发挥功能。此外，气体导入部除了喷淋头13之外，还可以包括一个或多个旁侧气体注入部(SGI：Side Gas Injector)，所述一个或多个旁侧气体注入部(SGI：Side GasInjector)安装于在侧壁10a形成的一个或多个开口部。
气体供给部20可以包括至少一个气体源21和至少一个流量控制器22。在一个实施方式中，气体供给部20构成为将至少一种处理气体从对应的气体源21经由对应的流量控制器22供给到喷淋头13。各流量控制器22例如可以包括质量流量控制器或压力控制式的流量控制器。并且，气体供给部20可以包括对至少一种处理气体的流量进行调制或脉冲化的一个或一个以上的流量调制设备。
电源30包括经由至少一个阻抗匹配电路而与等离子体处理腔室10耦合的RF(Radio Frequency：射频)电源31。RF电源31构成为向基板支承部11的导电性构件、喷淋头13的导电性构件或这两方供给源RF信号和偏压RF信号中的至少一个RF信号。由此，从被供给到等离子体处理空间10s的至少一种处理气体形成等离子体。即，在一个实施方式中，基板支承部11的导电性构件或喷淋头13的导电性构件能够作为等离子体生成部的至少一部分发挥功能，该等离子体生成部构成为在等离子体处理室10中从一种或一种以上的处理气体生成等离子体。另外，通过向基板支承部11的导电性构件提供偏压RF信号，能够在基板W产生偏压电位，来将所形成的等离子体中的离子成分吸引至基板W。
在一个实施方式中，RF电源31包括第一RF生成部31a和第二RF生成部31b。第一RF生成部31a经由至少一个阻抗匹配电路而与基板支承部11的导电性构件或喷淋头13的导电性构件耦合、或者与这两方耦合，所述第一RF生成部31a构成为生成用于生成等离子体的源RF信号。源RF信号可以称为源RF功率。在一个实施方式中，源RF信号具有13MHz～150MHz的范围内的频率的信号。在一个实施方式中，第一RF生成部31a可以构成为生成具有不同的频率的多个源RF信号。所生成的一个或多个源RF信号被提供至基板支承部11的导电性构件或喷淋头13的导电性构件、或者被提供至这两方。
第二RF生成部31b经由至少一个阻抗匹配电路而与基板支承部11的导电性构件耦合，所述第二RF生成部31b构成为生成偏压RF信号。偏压RF信号可以称为偏压RF功率。在一个实施方式中，偏压RF信号具有比源RF信号的频率低的频率。在一个实施方式中，偏压RF信号具有400kHz～13.56MHz的范围内的频率的信号。在一个实施方式中，第二RF生成部31b可以构成为生成具有不同的频率的多个偏压RF信号。所生成的一个或多个偏压RF信号被提供至基板支承部11的导电性构件。另外，在各种实施方式中，可以将源RF信号和偏压RF信号中的至少一方脉冲化。
另外，电源30可以包括与等离子体处理腔室10耦合的DC(Direct Current：直流)电源32。DC电源32包括第一DC生成部32a和第二DC生成部32b。在一个实施方式中，第一DC生成部32a与基板支承部11的导电性构件连接，该第一DC生成部32a构成为生成第一DC信号。所生成的第一DC信号被施加于基板支承部11的导电性构件。在其它实施方式中，第一DC信号可以被施加于如静电吸盘1110中的电极1110a那样的其它电极。在一个实施方式中，第二DC生成部32b与喷淋头13的导电性构件连接，该第二DC生成部32b构成为生成第二DC信号。生成的第二DC信号被施加于喷淋头13的导电性构件。在各种实施方式中，可以将第一DC信号和第二DC信号中的至少一方脉冲化。此外，可以除了RF电源31之外还设置第一DC生成部32a和第二DC生成部32b，也可以设置第一DC生成部32a来取代第二RF生成部31b。
排气系统40例如能够与设置于等离子体处理腔室10的底部的气体排出口10e连接。排气系统40可以包括压力调整阀和真空泵。通过压力调整阀来调整等离子体处理空间10s内的压力。真空泵是涡轮分子泵、干泵或它们的组合。
控制部2对使装置主体1执行在本公开中叙述的各种工序的计算机可执行命令进行处理。控制部2能够构成为：控制装置主体1的各要素，以使其执行在此叙述的各种工序。在一个实施方式中，控制部2的一部分或全部可以包括于装置主体1。控制部2例如可以包括计算机2a。计算机2a例如可以包括处理部2a1、存储部2a2以及通信接口2a3。处理部2a1能够构成为基于存储部2a2中保存的程序来进行各种控制动作。处理部2a1可以包括CPU(Central Processing Unit：中央处理单元)。存储部2a2可以包括RAM(Random AccessMemory：随机存取存储器)、ROM(Read Only Memory：只读存储器)、HDD(Hard Disk Drive：硬盘驱动器)、SSD(Solid State Drive：固态硬盘)或它们的组合。通信接口2a3经由LAN(Local Area Network：局域网)等通信线路来与装置主体1之间进行通信。
在此，说明由图1中例示的等离子体处理装置100进行的蚀刻。在蚀刻中，例如使用如图2所示的基板W。基板W具有作为蚀刻对象的膜即含硅膜50和形成于含硅膜50之上的掩模51。在掩模51形成有开口51a。
在本实施方式中，含硅膜50包括氧化硅膜和氮化硅膜。此外，作为其它方式，含硅膜50可以是包含氧化硅膜和多晶硅膜的膜，也可以是包含氧化硅膜、氮化硅膜以及多晶硅膜的膜。另外，作为其它方式，含硅膜50可以是氧化硅膜、氧化硅膜与氮化硅膜的多层膜、或者氧化硅膜与多晶硅膜的多层膜。
在本实施方式中，掩模51设置于含硅膜50上。掩模51由具有比含硅膜50的蚀刻速率低的蚀刻速率的材料形成。掩模51能够由有机材料形成。即，掩模51可以含有碳。掩模51例如能够由无定形碳膜、光致抗蚀剂膜或旋涂碳膜(SOC膜)形成。或者，掩模51可以由如含硅防反射膜那样的含硅膜形成。或者，掩模51可以是由如氮化钛、钨、碳化钨那样的含金属材料形成的含金属掩模。
在蚀刻中，将图2所例示的基板W搬入等离子体处理腔室10内，并载置于基板支承部11之上。而且，通过向主体部111的静电吸盘供给电压，来将基板W吸附保持于基板支承面111a。而且，通过排气系统40对等离子体处理腔室10内的气体进行排气，并经由喷淋头13从气体供给部20向等离子体处理腔室10内供给处理气体。在本实施方式中，处理气体包含HF气体。在本实施方式中，HF气体是蚀刻剂的一例。
此外，处理气体可以包含含碳气体。作为这样的含碳气体，例如优选从由碳氟化合物化合物气体(CF系气体)和氢氟烃气体(CHF系气体)构成的组中选择的至少一种气体。作为CF系气体，例如可以使用从由CF4气体、C2F2气体、C2F4气体、C3F8气体、C4F6气体、C4F8气体以及C5F8气体构成的组中选择的至少一种气体。在一例中，CF系气体为C4F6、C4F8。另外，作为CHF系气体，例如可以使用从由CHF3气体、CH2F2气体、CH3F气体、C2HF5气体、C2H2F4气体、C2H3F3气体、C2H4F2气体、C3HF7气体、C3H2F2气体、C3H2F4气体、C3H2F6气体、C3H3F5气体、C4H2F6气体、C4H2F8气体、C4H5F5气体、C5H2F6气体、C5H2F10气体以及C5H3F7气体构成的组中选择的至少一种气体。在一例中，CHF系气体是从由C3H2F4气体、C3H2F6气体、C4H2F6气体以及C4H2F8气体构成的组中选择的至少一种气体。通过使处理气体中包含这样的气体，来在掩模51的表面形成含碳的沉积物，抑制掩模51的蚀刻。因此，能够改善含硅膜的蚀刻速率与掩模51的蚀刻速率之比(选择比)。
另外，处理气体可以包含从由含磷气体、含硫气体以及含硼气体构成的组中选择的至少一种气体。作为含磷气体，例如可以使用从由PF3气体、PF5气体、POF3气体、HPF6气体、PCl3气体、PCl5气体、POCl3气体、PBr3气体、PBr5气体、POBr3气体、PI3气体、P4O10气体、P4O8气体、P4O6气体、PH3气体、Ca3P2气体、H3PO4气体以及Na3PO4气体构成的组中选择的至少一种气体。作为含硫气体，例如可以使用从由SF6气体、SO2气体以及COS气体构成的组中选择的至少一种气体。作为含硼气体，例如可以使用从由BCl3气体、BF3气体、BBr3气体以及B2H6气体构成的组中选择的至少一种气体。这些气体沉积于通过蚀刻而形成的凹部的侧壁来形成保护膜。因此，能够抑制在凹部产生弯曲。
另外，处理气体也可以包含含卤气体。含卤气体可以不含碳。含卤气体可以是含氟气体，也可以是含氟以外的其它卤元素的气体。含氟气体例如可以包含NF3气体、SF6气体、BF3气体等气体。含氟以外的其它卤元素的气体例如可以为从由含氯气体、含溴气体以及含碘气体构成的组中选择的至少一种气体。含氯气体例如为Cl2气体、HCl气体、SiCl2气体、SiCl4气体、CCl4气体、SiH2Cl2气体、Si2Cl6气体、CHCl3气体、CH2Cl2气体、CH3Cl气体、SO2Cl2气体、BCl3气体等。含溴气体例如为Br2气体、HBr气体、CBr2F2气体、C2F5Br气体、PBr3气体、PBr5气体、POBr3气体、BBr3气体等。含碘气体例如为HI、CF3I、C2F5I、C3F7I、IF5、IF7、I2、PI3等。从这些含卤分子生成的化学种被用于控制通过等离子体蚀刻形成的凹部的形状。
另外，处理气体可以包含含氧气体。含氧气体例如可以使用从O2、CO、CO2、H2O以及H2O2构成的组中选择的至少一种气体。在一例中，处理气体包括H2O以外的含氧气体、即从由O2、CO、CO2以及H2O2构成的组中选择的至少一种气体。含氧气体能够抑制蚀刻中的掩模51的开口51a的堵塞。
此外，处理气体可以包含非活性气体。作为非活性气体，例如除了氮气以外，还能够使用Ar、Kr以及Xe等稀有气体。
而且，从RF电源31向基板支承部11的导电性构件或喷淋头13的导电性构件提供源RF信号。由此，在等离子体处理腔室10内从处理气体生成等离子体。而且，从RF电源31向基板支承部11的导电性构件提供偏压RF信号。由此，在基板W产生偏压电位，来将等离子体中的离子成分吸引到基板W，并沿形成于掩模51的开口51a在含硅膜50形成凹部52。此外，也可以从DC电源32向基板支承部11的导电性构件施加第一DC信号来取代来自RF电源31的偏压RF信号。另外，可以从DC电源32向喷淋头13的导电性构件施加第二DC信号。
在此，在蚀刻剂的量多的情况下即蚀刻剂的分压高的情况下，在蚀刻的初始阶段，能够实现高的蚀刻速率。但是，在蚀刻剂的分压高的情况下，在凹部52的底部，生成反应副产物的速度比反应副产物挥发的速度快。由此，反应副产物难以挥发，例如如图3A所示那样，反应副产物53沉积于凹部52的底部。当反应副产物53沉积于凹部52的底部时，蚀刻剂与含硅膜50的反应被反应副产物53阻碍，导致蚀刻速率下降。当蚀刻速率持续下降时，有时蚀刻最终会停止。
另外，当蚀刻剂的分压高时，例如如图3A所示那样，凹部52的底部前端变细。当凹部52的底部前端变细时，有时导致凹部52在凹部52的深度方向上弯折地形成。当凹部52弯折地形成时，有时会引起与相邻的凹部52连在一起等不良情况。
另一方面，在蚀刻剂的分压低的情况下，例如如图3B所示，凹部52的底部的截面成为矩形状，但由于蚀刻剂的量少，因此蚀刻速率低。当蚀刻速率低时，凹部52的侧壁长时间暴露于蚀刻剂中。由此，例如如图3B所示那样，在凹部52的侧壁，横向上的蚀刻有进展，有时会促进所谓的弯曲。
[实验结果]
接着，进行了在各种蚀刻条件下测定蚀刻速率的变化的实验。图4是表示处理时间与蚀刻速率的关系的一例的图。图5是表示凹部52的深度与蚀刻速率的关系的一例的图。图4和图5所例示的实验1～实验4中的主要的处理条件如下所示。
[实验1]
等离子体处理腔室10内的压力：27mTor
处理气体：HF气体
源RF信号：40MHz、4500W
偏压RF信号：400kHz、7000W
基板W的温度：-40℃
[实验2]
等离子体处理腔室10内的压力：10mTorr
处理气体：HF气体
源RF信号：40MHz、4500W
偏压RF信号：400kHz、7000W
基板W的温度：-40℃
[实验3]
等离子体处理腔室10内的压力：27mTorr
处理气体：HF气体、Ar气体、O2气体
源RF信号：40MHz、4500W
偏压RF信号：400kHz、7000W
基板W的温度：-40℃
[实验4]
等离子体处理腔室10内的压力：27mTorr
处理气体：HF气体、BCl3气体、C4F8气体
源RF信号：40MHz、4500W
偏压RF信号：400kHz、7000W
基板W的温度：-40℃
参照图4和图5，在作为蚀刻剂的HF气体的分压高的条件下(实验1)，虽然在蚀刻的初期阶段实现了高的蚀刻速率，但随着蚀刻有进展，蚀刻速率急剧下降。即，在蚀刻剂的分压高的条件下，蚀刻速率随着凹部52的深宽比的增加而急剧下降。
另一方面，在通过降低等离子体处理腔室10内的压力来降低HF气体的分压的条件下(实验2)，在蚀刻的初始阶段，与实验1的条件相比，蚀刻速率低，但与实验1的条件相比，蚀刻速率的下降得到了抑制。另外，在通过在处理气体中加入除作为蚀刻剂的HF气体以外的其它添加气体而降低了HF气体的分压的条件下(实验3)、以及通过加入具有清除HF气体的效果的气体而降低了HF气体的分压的条件下(实验4)，随着蚀刻的进展而产生的蚀刻速率的下降也相比于实验1的条件得到了抑制。即，在蚀刻剂的分压低的条件下(实验2～4)，虽然在蚀刻的初始阶段与实验1的条件相比蚀刻速率低，但随着凹部52的深宽比的增加而产生的蚀刻速率的下降得到了抑制。此外，具有清除HF气体的效果的气体是指与HF气体中包含的元素进行反应来生成与HF气体不同的化合物、从而使等离子体处理腔室10内的HF气体去除或减少的气体。
[反应副产物53的蒸气压与凹部52的深宽比的关系]
图6是用于说明反应副产物53的蒸气压与凹部52的深宽比的关系的一例的图。例如图6所示，当将反应副产物53的流速设为ΓBy、将凹部52内的深度方向的位置设为AR时，凹部52内的压力p(AR)例如如下述的式(1)那样表示。
【数1】
Figure BDA0003621398800000111
在上述的式(1)中，P0表示等离子体处理腔室10内的压力，m表示蚀刻剂的分子的质量，k表示玻尔兹曼常数，T表示基板W的温度。
如根据上述的式(1)明确可知的那样，凹部52内的压力p(AR)与凹部52的深度AR成比例。即，凹部52的底部的压力p(ARmax)与凹部52的深宽比成比例。
在凹部52的底部，生成的反应副产物53挥发，由此凹部52的深度方向上的蚀刻有进展。在凹部52的底部，为了使生成的反应副产物53挥发，需要使反应副产物53的蒸气压Pd比凹部52的底部的压力p(ARmax)大。即，为了使凹部52的深度方向上的蚀刻有进展，反应副产物53的蒸气压Pd与凹部52的底部的压力p(ARmax)需要满足下述的式(2)的关系。
【数2】
Figure BDA0003621398800000121
当将上述的式(2)变形时，成为下述的式(3)。
【数3】
Figure BDA0003621398800000122
反应副产物53的流速ΓBy与蚀刻速率成比例，因此根据上述的式(3)可知以下内容。
1.当蚀刻速率高时，凹部52内的压力上升。
2.当凹部52内的压力p(AR)超过反应副产物53的蒸气压Pd时，反应副产物53不再挥发。
3.当反应副产物53不再挥发时，蚀刻的进展停止。(其中，物理溅射继续)
而且，得到以下结论。
·反应副产物53的流速ΓBy的上限值由反应副产物53的蒸气压Pd和凹部52的深宽比决定。
·反应副产物53的流速ΓBy与蚀刻速率成比例，因此蚀刻速率的上限值也由反应副产物53的蒸气压Pd和凹部52的深宽比决定。
·基板W的温度越低，则蚀刻速率越小。
·等离子体处理腔室10内的压力越高，则蚀刻速率越小。
因而，在深宽比小的蚀刻的初始阶段中，优选通过提高蚀刻剂的分压来提高蚀刻速率。另外，随着深宽比变大，反应副产物53变得难以挥发，从而蚀刻速率下降。因此，优选通过降低蚀刻剂的分压来促进反应副产物53的挥发，从而抑制蚀刻速率的下降。由此，能够整体地提高用于形成凹部52的蚀刻的生产率。
另外，通过降低蚀刻剂的分压，例如如图3B所示那样，能够将反应副产物53的底部的截面形成为矩形状。由此，能够使凹部52的形状接近预先决定的形状。另外，通过降低蚀刻剂的分压，能够抑制凹部52的底部前端变细，因此能够防止凹部52在凹部52的深度方向上弯折地形成。
另外，在深宽比小的蚀刻的初始阶段，通过提高蚀刻剂的分压来提高蚀刻速率，由此能够缩短直至形成期望的深度的凹部52为止的时间。由此，能够缩短凹部52的侧壁暴露在蚀刻剂中的时间，从而能够抑制凹部52的侧壁的在横向上的扩展。
作为降低蚀刻剂的分压的方法，例如考虑四种方法。第一方法是通过降低等离子体处理腔室10内的压力来降低蚀刻剂的分压的方法。第二方法是向等离子体处理腔室10内添加稀释气体的方法。作为稀释气体，优选对蚀刻没有贡献的气体，例如能够考虑氩气等稀有气体及氮气等非活性气体。通过这样，也能够降低等离子体处理腔室10内的蚀刻剂的分压。此外，在第二方法中，在添加稀释气体时，可以将等离子体处理腔室10内的压力维持为固定，也可以不维持为固定。
第三方法是向等离子体处理腔室10内供给具有清除蚀刻剂的功能的反应性气体的方法。更具体地说，是向等离子体处理腔室10内供给与蚀刻剂中包含的元素进行反应来生成与蚀刻剂不同的化合物的反应性气体的方法。在蚀刻剂为HF气体的情况下，作为反应性气体，例如能够使用含氯气体。作为含氯气体，例如可以使用从由Cl2气体、HCl气体、CHCl3气体、CH2Cl2气体、CH3Cl气体、CCl4气体、BCl3气体、SiCl4气体、SiH2Cl2气体以及Si2Cl6气体构成的组中选择的至少一种气体。通过这样的方法，也能够减少等离子体处理腔室10内的蚀刻剂的分子，从而能够降低等离子体处理腔室10内的蚀刻剂的分压。此外，如上述那样，处理气体有时包含作为含卤气体的含氯气体。在该情况下，通过添加作为反应性气体的含氯气体、即增加含氯气体的流量比，能够降低等离子体处理腔室10内的蚀刻剂的分压。
第四方法是减少向等离子体处理腔室10内供给的蚀刻剂的流量的方法。在蚀刻剂为HF气体的情况下，通过减少向等离子体处理腔室10内供给的HF气体的流量，能够降低等离子体处理腔室10内的HF气体的分压。
[基板处理方法]
图7是表示本公开的一个实施方式中的基板处理方法的一例的流程图。通过控制部2控制装置主体1的各部，来实现图7所例示的各处理。
首先，控制部2控制未图示的搬送装置，将例如如图2所示的基板W搬入等离子体处理腔室10内(S10)。然后，将基板W载置于基板支承部11之上，通过向主体部111的静电吸盘供给电压，来将基板W吸附保持于基板支承面111a。步骤S10为工序a1)、工序b1)、工序c1)以及工序d1)的一例。
接着，通过排气系统40对等离子体处理腔室10内的气体进行排气，并开始向等离子体处理腔室10内供给包含HF气体的处理气体(S11)。然后，将等离子体处理腔室10内的压力调整为预先决定的压力P1。压力P1例如可以为5mTorr(0.65Pa)以上且100mTorr(13.3Pa)以下。步骤S11是工序a2)、工序b2)、工序c2)以及工序d2)的一例。
接着，开始进行蚀刻(S12)。步骤S12为工序a3)、工序b3)、工序c3)以及工序d3)的一例。在步骤S12中，通过从RF电源31向基板支承部11的导电性构件或喷淋头13的导电性构件提供源RF信号，来在等离子体处理腔室10内从处理气体生成等离子体。源RF信号例如能够设定为2kW以上且10kW以下。而且，从RF电源31向基板支承部11的导电性构件提供偏压RF信号。由此，在基板W产生偏压电位，等离子体中的离子成分被吸引到基板W，开始对基板W进行蚀刻。偏压RF信号例如能够设定为2kW以上。偏压RF信号的功率水平可以设定为10kW以上。
此外，可以代替偏压RF信号而将偏压RF信号以外的电偏压供给至基板支承部11的导电性构件。在一例中，电偏压是直流电压。电偏压可以被供给至基板支承部11的导电性构件以在基板W产生负电位。电偏压可以连续地供给，也可以周期性地供给。在周期性地供给电偏压的情况下，电偏压的周期包括两个期间。两个期间中的一个期间的电偏压是负极性的电压。两个期间中的一个期间的电压的水平(即，绝对值)比两个期间中的另一个期间的电压的水平(即，绝对值)高。另一个期间的电压可以为负极性、正极性中的任一方。另一个期间的负极性的电压的水平可以大于零，也可以为零。
电偏压可以是脉冲波，也可以是连续波。在电偏压是脉冲波的情况下，电偏压可以是矩形波脉冲，可以是三角波的脉冲，可以是冲激，或者也可以是其它电压波形的脉冲。
此外，在步骤S12中，可以将基板支承部11的温度控制为低温。基板支承部11的温度例如可以为20℃以下、0℃以下、-10℃以下、-20℃以下、-30℃以下、-40℃以下或-70℃以下。能够通过从未图示的冷却单元供给的热交换介质来调整基板支承部11的温度。
接着，控制部2判定凹部52的深宽比是否达到预先决定的第一深宽比AR1(S13)。控制部2例如通过判定蚀刻的持续时间是否达到直至凹部52的深宽比达到第一深宽比AR1为止的蚀刻的持续时间，来判定凹部52的深宽比是否达到第一深宽比AR1。预先通过实验来测定直至凹部52的深宽比达到第一深宽比AR1为止的蚀刻持续时间。在凹部52的深宽比未达到第一深宽比AR1的情况下(S13：“否”)，再次执行步骤S13所示的处理。
另一方面，在凹部52的深宽比达到第一深宽比AR1的情况下(S13：“是”)，控制部2控制装置主体1的各部，以使蚀刻剂的分压从压力P1降低到比压力P1低的压力P2(S14)。步骤S14是工序a4)、工序b4)、工序c4)以及工序d4)的一例。控制部2例如控制气体供给部20和排气系统40，以使等离子体处理腔室10内的压力降低，从而使蚀刻剂的分压降低。此外，降低蚀刻剂的分压的方法可以是向等离子体处理腔室10内添加蚀刻剂以外的气体的方法。另外，降低蚀刻剂的分压的方法可以是向等离子体处理腔室10内供给与蚀刻剂中包含的元素进行反应来清除蚀刻剂的反应性气体的方法。
由此，例如如图8所示的那样，蚀刻剂的分压被维持为压力P1，直至凹部52的深宽比达到第一深宽比AR1为止。而且，在凹部52的深宽比达到第一深宽比AR1之后，蚀刻剂的分压变更为比压力P1低的压力P2。
接着，控制部2判定凹部52的深宽比是否达到预先决定的第二深宽比AR2(S15)。在凹部52的深宽比未达到第二深宽比AR2的情况下(S15：“否”)，再次执行步骤S15所示的处理。另一方面，在凹部52的深宽比达到第二深宽比AR2的情况下(S15：“是”)，图7所例示的基板处理方法结束。
以上，对一个实施方式进行了说明。如上述那样，本实施方式中的基板处理方法包括工序a1)、工序a2)、工序a3)以及工序a4)。在工序a1)中，向等离子体处理腔室10内提供包含含硅膜50的基板W。在工序a2)中，向等离子体处理腔室10内供给包含HF气体的处理气体。在工序a3)中，利用从处理气体生成的等离子体对含硅膜50进行蚀刻，来在含硅膜50形成凹部52。在工序a4)中，进行控制，以使HF气体的分压随着凹部52的深宽比的增加而降低。由此，能够提高蚀刻的生产率，并且抑制通过蚀刻形成的凹部52的形状异常。
另外，在上述的实施方式中，在工序a4)中，通过降低等离子体处理腔室10内的压力来降低HF气体的分压。由此，能够降低蚀刻剂的分压。
另外，在上述的实施方式中，在工序a4)中，可以通过向等离子体处理腔室10内添加稀释气体来降低HF气体的分压。此时，可以一边维持等离子体处理腔室10内的压力一边降低HF气体的分压。通过这样，也能够降低蚀刻剂的分压。
另外，在上述的实施方式中，在工序a4)中，可以通过向等离子体处理腔室10内供给反应性气体来降低等离子体处理腔室10内的HF气体的分压，所述反应性气体是与HF气体的分子中包含的元素进行反应来清除HF气体的反应性气体。通过这样，也能够降低蚀刻剂的分压。
另外，在上述的实施方式中，在工序a4)中，可以通过减少向等离子体处理腔室10内供给的HF气体的流量，来降低等离子体处理腔室10内的HF气体的分压。通过这样，也能够降低蚀刻剂的分压。
另外，在上述的实施方式中，反应性气体例如是含氯气体。含氯气体例如可以是从由Cl2气体、HCl气体、CHCl3气体、CH2Cl2气体、CH3Cl气体、CCl4气体、BCl3气体、SiCl4气体、SiH2Cl2气体以及Si2Cl6气体构成的组中选择的至少一种气体。通过将这样的气体添加到等离子体处理腔室10内，能够降低等离子体处理腔室10内的HF气体的分压。
另外，在上述的实施方式中，处理气体可以包括含碳气体。作为这样的含碳气体，例如优选从由CF系气体和CHF系气体构成的组中选择的至少一种气体。作为CF系气体，例如可以使用从由CF4气体、C2F2气体、C2F4气体、C3F8气体、C4F6气体、C4F8气体以及C5F8气体构成的组中选择的至少一种气体。另外，作为CHF系气体，例如能够列举从由CHF3气体、CH2F2气体、CH3F气体、C2HF5气体、C2H2F4气体、C2H3F3气体、C2H4F2气体、C3HF7气体、C3H2F2气体、C3H2F6气体、C3H2F4气体、C3H3F5气体、C4H5F5气体、C4H2F6气体、C4H2F8气体、C5H2F6气体、C5H2F10气体以及C5H3F7气体构成的组中选择的至少一种气体。通过使处理气体中包含这样的气体，来在掩模51的表面形成含碳的沉积物，从而抑制掩模51的蚀刻。因此，能够改善含硅膜的蚀刻速率与掩模51的蚀刻速率之比(选择比)。
另外，在上述的实施方式中，处理气体可以包含从由含磷气体、含硫气体以及含硼气体构成的组中选择的至少一种气体。作为含磷气体，例如可以使用从由PF3气体、PF5气体、POF3气体、HPF6气体、PCl3气体、PCl5气体、POCl3气体、PBr3气体、PBr5气体、POBr3气体、PI3气体、P4O10气体、P4O8气体、P4O6气体、PH3气体、Ca3P2气体、H3PO4气体以及Na3PO4气体构成的组中选择的至少一种气体。作为含硫气体，例如可以使用从由SF6气体、SO2气体以及COS气体构成的组中选择的至少一种气体。作为含硼气体，例如可以使用从由BCl3气体、BF3气体、BBr3气体以及B2H6气体构成的组中选择的至少一种气体。这些气体沉积于通过蚀刻形成的凹部52的侧壁来形成保护膜。因此，能够抑制在凹部52产生弯曲。
另外，在上述的实施方式中，含硅膜包含氧化硅膜、以及从由氮化硅膜和多晶硅膜构成的组中选择的至少一种膜。
另外，在上述的实施方式中，含硅膜是氧化硅膜、氧化硅膜与氮化硅膜的多层膜、或者氧化硅膜与多晶硅膜的多层膜。
另外，上述的实施方式中的等离子体处理装置具备等离子体处理腔室10、基板支承部11、等离子体生成部(基板支承部11的导电性构件或喷淋头13的导电性构件)以及控制部2。等离子体处理腔室10具有气体供给口13a和气体排出口10e。基板支承部11设置于等离子体处理腔室10内。在基板支承部11载置基板W。等离子体生成部从被供给到等离子体处理腔室10内的处理气体生成等离子体。控制部2构成为使包括工序d1)、工序d2)、工序d3)和工序d4)的处理被执行。在工序d1)中，控制部2将具有含硅膜50的基板W配置于基板支承部11。在工序d2)中，从气体供给口13a向等离子体处理腔室10内供给包含HF气体的处理气体。在工序d3)中，控制部2从处理气体生成等离子体，利用所生成的等离子体对含硅膜50进行蚀刻，来在含硅膜50形成凹部52。在工序d4)中，控制部2进行控制，以使HF气体的分压随着凹部52的深宽比的增加而降低。由此，能够实现提高蚀刻的生产率和抑制通过蚀刻形成的凹部52的形状异常中的至少一方。
[其它]
此外，本申请所公开的技术并不限定于上述的实施方式，能够在其主旨的范围内进行各种变形。
例如，在上述的实施方式中，在凹部52的形成过程中将蚀刻剂的分压的变更进行一次，但公开的技术不限于此。作为其它方式，例如也可以如图9所示那样，在凹部52的形成过程中将蚀刻剂的分压的变更进行多次。
图9是表示基板处理方法的其它例的流程图。通过控制部2控制装置主体1的各部，来实现图9所例示的各处理。
首先，控制部2控制未图示的搬送装置，来将例如如图2所示的基板W搬入等离子体处理腔室10内(S20)。然后，通过排气系统40对等离子体处理腔室10内的气体进行排气，并开始向等离子体处理腔室10内供给包含HF气体的处理气体(S21)。然后，开始进行蚀刻(S22)。步骤S20～S22的处理与图7所例示的步骤S10～S12的处理相同。
接着，控制部2判定凹部52的深宽比是否增加了预先决定的第一量。控制部2例如通过判定蚀刻的持续时间是否达到直至凹部52的深宽比增加第一量为止的蚀刻的持续时间，来判定凹部52的深宽比是否增加了第一量。预先通过实验来测定直至凹部52的深宽比增加第一量为止的蚀刻的持续时间。在凹部52的深宽比未增加第一量的情况下(S23：“否”)，再次执行步骤S23所示的处理。
另一方面，在凹部52的深宽比增加了第一量的情况下(S23：“是”)，控制部2控制装置主体1的各部，以使蚀刻剂的分压从压力P1降低至比压力P1低的压力P2(S24)。压力P1是第一压力的一例，压力P2是第二压力的一例。步骤S24的处理与图7所例示的步骤S14的处理相同。
接着，控制部2判定凹部52的深宽比是否增加了预先决定的第二量(S25)。控制部2例如通过判定蚀刻的持续时间是否达到直至凹部52的深宽比增加第二量为止的蚀刻的持续时间，来判定凹部52的深宽比是否增加了第二量。预先通过实验来测定直至凹部52的深宽比增加第二量为止的蚀刻的持续时间。在凹部52的深宽比未增加第二量的情况下(S25：“否”)，再次执行步骤S25所示的处理。
另一方面，在凹部52的深宽比增加了第二量的情况下(S25：“是”)，控制部2判定凹部52的深宽比是否达到预先决定的第三深宽比(S26)。在凹部52的深宽比未达到第三深宽比的情况下(S26：“否”)，控制部2控制装置主体1的各部，以使蚀刻剂的分压从压力P2上升至压力P1(S27)。然后，再次执行步骤S23所示的处理。另一方面，在凹部52的深宽比达到第三深宽比的情况下(S26：“是”)，图9所例示的基板处理方法结束。
由此，在凹部52的蚀刻持续的期间，例如如图10所示那样进行控制，以使蚀刻剂的分压在压力P1与压力P2之间交替地重复。在此，在将蚀刻剂的分压控制为压力P1的情况下，以高的蚀刻速率进行蚀刻来形成凹部52。而且，在将蚀刻剂的分压控制为比压力P1低的压力P2的情况下，凹部52的底部的截面形成为矩形状。像这样，通过进行控制以使分压交替地重复成为压力P1或压力P2，来交替地执行蚀刻的快速进展和形成凹部52的底部的形状的处理。由此，能够同时实现蚀刻的生产率的提高和通过蚀刻形成的凹部52的形状异常的抑制。
此外，在使蚀刻剂的分压交替地重复成为压力P1和压力P2的处理中，例如可以如图11所示那样进行控制，以使较高一方的压力P1随着凹部52的深宽比的增加而逐渐变小。在图11的例子中，进行控制，以使压力P1随着凹部52的深宽比的增加而如压力P11、压力P12、压力P13、…那样逐渐变小。由此，能够防止反应副产物53随着深宽比的增加而变得难以挥发。此外，较低一方的压力P2可以与凹部52的深宽比的增加无关而为固定。
此外，可以基于流量控制器22的输出值来控制蚀刻剂的分压。另外，可以基于通过监视等离子体的发光状态估计出的估计值来控制蚀刻剂的分压。例如可以通过安装于等离子体处理腔室10的发射光谱(Optical Emission Spectroscopy：OES)传感器等光传感器114等测定等离子体的发光状态。由此，能够将在等离子体中解离或生成的蚀刻剂包括在内地测定蚀刻剂的分压，因此能够精密地控制蚀刻剂的分压。
另外，在上述的实施方式中，将HF气体用作蚀刻剂，但公开的技术不限于此。作为其它方式，也可以使用能够在等离子体处理中在等离子体处理腔室10内生成HF种的气体。HF种包含氟化氢的气体、自由基以及离子中的至少某一方。在一例中，能够生成HF种的气体可以是氢氟烃气体。另外，能够生成HF种的气体可以是包含氢源和氟源的混合气体。氢源例如可以为H2、NH3、H2O、H2O2或烃等。氟源可以为NF3、SF6、WF6、XeF2、碳氟化合物或氢氟碳化合物等。在使用能够生成HF种的气体的情况下，进行控制，以使HF种的分压随着凹部52的深宽比的增加而降低。例如可以基于通过上述的OES测定出的等离子体的发光状态来计算HF种的分压。由此，能够同时实现蚀刻的生产率的提高和通过蚀刻形成的凹部52的形状异常的抑制。
作为另一方式，可以将从处理气体生成的等离子体中包含的活性种等用作蚀刻剂。作为这样的处理气体，使用包含蚀刻剂的处理气体，所述蚀刻剂是从由含氟原子的气体、含碳和氟的气体、以及含碳、氢及氟原子的气体构成的组中选择的至少一种气体。在含氟原子的气体中，从含氟原子的气体生成的等离子体中包含的F自由基作为蚀刻剂发挥作用。在含碳和氟的气体中，从含碳和氟的气体生成的等离子体中包含的CF自由基作为蚀刻剂发挥作用。在含碳、氢以及氟原子的气体中，从含碳、氢以及氟原子的气体生成的等离子体中包含的CF自由基作为蚀刻剂发挥作用。而且，进行控制，以使蚀刻剂的分压随着深宽比的增加而降低。由此，能够同时实现蚀刻的生产率的提高和通过蚀刻形成的凹部52的形状异常的抑制。此外，在通过添加反应性气体来降低蚀刻剂的分压的情况下，考虑对这样的气体添加作为反应性气体的例如含氢气体、含氧气体。
另外，在上述的实施方式中，进行控制，以使HF气体(蚀刻剂)的分压随着通过蚀刻形成的凹部52的深宽比的增加而降低，但公开的技术不限于此。作为其它方式，可以与凹部52的深宽比的增加相应地将蚀刻剂的分压调整为任意值。即，可以进行控制，以使蚀刻剂的分压与凹部52的深宽比的增加相应地降低，也可以进行控制，以使蚀刻剂的分压提高。进行控制以使HF气体(蚀刻剂)的分压随着凹部52的深宽比的增加而降低的情况下的效果如上所述。另一方面，在进行控制以使HF气体(蚀刻剂)的分压随着凹部52的深宽比的增加而提高的情况下，能够在形成凹部的形状之后进行蚀刻。因此，能够在维持凹部的形状的同时提高蚀刻速率。
另外，在上述的实施方式中，作为等离子体源的一例，说明了使用电容耦合型等离子体(CCP)来进行处理的等离子体处理装置100，但等离子体源不限于此。作为电容耦合型等离子体以外的等离子体源，例如能够列举电感耦合等离子体(ICP)、微波激励表面波等离子体(SWP)、电子回旋共振等离子体(ECP)、以及螺旋波激励等离子体(HWP)等。
此外，应当认为，本次公开的实施方式在所有方面均为例示，而非限制性的。实际上，上述的实施方式能够以多种方式具体实现。另外，上述的实施方式在不脱离所附的权利要求书及其主旨的情况下可以以各种方式进行省略、置换、变更。
附图标记说明
W：基板；100：等离子体处理装置；1：装置主体；2：控制部；2a：计算机；10：等离子体处理腔室；10e：气体排出口；10s：等离子体处理空间；11：基板支承部；111：主体部；111a：基板支承面；111b：环形支承面；112：环形组件；113：石英窗；114：光传感器；13a：气体供给口；20：气体供给部；30：电源；31：RF电源；32：DC电源；40：排气系统；50：含硅膜；51：掩模；51a：开口；52：凹部；53：反应副产物。

Claims (23)

1.一种基板处理方法，包括以下工序：
工序a1)，向腔室内提供包含含硅膜的基板；
工序a2)，向所述腔室内供给包含HF气体的处理气体；
工序a3)，利用从所述处理气体生成的等离子体对所述含硅膜进行蚀刻，来在所述含硅膜形成凹部；以及
工序a4)，进行控制，以使所述HF气体的分压随着所述凹部的深宽比的增加而降低。
2.根据权利要求1所述的基板处理方法，其特征在于，
在所述工序a4)中，通过降低所述腔室内的压力来降低所述HF气体的分压。
3.根据权利要求1所述的基板处理方法，其特征在于，
在所述工序a4)中，通过向所述腔室内添加稀释气体来降低所述HF气体的分压。
4.根据权利要求1所述的基板处理方法，其特征在于，
在所述工序a4)中，通过向所述腔室内供给反应性气体来降低所述腔室内的所述HF气体的分压，所述反应性气体是与所述HF气体的分子中包含的元素进行反应来清除所述HF气体的分子的反应性气体。
5.根据权利要求4所述的基板处理方法，其特征在于，
所述反应性气体为含氯气体。
6.根据权利要求5所述的基板处理方法，其特征在于，
所述含氯气体是从由Cl2气体、HCl气体、CHCl3气体、CH2Cl2气体、CH3Cl气体、CCl4气体、BCl3气体、SiCl4气体、SiH2Cl2气体以及Si2Cl6气体构成的组中选择的至少一种气体。
7.根据权利要求1所述的基板处理方法，其特征在于，
在所述工序a4)中，通过减少向所述腔室内供给的HF气体的流量，来降低所述腔室内的所述HF气体的分压。
8.根据权利要求1至7中的任一项所述的基板处理方法，其特征在于，
在所述工序a3)中，将所述HF气体的分压控制为第一分压，
在所述工序a4)中，将所述HF气体的分压控制为比所述第一分压低的第二分压，
交替地重复执行所述工序a3)和所述工序a4)。
9.根据权利要求8所述的基板处理方法，其特征在于，
在与所述工序a4)交替地重复执行的所述工序a3)中，进行控制，以使所述第一分压随着所述凹部的深宽比的增加而逐渐变小。
10.根据权利要求1至9中的任一项所述的基板处理方法，其特征在于，
所述处理气体包括含碳气体。
11.根据权利要求10所述的基板处理方法，其特征在于，
所述含碳气体是从由氟代烃气体和氢氟烃气体构成的组中选择的至少一种气体。
12.根据权利要求11所述的基板处理方法，其特征在于，
所述氟代烃气体是从由CF4气体、C2F2气体、C2F4气体、C3F8气体、C4F6气体、C4F8气体以及C5F8气体构成的组中选择的至少一种气体。
13.根据权利要求11所述的基板处理方法，其特征在于，
所述氢氟烃气体是从由CHF3气体、CH2F2气体、CH3F气体、C2HF5气体、C2H2F4气体、C2H3F3气体、C2H4F2气体、C3HF7气体、C3H2F2气体、C3H2F6气体、C3H2F4气体、C3H3F5气体、C4H5F5气体、C4H2F6气体、C4H2F8气体、C5H2F6气体、C5H2F10气体以及C5H3F7气体构成的组中选择的至少一种气体。
14.根据权利要求1至13中的任一项所述的基板处理方法，其特征在于，
所述处理气体包含从由含磷气体、含硫气体以及含硼气体构成的组中选择的至少一种气体。
15.根据权利要求14所述的基板处理方法，其特征在于，
所述含磷气体是从由PF3气体、PF5气体、POF3气体、HPF6气体、PCl3气体、PCl5气体、POCl3气体、PBr3气体、PBr5气体、POBr3气体、PI3气体、P4O10气体、P4O8气体、P4O6气体、PH3气体、Ca3P2气体、H3PO4气体以及Na3PO4气体构成的组中选择的至少一种气体。
16.根据权利要求14所述的基板处理方法，其特征在于，
所述含硫气体是从由SF6气体、SO2气体以及COS气体构成的组中选择的至少一种气体。
17.根据权利要求14所述的基板处理方法，其特征在于，
所述含硼气体是从由BCl3气体、BF3气体、BBr3气体以及B2H6气体构成的组中选择的至少一种气体。
18.根据权利要求1至17中的任一项所述的基板处理方法，其特征在于，
所述含硅膜包含氧化硅膜、以及从由氮化硅膜和多晶硅膜构成的组中选择的至少一种膜。
19.根据权利要求1至18中的任一项所述的基板处理方法，其特征在于，
所述含硅膜是氧化硅膜、氧化硅膜与氮化硅膜的多层膜、或者氧化硅膜与多晶硅膜的多层膜。
20.根据权利要求1至19中的任一项所述的基板处理方法，其特征在于，
在所述工序a4)中，通过监视等离子体的发光状态来估计所述HF气体的分压，并进行控制以使估计出的所述HF气体的分压降低。
21.一种基板处理方法，包括以下工序：
工序b1)，向腔室内提供包含含硅膜的基板；
工序b2)，向所述腔室内供给包含能够生成HF种的气体的处理气体；
工序b3)，利用从所述处理气体生成的等离子体对所述含硅膜进行蚀刻，来在所述含硅膜形成凹部；以及
工序b4)，进行控制，以使所述HF种的分压随着所述凹部的深宽比的增加而降低。
22.一种基板处理方法，包括以下工序：
工序c1)，向腔室内提供包含含硅膜的基板；
工序c2)，向所述腔室内供给包含蚀刻剂的处理气体，所述蚀刻剂是从由含氟原子的气体、含碳和氟的气体、以及含碳、氢及氟原子的气体构成的组中选择的至少一种气体；
工序c3)，利用从所述处理气体生成的等离子体对所述含硅膜进行蚀刻，来在所述含硅膜形成凹部；以及
工序c4)，随着所述凹部的深宽比的增加来变更所述蚀刻剂的分压。
23.一种基板处理装置，具备：
腔室，其具有气体供给口和气体排出口；
基板支承部，其设置于所述腔室内；
等离子体生成部，其从被供给到所述腔室内的处理气体生成等离子体；以及
控制部，
其中，所述控制部构成为使包括以下工序的处理被执行：
工序d1)，在所述基板支承部配置包含含硅膜的基板；
工序d2)，向所述腔室内供给包含HF气体的处理气体；
工序d3)，从所述处理气体生成等离子体，利用所生成的所述等离子体对所述含硅膜进行蚀刻，来在所述含硅膜形成凹部；以及
工序d4)，进行控制，以使所述HF气体的分压随着所述凹部的深宽比的增加而降低。
CN202210469239.8A 2021-05-07 2022-04-28 基板处理方法和基板处理装置 Pending CN115312382A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-078904 2021-05-07
JP2021078904A JP7308876B2 (ja) 2021-05-07 2021-05-07 基板処理方法および基板処理装置

Publications (1)

Publication Number Publication Date
CN115312382A true CN115312382A (zh) 2022-11-08

Family

ID=83855210

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210469239.8A Pending CN115312382A (zh) 2021-05-07 2022-04-28 基板处理方法和基板处理装置

Country Status (5)

Country Link
US (1) US20220367202A1 (zh)
JP (1) JP7308876B2 (zh)
KR (1) KR20220152136A (zh)
CN (1) CN115312382A (zh)
TW (1) TW202247284A (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2926807B2 (ja) * 1989-12-14 1999-07-28 富士通株式会社 半導体装置の製造方法
JPH03270227A (ja) * 1990-03-20 1991-12-02 Mitsubishi Electric Corp 微細パターンの形成方法
JPH0817796A (ja) * 1994-06-28 1996-01-19 Hitachi Ltd ドライエッチング装置とその方法および半導体装置
JP3297291B2 (ja) * 1995-03-10 2002-07-02 株式会社東芝 半導体装置の製造方法
JPH08264495A (ja) * 1995-03-27 1996-10-11 Fujitsu Ltd 半導体装置の製造方法
JPH09321025A (ja) * 1996-05-30 1997-12-12 Fujitsu Ltd 半導体装置の製造方法
JP2950785B2 (ja) * 1996-12-09 1999-09-20 セントラル硝子株式会社 酸化膜のドライエッチング方法
JP6423643B2 (ja) 2014-08-08 2018-11-14 東京エレクトロン株式会社 多層膜をエッチングする方法
JP2016188882A (ja) 2015-03-29 2016-11-04 Hoya株式会社 掘込レベンソン型位相シフトマスクの製造方法及び半導体装置の製造方法

Also Published As

Publication number Publication date
TW202247284A (zh) 2022-12-01
JP7308876B2 (ja) 2023-07-14
KR20220152136A (ko) 2022-11-15
US20220367202A1 (en) 2022-11-17
JP2022172744A (ja) 2022-11-17

Similar Documents

Publication Publication Date Title
US12057329B2 (en) Selective etch using material modification and RF pulsing
US10580657B2 (en) Device fabrication via pulsed plasma
KR102180406B1 (ko) 에칭 방법
KR102099408B1 (ko) 플라즈마 에칭 방법 및 플라즈마 에칭 장치
CN111066129B (zh) 蚀刻处理方法和蚀刻处理装置
KR101937727B1 (ko) 에칭 방법
CN111584360B (zh) 蚀刻方法
KR20190025524A (ko) 에칭 방법
KR102280572B1 (ko) 플라즈마 처리 방법
KR20220044295A (ko) 플라즈마 공정을 위한 3단계 펄싱 시스템 및 방법
KR102584990B1 (ko) 고 종횡비 에칭을 위한 플라즈마 에칭 툴
JP2023063526A (ja) エッチング方法及びプラズマ処理装置
CN115943481A (zh) 基板处理方法以及基板处理装置
KR20200045397A (ko) 에칭 방법 및 플라즈마 처리 장치
US20220148884A1 (en) Etching method
CN115312382A (zh) 基板处理方法和基板处理装置
Fuller Plasma etching
JP2023171269A (ja) エッチング方法及びプラズマ処理システム
CN116705601A (zh) 等离子体处理方法和等离子体处理装置
CN118435328A (zh) 蚀刻方法和等离子体处理装置
KR20230161883A (ko) 에칭 방법 및 플라즈마 처리 시스템
CN116895564A (zh) 蚀刻方法以及等离子体处理系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination