CN115244712A - 金刚石场效应晶体管及其制造方法 - Google Patents

金刚石场效应晶体管及其制造方法 Download PDF

Info

Publication number
CN115244712A
CN115244712A CN202180018650.7A CN202180018650A CN115244712A CN 115244712 A CN115244712 A CN 115244712A CN 202180018650 A CN202180018650 A CN 202180018650A CN 115244712 A CN115244712 A CN 115244712A
Authority
CN
China
Prior art keywords
diamond layer
layer
oxide film
diamond
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180018650.7A
Other languages
English (en)
Inventor
川原田洋
费文茜
毕特
岩泷雅幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Waseda University
Original Assignee
Waseda University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Waseda University filed Critical Waseda University
Publication of CN115244712A publication Critical patent/CN115244712A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045—Field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/041—Making n- or p-doped regions
    • H01L21/0415—Making n- or p-doped regions using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/0425—Making electrodes
    • H01L21/044—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供一种金刚石场效应晶体管及其制造方法，为了降低界面能级密度而使用氧化硅膜作为具有含C‑Si键的硅终止层的栅极绝缘膜。FET(100A)包括在非掺杂的金刚石层(2A)的表面上形成的氧化硅膜(3A)、以氧化硅膜(3A)为掩模在非掺杂的金刚石层(2A)的表面上形成的非掺杂的金刚石层(4A)、在非掺杂的金刚石层(2A)和氧化硅膜(3A)的界面以及非掺杂的金刚石层(4A)和氧化硅膜(3A)的界面上形成的硅终止层(5A)、以及在氧化硅膜(3A)上形成的栅极(12A)。FET(100A)将氧化硅膜(3A)和在氧化硅膜(3A)上形成的绝缘膜(10A)作为栅极绝缘膜(11A)，将非掺杂的金刚石层(4A)作为源极区域和漏极区域进行动作。

Description

金刚石场效应晶体管及其制造方法
技术领域
本发明涉及金刚石场效应晶体管及其制造方法。
背景技术
金刚石作为适合于需要高电压、大电流动作的大功率用功率器件的半导体材料而受到青睐。提出了如下的技术：通过对金刚石基板的表面实施氢终止以形成C-H键，从而在金刚石基板的表面正下方诱导产生二维空穴气体(2DHG：2Dimensional Hole Gas)，从而作为金刚石场效应晶体管(FET：Field Effect Transistor)进行工作。在金刚石FET中，使用Al2O3(氧化铝)作为栅极绝缘膜(例如，专利文献1)。
另一方面，作为在Si(硅)基板上制作的FET，广泛使用在栅极绝缘膜使用SiO2(氧化硅膜)的MOS(Metal-Oxide-Semiconductor)型FET。已知由SiO2形成的栅极绝缘膜与由Al2O3(氧化铝)等形成的栅极绝缘膜相比具有稳定的化学键合结构，作为绝缘膜的可靠性较高。
关于对金刚石基板的表面进行Si(硅)终止(silicon-terminated)的技术，报道了仅制作单层的试样的基础研究结果(例如，非专利文献1)。
现有技术文献
专利文献
专利文献1：日本专利特开2014-060377号公报
非专利文献
非专利文献1：“Formation of a silicon terminated(100)diamond surface”,Alex Schenk,Anton Tadich,Michael Sear,Kane M.O’Donnell,Lothar Ley,AlastairStacey,and Chris Pakes,APPLIED PHYSICS LETTERS 106,191603(2015)
发明内容
发明要解决的课题
在金刚石FET中，由于在栅极绝缘膜和金刚石基板的界面上形成的C(碳)原子和O(氧)原子构成的C-O键，存在界面能级密度增加的问题，在MOS型FET的实用化中，要求降低界面能级密度。但是，迄今为止，还没有关于在金刚石表面上代替C-O键隔着C-Si键合层形成氧化硅膜作为栅极绝缘膜的MOS型FET的报告。进而，关于在金刚石表面上形成了氧化硅膜作为栅极绝缘膜的MOS型FET能否发挥需要高电压、大电流动作的大功率用功率器件所要求的电平的特性还不清楚。另外，非专利文献1是停留在使用在金刚石基板上形成了单层的硅终止层的样品，进行关于结晶性的基础性研究的阶段，没有关于电特性评价的报告。
本发明是鉴于上述情况而完成的，其目的在于提供一种为了降低界面能级密度而使用氧化硅膜作为栅极绝缘膜的金刚石场效应晶体管及其制造方法，所述栅极绝缘膜具有含C-Si键的硅终止层。
用于解决课题的手段
本发明的金刚石场效应晶体管具有：第一金刚石层；栅极绝缘膜，包括在所述第一金刚石层的表面上设置的氧化硅膜；源极区域和漏极区域，相互分离地设置在所述第一金刚石层的表面上；以及栅极，其设置在所述栅极绝缘膜上，在所述第一金刚石层与所述栅极绝缘膜之间的界面上包括含有C-Si键的硅终止层，所述C-Si键由碳原子和硅原子的键合构成。
另外，本发明的金刚石场效应晶体管的制造方法包括：在第一金刚石层的表面上形成氧化硅膜的工序；在所述第一金刚石层的表面上形成源极区域和漏极区域的工序；在所述栅极绝缘膜上形成栅极的工序；以及在所述第一金刚石层和所述氧化硅膜的界面上形成含有由碳原子和硅原子的键合构成的C-Si键的硅终止层的工序。
发明效果
根据本发明，可以提供一种金刚石场效应晶体管及其制造方法，该金刚石场效应晶体管能够通过具有含C-Si键来代替C-O键的硅终止层来降低界面能级密度。
附图说明
图1是表示根据本发明的第一实施方式的FET的结构的剖视图。
图2是根据本发明的第一实施方式的FET的动作说明图。
图3是分阶段表示根据本发明的第一实施方式的FET的制造方法的剖视图，是形成了氧化硅膜的阶段的剖视图。
图4是分阶段表示根据本发明的第一实施方式的FET的制造方法的剖视图，是蚀刻了氧化硅膜的阶段的剖视图。
图5是分阶段表示根据本发明的第一实施方式的FET的制造方法的剖视图，是形成了硅终止层的阶段的剖视图。
图6是分阶段表示根据本发明的第一实施方式的FET的制造方法的剖视图，是形成了源极和漏极的阶段的剖视图。
图7是分阶段表示根据本发明的第一实施方式的FET的制造方法的剖视图，是形成了氢终止层的阶段的剖视图。
图8是分阶段表示根据本发明的第一实施方式的FET的制造方法的剖视图，是形成了光致抗蚀剂掩模的阶段的剖视图。
图9是分阶段表示根据本发明的第一实施方式的FET的制造方法的剖视图，是除去了沟道部以外的氧化硅膜的阶段的剖视图。
图10是分阶段表示根据本发明的第一实施方式的FET的制造方法的剖视图，是形成了元件分离层的阶段的剖视图。
图11是分阶段表示根据本发明的第一实施方式的FET的制造方法的剖视图，是形成了绝缘膜的阶段的剖视图。
图12是分阶段表示根据本发明的第一实施方式的FET的制造方法的俯视图，是蚀刻了氧化硅膜的阶段的俯视图。
图13是分阶段表示根据本发明的第一实施方式的FET的制造方法的俯视图，是形成了硅终止层的阶段的俯视图。
图14是分阶段表示根据本发明的第一实施方式的FET的制造方法的俯视图，是形成了源极和漏极的阶段的俯视图。
图15是分阶段表示根据本发明的第一实施方式的FET的制造方法的俯视图，是形成了氢终止层的阶段的俯视图。
图16是分阶段表示根据本发明的第一实施方式的FET的制造方法的俯视图，是形成了光致抗蚀剂掩模的阶段的俯视图。
图17是分阶段表示根据本发明的第一实施方式的FET的制造方法的俯视图，是除去了沟道部以外的氧化硅膜的阶段的俯视图。
图18是分阶段表示根据本发明的第一实施方式的FET的制造方法的俯视图，是形成了元件分离层的阶段的俯视图。
图19是分阶段表示根据本发明的第一实施方式的FET的制造方法的俯视图，是除去了光致抗蚀剂掩模的阶段的俯视图。
图20是示出根据本发明的第二实施方式的FET的结构的剖视图。
图21是根据本发明的第二实施方式的FET的动作说明图。
图22是分阶段表示根据本发明的第二实施方式的FET的制造方法的剖视图，是形成了金刚石层和硅终止层的阶段的剖视图。
图23A是表示根据本发明的第一实施方式的FET100A的测定结果的曲线图，是表示漏极电压-漏极电流特性的曲线图。
图23B是表示根据本发明的第一实施方式的FET100A的测定结果的曲线图，是在表示栅极电压-漏极电流特性的曲线图中将纵轴作为线性标尺的曲线图。
图23C是表示根据本发明的第一实施方式的FET100A的测定结果的曲线图，是在表示栅极电压-漏极电流特性的曲线图中将纵轴作为对数标尺的曲线图。
图24A是表示根据本发明的第二实施方式的FET100B的测定结果的曲线图，是表示漏极电压-漏极电流特性的曲线图。
图24B是表示根据本发明的第二实施方式的FET100B的测定结果的曲线图，是在表示栅极电压-漏极电流特性的曲线图中将纵轴作为线性标尺的曲线图。
图24C是表示根据本发明的第二实施方式的FET100B的测定结果的曲线图，是在表示栅极电压-漏极电流特性的曲线图中将纵轴作为对数标尺的曲线图。
图25A是表示根据本发明的第三实施方式的XPS的分析结果的图，是表示50～550eV的键合能强度的图。
图25B是表示根据本发明的第三实施方式的XPS的分析结果的图，是表示280～290eV的键合能强度的图。
图26A是表示根据本发明的第四实施方式的FET100A的剖面观察和元素分析结果的图，是利用TEM进行拍摄的摄像图。
图26B是表示根据本发明的第四实施方式的FET100A的剖面观察和元素分析结果的图，是表示C原子的检测结果的图。
图26C是表示根据本发明的第四实施方式的FET100A的剖面观察和元素分析结果的图，是表示Si原子的检测结果的图。
图26D是表示根据本发明的第四实施方式的FET100A的剖面观察和元素分析结果的图，是表示元素分析结果的示意图。
具体实施方式
(第一实施方式)
参照图1对根据本发明的第一实施方式的金刚石场效应晶体管100A(以下称为FET100A)的整体结构进行说明。图1是表示FET100A的结构的剖视图。
在图1中，根据第一实施方式的FET100A形成有在金刚石基板1A上外延生长的非掺杂的金刚石层2A。非掺杂的金刚石层2A的厚度例如在200nm以上且5μm以下的范围内(在以下的说明中，有时将非掺杂的金刚石层2A称为金刚石层2A)。
在非掺杂的金刚石层2A上的局部区域形成有氧化硅膜3A。氧化硅膜3A的厚度例如为250nm。
在非掺杂的金刚石层2A上还形成有相互分离形成的一对非掺杂的金刚石层4A。一对非掺杂的金刚石层4A中的一个用作FET100A的源极区域，另一个用作漏极区域。在以下的说明中，将该一对非掺杂的金刚石层4A的一个(图中左侧)称为源极侧的非掺杂金刚石层4A，将另一个(图中右侧)称为漏极侧的非掺杂金刚石层4A。或者，有时也称为源极侧的金刚石层4A、漏极侧的金刚石层4A。特别是在不区别说明源极侧和漏极侧的情况下，简称为非掺杂金刚石层4A。
源极侧的非掺杂金刚石层4A与氧化硅膜3A的源极侧的侧面相接，漏极侧的非掺杂金刚石层4A与氧化硅膜3A的漏极侧的侧面相接。这些源极侧和漏极侧的非掺杂金刚石层4A是使氧化硅膜3A作为掩模在非掺杂的金刚石层2A上选择性外延生长的层。其厚度例如为300nm。
在源极侧和漏极侧的非掺杂金刚石层4A的上端部，形成有具有分别覆盖氧化硅膜3A的上部表面的一部分的檐状形状的檐部4a。檐部4a的厚度和长度与非掺杂金刚石层4A的厚度与氧化硅膜3A的厚度之差相对应变化。在本实施方式中，如上所述，氧化硅膜3A的厚度例如为250nm，非掺杂金刚石层4A的厚度例如为300nm，因此厚度差为50nm。檐部4a的厚度和长度对应于该厚度差为50nm左右。
另外，可以根据需要省略檐部4a。在省略檐部4a的情况下，相对于氧化硅膜3A的厚度，薄薄地形成非掺杂金刚石层4A，或者形成为大致相同的厚度即可。
在以下的说明中，将在金刚石表面的C(碳)原子上直接键合Si(硅)原子而形成C-Si键称为硅终止。在本实施方式中，还将主要含有C-Si键的层称为硅终止层5A。
在本实施方式中，如图1所示，在非掺杂的金刚石层2A和氧化硅膜3A的界面、以及非掺杂金刚石层4A和氧化硅膜3A的界面上，形成有含有C-Si键的硅终止层5A。硅终止层5A可以是单层，也可以是多层。但是，硅终止层5A中所含的C原子不需要全部与Si原子键合而形成C-Si键。
在源极侧的非掺杂金刚石层4A的表面上形成有源极6A，在漏极侧的非掺杂金刚石层4A的表面上形成有漏极7A。在源极6A和漏极7A与不包括檐部4a的源极侧和漏极侧的非掺杂金刚石层4A的端部之间，分别设置有规定的间隔。源极6A和漏极7A分别为依次层叠Ti层、Pt层、Au层而成的结构，分别与源极侧和漏极侧的非掺杂金刚石层4A欧姆连接。在Ti层和非掺杂金刚石层4A之间形成由TiC构成的碳化物层。此外，在图1中，省略了Ti层、Pt层、Au层和碳化物层的图示。
在以下的说明中，将H(氢)与金刚石表面的C原子键合形成C-H键称为氢终止。另外，在本实施方式中，将主要含有C-H键的层称为氢终止层8A。
在本实施方式中，在非掺杂金刚石层4A的表面的一部分上形成有氢终止层8A。具体而言，如图1所示，氢终止层8A形成在从源极6A和漏极7A各自的端部至包括檐部4a的非掺杂金刚石层4A的端部之间的区域。
通过氢终止层8A，能够在氢终止层8A的正下方的源极侧和漏极侧的非掺杂金刚石层4A的内部诱导产生未图示的二维空穴气体(2DHG)，形成p型导电层。另外，也可以根据FET100A所要求的规格而省略氢终止层8A。
在氧化硅膜3A、非掺杂金刚石层4A、源极6A和漏极7A上形成有绝缘膜10A。绝缘膜10A例如可以是Al2O3(氧化铝)，其厚度例如可以在100nm以上且300nm以下的范围内。另外，绝缘膜10A也可以是其他绝缘膜，例如硅酸铝(AlSiO)膜、氮化硅膜(SixNy)。
氧化硅膜3A上的绝缘膜10A与氧化硅膜3A一起构成栅极绝缘膜11A。在如上所述将氧化硅膜3A的厚度设为例如250nm的情况下，栅极绝缘膜11A的厚度例如在350nm以上且550nm以下的范围内。
另外，对于该氧化硅膜3A上的绝缘膜10A，FET100A的主要特性不会因绝缘膜10A的有无而发生变化。这是因为，在如FET100A那样具有MOS型结构的FET中，重要的特性由在非掺杂的金刚石层2A的表面上直接形成的氧化硅膜3A决定。更具体地，FET100A的特性很大程度上取决于非掺杂的金刚石层2A的表面和直接形成在该表面上的氧化硅膜3A之间的界面。因此，可以根据需要省略氧化硅膜3A上的绝缘膜10A。在省略氧化硅膜3A上的绝缘膜10A的情况下，栅极绝缘膜11A仅由氧化硅膜3A构成。栅极绝缘膜11A仅由氧化硅膜3A构成时的FET100A的电特性的变化量的调整，例如阈值电压的调整等，可通过增加氧化硅膜3A的厚度等来调整。
非掺杂金刚石层4A上的绝缘膜10A起到保护源极侧和漏极侧的非掺杂金刚石层4A的表面、特别是氢终止层8A的钝化膜的作用。由于氢终止层8A的存在，而在其正下方的非掺杂金刚石层4A中诱导产生二维空穴气体，因此希望这样用绝缘膜10A覆盖非掺杂金刚石层4A来进行保护。源极6A上和漏极7A上的绝缘膜10A作为分别使源极6A和漏极7A与栅极12A之间绝缘的层间绝缘膜发挥作用。
栅极12A在栅极绝缘膜11A上例如使用Al(铝)形成为100nm左右的厚度。FET100A的栅极长度不是由栅极12A的宽度定义的，而是由非掺杂的金刚石层2A上的氧化硅膜3A的宽度LSiO2定义的。该氧化硅膜3A的宽度与不包括檐部4a时的源极侧的非掺杂金刚石层4A和漏极侧的非掺杂金刚石层4A的间隔相同。另外，在本实施方式中，将源极6A和漏极7A的间隔定义为LSD。
元件分离层9A将FET100A的沟道部以外的区域的非掺杂的金刚石层2A和非掺杂金刚石层4A的表面的一部分进行绝缘体化而电气隔离。元件分离层9A通过使O原子与非掺杂的金刚石层2A的表面和金刚石层4A的表面的C原子键合形成C-O键而形成。
(动作原理)
接着，参照图2对FET100A的动作原理进行说明。在以下的说明中，将漏极电压称为VDS，将栅极电压称为VGS。FET100A能够通过对栅极12A施加的栅极电压VGS，控制从源极6A流向漏极7A的漏极电流IDS，切换FET100A的导通和截止。FET100A是具有p型MOS型结构的FET，漏极电流IDS是以空穴H为载流子的空穴电流。
以往，金刚石FET通过对金刚石基板的表面进行氢终止而形成C-H键，从而在金刚石基板的表面正下方产生二维空穴气体(2DHG)而作为FET发挥作用。该2DHG在栅极电压＝0V时也产生，因此在源极和漏极之间存在电位差的情况下，总是流过空穴电流。该状态称为常通，在功率器件用的FET中，是特别应该解决的课题之一。
FET100A是增强型FET，实现常断(normally off)功能。即使在FET100A处于截止状态(VGS＝0V)的情况下，在形成有氢终止层8A的源极侧和漏极侧的非掺杂金刚石层4A的表面正下方，通过氢终止层8A的C-H键产生二维空穴气体。另一方面，在不存在氢终止层8A的非掺杂的金刚石层2A的表面上不产生二维空穴气体。由此，在FET100A中，在源极侧的非掺杂金刚石层4A的内部产生的二维空穴气体和在漏极侧的非掺杂金刚石层4A的内部产生的二维空穴气体被截断，不连续存在。因此，在FET100A为截止状态(VGS＝0V)时，空穴不能从源极侧的非掺杂金刚石层4A横穿非掺杂的金刚石层2A、通过漏极侧的非掺杂金刚石层4A并到达漏极7A。结果，由于在FET100A的源极和漏极之间不流过电流，因此不会成为常开状态。
为了使FET100A成为导通状态，例如VGS＝-5V、VDS＝-10V。为了使FET100A从导通状态变为截止状态，在维持VDS＝-10V的状态下，使VGS＝0V。FET100A与现有的金刚石FET不同，是常断的增强型FET，因此通过使VGS＝0V，能够使FET100A成为截止状态。
接着，对FET100A为导通状态时的空穴电流的流动进行说明。即使在对栅极12A施加的栅极电压VGS为0V的状态下，在从源极6A的端部至檐部4a的非掺杂金刚石层4A的表面正下方，由源极侧的氢终止层8A诱导产生二维空穴气体。如上所述，当对FET100A施加与导通状态相当的栅极电压VGS和漏极电压VDS时，空穴H开始从源极6A向漏极7A移动。空穴H通过源极侧的氢终止层8A，介由在包括源极侧的檐部4a的非掺杂金刚石层4A的表面正下方诱导产生的二维空穴气体，在源极侧的檐部4a的内部流动，到达存在于非掺杂金刚石层4A和氧化硅膜3A的界面的硅终止层5A附近，沿着该硅终止层5A，在非掺杂金刚石层4A的内部向非掺杂的金刚石层2A的方向(图2的下方)移动。FET100A由于使用电阻高的非掺杂金刚石层4A，因此如上所述利用二维空穴气体。在不设置用于诱导产生二维空穴气体的氢终止层8A的情况下，FET100A的导通电流降低。为了提高FET100A的特性，优选形成氢终止层8A。
接着，空穴H沿着位于非掺杂的金刚石层2A和氧化硅膜3A的界面的硅终止层5A在非掺杂的金刚石层2A的内部向漏极侧移动。接着，沿着位于漏极侧的非掺杂金刚石层4A和氧化硅膜3A的界面的硅终止层5A，在非掺杂金刚石层4A的内部向漏极侧的檐部4a的方向(图2的上方)移动。空穴H通过由漏极侧的氢终止层8A经由在包括漏极侧的檐部4a的非掺杂金刚石层4A的表面正下方诱导产生的二维空穴气体到达漏极7A。由此，FET100A的导通电流从源极6A流向漏极7A。
空穴H不在硅终止层5A的内部流动，而在非掺杂金刚石层4A的内部移动。氧化硅膜3A和非掺杂金刚石层4A之间具有0.8eV-1.6eV左右的能量势垒，因此空穴H沿着硅终止层5A，在保留于非掺杂金刚石层4A的内部的状态下移动。
(制造方法)
接着，对根据第一实施方式的FET100A的制造方法进行说明。首先，如图3所示，在金刚石基板1A的表面上，通过微波CVD(Chemical Vaper Deposition)法，使非掺杂的金刚石层2A(以下，有时也称为金刚石层2A)外延生长形成为例如200nm以上且5μm以下的厚度。接着，在非掺杂的金刚石层2A的表面上，通过等离子体CVD法，使氧化硅膜3A形成为例如250nm的厚度。
接着，在氧化硅膜3A上形成光致抗蚀剂的掩模。光致抗蚀剂的掩模可以使用一般的光刻法。接着，通过RIE(Reactive Ion Etching)法，选择性地蚀刻除去未被光致抗蚀剂的掩模覆盖的区域的氧化硅膜3A后，除去光致抗蚀剂。通过这些工序，在金刚石基板1A上形成在非掺杂的金刚石层2A上形成有氧化硅膜3A的区域和除去氧化硅膜3A而露出非掺杂的金刚石层2A的区域。
图4是该阶段的剖视图，图12是俯视图。图4的剖视图表示图12的俯视图中的A-A’位置的剖视图(另外，后述的剖视图也是对应的俯视图中的A-A’位置的剖视图)。在图4和图12中，位于中央的氧化硅膜3A的横向宽度对应于FET100A的栅极长度LSiO2。
接着，在露出的非掺杂的金刚石层2A上，以通过上述蚀刻处理形成的氧化硅膜3A为掩模，使用CVD装置，通过在还原性气氛中的高温等离子体处理，选择性外延生长形成非掺杂金刚石层4A。非掺杂金刚石层4A的厚度例如为300nm。
作为非掺杂金刚石层4A的选择性外延生长条件，例如使生长温度为800℃以上，作为还原性气氛，含有氢90％以上且99.9％以下和甲烷0.1％以上且10％以下，优选使等离子体放电来实施。
非掺杂金刚石层4A的选择性外延生长是同质外延生长(homo-epitaxialgrowth)，生长层在相同材料上外延生长。在本实施方式中，作为生长层的非掺杂金刚石层4A，在露出的非掺杂的金刚石层2A上选择性地外延生长，而不在氧化硅膜3A上外延生长。
非掺杂金刚石层4A的选择性外延生长从露出的非掺杂的金刚石层2A的表面开始，然后向上进行。如上所述，在本实施方式中，氧化硅膜3A的厚度为250nm，金刚石层4A的厚度为300nm。因此，非掺杂金刚石层4A越过氧化硅膜3A的上端部，形成覆盖氧化硅膜3A的上部表面的一部分的檐状形状的檐部4a(图5)。
檐部4a的高度方向、即搭在氧化硅膜3A的上表面上的金刚石层4A的厚度，与非掺杂金刚石层4A的厚度300nm和氧化硅膜3A的厚度250nm的差值对应，为50nm左右。另外，檐部4a的檐的长度、即搭在氧化硅膜3A的表面上的非掺杂金刚石层4A的长度也与高度方向同样为50nm左右。这是因为，作为选择性外延生长的特性，在没有屏蔽物(此时为氧化硅膜3A)的情况下，在上方和横向上大致均等地进行生长。
如上所述，形成非掺杂金刚石层4A后的剖视图为图5，俯视图为图13。在图13的俯视图中，用虚线表示形成非掺杂金刚石层4A之前露出有非掺杂的金刚石层2A的区域，用实线表示包括檐部4a的非掺杂金刚石层4A的外周部。包括檐部4a的非掺杂金刚石层4A成为在露出了非掺杂的金刚石层2A的区域的外侧扩展了檐部4a的长度的量的形状。
在非掺杂金刚石层4A的选择性外延生长期间，在非掺杂的金刚石层2A和氧化硅膜3A之间的界面处以及在非掺杂金刚石层4A和氧化硅膜3A之间的界面处形成硅终止层5A。更具体地说，如图5所示，在非掺杂的金刚石层2A的表面和氧化硅膜3A的底面之间的界面、源极侧和漏极侧的非掺杂金刚石层4A的侧面和氧化硅膜3A的两侧面之间的界面、以及源极侧和漏极侧的非掺杂金刚石层4A的檐部4a的底面和氧化硅膜3A的上部表面的一部分之间的界面上形成有硅终止层5A。
接着，在非掺杂金刚石层4A和氧化硅膜3A上，通过光刻法形成仅形成源极6A和漏极7A的区域开口的光致抗蚀剂。接着，在露出的非掺杂金刚石层4A上和光致抗蚀剂掩模上，通过溅射法或蒸镀法依次成膜形成构成源极6A和漏极7A的金属(例如由Ti、Pt(铂)和Al构成的金属)的层叠膜。各厚度例如可以是Ti为20nm、Pt为30nm、Au为100nm。接着，使用丙酮等有机溶剂，除去光致抗蚀剂和在光致抗蚀剂上制膜的金属的层叠膜。这样，通过剥离(lift-off)工艺，在源极侧的非掺杂金刚石层4A的表面上形成源极6A，在漏极侧的非掺杂金刚石层4A的表面上形成漏极7A。图6是除去光致抗蚀剂后的该阶段的剖视图，图14是该阶段的俯视图。
如图6及图14所示，在源极6A和漏极7A与不包括檐部4a的源极侧和漏极侧的非掺杂金刚石层4A的端部之间，分别设置规定的间隔，例如5μm。因此，在与氧化硅膜3A的横向宽度对应的栅极长度LSiO2为6μm的情况下，源极6A和漏极7A的间隔LSD为16μm。
接着，通过退火处理进行使Ti层TiC化的碳化物处理。该退火处理是在导入了氢气的低压气氛下对金刚石基板1A进行规定的时间加热后，对金刚石基板1A进行快淬的处理。由此，在Ti层与源极侧和漏极侧的非掺杂金刚石层4A之间形成有由未图示的TiC构成的碳化物层，在源极6A和漏极7A与非掺杂金刚石层4A之间形成有低电阻的欧姆接触。
接着，一边对金刚石基板1A进行加热一边使其暴露于氢等离子体中。由此，露出的非掺杂金刚石层4A的表面的C原子与氢等离子体中的H原子反应，形成由C-H键构成的氢终止层8A。图7是该阶段的剖视图，图15是该阶段的俯视图。
由氧化硅膜3A覆盖的区域的非掺杂的金刚石层2A由于未暴露于氢等离子体，因此不会被氢终止。同样，被源极6A和漏极7A覆盖的区域的非掺杂金刚石层4A也未被氢终止。
如上所述，非掺杂金刚石层4A的选择性外延生长是在含有大量氢的还原性气氛中进行的。因此，在选择性外延生长过程中，在源极侧和漏极侧的金刚石层4A被充分氢终止的情况下，可以省略上述照射氢等离子体的工序。
接着，通过光刻法形成光致抗蚀剂30。图8是该阶段的剖视图，图16是该阶段的俯视图。光致抗蚀剂30形成为覆盖FET100A的成为沟道部的区域以及源极6A和漏极7A的大致全部区域。另外，为了便于说明，在图8和图16中，光致抗蚀剂30形成为至源极6A和漏极7A的端部为止的区域，但考虑到光刻工序中的对位余量，也可以用光致抗蚀剂30覆盖从源极6A和漏极7A的端部至例如数μm的内侧为止的区域。
接着，将光致抗蚀剂30作为掩模，利用RIE法选择性地蚀刻除去露出的区域的氧化硅膜3A。图9是该阶段的剖视图，图17是该阶段的俯视图。氧化硅膜3A仅残留在FET100A的沟道部、源极侧的金刚石层4A与漏极侧的金刚石层4A之间的局部区域，即仅残留在FET100A的沟道部，在其他区域被除去。另外，通过该蚀刻同时除去硅终止层5A。因此，如图17所示，在除去了氧化硅膜3A的区域，露出非掺杂的金刚石层2A。
接着，继续将光致抗蚀剂30作为掩模，将金刚石基板1A的表面暴露于氧等离子体中。通过氧等离子体的照射而露出的非掺杂的金刚石层2A的表面被实施氧终止，形成元件分离层9A。另外，未被光致抗蚀剂30覆盖的区域的、非掺杂金刚石层4A的表面上的氢终止层8A，从被氧等离子体进行氢终止的状态变为氧终止的状态，变化为元件分离层9A。图10是该阶段的剖视图，图18是该阶段的俯视图。
图19是形成元件分离层9A并除去光致抗蚀剂30后的该阶段的俯视图。氧化硅膜3A的上部表面的一部分被檐部4a覆盖。栅极长度LSiO2为氧化硅膜3A的横向宽度，栅极宽度W为氧化硅膜3A的纵向长度。氢终止层8A在从两侧夹着氧化硅膜3A的非掺杂金刚石层4A的表面上，仅形成栅极宽度W的长度部分的量。
接着，通过ALD(ALD：Atomic Layer Deposition)法，作为绝缘膜10A，使Al2O3形成为例如100nm的厚度。由此，在氧化硅膜3A、非掺杂金刚石层4A、源极6A、漏极7A和元件分离层9A的表面上形成绝缘膜10A。作为ALD的条件，使用三甲基铝(TMA：Trimethylaluminum)作为Al的前体，使用水(H2O)作为氧化剂，金刚石基板1A的温度优选为200℃以上，更优选为400℃以上。将水(H2O)作为氧化剂的所述ALD法的详细内容记载于文献“平岩，“GaN基板上的原子层沉积Al2O3栅极绝缘膜的可靠性”、应用物理学会·先进功率半导体分科会第四次个别讨论会文本(2018.07.30)”。图11是该阶段的制造方法的剖视图。
FET100A的栅极绝缘膜11A由氧化硅膜3A和形成于氧化硅膜3A上的绝缘膜10A构成。另外，非掺杂金刚石层4A上的绝缘膜10A发挥保护非掺杂金刚石层4A表面的氢终止层8A的钝化膜的作用。源极6A上和漏极7A上的绝缘膜10A作为使源极6A和漏极7A与栅极12A之间绝缘的层间绝缘膜发挥作用。
另外，如上所述，可以根据需要省略氧化硅膜3A上的绝缘膜10A。即，FET100A的栅极绝缘膜11A也可以仅由氧化硅膜3A构成。在这种情况下，例如可以适当追加用于仅除去氧化硅膜3A上的绝缘膜10A的光刻工序和蚀刻工序。
接着，在绝缘膜10A上，通过光刻法形成仅形成栅极12A的区域开口的光致抗蚀剂。接着，利用例如电子束蒸镀法或电阻加热蒸镀法，在绝缘膜10A上形成例如100nm以上且300nm以下厚度的Al(铝)。接着，用丙酮等有机溶剂除去光致抗蚀剂和在光致抗蚀剂上制膜的Al，形成栅极12A。图1是该阶段的制造方法的剖视图。
在图1中，栅极12A的横向宽度形成为比氧化硅膜3A的横向宽度宽，但也可以形成为例如与氧化硅膜3A同等宽度或比其小。另外，栅极12A的材料不限于Al，例如也可以使用Ni(镍)等。栅极12A在与图1的剖面垂直的方向上延伸，形成未图示的用于接合和用于探针接触的电极。
也可以根据需要在源极6A和漏极7A上进一步连接金属配线。在这种情况下，通过光刻法和湿式蚀刻法，在源极6A和漏极7A上的绝缘膜10A上形成开口部(未图示)后，可以通过剥离工艺，形成由Al构成的金属配线(未图示)。经过以上的工序，制作FET100A。另外，在源极6A和漏极7A上的绝缘膜10A形成开口部的工序也可以在形成栅极12A之前进行。
(作用效果)
在第一实施方式的FET100A中，构成在非掺杂的金刚石层2A的表面上形成了氧化硅膜3A和栅极12A的FET。使用通过C-Si键在金刚石层上直接形成用作栅极绝缘膜的氧化硅膜的结构的FET，迄今为止没有报道的事例。
以往，阻碍金刚石FET的稳定动作的主要原因是，通过在金刚石基板表面上形成的C-O键，在金刚石基板和主要由Al2O3形成的栅极绝缘膜之间的界面附近产生的界面能级。由于FET100A在非掺杂的金刚石层2A的表面上具有含有C-Si键的氧化硅膜3A，因此与现有的金刚石FET相比，能够大幅度降低由C-O键产生的界面能级的产生。因此，能够得到用于需要高耐压、大电流动作的功率器件的金刚石FET。进而，FET100A实现了功率器件中作为重要课题之一的常断特性。
在本实施方式中，由于硅终止层5A的形成可以在非掺杂金刚石层4A的选择性外延生长工序中进行，因此与以往相比不增加工序数就能够形成硅终止层5A。为了制作FET100A，没有单独设置形成硅终止层5A的工序的特别的理由，但根据需要，也可以与非掺杂金刚石层4A的选择性外延生长工序分开设置形成硅终止层5A的工序。
例如，在希望改变非掺杂金刚石层4A的选择性外延生长条件的情况下，可以在非掺杂金刚石层4A的选择性外延生长结束后的适当阶段，作为形成硅终止层5A的工序，实施上述的还原性气氛中的高温等离子体处理。
另外，例如，在不进行非掺杂金刚石层4A的选择性外延生长的情况下，或者在不使用非掺杂金刚石层4A的结构的FET的情况下，可以在非掺杂的金刚石层2A的表面上形成氧化硅膜3A后的适当阶段，作为形成硅终止层5A的工序，实施上述的还原性气氛中的高温等离子体处理。
(第二实施方式)
参照图20对根据本发明的第二实施方式的金刚石场效应晶体管100B(以下称为FET100B)的整体结构进行说明。图20是表示FET100B的结构的剖视图。另外，有时省略与第一实施方式共通的说明。
在图20中，根据第二实施方式的FET100B形成有在金刚石基板1B上外延生长的非掺杂的金刚石层2B。非掺杂的金刚石层2B的厚度例如在200nm以上且5μm以下的范围内(在以下的说明中，有时将非掺杂的金刚石层2B称为金刚石层2B)。
在金刚石层2B上的部分区域中形成有氧化硅膜3B。氧化硅膜3B的厚度例如为250nm。
在金刚石层2B上进一步形成有相互分离形成的一对硼(Boron)掺杂的金刚石层4B。一对硼掺杂的金刚石层4B的一方作为FET100B的源极区域发挥作用，另一方作为漏极区域发挥作用。在以下的说明中，将该一对硼掺杂的金刚石层4B的一方(图中左侧)称为源极侧的硼掺杂金刚石层4B，另一方(图中右侧)称为漏极侧的硼掺杂金刚石层4B。或者，有时也称为源极侧的金刚石层4B、漏极侧的金刚石层4B。特别是在对源极侧和漏极侧不进行区别说明的情况下，简称为硼掺杂金刚石层4B。
源极侧的硼掺杂金刚石层4B与氧化硅膜3B的源极侧的侧面相接，漏极侧的硼掺杂金刚石层4B与氧化硅膜3B的漏极侧的侧面相接。硼掺杂金刚石层4B是以氧化硅膜3B为掩模在金刚石层2B上选择性外延生长的层。其厚度例如为150nm。在该选择性外延生长期间掺杂作为p型杂质的硼。
在本实施例中，在金刚石层4B中掺杂硼的理由是为了使FET100B的源极区域和漏极区域低电阻化，掺杂的元素也可以是其他p型杂质，例如Al或Ga(镓)。另外，p型杂质元素也可以不在选择性外延生长过程中导入，例如也可以以非掺杂的形式形成金刚石层4B后，通过离子注入等其他方法导入p型杂质元素。
在本实施方式中，如图20所示，在金刚石层2B和氧化硅膜3B之间的界面、以及硼掺杂金刚石层4B和氧化硅膜3B之间的界面上，形成含有C-Si键的硅终止层5B。硅终止层5B可以是单层，也可以是多层。但是，硅终止层5B中所含的C原子不需要全部与Si原子结合而形成C-Si键。
在源极侧的硼掺杂金刚石层4B的表面上形成有源极6B，在漏极侧的硼掺杂金刚石层4B的表面上形成有漏极7B。在源极6B和漏极7B与源极侧和漏极侧的硼掺杂金刚石层4B的端部之间，分别设置有规定的间隔。源极6B和漏极7B分别是依次层叠Ti层、Pt层、Au层的结构，分别与源极侧和漏极侧的金刚石层4B欧姆连接。在Ti层和硼掺杂金刚石层4B之间形成有由TiC构成的碳化物层。此外，在图20中，省略了Ti层、Pt层、Au层和碳化物层的图示。
在本实施方式中，在硼掺杂金刚石层4B的局部表面上形成有氢终止层8B。具体而言，如图20所示，氢终止层8B形成在从源极6B和漏极7B各自的端部至硼掺杂金刚石层4B的端部之间的区域。
通过氢终止层8B，能够在氢终止层8B的正下方的源极侧和漏极侧的硼掺杂金刚石层4B的内部诱导形成未图示的二维空穴气体(2DHG)，形成p型导电层。另外，也可以省略氢终止层8B。
在氧化硅膜3B上、硼掺杂金刚石层4B上、源极6B上和漏极7B上形成有绝缘膜10B。绝缘膜10B例如可以是Al2O3(氧化铝)，其厚度例如可以在100nm以上且300nm以下的范围内。另外，绝缘膜10B也可以是其他绝缘膜，例如硅酸铝(AlSiO)膜、氮化硅膜(SixNy)。
氧化硅膜3B上的绝缘膜10B与氧化硅膜3B共同构成栅极绝缘膜11B。在如上所述将氧化硅膜3B的厚度设为例如250nm的情况下，栅极绝缘膜11B的厚度例如在350nm以上且550nm以下的范围内。
另外，FET100B的主要特性不会因该氧化硅膜3A上的绝缘膜10B的有无而发生变化。这是因为，在如FET100B那样具有MOS型结构的FET中，重要的特性由在金刚石层2B的表面上直接形成的氧化硅膜3B决定。更具体地，FET100B的特性很大程度上取决于金刚石层2B的表面和直接形成在该表面上的氧化硅膜3B之间的界面。因此，可以根据需要省略氧化硅膜3A上的绝缘膜10B。在省略氧化硅膜3B上的绝缘膜10B的情况下，栅极绝缘膜11B仅由氧化硅膜3B构成。栅极绝缘膜11B仅由氧化硅膜3B构成时的FET100B的特性变化量的调整，例如阈值电压的调整等，可通过增加氧化硅膜3B的厚度等来调整。
硼掺杂金刚石层4B上的绝缘膜10B发挥保护源极侧和漏极侧的表面、特别是氢终止层8B的钝化膜的作用。源极6B上和漏极7B上的绝缘膜10B作为分别使源极6B和漏极7B与栅极12B之间绝缘的层间绝缘膜发挥作用。
栅极12B在栅极绝缘膜11B上例如由Al(铝)形成为例如100nm左右的厚度。FET100B的栅极长度定义为金刚石层2B上的氧化硅膜3B的宽度LSiO2，而不是栅极12B的宽度。另外，在本实施方式中，将源极侧和漏极侧的硼掺杂金刚石层4B的间隔定义为LSD。在本实施方式中，由于氧化硅膜3B的宽度与源极侧和漏极侧的硼掺杂金刚石层4B的间隔相同，因此LSiO2和LSD为相同的值。
元件分离层9B使FET100B的沟道部以外的区域的金刚石层2B和硼掺杂金刚石层4B的表面的一部分绝缘体化而电性分离。元件分离层9B通过使O原子与金刚石层2B的表面、以及源极侧和漏极侧的硼掺杂金刚石层4B的表面的C原子结合形成C-O键而形成。
另外，也可以在源极侧和漏极侧的硼掺杂金刚石层4B的上端部分别具有覆盖氧化硅膜3B的上部表面局部的檐状的形状。在这种情况下，硼掺杂金刚石层4B的厚度例如为300nm，并且可以形成为比氧化硅膜3B厚。
(动作原理)
接着，参照图21对FET100B的动作原理进行说明。另外，有时省略与第一实施方式共通的说明。FET100B能够通过对栅极12B施加的栅极电压VGS，控制从源极6B流向漏极7B的漏极电流IDS，切换FET100B的导通和截止。FET100B是p型FET，漏极电流IDS是以空穴H为载流子的空穴电流。
FET100B是增强型FET，实现常断(Normally Off)。即使在FET100B处于截止状态(VGS＝0V)的情况下，在形成氢终止层8B的源极侧和漏极侧的硼掺杂金刚石层4B的表面正下方，由于氢终止层8B的C-H键而产生二维空穴气体。另一方面，在不存在氢终止层8B的金刚石层2B的表面上不产生二维空穴气体。因此，在FET100B中，源极侧的硼掺杂金刚石层4B内部产生的二维空穴气体和漏极侧的硼掺杂金刚石层4B内部产生的二维空穴气体被截断，不连续存在。因此，在FET100B为截止状态(VGS＝0V)时，空穴不能从源极侧的硼掺杂金刚石层4B横穿金刚石层2B、通过漏极侧的硼掺杂金刚石层4B而到达漏极7B。其结果，在FET100B的源极6B和漏极7B之间不流过电流，因此不会成为常通状态。
为了使FET100B成为导通状态，使VGS＝-5V、VDS＝-10V。为了使FET100B从导通状态变为截止状态，在维持VDS＝-10V的状态下，使VGS＝0V。FET100B与现有的金刚石FET不同，是常断的增强型FET，因此通过使VGS＝0V，能够使FET100B成为截止状态。
接着，对FET100B为导通状态时的空穴电流的流动进行说明。即使在对栅极12B施加的栅极电压VGS为0V的状态下，在从源极6B的端部至氧化硅膜3B的硼掺杂金刚石层4B的表面正下方，诱导产生二维空穴气体。如上所述，当对FET100B施加与导通状态相当的栅极电压VGS和漏极电压VDS时，空穴H开始从源极6B侧向漏极7B侧移动。这里，FET100B使用低电阻的硼掺杂金刚石层4B，因此硼掺杂金刚石层4B的表面正下方的二维空穴气体对空穴电流没有贡献。因此，在FET100B，即使省略用于诱导产生二维空穴气体的氢终止层8B，FET100B的导通电流也不会降低。
空穴H如图21中箭头所示，从源极6B流出，在源极侧的硼掺杂金刚石层4B的内部向金刚石层2B的方向(图21的下方)移动。
接着，到达金刚石层2B的空穴H沿着硅终止层5B在金刚石层2B的内部向漏极侧的硼掺杂金刚石层4B的方向移动。向漏极侧的硼掺杂金刚石层4B移动的空穴H如图21中箭头所示，在漏极侧的硼掺杂金刚石层4B的内部向漏极7B的方向移动，到达漏极。由此，FET100B的导通电流从源极6B流向漏极7B。
(制造方法)
接着，对根据第二实施方式的FET100B的制造方法进行说明。另外，有时省略与第一实施方式的制造方法共通的说明。
首先，在金刚石基板1B的表面上，利用微波CVD法，使非掺杂的金刚石层2B(以下，有时也称为金刚石层2B)外延生长形成为例如200nm以上且5μm以下的厚度。接着，在金刚石层2B的表面上，利用等离子体CVD法，形成例如250nm厚度的氧化硅膜3B。
接着，在氧化硅膜3B上形成光致抗蚀剂的掩模。光致抗蚀剂的掩模可以使用一般的光刻法。接着，利用RIE法选择性地蚀刻除去未被光致抗蚀剂的掩模覆盖的区域的氧化硅膜3B。接着，使用丙酮等有机溶剂除去光致抗蚀剂。通过这些工序，在金刚石基板1B上形成在金刚石层2B上形成有氧化硅膜3B的区域和除去氧化硅膜3B而露出金刚石层2B的区域。
接着，在露出的金刚石层2B上，以通过上述蚀刻处理形成的氧化硅膜3B为掩模，使用CVD装置，通过在还原性气氛中的高温等离子体处理，使硼掺杂金刚石层4B选择性外延生长而形成。硼掺杂金刚石层4B的厚度例如为150nm。
作为硼掺杂金刚石层4B的选择性外延生长的条件，例如，优选设定生长温度为900℃以上，在还原性气氛中通过使等离子体放电来实施，所述还原性气氛包括：氢85％左右、甲烷5％左右、以及由TMB(三甲基硼)1％和TMB稀释用氢99％构成的混合气体10％左右。另外，在氢为85％、甲烷为5％以及TMB1％和氢99％的混合气体为10％的情况下，如果包括TMB稀释用氢的量，则气氛中的气体比率准确地说是氢94.9％，甲烷5％、TMB0.1％。
硼掺杂金刚石层4B的选择性外延生长是同质外延生长(homo-epitaxialgrowth)，并且生长层在相同材料上外延生长。在本实施方式中，作为生长层的硼掺杂金刚石层4B在露出的金刚石层2B上选择性地外延生长，而不在氧化硅膜3B上外延生长。
硼掺杂金刚石层4B的选择性外延生长从露出的金刚石层2B的表面开始，然后向上进行。如上所述，在本实施方式中，氧化硅膜3B的厚度为250nm，硼掺杂金刚石层4B的厚度为150nm。因此，氧化硅膜3B的两侧的侧壁成为露出100nm左右的状态。图22是这样形成硼掺杂金刚石层4B后的剖视图。
在硼掺杂金刚石层4B的选择性外延生长期间，在金刚石层2B和氧化硅膜3B之间的界面处以及在硼掺杂金刚石层4B和氧化硅膜3B之间的界面处形成硅终止层5B。更具体地说，如图20所示，在金刚石层2B的表面与氧化硅膜3B的底面之间的界面、以及源极侧和漏极侧的硼掺杂金刚石层4B的侧面与氧化硅膜3B的两侧面之间的界面上，形成有硅终止层5B。
接着实施的源极6B和漏极7B、氢终止层8B、元件分离层9B、绝缘膜10B、栅极12B以及之后根据需要实施的金属布线的制造方法与第一实施方式相同，因此省略说明。
如上所述，硼掺杂金刚石层4B的选择性外延生长是在含有大量氢的还原性气氛中进行的。因此，在选择性外延生长中，在硼掺杂金刚石层4B被充分氢终止的情况下，可以省略上述氢等离子体照射的工序。
FET100B的栅极绝缘膜11B由氧化硅膜3B和形成于氧化硅膜3B上的绝缘膜10B构成。另外，硼掺杂金刚石层4B上的绝缘膜10B发挥保护源极侧和漏极侧的金刚石层4B的表面的氢终止层8B的钝化膜的作用。源极6B上和漏极7B上的绝缘膜10B发挥使源极6B和漏极7B与栅极12B之间绝缘的层间绝缘膜的作用。
另外，氧化硅膜3B上的绝缘膜10B可根据需要省略。即，FET100B的栅极绝缘膜11B也可以仅由氧化硅膜3B构成。在这种情况下，例如可以适当追加用于仅除去氧化硅膜3B上的绝缘膜10B的光刻工序和蚀刻工序。
(作用效果)
在第二实施方式的FET100B中，构成在金刚石层2B的表面上形成了氧化硅膜3B和栅极12B的FET，可以得到与第一实施方式相同的效果。
在本实施方式中，通过使源极区域和漏极区域的金刚石层为硼掺杂金刚石层4B而不是非掺杂金刚石层，实现了源极区域和漏极区域的低电阻化。因此，可以增加FET100B的导通电流。
另外，在本实施方式中，将硼掺杂金刚石层4B的厚度形成得比氧化硅膜3B薄，硼掺杂金刚石层4B搭在氧化硅膜3B的表面上而形成的檐部是不存在的。这样，成为源极区域和漏极区域的硼掺杂金刚石层4B较薄，并且不存在檐部，这意味着在FET100B中，源极6B和漏极7B之间的电流路径变短，因此能够增加FET100B的导通电流。进而，FET100B在功率器件中实现了作为重要课题之一的常断特性。
在本实施方式中，硅终止层5B的形成可以在硼掺杂金刚石层4B的选择性外延生长工序中进行，因此与以往相比不增加工序数就能够形成硅终止层5B。因此，为了制作FET100B，没有分别设置形成硅终止层5B的工序的特别的理由，但根据需要，也可以独立于硼掺杂金刚石层4B的选择性外延生长工序来设置形成硅终止层5B的工序。
例如，在想要变更硼掺杂金刚石层4B的选择性外延生长条件的情况下，在硼掺杂金刚石层4B的选择性外延生长结束后的适当阶段，作为形成硅终止层5B的工序，可以实施上述的还原性气氛中的高温等离子体处理。
另外，例如，在不进行硼掺杂金刚石层4B的选择性外延生长的情况下，或者在具有不使用硼掺杂金刚石层4B的结构的FET的情况下，在金刚石层2B的表面上形成氧化硅膜3B后的适当的阶段，作为形成硅终止层5B的工序，可以实施上述的还原性气氛中的高温等离子体处理。
实施例
(第一实施例)
在第一实施例中，按照上述第一实施方式中记载的制造方法制作了图1所示结构的FET100A的样品。制作的FET100A的规格如下所示。
非掺杂的金刚石层2A以及源极侧和漏极侧的金刚石层4A为非掺杂，厚度为2μm。源极侧和漏极侧的金刚石层4A为非掺杂，厚度为330nm。氧化硅膜3A的厚度为260nm，绝缘膜10A的厚度为100nm，栅极绝缘膜11A的厚度为氧化硅膜3A的厚度和绝缘膜10A的厚度之和，即360nm。栅极12A的厚度为100nm。
在制作的FET100A的制造工序中，金刚石基板1A使用了含有氮的IB型结晶方位(100)基板。首先，在金刚石基板1A的表面上，以2μm的膜厚外延生长形成了非掺杂的金刚石层2A。通过使用了微波激发等离子体的化学气相沉积法(Microwave Plasma ChemicalVapor Deposition)实施非掺杂的金刚石层2A的外延生长。形成非掺杂的金刚石层2A后，进行了UV-O3处理。
接着，在非掺杂的金刚石层2A的表面上，通过等离子体CVD法，使氧化硅膜3A形成为厚度为260nm。等离子体CVD的原料气体使用TEOS气体，成膜温度为300℃。
接着，在氧化硅膜3A上形成光致抗蚀剂的掩模后，使用ICP(Inductively CoupledPlasma，电感耦合等离子体)-RIE装置，蚀刻了氧化硅膜3A。蚀刻气体使用C3F8，蚀刻处理未使用氢。
接着，以在上述氧化硅膜3A的蚀刻处理中所形成的氧化硅膜3A为掩模，在通过上述氧化硅膜3A的蚀刻处理而露出的非掺杂的金刚石层2A上，通过CVD法使非掺杂金刚石层4A选择性外延生长。非掺杂金刚石层4A的厚度为330nm。
非掺杂金刚石层4A的选择性外延生长过程中，温度为800℃，在氢为99.5％，甲烷为0.5％的还原性气氛中，通过使等离子体放电来实施。
接着，在非掺杂金刚石层4A和氧化硅膜3A上，通过光刻法形成了仅在形成源极6A和漏极7A的区域开口的光致抗蚀剂掩模。接着，在露出的非掺杂金刚石层4A上和光致抗蚀剂掩模上，通过电子束蒸镀法依次成膜形成构成源极6A和漏极7A的金属(由Ti、Pt和Al构成的金属)的层叠膜。膜厚：Ti为20nm、Pt为30nm、Au为100nm。
接着，使用丙酮，除去了光致抗蚀剂和在光致抗蚀剂上制膜的金属的层叠膜。这样，通过剥离(lift-off)工艺，分别在源极侧的非掺杂金刚石层4A的表面上形成了源极6A，在漏极侧的非掺杂金刚石层4A的表面上形成了漏极7A。接着，进行将Ti层TiC化的碳化物处理。在碳化物处理中，首先在氢气气氛中对金刚石基板1A进行500℃、50分钟的加热处理，然后，对金刚石基板1A进行快淬处理。由此，在Ti层和非掺杂金刚石层4A之间形成由TiC构成的低电阻的碳化物层。
接着，将金刚石基板1A在加热至450℃的状态下暴露于氢等离子体中30分钟。由此，对露出的金刚石层4A的表面进行氢终止，形成了氢终止层8A。
接着，形成了光致抗蚀剂30，其覆盖在成为FET100A的沟道部的区域上。将光致抗蚀剂30作为掩模，使用ICP-RIE装置，对氧化硅膜3A进行了蚀刻。蚀刻气体使用C3F8，蚀刻处理未使用氢。
氧化硅膜3A的蚀刻后，不除去光致抗蚀剂30，在等离子体反应器装置内，在常温、大气压下，将金刚石基板1A暴露于氧等离子体中。由此，对未被光致抗蚀剂30覆盖的非掺杂的金刚石层2A和非掺杂金刚石层4A的表面进行氧终止，形成了元件分离层9A。位于未被光致抗蚀剂30覆盖的区域的氢终止层8A，通过该氧等离子体处理，从氢终止的状态变为氧终止的状态。
除去光致抗蚀剂30后，在ALD装置中使用三甲基铝作为Al的前体、水(H2O)作为氧化剂，使金刚石基板1A的温度为450℃，使成为绝缘膜10A的Al2O3形成为100nm的厚度。
接着，使用光刻法和湿式蚀刻法，除去源极6A和漏极7A上的绝缘膜10A的一部分，形成了用于接合和用于探针接触的开口。
接着，在绝缘膜10A上，通过光刻法形成了仅形成栅极12A的区域开口的光致抗蚀剂。接着，利用电子束蒸镀法在绝缘膜10A上形成了厚度为100nm的Al后，利用丙酮除去光致抗蚀剂和在光致抗蚀剂上制膜的Al，形成了栅极12A。栅极12A用的电极片(ElectrodePads，未图示)在相对于图1的剖面垂直的方向上延伸的位置形成了栅极12A。
制作的FET100A的样品1中，非掺杂的金刚石层2A上的氧化硅膜3A的宽度LSiO2为6μm，源极6A和漏极7A的间隔LSD为16μm，栅极宽度W为25μm。
对于样品1，在室温下测定了漏极电压-漏极电流(VDS-IDS)的特性。在该测定中，使漏极电压VDS在0V至50V变化。栅极电压VGS在-60V至+4V的范围内向正方向每次变化+4V。样品1的VDS-IDS特性的测定结果如图23A所示。图23A的横轴为VDS[V]，纵轴表示为以栅极宽度W对IDS进行标准化后的单位[mA/mm]。
如图23A所示，样品1显示出良好的VDS-IDS特性，漏极电流IDS的最大值为-17mA/mm。另外，已确认通过改变栅极电压VGS能够良好地控制漏极电流IDS。
接着，对于样品1，在室温下测定了栅极电压-漏极电流(VGS-IDS)的特性。在该测定中，将漏极电压VDS设为-30V，将栅极电压VGS增加至+10V～-40V。样品1的VGS-IDS特性的测定结果如图23B和图23C所示。图23B的横轴为VGS[V]，纵轴作为以栅极宽度W对IDS进行标准化后的单位使用“(-IDS)0.5[A0.5/mm0.5]”，用线性标尺进行表示。图23C的横轴为VGS[V]，纵轴的单位作为-IDS[A]，以对数标尺表示。
如图23B和图23C所示，样品1显示出了良好的VGS-IDS特性。根据图23B所示的结果，已确认FET100A的阈值电压VT为-19V，在栅极电压VGS＝0V时实现了不流过电流的常断状态。另外，根据图23C所示的结果，已确认FET100A的导通电流和截止电流的差约为7位数。
根据上述FET100A的样品1的测定结果，确认了FET100A具有良好的晶体管特性，其特性满足功率器件用的FET的必要水平。
(第二实施例)
在第二实施例中，按照上述第二实施方式中记载的制造方法制作了图20所示结构的FET100B的样品。制作的FET100B的规格如下所示。
金刚石层2B为非掺杂层，厚度为2μm。源极侧和漏极侧的金刚石层4B为硼掺杂，厚度为130nm。氧化硅膜3B的厚度为260nm，绝缘膜10B的厚度为100nm，栅极绝缘膜11B的厚度为氧化硅膜3B的厚度和绝缘膜10B的厚度之和，即360nm。栅极12B的厚度为100nm。
对制作的FET100B的制造方法进行说明。对氧化硅膜3B的形成和硼掺杂金刚石层4B的形成进行说明，省略其他与第一实施例相同的工序的说明。
在非掺杂的金刚石层2B的表面上，利用等离子体CVD法，形成膜厚为260nm的氧化硅膜3B。等离子体CVD的原料气体使用TEOS气体，成膜温度为300℃。
接着，在氧化硅膜3B上形成光致抗蚀剂的掩模后，使用ICP-RIE装置对氧化硅膜3B进行了蚀刻。蚀刻气体使用C3F8，蚀刻处理未使用氢。
接着，以蚀刻处理后的氧化硅膜3B为掩模，在通过上述氧化硅膜3B的蚀刻处理而露出的非掺杂的金刚石层2B上，通过CVD法使掺杂了作为p型杂质的硼的金刚石层4B选择性外延生长。硼掺杂金刚石层4B的膜厚为130nm。
硼掺杂金刚石层4B的选择性外延生长是在温度为960℃、在添加了氢85％、甲烷5％、以及由TMB1％和TMB稀释用氢99％组成的混合气体10％的还原性气氛中，通过使等离子体放电而实施的。还原性气氛中的气体比率准确地说是氢94.9％，甲烷5％、TMB0.1％。在所形成的硼掺杂金刚石层4B中，确认硼的含有浓度为1×1021cm-3。
另外，甲烷(CH4)中含有4个氢原子。因此，根据5％的甲烷中含有的氢原子，可以认为选择性外延生长中的实质氢浓度高于94.9％。
所制作的FET100B的样品2中，非掺杂的金刚石层2B上的氧化硅膜3B的宽度LSiO2为6μm，源极侧和漏极侧的硼掺杂金刚石层4B的间隔LSD与LSiO2相同为6μm，源极6A和漏极7A的间隔为16μm，栅极宽度W为25μm。关于测定条件和曲线图所示的单位，在与第一实施例相同的情况下省略说明。
对于样品2，在室温下对漏极电压-漏极电流(VDS-IDS)的特性进行测定的结果如图24A所示。如图24A所示，样品2显示出良好的VDS-IDS特性，漏极电流IDS的最大值为-165mA/mm。
接着，对于样品2，在室温下对栅极电压-漏极电流(VGS-IDS)特性进行测定的结果示于图24B和图24C。在该测定中，将漏极电压VDS设为-10V，将栅极电压VGS增加至+30V～-30V。
如图24B和图24C所示，样品2显示出良好的VGS-IDS特性。根据图24B所示的结果，确认了FET100B的阈值电压VT为-6V，在栅极电压VGS＝0V时实现了不流过电流的常断状态。另外，根据图24C所示的结果，确认了FET100B的导通电流和截止电流的差约为8位数。
根据上述FET100B的样品2的测定结果，确认了FET100B具有良好的晶体管特性，其特性满足功率器件用的FET的必要水平。关于漏极电流IDS的最大值，FET100B示出了FET100A的约10倍的值。可以认为是由电阻比非掺杂金刚石层4A低的硼掺杂金刚石层4B构成源极区域和漏极区域的效果。
另外，硼掺杂金刚石层4B与源极6B和漏极7B的接触电阻比非掺杂金刚石层4A与源极6A和漏极7A的接触电阻低。此外，FET100A的非掺杂金刚石层4A的厚度为330nm，且具有檐部4a，与此相对，FET100B的硼掺杂金刚石层4B的厚度为150nm，不具有檐部4a。即，在FET100B的情况下，在从源极到漏极的电流路径上连接有电阻比FET100A高且具有厚度的串联电阻成分。根据以上说明的理由，可以认为FET100A和FET100B在漏极电流IDS上产生了差异。
(第三实施例)
在第三实施例中，制作用于分析硅终止层5B的样品(以下称为样品3)，使用XPS(X-ray Photoelectron Spectroscopy)进行了分析。
样品3是在金刚石基板1B上形成非掺杂的金刚石层2B和氧化硅膜3B后，不选择性外延生长硼掺杂金刚石层4B，通过在还原性气氛中只进行等离子体处理，除去氧化硅膜3B而制作的。非掺杂的金刚石层2B和氧化硅膜3B的形成方法和厚度与第二实施例相同。
在样品3的制造工序中，金刚石基板1B使用了含有氮的IB型晶向(100)的基板。首先，在金刚石基板1B的表面上，使非掺杂的金刚石层2B外延生长形成为2μm的厚度。接着，清洁非掺杂的金刚石层2B的表面，为了进行氧终止，使用以3:1的比例含有硫酸和硝酸的热混酸进行清洗后进行了UV-O3处理。
接着，在非掺杂的金刚石层2B的表面上，通过等离子体CVD法，使氧化硅膜3B形成为260nm的厚度。等离子体CVD的原料气体使用TEOS(Tetraethoxysilane，四乙氧基硅烷)气体，成膜温度为300℃。
接着，除了不对硼掺杂金刚石层4B实施选择性外延生长以外，在与实施例2相同的条件下进行处理，即，使温度为960℃，在添加了氢85％、甲烷5％、以及由TMB1％和TMB稀释用氢99％构成的混合气体10％的还原性气氛中，实施使等离子体放电的处理。如果包括TMB稀释用氢的量，则还原性气氛中的气体比率准确地说是氢94.9％，甲烷5％、TMB0.1％。
接着，使用氟化氢，通过除去在非掺杂的金刚石层2B的表面上形成的氧化硅膜3B，制作样品3。
图25A和图25B表示用XPS测定样品3的结果。图25A和图25B的横轴表示结合能(Binding Energy)，纵轴c/s表示检测强度。图25A是宽扫描模式下的分析结果，表示在结合能为50eV～550eV的范围内检测出的峰值。如图25A所示，已确认在280eV附近存在C1的强峰。另外，在100eV附近确认了Si2p的峰值，在160eV附近确认了Si2s的峰值。
在高分辨率的窄扫描模式下，针对在宽扫描模式下确认的C1的强峰附近的280eV～290eV的范围进行测定，结果示于图25B。如图25B所示，在284.79eV处检测到C-C。另外，在282.93eV观测到来自C－Si的化学位移引起的峰值。
通过除去氧化硅膜3B后的非掺杂的金刚石层2B表面的XPS分析，确认了上述峰值，这表示在样品3的氧化硅膜3B和非掺杂的金刚石层2B的界面上形成了硅终止层5B。即，确认了硼掺杂金刚石层4B不选择性外延生长，仅通过在还原性气氛中对硼掺杂金刚石层4B进行等离子体处理来形成硅终止层5B。这表示硅终止层5A形成处理和硼掺杂金刚石层4B的选择性外延生长处理可以独立实施。在不进行硼掺杂金刚石层4B的选择性外延生长的情况下，或者在具有不使用硼掺杂金刚石层4B的结构的FET的情况下，可以确认，在非掺杂的金刚石层2B的表面上形成氧化硅膜3B后的适当阶段，作为形成硅终止层5B的工序，可以实施上述的还原性气氛中的高温等离子体处理。这一点对于非掺杂金刚石层4A和硅终止层5A的形成处理也是同样的。
样品3的C1峰值显示出比用XPS分析了单层的C-Si键的非专利文献1的C1强的强度(参照非专利文献1的Fig.2)。这表明，在非掺杂的金刚石层2B和氧化硅膜3B的界面上，含有C-Si键的硅终止层5B不是单层，而具有多层存在的可能性。这一点对于非掺杂金刚石层4A和硅终止层5A的形成处理也是同样的。
(第四实施例)
在第四实施例中，与第一实施例同样地制作到形成了非掺杂金刚石层4A的阶段为止所制作的分析用样品(以下称为样品4)。在样品4的剖面观察和元素分析中，与第一实施例同样地使用了到形成了非掺杂金刚石层4A的阶段为止所制作的分析用样品。样品4在剖面观察和用氟化氢(HF)处理元素分析后，利用TEM(Transmission Electron Microscopy)进行观察，以及对TEM的观察部位利用X射线进行了元素分析。在利用X射线的元素分析中，使用了EDS(Energy dispersive X-ray spectroscopy)装置。
图26A是样品4的剖面的TEM观察图像。观察使用了HAADF-STEM(High-angleAnnular Dark Field Scanning TEM)。观察部位是在FET100A中，氧化硅膜3A、金刚石层2A和非掺杂金刚石层4A相接的角部。
在图26A中，金刚石层2A横向存在于图中下方记载为“CVD diamond”的区域。非掺杂金刚石层4A在图中左侧的记载为“SG diamond”的区域中纵向存在。氧化硅膜3A在TEM观察前的氟化氢处理中溶解，从图中的中央至右上方的暗区域是在氟化氢处理前存在氧化硅膜3A的区域。
接着，在与图26A相同的样品4的相同部位，利用X射线进行了元素分析。在金刚石层2A和非掺杂金刚石层4A存在的整个区域中检测到C原子(图26B)。然后，在金刚石层2A和氧化硅膜3A的界面(图中的横向)、以及非掺杂金刚石层4A和氧化硅膜3A的界面(图中的纵向)，沿着各自的界面检测到Si原子(图26C)。如图26C所示，可以确认Si原子呈带状分布。
图26D是用于说明元素分析的结果的示意图。氧化硅膜3A溶解于氟化氢中而被除去。另一方面，C-Si键不溶解于氟化氢中而不会被除去。这表明在图26C中检测到的Si原子不是氧化硅膜3A中存在的Si原子，而是C-Si键中的Si原子。即，由以上的元素分析的结果可知，在金刚石层2A和氧化硅膜3A的界面、以及非掺杂金刚石层4A和氧化硅膜3A的界面，存在含有C-Si键的硅终止层5A。另外，由此，发明人得出结论，这些C-Si键是使得通过还原反应从氧化硅膜3A脱离的Si原子与金刚石层2A和金刚石层4A中的C原子反应而形成的C-Si键。
符号的说明
100A、100B：金刚石场效应晶体管；
1A、1B：金刚石基板；
2A、2B：金刚石层；
3A、3B：氧化硅膜；
4A：非掺杂的金刚石层；
4a：檐部；
4B：硼掺杂的金刚石层；
5A、5B：硅终止层；
6A、6B：源极；
7A、7B：漏极；
8A、8B：氢终止层；
9A、9B：元件分离层；
10A、10B：绝缘膜；
11A、11B：栅极绝缘膜；
12A、12B：栅极；
30：光致抗蚀剂。

Claims (16)

1.一种金刚石场效应晶体管，其特征在于，具有：
第一金刚石层；
栅极绝缘膜，包括在所述第一金刚石层的表面上设置的氧化硅膜；
源极区域和漏极区域，相互分离地设置在所述第一金刚石层的表面上；以及
栅极，设置在所述栅极绝缘膜上，
在所述第一金刚石层与所述栅极绝缘膜之间的界面上包括含有C-Si键的硅终止层，所述C-Si键由碳原子和硅原子的键合构成。
2.根据权利要求1所述的金刚石场效应晶体管，其特征在于：
所述源极区域和所述漏极区域是在所述第一金刚石层的表面上除了形成有所述氧化硅膜的区域以外的区域上所形成的第二金刚石层。
3.根据权利要求2所述的金刚石场效应晶体管，其特征在于：
在所述第二金刚石层与所述氧化硅膜之间的界面上包括含有C-Si键的硅终止层，所述C-Si键由碳原子和硅原子的键合构成。
4.根据权利要求3所述的金刚石场效应晶体管，其特征在于：
在所述第一金刚石层与所述栅极绝缘膜之间的界面和所述第二金刚石层与所述氧化硅膜之间的界面上，包括多个含有所述C-Si键的硅终止层。
5.根据权利要求2～4中任一项所述的金刚石场效应晶体管，其特征在于：
所述第二金刚石层为非掺杂的金刚石层。
6.根据权利要求2～4中任一项所述的金刚石场效应晶体管，其特征在于：
所述第二金刚石层为掺杂有p型杂质的金刚石层。
7.根据权利要求2～6中任一项所述的金刚石场效应晶体管，其特征在于：
在所述源极区域和所述漏极区域的所述第二金刚石层的表面上，具有从所述源极区域和所述漏极区域的端部以规定的间隔分别连接的源极电极和漏极电极，
至少在所述规定的间隔内的所述第二金刚石层的表面上包括含有C-H键的氢终止层，所述C-H键由碳原子和氢原子的键合构成。
8.一种金刚石场效应晶体管的制造方法，其特征在于，包括：
在第一金刚石层的表面上形成氧化硅膜的工序；
在所述第一金刚石层的表面上形成源极区域和漏极区域的工序；
在所述栅极绝缘膜上形成栅极的工序；以及
在所述第一金刚石层和所述氧化硅膜之间的界面上形成含有C-Si键的硅终止层的工序，所述C-Si键由碳原子和硅原子的键合构成。
9.根据权利要求8所述的金刚石场效应晶体管的制造方法，其特征在于：
在所述第一金刚石层的表面上形成所述源极区域和所述漏极区域的工序包括：
除去所述氧化硅膜的一部分，使所述第一金刚石层的表面的一部分露出的工序；以及
在所述第一金刚石层的露出的表面上使第二金刚石层选择性外延生长的工序。
10.根据权利要求9所述的金刚石场效应晶体管的制造方法，其特征在于：
包括在所述第二金刚石层和所述氧化硅膜之间的界面上形成含有C-Si键的硅终止层的工序，所述C-Si键由碳原子和硅原子的键合构成。
11.根据权利要求10所述的金刚石场效应晶体管的制造方法，其特征在于：
在所述第一金刚石层和所述氧化硅膜之间的界面上形成含有C-Si键的硅终止层的工序，以及在所述第二金刚石层和所述氧化硅膜之间的界面上形成含有C-Si键的硅终止层的工序，是在所述界面上形成多个含有所述C-Si键的硅终止层的工序。
12.根据权利要求8所述的金刚石场效应晶体管的制造方法，其特征在于：
形成含有所述C-Si键的硅终止层的工序包括在还原性气氛中的等离子体处理。
13.根据权利要求10所述的金刚石场效应晶体管的制造方法，其特征在于：
通过在相同的还原性气氛中进行的等离子体处理同时实施以下工序：
在所述第一金刚石层和所述氧化硅膜之间的界面上形成含有C-Si键的硅终止层的工序；
在所述第二金刚石层和所述氧化硅膜之间的界面上形成含有C-Si键的硅终止层的工序；以及
在所述第一金刚石层的露出的表面上使所述第二金刚石层选择性外延生长的工序。
14.根据权利要求9所述的金刚石场效应晶体管的制造方法，其特征在于：
使所述第二金刚石层选择性外延生长的工序为使非掺杂的金刚石层外延生长的工序。
15.根据权利要求9所述的金刚石场效应晶体管的制造方法，其特征在于：
使所述第二金刚石层选择性外延生长的工序为使掺杂有p型杂质的金刚石层外延生长的工序。
16.根据权利要求9所述的金刚石场效应晶体管的制造方法，其特征在于，包括：
在所述第二金刚石层的表面上形成从所述氧化硅膜的端部以规定的间隔分别连接的源极电极和漏极电极的工序；以及
至少在所述规定的间隔内的所述第二金刚石层的表面上，形成含有由碳原子和氢原子的键合构成的C-H键的氢终止层的工序。
CN202180018650.7A 2020-03-10 2021-02-17 金刚石场效应晶体管及其制造方法 Pending CN115244712A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020041416A JP7491547B2 (ja) 2020-03-10 2020-03-10 ダイヤモンド電界効果トランジスタ及びその製造方法
JP2020-041416 2020-03-10
PCT/JP2021/005918 WO2021182046A1 (ja) 2020-03-10 2021-02-17 ダイヤモンド電界効果トランジスタ及びその製造方法

Publications (1)

Publication Number Publication Date
CN115244712A true CN115244712A (zh) 2022-10-25

Family

ID=77672269

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180018650.7A Pending CN115244712A (zh) 2020-03-10 2021-02-17 金刚石场效应晶体管及其制造方法

Country Status (5)

Country Link
US (1) US20230136477A1 (zh)
EP (1) EP4117024A4 (zh)
JP (1) JP7491547B2 (zh)
CN (1) CN115244712A (zh)
WO (1) WO2021182046A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0799318A (ja) * 1993-09-28 1995-04-11 Kobe Steel Ltd ダイヤモンド薄膜電界効果トランジスタ及びその製造方法
JP3364119B2 (ja) * 1996-09-02 2003-01-08 東京瓦斯株式会社 水素終端ダイヤモンドｍｉｓｆｅｔおよびその製造方法
JP4683836B2 (ja) 2003-12-12 2011-05-18 株式会社神戸製鋼所 ダイヤモンド半導体素子及びその製造方法
JP4582542B2 (ja) 2005-02-02 2010-11-17 株式会社神戸製鋼所 ダイヤモンド電界効果トランジスタ及びその製造方法
JP4817813B2 (ja) * 2005-11-15 2011-11-16 株式会社神戸製鋼所 ダイヤモンド半導体素子及びその製造方法
JP6218062B2 (ja) 2012-08-24 2017-10-25 学校法人早稲田大学 電力素子、電力制御機器、電力素子の製造方法
JP7084030B2 (ja) 2018-08-30 2022-06-14 学校法人早稲田大学 ダイヤモンド電界効果トランジスタ及びその製造方法

Also Published As

Publication number Publication date
EP4117024A1 (en) 2023-01-11
JP2021145003A (ja) 2021-09-24
JP7491547B2 (ja) 2024-05-28
US20230136477A1 (en) 2023-05-04
EP4117024A4 (en) 2024-05-01
WO2021182046A1 (ja) 2021-09-16

Similar Documents

Publication Publication Date Title
CN104465742B (zh) 半导体装置
CN108604597B (zh) 具有al(1-x)sixo栅极绝缘体的增强模式iii-氮化物器件
US10074728B2 (en) Semiconductor device
JP5487615B2 (ja) 電界効果半導体装置及びその製造方法
CN105556678B (zh) 具有高阈值电压和低导通电阻的常关型iii族氮化物晶体管
US8431459B2 (en) Semiconductor wafer, semiconductor device, and method of manufacturing a semiconductor device
US7622763B2 (en) Field effect transistor and method for manufacturing same
TWI464876B (zh) 用於以氮為主之電晶體的帽蓋層和或鈍化層，電晶體結構與其製造方法
CN101981677B (zh) 半导体元件用外延基板、半导体元件及半导体元件用外延基板的制作方法
US9536967B2 (en) Recessed ohmic contacts in a III-N device
US20120043591A1 (en) Semiconductor device and method of manufacturing the same
CN106663634B (zh) 半导体器件及半导体器件的制造方法
JP2007096263A (ja) 炭化珪素半導体装置およびその製造方法。
TW201036156A (en) Semiconductor device and method for manufacturing the same
US20130126893A1 (en) Semiconductor device and method of manufacturing semiconductor device
CN101542740B (zh) 半导体装置及其制造方法
KR20100134009A (ko) 반도체 장치
JP2008244455A (ja) 炭化珪素半導体装置およびその製造方法
US8008655B2 (en) Nitride compound semiconductor device including organic semiconductor layer under gate electrode
US10367063B2 (en) Semiconductor device including a semiconductor sheet interconnecting a source region and a drain region
CN110246894B (zh) 电子器件和形成电子器件的方法
JP2017037982A (ja) 半導体装置およびその製造方法
CN103210496A (zh) 半导体器件及其制造方法
CN107431021A (zh) 氮化物半导体场效应晶体管
TW201431084A (zh) ＧａＮ半導體裝置及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination