CN115236909A - 阵列基板及其制作方法、显示面板和显示装置 - Google Patents

Abstract

本申请提供一种阵列基板及其制作方法、显示面板和显示装置。该阵列基板，包括显示区和位于所述显示区周边的非显示区，所述非显示区包括栅极驱动电路，所述栅极驱动电路包括第一走线和第二走线，所述第一走线和所述第二走线在所述阵列基板上的正投影至少部分重叠；所述阵列基板还包括有机膜层，所述有机膜层具有开槽，所述开槽在所述阵列基板上的正投影与所述第一走线和所述第二走线的重叠区域相重叠。所述制备方法包括形成所述栅极驱动电路的第一走线和第二走线；在所述第一走线和所述第二走线上形成有机膜层；在所述有机膜层形成开槽。

Description

阵列基板及其制作方法、显示面板和显示装置

技术领域

本申请涉及显示技术领域，尤其涉及一种阵列基板及其制作方法、显示面板和显示装置。

背景技术

栅极驱动电路的一种实现方式是阵列基板上的栅驱动集成电路(Gate Driver onArray，GOA)，有助于实现显示面板的窄边框。然而，位于栅极驱动电路上的有机膜层易吸收水汽，会导致位于不同层的栅极驱动电路走线在阵列基板上的正投影交叠处的铜扩散，从而造成短路问题。

发明内容

有鉴于此，本申请的目的在于提出一种阵列基板及其制作方法、显示面板和显示装置。

本申请第一方面，提供了一种阵列基板，包括：

显示区和位于所述显示区周边的非显示区；所述非显示区包括栅极驱动电路，所述栅极驱动电路包括第一走线和第二走线，所述第一走线和所述第二走线在所述阵列基板上的正投影至少部分重叠；所述阵列基板还包括有机膜层，所述有机膜层具有开槽，所述开槽在所述阵列基板上的正投影与所述第一走线和所述第二走线的重叠区域相重叠。

本申请第二方面，提供了一种阵列基板的制备方法，其中，所述阵列基板包括显示区和位于所述显示区周边的非显示区；所述非显示区包括栅极驱动电路，所述制备方法包括：

形成所述栅极驱动电路的第一走线和第二走线；其中，所述第一走线和所述第二走线在所述阵列基板上的正投影至少部分重叠；

在所述第一走线和所述第二走线上形成有机膜层；

在所述有机膜层形成开槽；其中，所述开槽在所述阵列基板上的正投影与所述第一走线和所述第二走线的重叠区域相重叠。

本申请第三方面，提供了一种显示面板，包括：

如第一方面所述的阵列基板；

彩膜基板，与所述阵列基板相对设置；以及

液晶层，设置在所述阵列基板和所述彩膜基板之间。

本申请第四方面，提供了一种显示装置，包括：

如第三方面所述的显示面板；以及

驱动电路，与所述显示面板耦接，并被配置为向显示面板提供电信号。

从上面所述可以看出，本申请提供的阵列基板及其制作方法、显示面板和显示装置，通过将不同层的栅极驱动电路走线在阵列基板上的正投影交叠处的有机膜层挖除来避免水汽侵入有机膜层带来的短路问题，从而解决短路问题造成的显示面板横纹、黑屏等显示不良的问题。

附图说明

为了更清楚地说明本申请或相关技术中的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1示出了一种示例性栅极驱动电路的等效电路示意图。

图2示出了一种不同层走线之间的短路现象示意图。

图3A示出了一种阵列基板的示意图。

图3B示出了一种阵列基板的剖面图。

图4示出了一种示例性阵列基板的有机膜层全部挖除的示意图。

图5示出了一种示例性阵列基板的有机膜层部分挖除的示意图。

图6A示出了本申请提供的一种阵列基板的不同层栅极驱动电路走线在阵列基板上的正投影交叠处的有机膜层挖除的示意图。

图6B示出了本申请提供的一种阵列基板的不同层栅极驱动电路走线在阵列基板上的正投影交叠处的有机膜层挖除的剖面图。

图7示出了本申请提供的另一种阵列基板的不同层栅极驱动电路走线在阵列基板上的正投影交叠处的有机膜层挖除的示意图。

图8示出了栅极驱动电路走线的压差图。

图9示出了本申请提供的另一种阵列基板的不同层栅极驱动电路走线在阵列基板上的正投影交叠处的有机膜层挖除的示意图。

图10示出了本申请提供的阵列基板的制备方法的流程图。

图11示出了本申请提供的显示装置的示意图。

具体实施方式

为使本申请的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本申请进一步详细说明。

需要说明的是，除非另外定义，本申请实施例使用的技术术语或者科学术语应当为本申请所属领域内具有一般技能的人士所理解的通常意义。本申请实施例中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

图1示出了一种示例性栅极驱动电路的等效电路示意图。

如图1所示，所述栅极驱动电路可以进一步包括多个移位寄存器单元(也可以称为GOA单元，即图1中的GOA)。每个GOA单元可以通过相应的信号线对应接入相应的信号。因此，所述栅极驱动电路可以进一步包括多条信号线，例如，帧起始信号线STV、时钟信号线CLK1、CLK3、CLK5和CLK7、感测复位信号线TRST、第一信号线LVGL、第二信号线VGL、第三信号线VDDB和第四信号线VDDA，等等。可以理解，根据不同的电路设计，接入GOA单元的信号线可以是不同的，不局限于此处的示例。

如图1所示，位于不同导电层的栅极驱动电路的走线可以通过过孔电连接至移位寄存器单元，从而走线会在阵列基板上的出现正投影交叠现象。栅极驱动电路走线的排列方式不同，交叠情况也不同，例如，如图1所示，感测复位信号线与栅极驱动电路的其他所有信号线均存在交叠。

图2示出了一种不同层走线之间的短路现象示意图。

数据线栅线短路问题是由于位于栅极驱动电路上的有机膜层吸收水汽，再加上不同信号线上的电势差，导致金属走线的铜扩散造成，如图2所示。该短路问题会降低显示面板的品质，例如显示面板会出现横纹、黑屏等问题。

图3A示出了一种阵列基板的示意图，图3B示出了一种阵列基板的剖面图。

如图3A所示，阵列基板可以包括显示区(AA)1和位于显示区1周边的非显示区2。非显示区2可以进一步包括栅极驱动电路20、切割边23、设置在栅极驱动电路上的有机膜层22和设置在有机膜层(ORG)22上的封框胶层(Seal)21。栅极驱动电路20可以进一步包括移位寄存器单元(GOA)24。栅极驱动电路20还可以包括多条第一走线201和多条第二走线202，其中，第一走线201可以通过过孔203连接对应的第二走线202，从而第一走线201可以通过对应的第二走线202电连接至对应的移位寄存器单元24，以给移位寄存器单元24提供相应的电信号。其中，第一走线201可以是，例如，感测复位信号线、时钟信号线和起始信号线等信号线。例如，如图3A所示，第一走线201从左至右可以分别是帧起始信号线STV、时钟信号线CLK1～8、第一信号线LVGL，位于最右侧的第一走线201可以是感测复位信号线TRST，其中通过省略号省略了例如第二信号线VGL、第三信号线VDDB和第四信号线VDDA等信号线。如图3A所示，由于第二走线202需要横跨多根第一走线201来连接移位寄存器单元24，从而第一走线201与第二走线202之间会存在交叠区域。从图3A中可以看出，根据栅极驱动电路的走线排列方式的不同，交叠情况也不同，例如感测复位信号线TRST因为最靠近移位寄存器单元24，其可以与栅极驱动电路的多条信号线都存在交叠。

进一步地，如图3B所示，有机膜层22为平坦层，覆盖在栅极驱动电路20上方(图中示出了栅极驱动电路20的第二走线202)使其变得平整。有机膜层22由有机材料制成，相较于无机材料，有机材料的厚度更易满足阵列基板对于平整的要求。然而，有机材料的缺点在于易吸收水汽，从而使位于栅极驱动电路20的金属走线的铜扩散，特别是，在第一走线201和第二走线202的重叠部位之间形成铜扩散，导致第一走线201和第二走线202间接接触造成短路。覆盖在有机膜层22上的封框胶层21用于防止两层玻璃基板内填充的液晶漏出。其他层级结构还可以包括多个绝缘层205。

图4示出了一种示例性阵列基板的有机膜层全部挖除的示意图。

结合图3A和图4可以看出，在相关技术中，有机膜层挖除区域25可以包括位于封框胶层21下方的全部有机膜层25A和位于切割边23的有机膜层25B(图4中用虚线框示出)。然而，将封框胶层21下的全部有机膜层25A挖除会使封框胶层21与有机膜层25A下方的无机膜层接触而造成其粘附性差(材料之间的粘性更低)，产生剥离(peeling)不良的问题。此外，由于封框胶层21下方还存在器件区，实际上无法做到封框胶层21下的全部有机膜层25A挖除。

图5示出了一种示例性阵列基板的有机膜层部分挖除的示意图。

结合图3A、图4和图5可以看出，在相关技术中，为解决无法将封框胶层21下的全部有机膜层25A挖除的问题，同时由于盒厚的影响，可以只挖除了部分有机膜层。如图5所示，有机膜层挖除区域26可以包括位于封框胶层21下方的有机膜层26A和位于切割边23的有机膜层26B。然而，位于栅极驱动电路20的金属走线在阵列基板上的正投影交叠处仍存在有机膜层，因此水汽入侵导致短路的风险依然存在。

有鉴于此，本申请实施例提出了一种阵列基板，通过将位于栅极驱动电路的金属走线在阵列基板上的正投影交叠处的有机膜层挖除，以避免水汽通过有机膜层侵入面板，使铜扩散造成金属走线间接接触从而导致的短路问题，提升了显示面板的品质。同时，部分有机膜层挖除形成沟槽有助于增加有机膜层和封框胶层的接触面积，从而增加有机膜层和封框胶层之间的粘附性，提高了面板的密封性，减少了剥离不良的发生率。

图6A示出了本申请提供的一种阵列基板的不同层栅极驱动电路走线在阵列基板上的正投影交叠处的有机膜层挖除的示意图，图6B示出了其剖面图。

结合图3A和图6A可以看出，在一些实施例中，有机膜层挖除区域27(图6A中用虚线框出)可以包括位于切割边23的部分有机膜层挖除区域27A和第一走线201和第二走线202在阵列基板上的正投影交叠处的有机膜层挖除区域27B，并延伸挖除至位于切割边23的有机膜层挖除区域27A。位于栅极驱动电路20的金属走线在阵列基板上的正投影交叠处的有机膜层27B挖除后形成了沟槽，位于有机膜层22上的封框胶层21可填充形成的沟槽，从而增加了有机膜层22和封框胶层21的接触面积，增加了粘附性。如图6B所示，有机膜层22位于第二走线202上，封框胶层21位于有机膜层22上，且封框胶层21填充有机膜层挖除区域27B。

需要说明的是，为了便于切割，将切割边23的有机膜层挖除，同时为防止此处有机膜层挖除区域27A过多导致封框胶层21的封框胶漏出，此处有机膜层挖除区域27A的宽度约为100-200微米。此外，靠近切割边23的有机膜层更易吸收水汽，因此将金属走线在阵列基板上的正投影交叠处的有机膜层挖除区域27B延伸至位于切割边23的有机膜层挖除区域27A。该方案避免了短路问题的同时增加了有机膜层和封框胶层的粘附性。

图7示出了本申请提供的另一种阵列基板的不同层栅极驱动电路走线在阵列基板上的正投影交叠处的有机膜层挖除的示意图。

如图7所示，栅极驱动电路20的第一走线201可以进一步包括多条时钟信号线204，该多条时钟信号线204可以被位于其一侧的其他第一走线201的连接线202所横跨，使得该多条时钟信号线204可以与位于其一侧的其他第一走线201的连接线202相互交叠而形成交叠区域。

结合图3A、图6A和图7可以看出，在一些实施例中，有机膜层挖除区域28可以包括位于切割边23的部分有机膜层挖除区域和第一走线201和时钟信号线204在阵列基板上的正投影交叠处的有机膜层挖除区域28B，该有机膜层挖除区域28B延伸挖除至位于切割边23的有机膜层挖除区域28A。

需要说明的是，当第一走线201也是时钟信号线时，考虑到时钟信号线间压差较大，易发生击穿，因此只将第一走线201和时钟信号线204在阵列基板上的正投影交叠处的有机膜层28B挖除，一方面能够较好地解决击穿问题，同时又能保证挖除区域尽量少从而提高封框胶层21与有机膜层的粘附性，避免peeling不良。

具体地，如图8所示，相较于其他信号线，时钟信号线CLK1-CLK8上信号/数据线路长时间存在电势差，走线边缘易形成局部电势积累，易发生击穿，导致出现横纹、黑屏等不良的问题。以CLK驱动波形为例，CLK1和CLK5(CLK2和CLK6或CLK3和CLK7或CLK4和CLK8)由于驱动波形极性完全相反，发生击穿的风险更高。其他信号线的压差多为正电压或负电压，且时间较短；时钟信号线之间(如CLK1和CLK5)的压差为正电压加负电压，且时间较长，风险更高。

此外，考虑到盒厚的影响，即在有机膜层挖除的过程中，封框胶层的封框胶用于填充形成的沟槽而造成的两层玻璃基板间的厚度下降问题，尽量减少有机膜层的挖除面积，因此只挖除风险高的时钟信号线在阵列基板上的正投影交叠处的有机膜层。该方案避免了短路问题，增加了有机膜层和封框胶层的粘附性的同时减小了有机膜层的挖除面积，减小了对盒厚产生的影响。

图9示出了本申请提供的另一种阵列基板的不同层栅极驱动电路走线在阵列基板上的正投影交叠处的有机膜层挖除的示意图。

结合图3A、图6A和图9可以看出，在一些实施例中，有机膜层挖除区域29可以包括位于切割边23的部分有机膜层29B和第一走线201和时钟信号线204在阵列基板上的正投影交叠处的有机膜层29A在将金属走线在阵列基板上的正投影交叠处的有机膜层挖除区域延伸至切割边23时，同时考虑到盒厚的影响和位于切割边23的有机膜层更易吸收水汽的问题，只将部分挖除区域29A进行延伸。该方案减小了挖除面积的同时避免了位于切割边23的有机膜层更易吸收水汽的问题。

图10示出了本申请提供的阵列基板的制备方法的流程图。

本申请实施例还提供了一种阵列基板的制备方法，阵列基板包括显示区和位于显示区周边的非显示区，非显示区包括栅极驱动电路。如图11所示，该阵列基板的制备方法包括：

S1002：形成所述栅极驱动电路的第一走线和第二走线；

S1004：在所述第一走线和所述第二走线上形成有机膜层；

S1006：在所述有机膜层形成开槽。

在一些实施例中，有机膜层为平坦层，阵列基板还包括薄膜晶体管阵列，在第一走线和第二走线上形成有机膜层，该制备方法还包括：在薄膜晶体管阵列上形成平坦层。

在一些实施例中，该制备方法还包括：在平坦层上形成封装层，以使封装层的一部分填充开槽。

在一些实施例中，阵列基板还包括层叠设置的第一导电层、绝缘层和第二导电层，该制备方法还包括：在第一导电层形成第一走线；在第二导电层形成第二走线；其中，第二走线通过设置在绝缘层中的过孔与第一走线电连接。

在一些实施例中，栅极驱动电路还包括移位寄存器单元，该制备方法还包括：将第一走线通过第二走线连接移位寄存器单元；其中，第一走线为感测复位信号线、时钟信号线或起始信号线。

在一些实施例中，在所述第一导电层形成所述第一走线，包括：

在所述第一导电层形成第一时钟信号线和第二时钟信号线；相较于所述第一时钟信号线，所述第二时钟信号线靠近所述移位寄存器单元，所述第一时钟信号线通过所述第二走线连接所述移位寄存器单元，所述第二时钟信号线和所述第一时钟信号线所连接的所述第二走线在所述阵列基板上的正投影至少部分重叠，所述开槽在所述阵列基板上的正投影与所述第二时钟信号线和所述第一时钟信号线所连接的所述第二走线的重叠区域相重叠。

上述实施例的方法用于制备前述任一实施例中相应的阵列基板，并且具有相应的阵列基板实施例的有益效果，在此不再赘述。

本申请实施例还提供了一种显示装置。图11示出了本申请提供的显示装置的示意图。

如图11所示，本申请实施例提供的一种显示装置901可以包括显示面板9011。显示面板9011可以包括前述的阵列基板的任一实施例或实施例的排列、组合。在一些实施例中，显示面板9011可以是液晶显示面板，并可以进一步包括与所述阵列基板相对设置的彩膜基板，以及，设置在所述阵列基板和所述彩膜基板之间的液晶层。在一些实施例中，显示装置还可以包括与显示面板9011耦接的驱动电路(图中未示出)，驱动电路被配置为向显示面板9011提供电信号。其中，显示装置为具有图像显示功能的产品，例如可以是：显示器、电视、广告牌、数码相框、具有显示功能的激光打印机、电话、手机、个人数字助理(PersonalDigital Assistant，PDA)、数码相机、便携式摄录机、取景器、导航仪、车辆、大面积墙壁、家电、信息查询设备(如电子政务、银行、医院、电力等部门的业务查询设备、监视器等)。

所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本申请的范围(包括权利要求)被限于这些例子；在本申请的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，步骤可以以任意顺序实现，并存在如上所述的本申请实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。

另外，为简化说明和讨论，并且为了不会使本申请实施例难以理解，在所提供的附图中可以示出或可以不示出与集成电路(IC)芯片和其它部件的公知的电源/接地连接。此外，可以以框图的形式示出装置，以便避免使本申请实施例难以理解，并且这也考虑了以下事实，即关于这些框图装置的实施方式的细节是高度取决于将要实施本申请实施例的平台的(即，这些细节应当完全处于本领域技术人员的理解范围内)。在阐述了具体细节(例如，电路)以描述本申请的示例性实施例的情况下，对本领域技术人员来说显而易见的是，可以在没有这些具体细节的情况下或者这些具体细节有变化的情况下实施本申请实施例。因此，这些描述应被认为是说明性的而不是限制性的。

尽管已经结合了本申请的具体实施例对本申请进行了描述，但是根据前面的描述，这些实施例的很多替换、修改和变型对本领域普通技术人员来说将是显而易见的。例如，其它存储器架构(例如，动态RAM(DRAM))可以使用所讨论的实施例。

本申请实施例旨在涵盖落入所附权利要求的宽泛范围之内的所有这样的替换、修改和变型。因此，凡在本申请实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (16)

1.一种阵列基板，包括显示区和位于所述显示区周边的非显示区；所述非显示区包括栅极驱动电路，所述栅极驱动电路包括第一走线和第二走线，所述第一走线和所述第二走线在所述阵列基板上的正投影至少部分重叠；所述阵列基板还包括有机膜层，所述有机膜层具有开槽，所述开槽在所述阵列基板上的正投影与所述第一走线和所述第二走线的重叠区域相重叠。

2.如权利要求1所述的阵列基板，其中，所述有机膜层为平坦层，所述阵列基板还包括薄膜晶体管阵列，所述平坦层设置在所述薄膜晶体管阵列上。

3.如权利要求2所述的阵列基板，其中，所述阵列基板还包括设置在所述平坦层上的封装层，所述封装层的一部分填充所述开槽。

4.如权利要求1所述的阵列基板，其中，所述阵列基板包括层叠设置的第一导电层、绝缘层和第二导电层，所述第一走线位于所述第一导电层，所述第二走线位于所述第二导电层，所述第二走线通过设置在所述绝缘层中的过孔与所述第一走线电连接。

5.如权利要求4所述的阵列基板，其中，所述栅极驱动电路包括多条所述第一走线和多条所述第二走线，所述栅极驱动电路还包括移位寄存器单元，至少部分所述第一走线通过所述第二走线连接所述移位寄存器单元。

6.如权利要求5所述的阵列基板，其中，所述第一走线为感测复位信号线、时钟信号线或起始信号线。

7.如权利要求6所述的阵列基板，其中，所述第一走线包括第一时钟信号线和第二时钟信号线，相较于所述第一时钟信号线，所述第二时钟信号线靠近所述移位寄存器单元，所述第一时钟信号线通过所述第二走线连接所述移位寄存器单元，所述第二时钟信号线和所述第一时钟信号线所连接的所述第二走线在所述阵列基板上的正投影至少部分重叠，所述开槽在所述阵列基板上的正投影与所述第二时钟信号线和所述第一时钟信号线所连接的所述第二走线的重叠区域相重叠。

8.如权利要求1所述的阵列基板，其中，所述阵列基板还包括切割边，所述切割边在所述阵列基板上的正投影位于所述开槽在所述阵列基板上的正投影之中。

9.一种阵列基板的制备方法，其中，所述阵列基板包括显示区和位于所述显示区周边的非显示区；所述非显示区包括栅极驱动电路，所述制备方法包括：

形成所述栅极驱动电路的第一走线和第二走线；其中，所述第一走线和所述第二走线在所述阵列基板上的正投影至少部分重叠；

在所述第一走线和所述第二走线上形成有机膜层；

在所述有机膜层形成开槽；其中，所述开槽在所述阵列基板上的正投影与所述第一走线和所述第二走线的重叠区域相重叠。

10.如权利要求9所述的制备方法，其中，所述有机膜层为平坦层，所述阵列基板还包括薄膜晶体管阵列，在所述第一走线和第二走线上形成有机膜层，包括：

在所述薄膜晶体管阵列上形成所述平坦层。

11.如权利要求10所述的制备方法，还包括：

在所述平坦层上形成封装层，以使所述封装层的一部分填充所述开槽。

12.如权利要求9所述的制备方法，所述阵列基板还包括层叠设置的第一导电层、绝缘层和第二导电层，所述制备方法还包括：

在所述第一导电层形成所述第一走线；

在所述第二导电层形成所述第二走线；

其中，所述第二走线通过设置在所述绝缘层中的过孔与所述第一走线电连接。

13.如权利要求12所述的制备方法，所述栅极驱动电路还包括移位寄存器单元，所述制备方法还包括：

将所述第一走线通过所述第二走线连接所述移位寄存器单元；其中，所述第一走线为感测复位信号线、时钟信号线或起始信号线。

14.如权利要求13所述的制备方法，其中，在所述第一导电层形成所述第一走线，包括：

在所述第一导电层形成第一时钟信号线和第二时钟信号线；相较于所述第一时钟信号线，所述第二时钟信号线靠近所述移位寄存器单元，所述第一时钟信号线通过所述第二走线连接所述移位寄存器单元，所述第二时钟信号线和所述第一时钟信号线所连接的所述第二走线在所述阵列基板上的正投影至少部分重叠，所述开槽在所述阵列基板上的正投影与所述第二时钟信号线和所述第一时钟信号线所连接的所述第二走线的重叠区域相重叠。

15.一种显示面板，包括：

如权利要求1至8任一项所述的阵列基板；

彩膜基板，与所述阵列基板相对设置；以及

液晶层，设置在所述阵列基板和所述彩膜基板之间。

16.一种显示装置，包括：

如权利要求15所述的显示面板；以及

驱动电路，与所述显示面板耦接，并被配置为向显示面板提供电信号。

Images