CN115207016A - 显示装置及该显示装置的制造方法 - Google Patents

显示装置及该显示装置的制造方法 Download PDF

Info

Publication number
CN115207016A
CN115207016A CN202210145184.5A CN202210145184A CN115207016A CN 115207016 A CN115207016 A CN 115207016A CN 202210145184 A CN202210145184 A CN 202210145184A CN 115207016 A CN115207016 A CN 115207016A
Authority
CN
China
Prior art keywords
pad electrode
region
layer
light emitting
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210145184.5A
Other languages
English (en)
Inventor
宋大镐
金敏佑
朴声国
杨秉春
尹昭妍
全亨一
赵珠完
崔鎭宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN115207016A publication Critical patent/CN115207016A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05551—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05563—Only on parts of the surface of the internal layer
    • H01L2224/05564—Only on the bonding interface of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16112—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16147—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/8181—Soldering or alloying involving forming an intermetallic compound at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81908—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving monitoring, e.g. feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明涉及一种显示装置及该显示装置的制造方法。显示装置可以包括：基板，包括显示区域和非显示区域；以及像素，提供于所述显示区域，并且配备有发光区域及像素电路区域，其中，所述像素包括：至少一个晶体管，位于所述像素电路区域；彼此隔开的第一垫电极和第二垫电极，位于所述发光区域，并且与所述晶体管电连接；第一贯通孔，贯通所述第一垫电极的一区域；第二贯通孔，贯通所述第二垫电极的一区域；以及发光元件，位于所述发光区域，并且与所述第一垫电极电连接，且与所述第二垫电极电连接。

Description

显示装置及该显示装置的制造方法
技术领域
本发明涉及一种显示装置及该显示装置的制造方法。
背景技术
随着对信息显示的关心变高且利用可携带的信息介质的需求增加，对显示装置的需求及商业化正在成为焦点。
发明内容
本发明的目的在于提供一种能够容易地确认发光元件是否被键合的显示装置及该显示装置的制造方法。
根据本发明的一实施例的显示装置可以包括：基板，包括显示区域和非显示区域；以及像素，提供于所述显示区域，并且配备有发光区域及像素电路区域。在此，所述像素可以包括：至少一个晶体管，位于所述像素电路区域；彼此隔开的第一垫电极和第二垫电极，位于所述发光区域，并且与所述晶体管电连接；第一贯通孔，贯通所述第一垫电极的一区域；第二贯通孔，贯通所述第二垫电极的一区域；以及发光元件，位于所述发光区域，并且与所述第一垫电极电连接，且与所述第二垫电极电连接。
在一实施例中，所述发光元件可以包括：半导体结构物，包括第一半导体层、提供于所述第一半导体层上的活性层及提供于所述活性层上的第二半导体层；第一电极，位于所述半导体结构物上，并且与所述第一半导体层及所述第二半导体层中的一个半导体层电连接；以及第二电极，位于所述半导体结构物上，并且与所述第一半导体层及所述第二半导体层中的剩余的半导体层电连接，与所述第一电极隔开。
在一实施例中，所述显示装置还可以包括：第一凸块金属，位于所述第一电极与所述第一垫电极之间，并且将所述第一垫电极与所述发光元件键合结合；以及第二凸块金属，位于所述第二电极与所述第二垫电极之间，并且将所述第二垫电极与所述发光元件键合结合。在此，所述第一凸块金属可以与所述第一垫电极直接接触，所述第二凸块金属可以与所述第二垫电极直接接触。
在一实施例中，所述第一凸块金属及所述第二凸块金属中的每一个的宽度可以大于所述第一贯通孔及所述第二贯通孔中的每一个的宽度。
在一实施例中，所述第一凸块金属可以部分地提供于所述第一贯通孔内部。并且，所述第二凸块金属可以部分地提供于所述第二贯通孔内部。
在一实施例中，所述像素可以包括多个像素。在此，所述多个像素中的每一个可以包括所述第一贯通孔及所述第二贯通孔。
在一实施例中，所述像素可以包括多个像素。在此，所述多个像素中的至少一部分可以包括所述第一贯通孔及所述第二贯通孔。并且，所述多个像素中的以所述显示区域与所述非显示区域之间的边界为基准位于第奇数个的像素可以包括所述第一贯通孔及所述第二贯通孔。
在一实施例中，所述显示装置还可以包括：第一绝缘层、第二绝缘层、第三绝缘层，依次堆叠在所述基板上；连接布线，提供于所述第三绝缘层与所述第一垫电极之间，并且与所述第一垫电极电连接；第一电源布线，提供于所述第三绝缘层与所述第二垫电极之间，并且与所述第二垫电极电连接；第二电源布线，提供于所述第二绝缘层上，并且与所述晶体管电连接；以及导电图案，提供于所述第三绝缘层上。
在一实施例中，在所述发光区域中，所述连接布线的与所述第一贯通孔对应的一区域可以被去除。并且，在所述发光区域中，所述第一电源布线的与所述第二贯通孔对应的一区域可以被去除。
在一实施例中，所述导电图案可以在与所述第二电源布线之间夹设所述第三绝缘层而与所述第二电源布线重叠，以构成存储电容器。在此，所述存储电容器可以包括：第一存储电极，与所述第二电源布线形成为一体；以及第二存储电极，与所述导电图案形成为一体。
在一实施例中，所述像素还可以包括：光转换图案，以与所述发光区域对应的方式位于所述发光元件上部；以及阻光图案，以与所述像素电路区域对应的方式位于所述晶体管上部，并且与所述光转换图案邻近。
在一实施例中，所述光转换图案可以包括：颜色转换层，将从所述发光元件发出的第一颜色的光转换为与所述第一颜色不同的第二颜色的光；以及滤色器，位于所述颜色转换层上部，并且使所述第二颜色的光选择性地透过。
在一实施例中，所述显示装置还可以包括：覆盖层，遍布所述发光区域和所述像素电路区域而提供，并且覆盖所述发光元件。
根据本发明的另一实施例的一种显示装置可以包括：基板，包括显示区域和非显示区域；像素，提供于所述显示区域，并且配备有发光区域及像素电路区域；以及虚设像素，提供于所述非显示区域，并且与所述像素隔开。在此，所述虚设像素可以包括：彼此隔开的第一虚设垫电极和第二虚设垫电极；第一贯通孔，贯通所述第一虚设垫电极的一区域；第二贯通孔，贯通所述第二虚设垫电极的一区域；以及第一发光元件，包括通过所述第一贯通孔而与所述第一虚设垫电极接触的第一凸块金属以及通过所述第二贯通孔而与所述第二虚设垫电极接触的第二凸块金属。
在一实施例中，所述像素可以包括：至少一个晶体管，位于所述像素电路区域；彼此隔开的第一垫电极和第二垫电极，位于所述发光区域，并且与所述晶体管电连接；绝缘层，位于所述第一垫电极及所述第二垫电极上，并且以使所述第一垫电极的一部分和所述第二垫电极的一部分暴露的方式部分地开口；以及第二发光元件，位于所述发光区域，并且与暴露的所述第一垫电极接触，且与暴露的所述第二垫电极接触。
上述显示装置可以通过如下步骤制造：提供基板；在所述基板上形成至少一个晶体管；在所述晶体管上形成与所述晶体管电连接的连接布线及电源布线，并且形成贯通所述连接布线的一区域的第一贯通孔以及贯通所述电源布线的一区域的第二贯通孔；形成以使所述电源布线的一区域和所述连接布线的一区域暴露的方式部分地开口的绝缘层；在所述绝缘层上形成对应于所述第一贯通孔的一区域开口的第一垫电极和对应于所述第二贯通孔的一区域开口的第二垫电极；以及将转印有至少一个发光元件的转印基材布置于所述基板上部而将所述发光元件与所述第一垫电极及第二垫电极中的每一个键合结合。
在一实施例中，所述发光元件可以包括：半导体结构物，包括第一半导体层、提供于所述第一半导体层上的活性层及提供于所述活性层上的第二半导体层；第一电极，位于所述半导体结构物上，并且与所述第一半导体层及所述第二半导体层中的一个半导体层电连接；以及第二电极，位于所述半导体结构物上，并且与所述第一半导体层及所述第二半导体层中的剩余的半导体层电连接，且与所述第一电极隔开。在此，所述发光元件可以通过位于所述第一电极与所述第一垫电极之间的第一凸块金属及位于所述第二电极与所述第二垫电极之间的第二凸块金属而与所述晶体管电连接。
根据本发明的一实施例，通过配备贯通垫电极和基板的贯通孔，能够确认是否存在通过所述贯通孔而与所述垫电极键合结合的凸块金属以及所述凸块金属的相变。据此，可以容易地确认发光元件和像素电路是否被键合。
可以提供一种更稳定地驱动发光元件而可靠性得到提高的显示装置及该显示装置的制造方法。
根据本发明的一实施例的效果并不限于以上举例示出的内容，更加多样的效果包括在本说明书内。
附图说明
图1是示意性地示出根据本发明的一实施例的显示装置的立体图。
图2是示意性地示出图1的显示装置的剖视图。
图3是示意性地示出根据本发明的一实施例的显示面板的平面图。
图4是示意性地示出根据本发明的一实施例的显示面板的剖视图。
图5是根据一实施例示出包括在图3所示的一个像素的构成要素的电连接关系的电路图。
图6是示意性地图示图5的发光元件的侧剖视图。
图7是示意性地图示图3所示的一个像素的平面图。
图8是根据图7的I～I'线的剖视图。
图9及图10示意性地图示了包括发光元件的像素，并且是与图7的I～I'线对应的剖视图。
图11至图20是依次图示图9的像素的制造方法的示意性的剖视图。
图21及图22示意性地图示了根据本发明的另一实施例的像素，并且是与图7的I～I'线对应的剖视图。
图23至图25是图3的EA部分的示意性的放大平面图。
图26是图3的EA部分的示意性的放大平面图。
图27是根据图26的II～II'线及III～III'线的剖视图。
图28示意性地图示了与发光元件键合结合的虚设像素及像素，并且是与图26的II～II'线及III～III'线对应的剖视图。
具体实施方式
本发明可以进行多样的变更且可以具有多种形态，将在附图中示出特定实施例，并在本文中进行详细说明。但是，这并不旨在将本发明限定于特定的公开形态，应当理解为包括包含在本发明的思想和技术范围的所有变更、等同物至替代物。
在说明各个附图时对相似的构成要素使用了相似的附图标记。在附图中，为了本发明的明确性，结构物的尺寸比实际放大而示出。虽然诸如“第一”、“第二”等的术语可以用于说明多样的构成要素，但是所述构成要素不应限定于所述术语。所述术语仅用于将一个构成要素与另一个构成要素进行区分。例如，在不脱离本发明的权利范围的情况下，第一构成要素可以命名为第二构成要素，类似地，第二构成要素可以命名为第一构成要素。
在本申请中，“包括”或“具有”等术语用于指定说明书中记载的特征、数字、步骤、操作、构成要素、部件或这些的组合的存在，应理解为不预先排除一个或其以上的其他特征或数字、操作、构成要素、部件或这些的组合的存在或添加可能性。并且，在提及层、膜、区域、板等部分位于另一部分“上方”的情况下，其不仅包括位于另一部分“紧邻的上方”的情形，还包括在两者中间还有其他部分的情形。并且，在本说明书中，在提及某一层、膜、区域、板等部分形成于另一部分之上(on)的情况下，形成的所述方向并不仅仅限定于上部方向，还包括在侧面或下部方向形成的情形。相反，在提及层、膜、区域、板等部分位于另一部分“下方”的情况下，这不仅包括位于另一部分“紧邻的下方”的情形，还包括在两者中间还有其他部分的情形。
在本申请中，当提到某一构成要素(作为一例，“第一构成要素”)“(功能上或通信上)连接((operatively or communicatively)coupled with/to)”或者“相连(connectedto)”于另一构成要素(作为一例，“第二构成要素”)时，应该理解为所述某一构成要素直接连接于所述另一构成要素，或者通过其他构成要素(作为一例，“第三构成要素”)连接于所述另一构成要素。相反，当提到某一构成要素(作为一例，“第一构成要素”)“直接连接”或者“直接相连”于另一构成要素(作为一例，“第二构成要素”)时，应该理解为所述某一构成要素与所述另一构成要素之间不存在其他构成要素(作为一例，“第三构成要素”)。
以下，参照附图，对本发明的优选实施例进行详细说明，除此之外为了使技术人员易于理解本发明的内容而对必要的事项进行详细说明。在以下的说明中，只要在语境中没有明确表示出不同含义，单数的表述便包括复数的表述。
图1是示意性地示出根据本发明的一实施例的显示装置DD的立体图，图2是示意性地示出图1的显示装置DD的剖视图，图3是示意性地示出根据本发明的一实施例的显示面板DP的平面图，图4是示意性地示出根据本发明的一实施例的显示面板DP的剖视图。
参照图1至图4，显示装置DD可以包括显示面板DP及窗WD。
若显示装置DD是诸如智能电话、电视、平板个人计算机、移动电话、视频电话、电子书阅读器、台式个人计算机、膝上型个人计算机、上网本计算机、工作站、服务器、个人数字助理(PDA)、便携式多媒体播放器(PMP：portable multimedia player)、MP3播放器、医疗设备、相机或可穿戴设备等在至少一面应用显示面的电子装置，则可以应用本发明。
显示装置DD可以提供为多种形状，作为一例，可以提供为具有彼此平行的两对边的矩形的板状，但本发明并不限于此。在显示装置DD提供为矩形的板状的情况下，两对边中一对边可以提供为比另一对边长。附图图示了显示装置DD具有由直线构成的具棱角的边角部的情形，但本发明并不限于此。根据实施例，在提供为矩形的板状的显示装置DD中，一条长边与一条短边相接的边角部也可以具有圆弧(round)形状。
在本发明的一实施例中，为了便于说明，示出了显示装置DD为具有一对长边和一对短边的矩形形状的情形，将所述长边的延伸方向表示为第二方向DR2，将所述短边的延伸方向表示为第一方向DR1，将与所述长边和所述短边的延伸方向垂直的方向(或者，截面上的垂直方向)表示为第三方向DR3。第一方向DR1、第二方向DR2、第三方向DR3可以分别表示第一方向DR1、第二方向DR2、第三方向DR3指示的方向。
本发明的一实施例中，显示装置DD的至少一部分可以具有柔性(flexibility)，并且在具有所述柔性的部分可以折叠。
显示装置DD可以包括用于显示图像的显示区域DD_DA和提供于显示区域DD_DA的至少一侧的非显示区域DD_NDA。非显示区域DD_NDA是不显示图像的区域。然而，本发明并不限于此。根据实施例，显示区域DD_DA的形状和非显示区域DD_NDA的形状可以相对地设计。
根据实施例，显示装置DD可以包括感测区域及非感测区域。显示装置DD不仅可以通过感测区域显示图像，并且还可以感测在显示面(或者，输入面)执行的触摸输入或者从前方入射的光。非感测区域可以包围感测区域，但是这仅为示例性的，并不限于此。根据实施例，显示区域DD_DA的一部分区域也可以对应于感测区域。
显示面板DP可以显示图像。显示面板DP可以使用诸如利用有机发光二极管作为发光元件的有机发光显示面板(OLED面板：organic light emitting display panel)、利用超小型发光二极管作为发光元件的超小型发光二极管显示面板(纳米级发光二极管显示面板)、利用量子点(quantum dot)和有机发光二极管的量子点有机发光显示面板(QD OLED面板：quantum dot organic light emitting display panel)等的能够自发光的显示面板。并且，显示面板DP可以使用诸如液晶显示面板(LCD面板：liquid crystal displaypanel)、电泳显示面板(EPD面板：electro-phoretic display panel)及电润湿显示面板(EWD面板：electro-wetting display panel)之类的非发光性显示面板。在使用非发光性显示面板作为显示面板DP的情况下，显示装置DD可以配备有向显示面板DP供应光的背光单元。
显示面板DP可以包括基板SUB以及提供于基板SUB上的多个像素PXL。
基板SUB可以由大致具有矩形形状的一个区域构成。然而，提供于基板SUB的区域的数量可以与上述示例不同，基板SUB可以根据提供于基板SUB的区域而具有不同的形状。
基板SUB可以利用诸如玻璃、树脂(resin)之类的绝缘性材料构成。并且，基板SUB可以利用具有柔性(flexibility)的材料构成，以能够弯曲或折叠，并且可以具有单层结构或多层结构。例如，具有柔性的材料可以包括聚苯乙烯(polystyrene)、聚乙烯醇(polyvinyl alcohol)、聚甲基丙烯酸甲酯(Polymethyl methacrylate)、聚醚砜(polyethersulfone)、聚丙烯酸酯(polyacrylate)、聚醚酰亚胺(polyetherimide)、聚萘二甲酸乙二醇酯(polyethylene naphthalate)、聚对苯二甲酸乙二醇酯(polyethyleneterephthalate)、聚苯硫醚(polyphenylene sulfide)、聚芳酯(polyarylate)、聚酰亚胺(polyimide)、聚碳酸酯(polycarbonate)、三醋酸纤维素(triacetate cellulose)、醋酸丙酸纤维素(cellulose acetate propionate)中的至少一种。但是，构成基板SUB的材料不限于上述实施例。
基板SUB可以包括显示区域DA及非显示区域NDA。显示区域DA可以是提供有像素PXL而显示图像的区域，非显示区域NDA作为不提供像素PXL的区域，可以是不显示图像的区域。为了方便起见，在图3中仅图示了一个像素PXL，但是实际上多个像素PXL可以提供于基板SUB的显示区域DA。
基板SUB(或者，显示面板DP)的显示区域DA可以对应于显示装置DD的显示区域DD_DA，基板SUB(或者，显示面板DP)的非显示区域NDA可以对应于显示装置DD的非显示区域DD_NDA。非显示区域NDA可以对应于显示装置DD的边框(bezel)区域。
非显示区域NDA可以提供于显示区域DA的至少一侧。非显示区域NDA可以包围显示区域DA的周边(或者，边缘)。在此，显示区域DA的周边可以是非显示区域NDA与显示区域DA之间的边界BD。在非显示区域NDA可以提供有连接到像素PXL的布线部和连接到布线部并用于驱动像素PXL的驱动部。
布线部可以将驱动部与像素PXL电连接。布线部可以是向各个像素PXL提供信号并与连接到各个像素PXL的信号线(作为一例，扫描线、数据线等)连接的扇出(fan-out)线。
像素PXL可以提供于基板SUB的显示区域DA。各个像素PXL可以是显示图像的最小单位。像素PXL可以包括射出白色光和/或彩色光的发光元件。各个像素PXL可以射出红色、绿色及蓝色中的任意一种颜色的光，但不限于此，可以射出青色、品红色、黄色等颜色的光。
像素PXL可以沿在第一方向DR1上延伸的行和在与所述第一方向DR1交叉的第二方向DR2上延伸的列而排列为矩阵(matrix)形态。然而，像素PXL的排列形态不受特别限定，可以排列为多种形态。虽然在附图中图示了像素PXL具有矩形形状的情形，但是本发明并不限于此，可以变形为多种形状。并且，当像素PXL提供为多个时，可以被提供为具有彼此不同的面积(或者，尺寸)。例如，在发出的光的颜色不同的像素PXL的情况下，像素PXL可以按各个颜色提供为不同的面积(或者，尺寸)或不同的形状。
驱动部可以通过布线部向各个像素PXL提供预定的信号及预定的电源而控制所述像素PXL的驱动。
显示面板DP可以包括依次位于基板SUB上的像素电路层PCL、显示元件层DPL及覆盖层CVL。
像素电路层PCL可以提供于基板SUB上，并且可以包括多个晶体管以及连接于所述晶体管的信号线。例如，各个晶体管可以为半导体层、栅极电极、第一端子及第二端子在它们之间夹设绝缘层而依次堆叠的形态。半导体层可以包括非晶硅(amorphous silicon)、多晶硅(poly silicon)、低温多晶硅(low temperature poly silicon)及有机半导体。栅极电极、第一端子及第二端子可以包括铝(Al)、铜(Cu)、钛(Ti)、钼(Mo)中的一种，但本发明并不限于此。并且，像素电路层PCL可以包括至少一个绝缘层。
在像素电路层PCL上可以布置有显示元件层DPL。显示元件层DPL可以包括发出光的发光元件。发光元件例如可以是有机发光二极管，但本发明并不限于此。根据实施例，发光元件也可以是包括无机发光材料的无机发光元件或者利用量子点改变射出的光的波长而发光的发光元件。
在显示元件层DPL上可以选择性地布置有覆盖层CVL。覆盖层CVL可以是封装基板或者利用多层膜构成的封装膜的形态。在覆盖层CVL为所述封装膜的形态的情况下，可以包括无机膜和/或有机膜。例如，覆盖层CVL可以是无机膜、有机膜及无机膜依次堆叠的形态。覆盖层CVL可以防止外部的空气及水分渗透到显示元件层DPL及像素电路层PCL。
根据实施例，覆盖层CVL可以利用热和/或光固化性树脂构成，在以液体形态涂覆于基板SUB上之后，通过利用热和/或光的固化工序而被固化。此时，覆盖层CVL能够保护发光元件的同时更加稳定地固定所述发光元件。
在显示面板DP上可以提供有用于保护显示面板DP的暴露面的窗WD。窗WD可以保护显示面板DP免受外部冲击的影响，并且可以向用户提供输入面和/或显示面。窗WD可以利用光学透明粘结(或者，粘合)部件OCA而与显示面板DP结合。
窗WD可以具有选自玻璃基板、塑料膜、塑料基板的多层结构。这样的多层结构可以通过连续工序或利用粘合层的粘合工序形成。窗WD可以全部或一部分具有柔性(flexibility)。
在显示面板DP与窗WD之间可以布置有触摸传感器(未图示)。触摸传感器可以在显示面板DP直接布置于输出图像的面上而接收用户的触摸输入。
图5是根据一实施例示出包括在图3所示的一个像素PXL的构成要素的电连接关系的电路图。
例如，图5根据一实施例图示了可以应用于有源矩阵型显示装置的像素PXL所包括的构成要素的电连接关系。然而，可应用本发明的实施例的像素PXL所包括的构成要素的种类不限于此。
在图5中，将图3所示的像素PXL所包括的构成要素以及提供所述构成要素的区域统称为像素PXL。
参照图1至图5，像素PXL可以包括生成与数据信号对应的亮度的光的发光单元EMU(或者，发光部)。并且，像素PXL可以选择性地还包括用于驱动发光单元EMU的像素电路PXC。
根据实施例，发光单元EMU可以包括连接于被施加第一驱动电源VDD的电压的第一电源布线PL1与被施加第二驱动电源VSS的电压的第二电源布线PL2之间的发光元件LD。作为一例，发光单元EMU可以包括发光元件LD。发光元件LD可以包括连接到第一驱动电源VDD的第二电极EL2以及通过第二电源布线PL2而连接到第二驱动电源VSS的第一电极EL1。在一实施例中，第二电极EL2可以为阳极，第一电极EL1可以为阴极。
发光元件LD可以以与通过像素电路PXC供应的驱动电流对应的亮度发光。例如，在各个帧周期期间，像素电路PXC可以向发光单元EMU供应与相应帧数据的灰度值对应的驱动电流。供应到发光单元EMU的驱动电流可以流过发光元件LD。据此，发光元件LD可以以与所述驱动电流对应的亮度发光，从而发光单元EMU发光。
像素电路PXC可以连接到像素PXL的扫描线Si及数据线Dj。作为一例，当像素PXL布置于显示区域DA的第i行(i是正整数)及第j列(j是正整数)时，所述像素PXL的像素电路PXC可以连接到显示区域DA的第i条扫描线Si及第j条数据线Dj。根据实施例，像素电路PXC可以包括第一晶体管T1及第二晶体管T2和存储电容器Cst。然而，像素电路PXC的结构不限于图5所示的实施例。
第一晶体管T1是用于控制施加到发光单元EMU的驱动电流的驱动晶体管，可以连接于发光单元EMU与第二驱动电源VSS之间。具体地，第一晶体管T1的第一端子可以与发光单元EMU连接，第一晶体管T1的第二端子可以通过第二电源布线PL2而连接到第二驱动电源VSS，第一晶体管T1的栅极电极可以连接到第一节点N1。第一晶体管T1可以根据施加到第一节点N1的电压来控制从第一驱动电源VDD流到发光单元EMU的驱动电流的量。在一实施例中，第一晶体管T1的第一端子可以为漏极电极，第一晶体管T1的第二端子可以为源极电极。
第二晶体管T2是响应于施加到扫描线Si的扫描信号选择像素PXL并激活像素PXL的开关晶体管，可以连接于数据线Dj与第一节点N1之间。第二晶体管T2的第一端子可以连接到数据线Dj，第二晶体管T2的第二端子可以连接到第一节点N1，第二晶体管T2的栅极电极可以连接到扫描线Si。第二晶体管T2的第一端子和第二端子可以是彼此不同的端子，例如，若第一端子是漏极电极，则第二端子可以是源极电极。
第二晶体管T2可以在从扫描线Si供应栅极导通电压(作为一例，高电平电压)的扫描信号时导通而将数据线Dj与第一节点N1电连接。第一节点N1作为第二晶体管T2的第二端子与第一晶体管T1的栅极电极连接的点，第二晶体管T2可以向第一晶体管T1的栅极电极传递数据信号。
存储电容器Cst的一电极STE1(或者，第一存储电极)可以连接于第二驱动电源VSS，另一电极STE2(或者，第二存储电极)可以连接于第一节点N1。如上所述的存储电容器Cst以与向第一节点N1供应的数据信号对应的电压进行充电，并维持充电的电压，直到供应下一帧的数据信号时为止。
图5中图示了包括用于将数据信号传递到像素PXL内部的第二晶体管T2、用于存储数据信号的存储电容器Cst、用于将与数据信号对应的驱动电流供应到发光元件LD的第一晶体管T1的像素电路PXC。
但是，本发明并不限于此，像素电路PXC的结构可以多样地变更实施。
图6是示意性地图示图5的发光元件的侧剖视图。
参照图5及图6，发光元件LD可以包括半导体结构物LD'、第一电极EL1及第二电极EL2。
半导体结构物LD'可以根据在第一电极EL1与第二电极EL2之间流动的电流通过电子与空穴的复合来发光。利用这样的原理控制半导体结构物LD'的发光，从而可以将发光元件LD用作包括像素PXL在内的多种发光元件的光源(或者，发光源)。
作为一例，第一半导体层11可以包括至少一个n型半导体层。例如，第一半导体层11可以包括InAlGaN、GaN、AlGaN、InGaN、AlN、InN中的任意一种半导体材料，并且可以是掺杂有诸如Si、Ge、Sn等第一导电性掺杂剂(或者，n型掺杂剂)的n型半导体层。然而，构成第一半导体层11的物质不限于此，除此之外，可以利用多种物质构成第一半导体层11。在本发明的一实施例中，第一半导体层11可以包括掺杂有第一导电性掺杂剂(或者，n型掺杂剂)的氮化镓(GaN)半导体物质。
活性层12可以布置于第一半导体层11的一侧上，并且形成为单量子阱(Singlequantum well)或多量子阱(Multiple quantum wells)结构。作为一例，在活性层12形成为多量子阱结构的情况下，所述活性层12可以是阻挡层(barrier layer)(未图示)、应变增强层(strain reinforcing layer)及阱层(well layer)作为一个单元周期性地反复堆叠而成的层。应变增强层具有比阻挡层更小的晶格常数(lattice constant)，从而可以进一步增强施加到阱层的应变(作为一例，压缩应变)。然而，活性层12的结构不限于上述实施例。
活性层12可以发出具有400nm至900nm的波长的光，并且可以使用双异质结构(double hetero structure)。在本发明的一实施例中，也可以沿第三方向DR3在活性层12的上部和/或下部形成掺杂有导电性掺杂剂的包覆层(clad layer)(未图示)。作为一例，包覆层可以利用AlGaN层或InAlGaN层形成。根据实施例，AlGaN、InAlGaN等物质可以用于形成活性层12，除此之外，也可以利用多种物质构成活性层12。活性层12可以包括与第一半导体层11接触的第一面以及与第二半导体层13接触的第二面。
第二半导体层13布置于活性层12的第二面上，并向所述活性层12提供空穴。第二半导体层13可以包括与第一半导体层11不同类型的半导体层。作为一例，第二半导体层13可以包括至少一个p型半导体层。例如，第二半导体层13可以包括InAlGaN、GaN、AlGaN、InGaN、AlN、InN中的至少一种半导体材料，并且可以包括掺杂有诸如Mg等第二导电性掺杂剂(或者，p型掺杂剂)的p型半导体层。然而，构成第二半导体层13的物质不限于此，除此之外，也可以利用多种物质构成第二半导体层13。在本发明的一实施例中，第二半导体层13可以包括掺杂有第二导电性掺杂剂(或者，p型掺杂剂)的氮化镓(GaN)半导体物质。第二半导体层13可以包括沿第三方向DR3而与活性层12的第二面接触的下部面以及与第二电极EL2接触的上部面。
上述第一半导体层11、活性层12及第二半导体层13可以提供为依次堆叠于半导体基板上的结构。在此，半导体基板可以包括蓝宝石基板(sapphire substrate)或硅基板等半导体物质。这样的半导体基板可以在用作用于使第一半导体层11、活性层12及第二半导体层13中的每一个生长的生长用基板之后，通过基板分离工序从第一半导体层11分离。在此，基板分离工序可以是激光剥离(Laser Lift Off)或化学剥离(Chemical Lift Off)等。据此，随着从半导体结构物LD'去除生长用半导体基板，所述半导体结构物LD'可以具有较薄的厚度。上述半导体结构物LD'可以具有微米级的小尺寸，但是本发明并不限于此。
上述半导体结构物LD'可以包括台面(mesa)界面。台面界面可以通过进行蚀刻工序而去除第二半导体层13、活性层12及第一半导体层11中的每一个的一部分来形成。在此，作为一例，蚀刻工序可以是干式蚀刻工序。
第一电极EL1可以提供和/或形成于半导体结构物LD'上。作为一例，第一电极EL1可以以与活性层12及第二半导体层13电分离的方式提供和/或形成于第一半导体层11上。在一实施例中，第一电极EL1可以与用于发光元件LD的键合结合的一个凸块金属(未图示)接触。
第二电极EL2可以提供和/或形成于半导体结构物LD'上。作为一例，第二电极EL2可以提供和/或形成于第二半导体层13上。在一实施例中，第二电极EL2可以与用于发光元件LD的键合结合的另一凸块金属(未图示)接触。
第一电极EL1可以是与第一半导体层11欧姆接触的接触电极，第二电极EL2可以是与第二半导体层13欧姆接触的接触电极。根据实施例，第一电极EL1及第二电极EL2也可以是肖特基(schottky)接触电极。
第一电极EL1及第二电极EL2可以包括导电性物质。例如，第一电极EL1及第二电极EL2可以包括单独或混合使用铬(Cr)、钛(Ti)、铝(Al)、金(Au)、镍(Ni)及它们的氧化物或合金等的不透明金属，但是本发明并不限于此。根据实施例，第一电极EL1及第二电极EL2也可以包括诸如铟锡氧化物(ITO：indium tin oxide)、铟锌氧化物(IZO：indium zinc oxide)、锌氧化物(ZnO：zinc oxide)、铟镓锌氧化物(IGZO：indium gallium zinc oxide)、铟锡锌氧化物(ITZO：indium tin zinc oxide)之类的透明导电性氧化物。
上述半导体结构物LD'可以根据在第一电极EL1与第二电极EL2之间流动的电流通过电子与空穴的复合来发光。此时，从半导体结构物LD'发出的光可以向第一电极EL1及第二电极EL2行进，进而向基板(参照图4的“SUB”)的前表面(或者，上表面)方向行进而显示图像。
图7是示意性地图示图3所示的一个像素PXL的平面图，图8是根据图7的I～I'线的剖视图。
图7中以布置一个像素PXL的像素区域PXA为中心示意性地图示了发光区域EMA及非发光区域NEMA(或者，像素电路区域PXCA)的根据一实施例的结构。
在图7及图8中，为了便于说明，将平面上的横向方向(或者，水平方向)表示为第一方向DR1，将平面上的纵向方向(或者，垂直方向)表示为第二方向DR2，将截面上的基板SUB的厚度方向表示为第三方向DR3。第一方向DR1、第二方向DR2、第三方向DR3可以分别表示第一方向DR1、第二方向DR2、第三方向DR3指示的方向。
在图8中，以将各个电极仅图示为单一膜的电极、将各个绝缘层仅图示为单一膜的绝缘层等方式简化图示了一个像素PXL，但本发明并不限于此。
在本发明的一实施例中，两个构成之间的“连接”可以表示包括电连接及物理连接这两者而使用，但并非一定限定于此。
在对本发明的实施例进行说明时，“提供和/或形成在相同的层”可以表示在相同的工序中形成，“提供和/或形成在不同的层”可以表示在不同的工序中形成，但并非一定限定于此。
参照图1至图8，像素PXL可以提供和/或形成在设置于基板SUB上的像素区域PXA。像素区域PXA是显示区域DA的一区域，并且可以包括发光区域EMA和非发光区域NEMA。非发光区域NEMA可以是用于驱动发光元件LD的像素电路PXC所在的像素电路区域PXCA。
在基板SUB上可以布置有多个绝缘层及多个导电层。作为一例，绝缘层可以包括依次提供于基板SUB上的缓冲层BFL、栅极绝缘层GI、层间绝缘层ILD、第一钝化层PSV1及第二钝化层PSV2。导电层可以提供和/或形成在上述绝缘层之间。作为一例，导电层可以包括提供和/或形成在基板SUB上的第一导电层、提供和/或形成在栅极绝缘层GI上的第二导电层、提供和/或形成在层间绝缘层ILD上的第三导电层、提供和/或形成在第一钝化层PSV1上的第四导电层。然而，提供于基板SUB上的绝缘层及导电层不限于上述实施例，根据实施例，除了所述绝缘层及所述导电层之外的其他绝缘层及其他导电层也可以提供和/或形成在基板SUB上。
在基板SUB上可以布置有与像素PXL电连接的信号线。信号线可以包括将预定信号(或者，预定电压)传递到像素PXL的多条信号线。多条信号线例如可以包括扫描线Si、数据线Dj、第一电源布线PL1及第二电源布线PL2。上述信号线可以位于像素电路区域PXCA。根据实施例，第一电源布线PL1的至少一区域(或者，一部分)也可以位于发光区域EMA。
扫描线Si可以是提供和/或形成在栅极绝缘层GI上的第二导电层。第二导电层可以形成利用选自由铜(Cu)、钼(Mo)、钨(W)、铝钕(AlNd)、钛(Ti)、铝(Al)、银(Ag)及它们的合金组成的组中的一种或者它们的混合物构成的单层或者为了减小布线电阻而形成为作为低电阻物质的钼(Mo)、钛(Ti)、铜(Cu)、铝(Al)或银(Ag)的双层或多层结构。扫描线Si可以提供为沿第一方向DR1延伸的形状，并且可以被施加扫描信号。
栅极绝缘层GI可以是包含无机材料的无机绝缘膜。作为一例，栅极绝缘层GI可以包括诸如硅氮化物(SiNx)、硅氧化物(SiOx)、硅氮氧化物(SiOxNy)、铝氧化物(AlOx)之类的金属氧化物中的至少一种。然而，栅极绝缘层GI的材料不限于上述实施例。根据实施例，栅极绝缘层GI也可以利用包含有机材料的有机绝缘膜构成。栅极绝缘层GI可以提供为单层，也可以提供为至少两层的多层。在本发明的一实施例中，栅极绝缘层GI可以仅位于第二导电层下部。作为一例，栅极绝缘层GI可以仅位于扫描线Si、第一栅极电极GE1、第二栅极电极GE2及第二电源布线PL2中的每一个的下部。
数据线Dj可以与像素电路PXC的第二晶体管T2电连接。数据线Dj可以是提供和/或形成在层间绝缘层ILD上的第三导电层。第三导电层可以包括与第二导电层相同的物质，或者可以包括选自作为第二导电层的构成物质而例示的物质中的一种以上物质。数据线Dj可以提供为沿与第一方向DR1不同(作为一例，交叉)的第二方向DR2延伸的形状，并且可以被施加数据信号。
层间绝缘层ILD可以位于第二导电层及栅极绝缘层GI上部，并且可以包括与栅极绝缘层GI相同的物质，或者可以包括选自作为栅极绝缘层GI的构成物质而例示的物质中的一种以上物质。作为一例，层间绝缘层ILD可以是包含无机材料的无机绝缘膜。
第一电源布线PL1可以被施加第一驱动电源VDD的电压。第一电源布线PL1可以沿第二方向DR2延伸，并且与数据线Dj隔开布置。第一电源布线PL1可以是提供于层间绝缘层ILD上的第三导电层。第一电源布线PL1可以与数据线Dj通过同一工序形成，从而包括与所述数据线Dj相同的物质并且提供于相同的层。
第二电源布线PL2可以被施加第二驱动电源VSS的电压。第二电源布线PL2可以是提供和/或形成在栅极绝缘层GI上的第二导电层。第二电源布线PL2可以与扫描线Si通过同一工序形成，从而包括与所述扫描线Si相同的物质并且提供于相同的层。第二电源布线PL2可以在第一电源布线PL1与数据线Dj之间与所述第一电源布线PL1及所述数据线Dj中的每一个的一部分重叠，并且与扫描线Si隔开。在一实施例中，第二电源布线PL2可以与存储电容器Cst的第一存储电极STE1提供为一体。
像素PXL可以包括包含像素电路PXC的像素电路层PCL(或者，电路元件层)。像素电路PXC可以位于像素电路区域PXCA。
像素电路层PCL可以包括缓冲层BFL、栅极绝缘层GI、层间绝缘层ILD、第一钝化层PSV1、第二钝化层PSV2、像素电路PXC。并且，像素电路层PCL可以包括位于发光区域EMA的第一垫电极PDE1和第二垫电极PDE2。
缓冲层BFL可以位于第一导电层上，并且可以防止杂质等扩散到像素电路PXC。缓冲层BFL可以是包含无机材料的无机绝缘膜。缓冲层BFL可以包括诸如硅氮化物(SiNx)、硅氧化物(SiOx)、硅氮氧化物(SiOxNy)、铝氧化物(AlOx)之类的金属氧化物中的至少一种。缓冲层BFL可以提供为单层，但是也可以提供为至少两层的多层。在缓冲层BFL提供为多层的情况下，各个层可以利用彼此相同的材料形成，或者利用彼此不同的材料形成。缓冲层BFL也可以根据基板SUB的材料及工序条件等而省略。
像素电路PXC可以包括至少一个晶体管T以及至少一个存储电容器Cst。作为一例，像素电路PXC可以包括第一晶体管T1、第二晶体管T2及存储电容器Cst。在以下的实施例中，将第一晶体管T1及第二晶体管T2包括起来而命名时称为晶体管T或多个晶体管T。
第一晶体管T1可以包括第一栅极电极GE1、第一有源图案ACT1、第一源极区域SE1及第一漏极区域DE1。
第一栅极电极GE1可以通过导电图案CP而与第二晶体管T2的第二源极区域SE2电连接。第一栅极电极GE1可以是提供和/或形成在栅极绝缘层GI上的第二导电层。
导电图案CP可以是提供和/或形成在层间绝缘层ILD上的第三导电层。导电图案CP的一端可以通过贯通层间绝缘层ILD的接触孔CH而与第一栅极电极GE1电连接和/或物理连接。导电图案CP的另一端可以通过贯通层间绝缘层ILD的接触孔CH而与第二晶体管T2的第二源极区域SE2电连接和/或物理连接。在本发明的一实施例中，导电图案CP可以与存储电容器Cst的第二存储电极STE2提供为一体。
第一有源图案ACT1、第一源极区域SE1及第一漏极区域DE1可以是利用多晶硅(poly silicon)、非晶硅(amorphous silicon)、氧化物半导体等构成的半导体图案。第一有源图案ACT1、第一源极区域SE1及第一漏极区域DE1可以利用未掺杂杂质或掺杂有杂质的半导体层形成。作为一例，第一源极区域SE1及第一漏极区域DE1可以利用掺杂有杂质的半导体层构成，第一有源图案ACT1可以利用未掺杂杂质的半导体层构成。作为一例，可以使用n型杂质作为杂质，但是本发明并不限于此。
第一有源图案ACT1、第一源极区域SE1及第一漏极区域DE1可以提供和/或形成在缓冲层BFL上。
第一有源图案ACT1作为与第一栅极电极GE1重叠的区域，可以是第一晶体管T1的沟道区域。在第一有源图案ACT1较长地形成的情况下，第一晶体管T1的沟道区域可以较长地形成。在这种情况下，施加到第一晶体管T1的预定电压的驱动范围可以变宽。据此，可以精确地控制从发光元件LD发出的光(或者，光线)的灰度。
第一源极区域SE1可以连接(或者，接触)到第一有源图案ACT1的一端。并且，第一源极区域SE1可以通过第二连接布线CNL2而与第二电源布线PL2电连接和/或物理连接。
第二连接布线CNL2可以是提供和/或形成在层间绝缘层ILD上的第三导电层。第二连接布线CNL2的一端可以通过贯通层间绝缘层ILD的至少一个接触孔CH而电连接和/或物理连接到第一源极区域SE1。第二连接布线CNL2的另一端可以通过贯通层间绝缘层ILD的至少一个的其他接触孔CH而电连接和/或物理连接到第二电源布线PL2。
第一漏极区域DE1可以连接到第一有源图案ACT1的另一端。并且，第一漏极区域DE1可以通过第一连接布线CNL1而电连接和/或物理连接到第一垫电极PDE1。
第一连接布线CNL1可以是提供和/或形成在层间绝缘层ILD上的第三导电层。第一连接布线CNL1的一端可以通过贯通层间绝缘层ILD的至少一个接触孔CH而电连接和/或物理连接到第一漏极区域DE1。
第一连接布线CNL1的另一端可以与借由部分地开口的第一钝化层PSV1而暴露的第一垫电极PDE1电连接和/或物理连接。
第一钝化层PSV1可以提供和/或形成在包括第一连接布线CNL1的第三导电层上。第一钝化层PSV1可以提供为包括有机绝缘膜、无机绝缘膜或布置于无机绝缘膜上的有机绝缘膜的形态。无机绝缘膜例如可以包括诸如硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氧化物(AlOx)之类的金属氧化物中的至少一种。有机绝缘膜例如可以包括丙烯酸系树脂(acrylates resin)、环氧系树脂(epoxy resin)、酚醛树脂(phenolic resin)、聚酰胺系树脂(polyamides resin)、聚酰亚胺系树脂(polyimides resin)、不饱聚酯系树脂(unsaturated polyesters resin)、聚苯醚系树脂(poly-phenylenethers resin)、聚苯硫醚系树脂(poly-phenylene sulfides resin)及苯并环丁烯树脂(benzocyclobuteneresin)中的至少一种。
第一钝化层PSV1可以部分地开口，从而暴露第一电源布线PL1和第一连接布线CNL1中的每一个的一区域。
第二晶体管T2可以包括第二栅极电极GE2、第二有源图案ACT2、第二源极区域SE2及第二漏极区域DE2。
第二栅极电极GE2可以与扫描线Si提供为一体以与所述扫描线Si连接。在这种情况下，第二栅极电极GE2可以是扫描线Si的一区域。
第二有源图案ACT2、第二源极区域SE2及第二漏极区域DE2可以是利用多晶硅(poly silicon)、非晶硅(amorphous silicon)、氧化物半导体等构成的半导体图案。第二有源图案ACT2、第二源极区域SE2及第二漏极区域DE2可以利用未掺杂杂质或掺杂有杂质的半导体层形成。作为一例，第二源极区域SE2及第二漏极区域DE2可以利用掺杂有杂质的半导体层构成，第二有源图案ACT2可以利用未掺杂杂质的半导体层构成。作为一例，可以使用n型杂质作为杂质。
第二有源图案ACT2、第二源极区域SE2及第二漏极区域DE2可以提供和/或形成在缓冲层BFL上。
第二有源图案ACT2作为与第二栅极电极GE2重叠的区域，可以是第二晶体管T2的沟道区域。
第二源极区域SE2可以连接到第二有源图案ACT2的一端。并且，第二源极区域SE2可以通过导电图案CP而连接到第一栅极电极GE1。
第二漏极区域DE2可以连接到第二有源图案ACT2的另一端。并且，第二漏极区域DE2可以通过贯通层间绝缘层ILD的接触孔CH而与数据线Dj电连接和/或物理连接。据此，施加到数据线Dj的数据信号可以被传递到第二漏极区域DE2。
存储电容器Cst可以包括第一存储电极STE1和第二存储电极STE2。
第一存储电极STE1可以与第二电源布线PL2提供为一体。在这种情况下，第一存储电极STE1可以是第二电源布线PL2的一区域(或者，一部分)，或者第二电源布线PL2可以是第一存储电极STE1的一区域。
第二存储电极STE2可以在与第一存储电极STE1之间夹设层间绝缘层ILD而位于第一存储电极STE1上，并且与所述第一存储电极STE1重叠。第二存储电极STE2可以与导电图案CP提供为一体。在这种情况下，第二存储电极STE2可以是导电图案CP的一区域(或者，一部分)，或者导电图案CP可以是第二存储电极STE2的一区域。
在基板SUB上可以提供和/或形成有与晶体管T重叠的底金属层BML。作为一例，底金属层BML可以位于第一晶体管T1与第二晶体管T2中的每一个与基板SUB之间。在此，底金属层BML可以是作为提供和/或形成在基板SUB上的导电层中的第一个导电层的第一导电层。位于第一晶体管T1的下部的底金属层BML可以与第一晶体管T1的沟道区域(或者，第一有源图案ACT1)重叠，位于第二晶体管T2的下部的底金属层BML可以与第二晶体管T2的沟道区域(或者，第二有源图案ACT2)重叠。
根据实施例，位于第一晶体管T1的下部的底金属层BML可以与第一晶体管T1电连接，从而使供应到第一晶体管T1的第一栅极电极GE1的预定电压的驱动范围变宽。作为一例，底金属层BML可以与第一晶体管T1的第一源极区域SE1和第一漏极区域DE1中的一个电连接和/或物理连接。
根据实施例，底金属层BML可以用作阻断通过基板SUB的第二面SF2流入的光而保护第一晶体管T1及第二晶体管T2中的每一个的沟道区域的光阻断部件。为此，底金属层BML可以利用具有预定的反射率的导电性物质(或者，材料)构成。
第一垫电极PDE1可以位于发光区域EMA。第一垫电极PDE1可以是提供和/或形成在第一钝化层PSV1上的第四导电层。第四导电层可以包括与第二导电层相同的物质，或者可以包括选自作为第二导电层的构成物质而例示的物质中的一种以上物质。
第一垫电极PDE1可以通过暴露的第一连接布线CNL1而与第一晶体管T1电连接和/或物理连接。并且，第一垫电极PDE1可以通过第一接触部CNT1而与发光元件LD电连接，从而用作用于将所述发光元件LD与像素电路PXC电连接的连接电极。
第二垫电极PDE2可以位于发光区域EMA。第二垫电极PDE2可以是提供和/或形成在第一钝化层PSV1上的第四导电层。
第二垫电极PDE2可以电连接和/或物理连接到暴露的第一电源布线PL1。并且，第二垫电极PDE2可以通过第二接触部CNT2与发光元件LD电连接，从而用作用于将所述发光元件LD与像素电路PXC电连接的连接电极。
在第一垫电极PDE1及第二垫电极PDE2上可以提供和/或形成有第二钝化层PSV2。
第二钝化层PSV2可以包括与第一钝化层PSV1相同的物质，或者可以包括选自作为第一钝化层PSV1的构成物质而例示的物质中的一种以上物质。第二钝化层PSV2可以包括第一接触部CNT1及第二接触部CNT2。第一接触部CNT1可以暴露第一垫电极PDE1的一区域。第二接触部CNT2可以暴露第二垫电极PDE2的一区域。
上述像素PXL可以包括位于发光区域EMA的第一贯通孔TH1和第二贯通孔TH2。在一实施例中，第一贯通孔TH1可以对应于第一接触部CNT1，第二贯通孔TH2可以对应于第二接触部CNT2。
第一贯通孔TH1及第二贯通孔TH2中的每一个可以通过在第三方向DR3上去除像素电路层PCL的一部分构成的一区域而形成。
作为一例，第一贯通孔TH1可以依次贯通第一垫电极PDE1及第一连接布线CNL1中的每一个的一区域而形成(或者，配备)。据此，第一垫电极PDE1和第一连接布线CNL1中的每一个可以通过第一贯通孔TH1而部分地开口。当从截面上观察时，第一垫电极PDE1和第一连接布线CNL1中的每一个可以包括如下的两部分，即，所述两部分将第一贯通孔TH1置于所述两部分之间而彼此面对。
作为一例，第二贯通孔TH2可以依次贯通第二垫电极PDE2及第一电源布线PL1中的每一个的一区域而形成(或者，配备)。据此，第二垫电极PDE2和第一电源布线PL1中的每一个可以通过第二贯通孔TH2而部分地开口。当从截面上观察时，第二垫电极PDE2和第一电源布线PL1中的每一个可以包括如下的两部分，即，所述两部分将第二贯通孔TH2置于所述两部分之间而彼此面对。
第一贯通孔TH1及第二贯通孔TH2中的每一个可以对应于发光元件LD的位置。作为一例，第一贯通孔TH1及第二贯通孔TH2中的每一个可以对应于发光元件LD的键合结合位置。在一实施例中，可以利用第一贯通孔TH1及第二贯通孔TH2容易地确认发光元件LD是否被键合结合。
第一垫电极PDE1及第二垫电极PDE2中的每一个可以与发光元件LD的凸块金属(未图示)键合结合而将发光元件LD与像素电路PXC电连接。
以下，参照图9及图10对与第一垫电极PDE1及第二垫电极PDE2键合结合的发光元件LD进行说明。
图9及图10示意性地图示了包括发光元件LD的像素PXL，并且是与图7的I～I'线对应的剖视图。
图9及图10的实施例示出了关于第一凸块金属BUM1及第二凸块金属BUM2的位置彼此不同的实施例。例如，在图9中公开了第一凸块金属BUM1与第一垫电极PDE1接触并且第二凸块金属BUM2与第二垫电极PDE2接触的实施例，在图10中公开了第一凸块金属BUM1流入到第一贯通孔TH1内部而与第一连接布线CNL1接触并且第二凸块金属BUM2流入到第二贯通孔TH2内部而与第一电源布线PL1接触的实施例。
关于图9及图10的像素PXL，为了避免重复说明，以与上述一实施例不同的点为主进行说明。
参照图9至图10，像素PXL可以包括位于像素电路层PCL上的显示元件层DPL。显示元件层DPL可以包括与第一垫电极PDE1及第二垫电极PDE2中的每一个键合结合的发光元件LD。
发光元件LD可以包括半导体结构物LD'、第一电极EL1及第二电极EL2。半导体结构物LD'可以在依次形成第一半导体层11、活性层12及第二半导体层13之后执行台面蚀刻而形成。在这样的半导体结构物LD'上可以依次形成第一电极EL1和第二电极EL2而形成封装形态的发光元件LD。
发光元件LD可以利用凸块金属而与第一垫电极PDE1及第二垫电极PDE2中的每一个键合结合。作为一例，发光元件LD可以利用第一凸块金属BUM1而与第一垫电极PDE1键合结合，并且可以利用第二凸块金属BUM2而与第二垫电极PDE2键合结合。
第一凸块金属BUM1及第二凸块金属BUM2可以利用具有预定的反射率的导电性物质(或者，材料)构成。导电性物质(或者，材料)可以包括有利于使从发光元件LD的活性层12发出的光向显示装置(参照图1的“DD”)的图像显示方向(作为一例，第三方向DR3)反射的不透明金属。作为一例，不透明金属可以包括诸如银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)及它们的合金之类的金属。
根据实施例，第一凸块金属BUM1及第二凸块金属BUM2可以利用共晶金属(eutectic metal)构成，例如，可以利用锡(Sn)、铟(In)、锌(Zn)、铅(Pb)、镍(Ni)、金(Au)、铂(Pt)、铜(Cu)等构成，但并不限于此。
并且，根据实施例，第一凸块金属BUM1及第二凸块金属BUM2中的每一个也可以是焊料凸块。
并且，第一凸块金属BUM1及第二凸块金属BUM2中的每一个可以用作将从发光元件LD的活性层12发出而向第一贯通孔TH1及第二贯通孔TH2行进的光朝显示装置DD的图像显示方向引导的引导部件。
第一凸块金属BUM1可以与第一电极EL1电连接并物理连接，第二凸块金属BUM2可以与第二电极EL2电连接并物理连接。根据实施例，在第一凸块金属BUM1与第一电极EL1之间以及第二凸块金属BUM2与第二电极EL2之间可以分别配备有粘合层(未图示)。在这种情况下，第一凸块金属BUM1与第一电极EL1可以更稳定地连接，并且第二凸块金属BUM2与第二电极EL2可以更稳定地连接。
第一凸块金属BUM1可以位于通过第一接触部CNT1暴露的第一垫电极PDE1上部，第二凸块金属BUM2可以位于通过第二接触部CNT2暴露的第二垫电极PDE2上部。据此，第一凸块金属BUM1可以对应于第一贯通孔TH1，第二凸块金属BUM2可以对应于第二贯通孔TH2。
为了将发光元件LD与像素电路PXC电连接，可以利用键合(bonding)方式。键合方式可以利用各向异性导电膜(AFC：anisotropic conductive film)键合方式、利用激光的激光辅助键合(LAB：Laser assist bonding)方式、超声波键合方式、凸块-球面贴装方式(BGA：Ball Grid Array)、加压及加热键合方式(TC：Thermo compression bonding)等。加压及加热键合方式可以表示在使凸块金属与垫电极接触之后，加热至高于凸块金属的熔点(melting point)的温度，然后施加压力，从而使凸块金属与垫电极电连接并物理连接的方式。
在上述实施例中，可以在使通过搬送装置转印(transfer)到转印基材(未图示)的发光元件LD移动到暴露的第一垫电极PDE1及第二垫电极PDE2上部之后进行利用加压及加热键合方式的键合工序以将第一凸块金属BUM1及第二凸块金属BUM2与第一垫电极PDE1及第二垫电极PDE2电连接。如上文所述，如果为了第一凸块金属BUM1及第二凸块金属BUM2与第一垫电极PDE1及第二垫电极PDE2的接合而施加热和压力，则可以分别在第一凸块金属BUM1与第一垫电极PDE1之间以及第二凸块金属BUM2与第二垫电极PDE2之间生成并生长金属间化合物(Iintermetallic compound)。由于这样的金属间化合物，发光元件LD与像素电路PXC可以电连接并物理连接。
在上述键合工序中，第一凸块金属BUM1可以与通过第一贯通孔TH1而部分地开口的第一垫电极PDE1接触。此时，第一垫电极PDE1可以以相当于第一贯通孔TH1的宽度d1开口。在一实施例中，第一贯通孔TH1的宽度d1可以小于第一凸块金属BUM1的宽度d3。即，第一凸块金属BUM1的宽度d3可以大于第一贯通孔TH1的宽度d1。在这种情况下，在键合工序中，可以在第一凸块金属BUM1与第一垫电极PDE1之间的界面充分地形成金属间化合物。
如果在第一凸块金属BUM1的宽度d3小于或等于第一贯通孔TH1的宽度d1的情况下，当发光元件LD与第一垫电极PDE1键合结合时，第一凸块金属BUM1可能插入到第一垫电极PDE1的彼此面对的两部分之间的第一贯通孔TH1内部。若第一凸块金属BUM1插入到第一垫电极PDE1的第一贯通孔TH1内部，则第一凸块金属BUM1可能与第一垫电极PDE1的侧面接触且被所述第一垫电极PDE1包围。在这种情况下，第一凸块金属BUM1因第一垫电极PDE1而无法充分地接收到在键合工序中施加的压力，从而在第一凸块金属BUM1与第一垫电极PDE1之间的界面无法形成金属间化合物。据此，第一凸块金属BUM1与第一垫电极PDE1可能没有电连接和物理连接。
同样地，在上述键合工序中，第二凸块金属BUM2可以与通过第二贯通孔TH2而部分地开口的第二垫电极PDE2接触。此时，第二垫电极PDE2可以以相当于第二贯通孔TH2的宽度d2部分地开口。在一实施例中，第二贯通孔TH2的宽度d2可以小于第二凸块金属BUM2的宽度d4。即，第二凸块金属BUM2的宽度d4可以大于第二贯通孔TH2的宽度d2。在这种情况下，在键合工序中，可以在第二凸块金属BUM2与第二垫电极PDE2之间的界面充分地形成金属间化合物。
在一实施例中，第一贯通孔TH1的宽度d1和第二贯通孔TH2的宽度d2可以彼此相同，但是本发明不限于此。根据实施例，第一贯通孔TH1的宽度d1和第二贯通孔TH2的宽度d2可以彼此不同。并且，在一实施例中，第一凸块金属BUM1的宽度d3和第二凸块金属BUM2的宽度d4可以彼此相同或彼此不同。
发光元件LD与像素电路PXC在进行上述键合工序而电连接的情况下，第一凸块金属BUM1的一端可以与发光元件LD的第一电极EL1接触，第一凸块金属BUM1的另一端可以与第一垫电极PDE1接触。此时，第一凸块金属BUM1的另一端可以借由第一贯通孔TH1而与第一垫电极PDE1的彼此面对的两部分接触。根据实施例，在上述键合工序中，第一凸块金属BUM1也可以流入到第一贯通孔TH1内部。在这种情况下，如图10所示，第一凸块金属BUM1也可以分别接触于借由第一贯通孔TH1而部分地开口的第一垫电极PDE1及借由所述第一贯通孔TH1而部分地开口的第一连接布线CNL1。作为一例，在上述键合工序中，在第一凸块金属BUM1熔化而流入到第一贯通孔TH1内部的情况下，第一凸块金属BUM1可以部分地填充第一贯通孔TH1的内部而分别接触于借由第一贯通孔TH1而部分地开口的第一垫电极PDE1及第一连接布线CNL1。
同样地，发光元件LD与像素电路PXC在进行上述键合工序而电连接的情况下，第二凸块金属BUM2的一端可以与发光元件LD的第二电极EL2接触，第二凸块金属BUM2的另一端可以与第二垫电极PDE2接触。此时，第二凸块金属BUM2的另一端可以借由第二贯通孔TH2而与第二垫电极PDE2的彼此面对的两部分接触。根据实施例，在上述键合工序中，第二凸块金属BUM2也可以流入到第二贯通孔TH2内部。在这种情况下，如图10所示，第二凸块金属BUM2可以分别接触于借由第二贯通孔TH2而部分地开口的第二垫电极PDE2及借由所述第二贯通孔TH2而部分地开口的第一电源布线PL1。作为一例，在上述键合工序中，在第二凸块金属BUM2熔化而流入到第二贯通孔TH2内部的情况下，第二凸块金属BUM2可以部分地填充第二贯通孔TH2的内部而分别接触于借由第二贯通孔TH2而部分地开口的第二垫电极PDE2及第一电源布线PL1。
根据上述一实施例，第一贯通孔TH1及第二贯通孔TH2中的每一个可以用作用于确认发光元件LD是否被键合的监测单元。作为一例，在基板SUB的第二面SF2利用显微镜用肉眼观察与第一贯通孔TH1及第二贯通孔TH2中的每一个对应的凸块金属的有无以及所述凸块金属的相变，从而可以容易地确认发光元件LD是否被键合。据此，可以快速地判断发光元件LD是否键合不良，从而提高产品良品率。
并且，根据上述一实施例，第一凸块金属BUM1与借由第一贯通孔TH1而部分地开口的第一垫电极PDE1接触且第二凸块金属BUM2与借由第二贯通孔TH2而部分地开口的第二垫电极PDE2接触，从而可以分别减小所述第一凸块金属BUM1与所述第一垫电极PDE1的接触面积以及所述第二凸块金属BUM2与所述第二垫电极PDE2的接触面积。并且，当向发光元件LD供应预定信号(或者，电压)时，可以缓解或最小化由于信号延迟引起的失真，从而更稳定地驱动所述发光元件LD。据此，可以提高显示装置(参照图1的“DD”)的可靠性。
图11至图20是依次图示图9的像素PXL的制造方法的示意性的剖视图。
以下，参照图11至图20，根据制造方法，依次对根据图9所示的一实施例的像素PXL进行说明。
在本说明书中，虽然根据剖视图对依次执行像素PXL的制造步骤的情形进行了说明，但是显而易见的是只要不改变发明的构思，便可以同时执行图示为连续执行的一部分步骤，或者变更各个步骤的顺序，或者省略一部分步骤，或者在各个步骤之间还可以包括其他步骤。
在图11至图20中，为了避免重复说明，以与上述实施例不同的点为中心进行说明。
参照图7至图9及图11，在基板SUB的第一面SF1上局部地形成第一导电层。第一导电层可以利用诸如钼(Mo)之类的导电性物质(或者，材料)构成，但是本发明并不限于此。第一导电层可以包括底金属层BML。底金属层BML可以以与第一晶体管T1及第二晶体管T2重叠的方式位于基板SUB的第一面SF1上。
参照图7至图9、图11及图12，在底金属层BML及基板SUB的第一面SF1上全面地形成缓冲层BFL。缓冲层BFL可以是包含无机材料的无机绝缘膜。作为一例，缓冲层BFL可以利用硅氧化物(SiOx)构成。
参照图7至图9及图11至图13，在缓冲层BFL上局部地形成半导体图案SCP。
半导体图案SCP可以利用硅(Si)构成，即，利用非晶硅构成，或者也可以利用多晶硅构成。在半导体图案SCP利用非晶硅构成的情况下，还可以利用激光等执行结晶化过程。根据实施例，半导体图案SCP可以利用包括含有铟(In)、锌(Zn)、镓(Ga)、锡(Sn)、钛(Ti)、铝(Al)、铪(Hf)、锆(Zr)、镁(Mg)等的二元化合物(ABx)、三元化合物(ABxCy)、四元化合物(ABxCyDz)等的半导体氧化物构成。这些物质可以单独使用或彼此组合而使用。
参照图7至图9及图11至图14，在半导体图案SCP及缓冲层BFL上分别局部地形成栅极绝缘层GI。栅极绝缘层GI可以与半导体图案SCP和缓冲层BFL中的每一个的一部分重叠。作为一例，栅极绝缘层GI可以以与将要在后述的工序中形成的第二导电层对应的方式局部地形成在半导体图案SCP及缓冲层BFL上。
栅极绝缘层GI可以是包含无机材料的无机绝缘膜。作为一例，栅极绝缘层GI可以利用硅氧化物(SiOx)构成。
参照图7至图9及图11至图15，在栅极绝缘层GI上形成第二导电层。第二导电层可以利用诸如钼(Mo)之类的导电性物质(或者，材料)构成，但是本发明并不限于此。第二导电层可以包括第一栅极电极GE1、第二栅极电极GE2、扫描线Si及第一存储电极STE1(或者，第二电源布线PL2)。
第一栅极电极GE1可以以与一个半导体图案SCP的一部分重叠的方式位于栅极绝缘层GI上。半导体图案SCP的与第一栅极电极GE1重叠的一区域可以成为第一有源图案ACT1(或者，沟道区域)。半导体图案SCP的不与第一栅极电极GE1重叠的另一区域可以成为第一源极区域SE1和第一漏极区域DE1。上述第一栅极电极GE1、第一有源图案ACT1、第一源极区域SE1及第一漏极区域DE1可以构成第一晶体管T1。
第二栅极电极GE2可以以与另一半导体图案SCP的一部分重叠的方式位于栅极绝缘层GI上。半导体图案SCP的与第二栅极电极GE2重叠的一区域可以成为第二有源图案ACT2(或者，沟道区域)。半导体图案SCP的不与第二栅极电极GE2重叠的另一区域可以成为第二源极区域SE2和第二漏极区域DE2。上述第二栅极电极GE2、第二有源图案ACT2、第二源极区域SE2及第二漏极区域DE2可以构成第二晶体管T2。
参照图7至图9、图11至图16，在第二导电层上形成包括使第一源极区域SE1及第二源极区域SE2、第一漏极区域DE1及第二漏极区域DE2、第一存储电极STE1中的每一个的一部分暴露的多个接触孔CH的层间绝缘层ILD。
层间绝缘层ILD可以是包含无机材料的无机绝缘膜。作为一例，层间绝缘层ILD可以利用硅氧化物(SiOx)构成。
参照图7至图9及图11至图17，在层间绝缘层ILD上形成第三导电层。第三导电层可以利用诸如钼(Mo)之类的导电性物质(或者，材料)构成，但是本发明并不限于此。第三导电层可以包括第一连接布线CNL1及第二连接布线CNL2、第一电源布线PL1、数据线Dj、第二存储电极STE2(或者，导电图案CP)。
第一连接布线CNL1可以通过贯通层间绝缘层ILD的接触孔CH而电连接到第一漏极区域DE1。
第二连接布线CNL2可以通过贯通层间绝缘层ILD的接触孔CH而与第一源极区域SE1电连接。并且，第二连接布线CNL2可以通过贯通层间绝缘层ILD的另一接触孔CH而电连接到第一存储电极STE1(或者，第二电源布线PL2)。
数据线Dj可以通过贯通层间绝缘层ILD的接触孔CH而电连接到第二漏极区域DE2。
第二存储电极STE2(或者，导电图案CP)可以通过贯通层间绝缘层ILD的接触孔CH而电连接到第二源极区域SE2。
在形成第三导电层的工序中，可以通过去除第一电源布线PL1的一区域而形成第二贯通孔TH2。并且，在形成第三导电层的工序中，可以去除第一连接布线CNL1的一区域而形成第一贯通孔TH1。
在一实施例中，第二贯通孔TH2可以通过在形成第一电源布线PL1的工序中去除所述第一电源布线PL1的一区域而形成。
第一贯通孔TH1可以通过在形成第一连接布线CNL1的工序中去除所述第一连接布线CNL1的一区域而形成。
由于第一贯通孔TH1及第二贯通孔TH2，第一电源布线PL1及第一连接布线CNL1中的每一个可以部分地开口。
参照图7至图9及图11至图18，在第三导电层上形成第一钝化层PSV1。第一钝化层PSV1可以部分地开口，以暴露借由第一贯通孔TH1而部分地开口的第一连接布线CNL1和借由第二贯通孔TH2而部分地开口的第一电源布线PL1。第一钝化层PSV1可以是包含无机材料的无机绝缘膜。作为一例，第一钝化层PSV1可以提供为硅氧化物(SiOx)与硅氮化物(SiNx)依次堆叠的双层。
参照图7至图9及图11至图19，在第一钝化层PSV1上形成第四导电层。第四导电层可以包括第一垫电极PDE1和第二垫电极PDE2。第四导电层可以构成为钼(Mo)和金(Au)依次堆叠的双层，但本发明并不限于此。
第一垫电极PDE1可以以与暴露的第一连接布线CNL1重叠的方式提供于第一钝化层PSV1上。第一垫电极PDE1可以与暴露的第一连接布线CNL1电连接。
第二垫电极PDE2可以以与暴露的第一电源布线PL1重叠的方式提供于第一钝化层PSV1上。第二垫电极PDE2可以与暴露的第一电源布线PL1电连接。
在形成第四导电层的工序中，可以去除第一垫电极PDE1和第二垫电极PDE2中的每一个的一区域。从第一垫电极PDE1被去除的一区域可以对应于第一贯通孔TH1。从第二垫电极PDE2去除的一区域可以对应于第二贯通孔TH2。据此，第一贯通孔TH1可以最终贯通第一垫电极PDE1及第一连接布线CNL1中的每一个的一区域而形成。并且，第二贯通孔TH2可以最终贯通第二垫电极PDE2及第一电源布线PL1中的每一个的一区域而形成。
参照图7至图9及图11至图20，在第四导电层上形成第二钝化层PSV2。第二钝化层PSV2可以包括暴露第一垫电极PDE1的一区域的第一接触部CNT1和暴露第二垫电极PDE2的一区域的第二接触部CNT2。在一实施例中，第二钝化层PSV2可以是包含有机材料的有机绝缘膜。
接着，将转印有发光元件LD的转印基材1布置于在像素PXL内预设的位置。作为一例，以使连接于发光元件LD的第一凸块金属BUM1及第二凸块金属BUM2面向第一垫电极PDE1及第二垫电极PDE2的方式将转印有发光元件LD的转印基材1布置到像素PXL内。
发光元件LD可以包括半导体结构物LD'、第一电极EL1及第二电极EL2。半导体结构物LD'可以包括第一半导体层11、活性层12及第二半导体层13。
根据实施例，半导体结构物LD'还可以包括覆盖借由台面蚀刻而暴露的第一半导体层11、活性层12及第二半导体层13中的每一个的外周面的绝缘膜14。绝缘膜14可以防止活性层12与除了第一半导体层11及第二半导体层13之外的导电性物质接触而可能发生的电短路。绝缘膜14可以包括透明绝缘物质。例如，绝缘膜14可以包括选自由硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氧化物(AlOx)、氧化钛(TiOx)、氧化铪(HfOx)、钛锶氧化物(SrTiOx)、钴氧化物(CoxOy)、镁氧化物(MgO)、锌氧化物(ZnO)、钌氧化物(RuOx)、镍氧化物(NiO)、钨氧化物(WOx)、钽氧化物(TaOx)、钆氧化物(GdOx)、锆氧化物(ZrOx)、镓氧化物(GaOx)、钒氧化物(VxOy)、ZnO：Al、ZnO：B、InxOy：H、铌氧化物(NbxOy)、氟化镁(MgFx)、氟化铝(AlFx)、Alucone高分子薄膜、钛氮化物(TiN)、钽氮化物(TaN)、铝氮化物(AlNx)、镓氮化物(GaN)、钨氮化物(WN)、铪氮化物(HfN)、铌氮化物(NbN)、钆氮化物(GdN)、锆氮化物(ZrN)、钒氮化物(VN)等组成的组中的一种以上的绝缘物质，但本发明并不限于此，具有绝缘性的多种材料可以用作上述绝缘膜14的材料。
绝缘膜14可以以单层膜的形态提供，或者可以以包括至少双层膜的多层膜的形态提供。作为一例，在绝缘膜14利用包括依次堆叠的第一层和第二层的双层膜构成的情况下，所述第一层和所述第二层可以利用彼此不同的物质(或者，材料)构成，并且可以通过不同的工序形成。根据实施例，所述第一层和所述第二层也可以包括相同的物质并通过连续的工序形成。
转印基材1可以是包括蓝宝石(Al2O3)、玻璃(glass)、聚酰亚胺等的透光性基板。据此，转印基材1可以使从上部和/或下部照射的激光透射。在转印基材1上可以提供牺牲层(未图示)。发光元件LD可以形成于转印基材1上的牺牲层上。所述牺牲层可以从具有粘合性(或者，粘结性)的物质中选择借助于照射的激光而容易剥离的物质。若向转印基材1上部照射激光，则牺牲层与发光元件LD可以物理分离。示例性地，若所述牺牲层被照射激光，则可能失去粘结功能。
在激光照射之后，转移基材1可以从发光元件LD分离，连接到发光元件LD的第一电极EL1的第一凸块金属BUM1可以与第一垫电极PDE1接触，连接到发光元件LD的第二电极EL2的第二凸块金属BUM2可以与第二垫电极PDE2接触。此时，第一凸块金属BUM1与第一垫电极PDE1可能没有电连接，第二凸块金属BUM2与第二垫电极PDE2可能没有电连接。
随后，利用加热及加压键合方式进行键合工序，将第一凸块金属BUM1与第一垫电极PDE1键合结合，将第二凸块金属BUM2与第二垫电极PDE2键合结合，从而将像素PXL的像素电路(参照图5的“PXC”)与发光元件LD电连接。第一凸块金属BUM1可以对应于第一贯通孔TH1，第二凸块金属BUM2可以对应于第二贯通孔TH2。
第一贯通孔TH1及第二贯通孔TH2中的每一个可以用作确认发光元件LD是否被键合的监测单元，通过基板SUB的第二面SF2(或者，背面)观察对应于第一贯通孔TH1及第二贯通孔TH2的第一凸块金属BUM1及第二凸块金属BUM2的有无以及所述第一凸块金属BUM1及第二凸块金属BUM2的相变，从而可以容易地确认发光元件LD是否被键合。
图21及图22示意性地图示了根据本发明的另一实施例的像素PXL，并且是与图7的I～I'线对应的剖视图。
除了覆盖发光元件LD的覆盖层CVL元件以及在所述覆盖层CVL上布置有上部基板这些点之外，图21及图22中的每一个所示的像素PXL可以具有与图9的像素PXL实质上相同或相似的构成。
图21及图22的实施例示出了关于光转换图案LCP的位置、形成顺序和/或形状等彼此不同的实施例。
因此，在图21及图22中，为了避免重复说明，以与上述实施例不同的点为中心进行说明。
首先，参照图7、图9及图21，在发光元件LD上可以布置有上部基板。
上部基板可以以覆盖像素区域PXA的方式提供于像素PXL的显示元件层DPL上。这样的上部基板可以是显示装置(参照图2的“DD”)的窗(参照图2的“WD”)。在上部基板与发光元件LD之间可以提供有覆盖层CVL。
覆盖层CVL可以整体地覆盖发光元件LD所在的发光区域EMA和像素电路PXC所在的像素电路区域PXCA而阻断水分或湿气等从外部流入到发光元件LD。覆盖层CVL可以具有至少一个无机绝缘膜或至少一个有机绝缘膜交替堆叠的结构。
根据实施例，覆盖层CVL可以是用于强化发光元件LD与上部基板之间的粘合力的透明的粘合层(或者，粘结层)，作为一例，可以是光学用透明粘结层(Otically ClearAdhesive)，但本发明并不限于此。根据另一实施例，覆盖层CVL也可以是用于转换从发光元件LD发出并向上部基板行进的光的折射率而提高像素PXL的发光亮度的折射率转换层。根据又一实施例，覆盖层CVL可以利用热和/或光固化性树脂构成，从而在以液态形态涂布于显示元件层DPL上之后，通过利用热和/或光的固化工序而被固化。此时，覆盖层CVL可以保护发光元件LD的同时更加稳定地固定所述发光元件LD。
在覆盖层CVL上可以布置有上部基板。
上部基板可以包括基底层BSL及光转换图案LCP。
基底层BSL可以是刚性基板或柔性基板，其材料或物理性质不受特别限定。基底层BSL可以利用与基板SUB相同的物质构成，或者也可以利用与基板SUB不同的物质构成。
光转换图案LCP可以以与对应的像素PXL面对的方式布置于基底层BSL的一面上。光转换图案LCP可以包括与预定颜色对应的颜色转换层CCL及滤色器CF。
颜色转换层CCL可以包括对应于特定颜色的颜色转换颗粒QD。滤色器CF可以选择性地使所述特定颜色的光透射。
颜色转换层CCL可以以与发光元件LD面对的方式布置于基底层BSL的一面上，并且可以包括将从所述发光元件LD发出的光转换为特定颜色的光的颜色转换颗粒QD。作为一例，在像素PXL为红色像素的情况下，颜色转换层CCL可以包括将从发光元件LD发出的光(或者，第一颜色的光)转换为红色的光(或者，第二颜色的光)的红色量子点的颜色转换颗粒QD。并且，在像素PXL是绿色像素的情况下，颜色转换层CCL可以包括将从发光元件LD发出的光(或者，第一颜色的光)转换为绿色的光(或者，第三颜色的光)的绿色量子点的颜色转换颗粒QD。此外，在像素PXL是蓝色像素的情况下，颜色转换层CCL也可以包括将从发光元件LD发出的光(或者，第一颜色的光)转换为蓝色的光(或者，第四颜色的光)的蓝色量子点的颜色转换颗粒QD。根据实施例，像素PXL也可以包括包含光散射颗粒的光散射层来代替包括颜色转换颗粒QD的颜色转换层CCL。作为一例，在发光元件LD发出蓝色系列的光的情况下，所述像素PXL也可以包括包含光散射颗粒的光散射层。根据实施例，上述光散射层也可以省略。根据另一实施例，像素PXL也可以包括透明聚合物来代替颜色转换层CCL。
滤色器CF可以布置于像素PXL的颜色转换层CCL的一面上，并且可以包括使在颜色转换层CCL转换的特定颜色的光选择性地透射的滤色器物质。在像素PXL是红色像素的情况下，滤色器CF可以包括红色滤色器。并且，在像素PXL是绿色像素的情况下，滤色器CF可以包括绿色滤色器。并且，在像素PXL是蓝色像素的情况下，滤色器CF可以包括蓝色滤色器。
包括颜色转换层CCL和滤色器CF的光转换图案LCP可以位于像素PXL的发光区域EMA。
第一阻光图案LBP1可以邻近于光转换图案LCP而布置。第一阻光图案LBP1可以以与位于像素电路区域PXCA(或者，非发光区域NEMA)的构成(作为一例，包括第一晶体管T1及第二晶体管T2的像素电路PXC)重叠的方式提供于基底层BSL的一面上。第一阻光图案LBP1可以包括多种类型的黑色矩阵物质中的至少一种黑色矩阵物质(作为一例，现在公知的至少一种阻光性材料)和/或特定颜色的滤色器物质等。
根据实施例，第一阻光图案LBP1也可以以红色滤色器、绿色滤色器及蓝色滤色器中的使彼此不同颜色的光选择性地透射的至少两种滤色器重叠的多层膜的形态提供。作为一例，第一阻光图案LBP1也可以以包括红色滤色器、位于所述红色滤色器上而与所述红色滤色器重叠的绿色滤色器以及位于所述绿色滤色器上而与所述绿色滤色器重叠的蓝色滤色器的形态提供。即，所述第一阻光图案LBP1可以以红色滤色器、绿色滤色器及蓝色滤色器依次堆叠的结构物的形态提供。在这种情况下，在像素区域PXA的非发光区域NEMA中，所述红色滤色器、所述绿色滤色器及所述蓝色滤色器可以用作阻断光的透射的第一阻光图案LBP1。
根据实施例，在第一阻光图案LBP1上可以布置有第二阻光图案LBP2。第一阻光图案LBP1和第二阻光图案LBP2可以包括相同的物质。作为一例，第一阻光图案LBP1和第二阻光图案LBP2可以是黑色矩阵。
接下来，参照图8、图9及图22，在覆盖层CVL上可以提供有阻光图案LBP。
阻光图案LBP可以包括防止光(或者，光线)在像素PXL和与其邻近的像素(未图示)之间泄漏的漏光不良的阻光物质。在这种情况下，阻光图案LBP可以是黑色矩阵。阻光图案LBP可以防止从邻近的各个像素发出的光的混色。根据实施例，阻光图案LBP可以构成为包括至少一种阻光物质和/或反射物质，使得从位于发光区域EMA的发光元件LD发出的光进一步向显示装置(参照图1的“DD”)的图像显示方向行进，从而提高发光元件LD的出光效率。
上述阻光图案LBP可以提供于除了发光区域EMA之外的非发光区域NEMA(或者，像素电路区域PXCA)。阻光图案LBP可以是位于覆盖层CVL上而最终限定要被供应(或者，投入)颜色转换层CCL的发光区域EMA的坝结构物。作为一例，像素PXL的发光区域EMA最终被阻光图案LBP划分，从而可以向所述发光区域EMA供应(或者，投入)包括目标的量和/或种类的颜色转换颗粒QD的颜色转换层CCL。
颜色转换层CCL可以提供为填充被阻光图案LBP包围的空间的形态。
在颜色转换层CCL及阻光图案LBP上可以全面地提供和/或形成有第一绝缘层INS1。
第一绝缘层INS1可以是覆盖位于其下部的构成(作为一例，颜色转换层CCL及阻光图案LBP)的保护层。第一绝缘层INS1可以是包含无机材料的无机绝缘膜或包含有机材料的有机绝缘膜，但是第一绝缘层INS1的材料不限于上述实施例。根据实施例，第一绝缘层INS1也可以省略。
滤色器CF可以以与颜色转换层CCL重叠的方式(或者，对应的方式)提供于第一绝缘层INS1的一面上。滤色器CF可以在与颜色转换层CCL之间夹设第一绝缘层INS1而位于颜色转换层CCL上，从而使在所述颜色转换层CCL转换的特定颜色的光向显示装置DD的图像显示方向选择性地透射。
在滤色器CF及第一绝缘层INS1上可以全面地提供和/或形成有第二绝缘层INS2。第二绝缘层INS2可以是包含无机材料的无机绝缘膜或包含有机材料的有机绝缘膜。根据实施例，第二绝缘层INS2也可以是缓解由布置于其下部的构成产生的阶梯差的平坦化层。
如上文所述，根据本发明的一实施例的显示装置DD在发光元件LD上布置光转换图案LCP而通过所述光转换图案LCP射出具有优异的颜色再现性的光，从而可以提高出光效率。
图23至图25是图3的EA部分的示意性的放大平面图。
图23至图25的实施例示出了关于第一贯通孔TH1及第二贯通孔TH2的位置等彼此不同的实施例。第一贯通孔TH1及第二贯通孔TH2可以布置在多种位置。
在图23至图25中，为了避免重复说明，以与上述实施例不同的点为中心进行说明。
参照图3及图23至图25，基板SUB可以包括显示区域DA和非显示区域NDA。在显示区域DA可以布置有多个像素PXL。
像素PXL可以沿在第一方向DR1上延伸的行和在第二方向DR2上延伸的列排列为矩阵形态。然而，像素PXL的排列形态不受特别限定，也可以排列为其他形态。各个像素PXL可以是参照图7说明的像素PXL。
在显示区域DA可以提供有第一像素列C1、第二像素列C2、第三像素列C3、第四像素列C4。
在第一像素列C1可以布置有沿第二方向DR2排列并且共同连接到第一数据线D1的像素PXL。位于第一像素列C1的像素PXL可以包括位于第一扫描线S1与第一数据线D1交叉的区域的一个像素PXL以及位于第二扫描线S2与第一数据线D1交叉的区域的一个像素PXL。在此，第一数据线D1可以与对应的扇出线FOL电连接及物理连接。所述扇出线FOL可以位于非显示区域NDA。
在第二像素列C2可以布置有沿第二方向DR2排列并且共同连接到第二数据线D2的像素PXL。位于第二像素列C2的像素PXL可以包括位于第一扫描线S1与第二数据线D2交叉的区域的一个像素PXL以及位于第二扫描线S2与第二数据线D2交叉的区域的一个像素PXL。在此，第二数据线D2可以与对应的扇出线FOL电连接及物理连接。所述扇出线FOL可以位于非显示区域NDA。
在第三像素列C3可以布置有沿第二方向DR2排列并且共同连接到第三数据线D3的像素PXL。位于第三像素列C3的像素PXL可以包括位于第一扫描线S1与第三数据线D3交叉的区域的一个像素PXL以及位于第二扫描线S2与第三数据线D3交叉的区域的一个像素PXL。在此，第三数据线D3可以与对应的扇出线FOL电连接及物理连接。所述扇出线FOL可以位于非显示区域NDA。
在第四像素列C4可以布置有沿第二方向DR2排列并且共同连接到第四数据线D4的像素PXL。位于第四像素列C4的像素PXL可以包括位于第一扫描线S1与第四数据线D4交叉的区域的一个像素PXL以及位于第二扫描线S2与第四数据线D4交叉的区域的一个像素PXL。在此，第四数据线D4可以与对应的扇出线FOL电连接及物理连接。所述扇出线FOL可以位于非显示区域NDA。
位于第一像素列C1的像素PXL、位于第二像素列C2的像素PXL、位于第三像素列C3的像素PXL及位于第四像素列C4的像素PXL中的每一个可以包括发光区域及非发光区域。
在一实施例中，作为能够确认发光元件(参照图9的“LD”)是否被键合结合的监测单元的第一贯通孔TH1及第二贯通孔TH2可以配备于像素PXL。例如，如图23所示，第一贯通孔TH1及第二贯通孔TH2可以布置在位于第一像素列C1的像素PXL、位于第二像素列C2的像素PXL、位于第三像素列C3的像素PXL以及位于第四像素列C4的像素PXL中的每一个的发光区域。即，位于显示区域DA的各个像素PXL可以包括第一贯通孔TH1和第二贯通孔TH2。
然而，本发明并不限于此。根据实施例，第一贯通孔TH1及第二贯通孔TH2可以仅配备于位于显示区域DA的像素PXL中的一部分。作为一例，如图24所示，第一贯通孔TH1及第二贯通孔TH2可以仅配备于沿第一方向DR1以显示区域DA与非显示区域NDA之间的边界BD为基准位于第奇数个的像素PXL。换句话说，第一贯通孔TH1及第二贯通孔TH2可以布置在位于第一像素列C1的像素PXL和位于第三像素列C3的像素PXL中的每一个的发光区域。并且，根据另一实施例，第一贯通孔TH1及第二贯通孔TH2可以仅提供于沿第一方向DR1以显示区域DA与非显示区域NDA之间的边界BD为基准位于第偶数个的像素PXL。换句话说，第一贯通孔TH1及第二贯通孔TH2可以布置在位于第二像素列C2的像素PXL和位于第四像素列C4的像素PXL中的每一个的发光区域。
根据另一实施例，第一贯通孔TH1及第二贯通孔TH2可以不规则地布置在布置于显示区域DA的像素PXL。例如，如图25中所示，第一贯通孔TH1及第二贯通孔TH2可以仅布置在布置于显示区域DA的像素PXL中的一部分像素PXL。即，第一贯通孔TH1及第二贯通孔TH2可以随机地布置于显示区域DA。
在一实施例中，第一贯通孔TH1及第二贯通孔TH2可以在显示区域DA内规则地布置或不规则地布置。
根据本发明的一实施例的显示装置DD可以将第一贯通孔TH1及第二贯通孔TH2布置在提供于显示区域DA的所有像素PXL或者仅布置在提供于显示区域DA的一部分像素PXL，从而可以通过基板SUB的背面容易地确认发光元件LD是否被键合结合，从而快速地判断发光元件LD的键合不良。
图26是图3的EA部分的示意性的放大平面图，图27是根据图26的II～II'线及III～III'线的剖视图，图28示意性地图示了与发光元件LD键合结合的虚设像素DPXL及像素PXL，并且是与图26的II～II'线及III～III'线对应的剖视图。
在图26至图28中，为了避免重复说明，以与上述实施例不同的点为中心进行说明。
参照图3及图26至图28，基板SUB可以包括显示区域DA和非显示区域NDA。
在显示区域DA可以布置有多个像素PXL，在非显示区域NDA可以布置有至少一个虚设像素DPXL。
由于各个像素PXL具有与参照图7说明的像素PXL相同的结构，因此省略其详细说明。各个像素PXL可以包括基板SUB、像素电路层PCL及显示元件层DPL。像素电路层PCL可以包括像素电路(参照图5的“PXC”)、第一垫电极PDE1及第二垫电极PDE2。显示元件层DPL可以包括与第一垫电极PDE1及第二垫电极PDE2键合结合的发光元件LD(或者，第一发光元件)。
虚设像素DPXL可以具有与像素PXL相同或实质上相似的结构。在一实施例中，像素PXL与虚设像素DPXL可以电分离。虚设像素DPXL可以在非显示区域NDA中以孤立的形状提供。虚设像素DPXL可以包括位于第一虚设扫描线DS1及第二虚设扫描线DS2与第一虚设数据线DD1及第二虚设数据线DD2交叉的区域的多个虚设像素DPXL。
第一虚设扫描线DS1及第二虚设扫描线DS2可以通过与位于显示区域DA的第一扫描线S1及第二扫描线S2相同的工序形成。第一虚设数据线DD1及第二虚设数据线DD2可以通过与位于显示区域DA的第一数据线D1、第二数据线D2、第三数据线D3、第四数据线D4相同的工序形成。各个虚设像素DPXL可以包括第一虚设电源布线DPL1。第一虚设电源布线DPL1可以通过与位于显示区域DA的第一电源布线PL1相同的工序形成。
上述第一虚设扫描线DS1及第二虚设扫描线DS2、第一虚设数据线DD1及第二虚设数据线DD2、第一虚设电源布线DPL1可以构成连接到虚设像素DPXL的虚设信号线。这样的虚设信号线可以与从外部施加预定的信号(或者，电压)的构成电分离而保持浮置状态，并且可以与所述像素PXL隔开布置，从而对位于显示区域DA的像素PXL不造成影响。
各个虚设像素DPXL还可以包括第一虚设连接布线DCNL1、第一虚设垫电极DPDE1及第二虚设垫电极DPDE2。第一虚设连接布线DCNL1可以通过与各个像素PXL的第一连接布线CNL1相同的工序形成。第一虚设垫电极DPDE1及第二虚设垫电极DPDE2可以通过与各个像素PXL的第一垫电极PDE1及第二垫电极PDE2相同的工序形成。
在一实施例中，作为能够确认发光元件LD是否被键合结合的监测单元的第一贯通孔TH1及第二贯通孔TH2可以仅配备于虚设像素DPXL。在提供于显示区域DA的像素PXL可以不配备第一贯通孔TH1及第二贯通孔TH2。
在这种情况下，各个像素PXL的第一垫电极PDE1及第二垫电极PDE2可以不部分地开口。并且，位于第一垫电极PDE1的下部的第一连接布线CNL1和位于第二垫电极PDE2的下部的第一电源布线PL1也可以不部分地开口。
在各个虚设像素DPXL中，第一贯通孔TH1可以依次贯通第一虚设垫电极DPDE1及第一虚设连接布线DCNL1中的每一个的一区域而配备。在各个虚设像素DPXL中，第二贯通孔TH2可以依次贯通第二虚设垫电极DPDE2及第一虚设电源布线DPL1中的每一个的一区域而配备。
在一实施例中，第一贯通孔TH1及第二贯通孔TH2可以在各个虚设像素DPXL中对应于发光元件LD(或者，第二发光元件)的键合结合位置而形成。通过利用布置于虚设像素DPXL的第一贯通孔TH1及第二贯通孔TH2确认配备于各个虚设像素DPXL的发光元件LD(或者，第二发光元件)是否被键合，可以间接地确认配备于各个像素PXL的发光元件LD(或者，第一发光元件)是否键合。
以上，虽然参照本发明的优选实施例进行了说明，但只要是本技术领域的熟练的技术人员或者具有本技术领域中的普通知识的人员，便可以理解在不脱离权利要求书中记载的本发明的思想和技术领域的范围内，可以对本发明进行多样的修改和变更。
因此，本发明的技术范围不应该局限于说明书的详细说明中记载的内容，而应当通过权利要求书记载的范围来确定。

Claims (20)

1.一种显示装置，包括：
基板，包括显示区域和非显示区域；以及
像素，提供于所述显示区域，并且配备有发光区域及像素电路区域，
其中，所述像素包括：
至少一个晶体管，位于所述像素电路区域；
彼此隔开的第一垫电极和第二垫电极，位于所述发光区域，并且与所述晶体管电连接；
第一贯通孔，贯通所述第一垫电极的一区域；
第二贯通孔，贯通所述第二垫电极的一区域；以及
发光元件，位于所述发光区域，并且与所述第一垫电极电连接，且与所述第二垫电极电连接。
2.根据权利要求1所述的显示装置，其中，
所述发光元件包括：
半导体结构物，包括第一半导体层、提供于所述第一半导体层上的活性层及提供于所述活性层上的第二半导体层；
第一电极，位于所述半导体结构物上，并且与所述第一半导体层及所述第二半导体层中的一个半导体层电连接；以及
第二电极，位于所述半导体结构物上，并且与所述第一半导体层及所述第二半导体层中的剩余的半导体层电连接，且与所述第一电极隔开。
3.根据权利要求2所述的显示装置，其中，还包括：
第一凸块金属，位于所述第一电极与所述第一垫电极之间，并且将所述第一垫电极与所述发光元件键合结合；以及
第二凸块金属，位于所述第二电极与所述第二垫电极之间，并且将所述第二垫电极与所述发光元件键合结合。
4.根据权利要求3所述的显示装置，其中，
所述第一凸块金属与所述第一垫电极直接接触，所述第二凸块金属与所述第二垫电极直接接触。
5.根据权利要求3所述的显示装置，其中，
所述第一凸块金属及所述第二凸块金属中的每一个的宽度大于所述第一贯通孔及所述第二贯通孔中的每一个的宽度。
6.根据权利要求5所述的显示装置，其中，
所述第一凸块金属部分地提供于所述第一贯通孔内部，
所述第二凸块金属部分地提供于所述第二贯通孔内部。
7.根据权利要求3所述的显示装置，其中，
所述像素包括多个像素，
所述多个像素中的每一个包括所述第一贯通孔及所述第二贯通孔。
8.根据权利要求3所述的显示装置，其中，
所述像素包括多个像素，
所述多个像素中的至少一部分包括所述第一贯通孔及所述第二贯通孔。
9.根据权利要求8所述的显示装置，其中，
所述多个像素中的以所述显示区域与所述非显示区域之间的边界为基准位于第奇数个的像素包括所述第一贯通孔及所述第二贯通孔。
10.根据权利要求3所述的显示装置，其中，还包括：
第一绝缘层、第二绝缘层、第三绝缘层，依次堆叠在所述基板上；
连接布线，提供于所述第三绝缘层与所述第一垫电极之间，并且与所述第一垫电极电连接；
第一电源布线，提供于所述第三绝缘层与所述第二垫电极之间，并且与所述第二垫电极电连接；
第二电源布线，提供于所述第二绝缘层上，并且与所述晶体管电连接；以及
导电图案，提供于所述第三绝缘层上。
11.根据权利要求10所述的显示装置，其中，
在所述发光区域中，所述连接布线的与所述第一贯通孔对应的一区域被去除，
在所述发光区域中，所述第一电源布线的与所述第二贯通孔对应的一区域被去除。
12.根据权利要求10所述的显示装置，其中，
所述导电图案在与所述第二电源布线之间夹设所述第三绝缘层而与所述第二电源布线重叠，以构成存储电容器。
13.根据权利要求12所述的显示装置，其中，
所述存储电容器包括：
第一存储电极，与所述第二电源布线形成为一体；以及
第二存储电极，与所述导电图案形成为一体。
14.根据权利要求3所述的显示装置，其中，
所述像素还包括：
光转换图案，以与所述发光区域对应的方式位于所述发光元件上部；以及
阻光图案，以与所述像素电路区域对应的方式位于所述晶体管上部，并且与所述光转换图案邻近。
15.根据权利要求14所述的显示装置，其中，
所述光转换图案包括：
颜色转换层，将从所述发光元件发出的第一颜色的光转换为与所述第一颜色不同的第二颜色的光；以及
滤色器，位于所述颜色转换层上部，并且使所述第二颜色的光选择性地透过。
16.根据权利要求3所述的显示装置，其中，还包括：
覆盖层，遍布所述发光区域和所述像素电路区域而提供，并且覆盖所述发光元件。
17.一种显示装置，包括：
基板，包括显示区域和非显示区域；
像素，提供于所述显示区域，并且配备有发光区域及像素电路区域；以及
虚设像素，提供于所述非显示区域，并且与所述像素隔开，
其中，所述虚设像素包括：
彼此隔开的第一虚设垫电极和第二虚设垫电极；
第一贯通孔，贯通所述第一虚设垫电极的一区域；
第二贯通孔，贯通所述第二虚设垫电极的一区域；以及
第一发光元件，包括通过所述第一贯通孔而与所述第一虚设垫电极接触的第一凸块金属以及通过所述第二贯通孔而与所述第二虚设垫电极接触的第二凸块金属。
18.根据权利要求17所述的显示装置，其中，
所述像素包括：
至少一个晶体管，位于所述像素电路区域；
彼此隔开的第一垫电极和第二垫电极，位于所述发光区域，并且与所述晶体管电连接；
绝缘层，位于所述第一垫电极及所述第二垫电极上，并且以使所述第一垫电极的一部分和所述第二垫电极的一部分暴露的方式部分地开口；以及
第二发光元件，位于所述发光区域，并且与暴露的所述第一垫电极接触，且与暴露的所述第二垫电极接触。
19.一种显示装置的制造方法，包括如下步骤：
提供基板；
在所述基板上形成至少一个晶体管；
在所述晶体管上形成与所述晶体管电连接的连接布线及电源布线，并且形成贯通所述连接布线的一区域的第一贯通孔以及贯通所述电源布线的一区域的第二贯通孔；
形成以使所述电源布线的一区域和所述连接布线的一区域暴露的方式部分地开口的绝缘层；
在所述绝缘层上形成对应于所述第一贯通孔的一区域开口的第一垫电极和对应于所述第二贯通孔的一区域开口的第二垫电极；以及
将转印有至少一个发光元件的转印基材布置于所述基板上部而将所述发光元件与所述第一垫电极及所述第二垫电极中的每一个键合结合。
20.根据权利要求19所述的显示装置的制造方法，其中，
所述发光元件包括：
半导体结构物，包括第一半导体层、提供于所述第一半导体层上的活性层及提供于所述活性层上的第二半导体层；
第一电极，位于所述半导体结构物上，并且与所述第一半导体层及所述第二半导体层中的一个半导体层电连接；以及
第二电极，位于所述半导体结构物上，并且与所述第一半导体层及所述第二半导体层中的剩余的半导体层电连接，且与所述第一电极隔开，
其中，所述发光元件通过位于所述第一电极与所述第一垫电极之间的第一凸块金属及位于所述第二电极与所述第二垫电极之间的第二凸块金属而与所述晶体管电连接。
CN202210145184.5A 2021-04-07 2022-02-17 显示装置及该显示装置的制造方法 Pending CN115207016A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210045461A KR20220139510A (ko) 2021-04-07 2021-04-07 표시 장치 및 그의 제조 방법
KR10-2021-0045461 2021-04-07

Publications (1)

Publication Number Publication Date
CN115207016A true CN115207016A (zh) 2022-10-18

Family

ID=83511016

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210145184.5A Pending CN115207016A (zh) 2021-04-07 2022-02-17 显示装置及该显示装置的制造方法

Country Status (3)

Country Link
US (1) US20220328436A1 (zh)
KR (1) KR20220139510A (zh)
CN (1) CN115207016A (zh)

Also Published As

Publication number Publication date
US20220328436A1 (en) 2022-10-13
KR20220139510A (ko) 2022-10-17

Similar Documents

Publication Publication Date Title
EP4075502A1 (en) Pixel and display device including the same
CN117561606A (zh) 像素和包括其的显示装置
CN114255651A (zh) 显示装置
US20230044364A1 (en) Display device
US20220199725A1 (en) Display device and manufacturing method thereof
CN116018014A (zh) 显示装置及其制造方法
CN115207016A (zh) 显示装置及该显示装置的制造方法
CN113948558A (zh) 显示设备及制造显示设备的方法
CN116547806A (zh) 显示装置及其制造方法
CN113871422A (zh) 像素和具有像素的显示装置
US20220352277A1 (en) Display device and method of manufacturing the same
CN219800841U (zh) 显示装置
EP4258353A1 (en) Pixel, display device having the same, and method of fabricating the display device
EP3989279A1 (en) Display device and method of fabricating the same
CN220569702U (zh) 像素和显示装置
KR20220149890A (ko) 표시 장치 및 그의 제조 방법
EP4040487A1 (en) Display device
EP4231349A1 (en) Pixel and display device including the same
CN116648788A (zh) 显示装置
CN114299824A (zh) 显示装置及其制造方法
KR20230099764A (ko) 표시 장치 및 이의 제조 방법
KR20240036745A (ko) 표시 장치 및 이의 제조 방법
KR20240059686A (ko) 표시 장치 및 그의 제조 방법
KR20230145635A (ko) 화소 및 이를 포함한 표시 장치
KR20240026413A (ko) 발광 소자, 그의 제조 방법, 및 이를 포함한 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination