CN115102375A - 一种具有低噪声特性的功率管驱动电路 - Google Patents
一种具有低噪声特性的功率管驱动电路 Download PDFInfo
- Publication number
- CN115102375A CN115102375A CN202210787671.1A CN202210787671A CN115102375A CN 115102375 A CN115102375 A CN 115102375A CN 202210787671 A CN202210787671 A CN 202210787671A CN 115102375 A CN115102375 A CN 115102375A
- Authority
- CN
- China
- Prior art keywords
- tube
- gate
- pmos
- electrode
- pmos tube
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims description 27
- 102100026038 Lens fiber membrane intrinsic protein Human genes 0.000 claims description 19
- 101710115990 Lens fiber membrane intrinsic protein Proteins 0.000 claims description 19
- 102100037224 Noncompact myelin-associated protein Human genes 0.000 claims description 11
- 101710184695 Noncompact myelin-associated protein Proteins 0.000 claims description 11
- HCUOEKSZWPGJIM-YBRHCDHNSA-N (e,2e)-2-hydroxyimino-6-methoxy-4-methyl-5-nitrohex-3-enamide Chemical compound COCC([N+]([O-])=O)\C(C)=C\C(=N/O)\C(N)=O HCUOEKSZWPGJIM-YBRHCDHNSA-N 0.000 claims description 7
- 101001109689 Homo sapiens Nuclear receptor subfamily 4 group A member 3 Proteins 0.000 claims description 7
- 101000598778 Homo sapiens Protein OSCP1 Proteins 0.000 claims description 7
- 101001067395 Mus musculus Phospholipid scramblase 1 Proteins 0.000 claims description 7
- 102100022673 Nuclear receptor subfamily 4 group A member 3 Human genes 0.000 claims description 7
- 101150070189 CIN3 gene Proteins 0.000 claims description 4
- 101100286980 Daucus carota INV2 gene Proteins 0.000 claims description 4
- 101100508840 Daucus carota INV3 gene Proteins 0.000 claims description 4
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 claims description 4
- 238000001514 detection method Methods 0.000 claims description 2
- 101150110971 CIN7 gene Proteins 0.000 claims 1
- 101150110298 INV1 gene Proteins 0.000 claims 1
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 claims 1
- 230000010355 oscillation Effects 0.000 abstract description 13
- 238000000034 method Methods 0.000 abstract description 3
- 238000004088 simulation Methods 0.000 description 7
- 239000008186 active pharmaceutical agent Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 230000002411 adverse Effects 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
- H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/44—Circuits or arrangements for compensating for electromagnetic interference in converters or inverters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Dc-Dc Converters (AREA)
Abstract
本发明属于集成电路领域与开关电源技术领域，具体来说是涉及一种具有低噪声特性的功率管驱动电路。本发明公开了一种Buck变换器振铃消除，提高变换器工作稳定性和电磁兼容性的电路，解决了DCM模式下开关节点SW浮空时振荡影响电路稳定工作的问题。由于低噪声功率管驱动电路具备缓慢关断功率输出管的功能，因此在SW完全浮空之前会泄放一部分振荡能量，有效的减弱了SW振荡的振幅和时长。该降噪驱动模块具有很好的工艺兼容性和电路拓扑结构兼容性，可应用在多种变换器拓扑和不同工艺下，实现开关节点SW浮空时振荡的削弱和消除。
Description
技术领域
本发明属于集成电路领域与开关电源技术领域，具体来说是涉及一种具有低噪声特性的功率管驱动电路。
背景技术
随着科技的进步与发展，便携式和可穿戴电子设备已广泛普及，这些电子设备的电源管理变得非常重要，因为人们往往希望这些电子设备能持续稳定地工作，因此起着能量控制和传输作用的电源管理芯片的可靠性设计变得极为重要。在电子产品小型化的同时，电源管理芯片集成化也在不断地提高，在高度集成的电路中，噪声干扰问题是必须重视的，如果噪声幅度很大，很可能会导致芯片功能误触发，进而工作异常乃至烧毁供电产品。传统的Buck类型COT变换器中，芯片工作在DCM模式下，当P管和N管都处于关断状态时，输出端SW浮空，电感残留的能量会在SW节点寄生的电感、电容作用下产生减幅振荡。该振荡不仅振幅很大而且持续时间很长，该振荡会通过SW端口耦合进入芯片，对芯片的稳定工作产生不良影响。随着芯片集成度、精度的提高，该噪声的不良影响会不断放大。
因此，为了降低干扰、提高工作稳定性，需要在不影响芯片原有工作模式、尽可能提高整体效率的前提下降低输出端的振荡噪声。
发明内容
本发明的目的，在于提出一种适用于Buck变换器降低SW振铃的电路，可以在不影响原电路方案设计的情况下实现SW节点噪声的降低，提高芯片工作稳定性。
本发明的技术方案为：
一种具有低噪声特性的功率管驱动电路，用于BUCK变换器，所述BUCK变换器包括上功率管和下功率管，定义上功率管的驱动信号为HS_Gate，下功率管的驱动信号为LS_Gate，上功率管和下功率管的连接节点为SW，所述驱动电路包括NFET驱动电路、PFET驱动电路、使能逻辑电路和功率级电路；
所述NFET驱动电路，包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五NMOS管MN5、第六PMOS管MP6、第七NMOS管MN7、第八NMOS管MN8、第九PMOS管MP9、第十NMOS管MN10、第十一PMOS管MP11、第十二PMOS管MP12、第十三PMOS管MP13、第十四PMOS管MP14、第十五NMOS管MN15、第十六NMOS管MN16、第十七PMOS管MP17、第十八PMOS管MP18和第十九NMOS管MN19、第一电容C1、第二电容C2、第一电阻R1、第二电阻R2、第三电阻R3第四R4、第一反相器INV1、第一或非门NOR1、施密特触发器SMIT；
第一PMOS管MP1的栅极接第三PMOS管MP3的栅极、第六PMOS管MP6的栅极、第二PMOS管MP2的漏极和第一电阻R1的一端，源极接电源VDD，漏极接第二PMOS管MP2的源极；
第二PMOS管MP2的栅极接第一电阻R1的另一端、第四PMOS管MP4的栅极、第七PMOS管MP7的栅极和电流基准IREF；
第三PMOS管MP3的源极接电源VDD，漏极接第四PMOS管MP4的源极；
第四PMOS管MP4的漏极接第五NMOS管MN5的漏极；
第五NMOS管MN5的栅极接第八NMOS管MN8的栅极，源极接GND；
第六PMOS管MP6的源极接电源VDD，漏极接第九PMOS管MP9的源极；
第七PMOS管MP7的源极接第九PMOS管MP9的漏极，漏极接第十NMOS管MN10的漏极、第十一PMOS管MP11的漏极和栅极、第十二PMOS管MP12的栅极和第一电容C1的一端；
第八NMOS管MN8的源极接GND，漏极接第十NMOS管MN10的源极；
第九PMOS管MP9的栅极接施密特触发器SMIT的输出端；
第十NMOS管MN10的栅极接施密特触发器SMIT的输出端；
第十一PMOS管MP11的源极接第二电阻R2的一端；
第十二PMOS管MP12的源极接第三电阻R3的一端，漏极接第十三PMOS管MP13的源极；；
第十三PMOS管MP13的栅极接第十四PMOS管MP14的栅极、第一或非门NOR1输入的一端和第一反相器INV1的输出端；
第十四PMOS管MP14的漏极接第二电容C2的一端；
第十五NMOS管MN15的源极接第十六NMOS管MN16的漏极、栅极接第四电阻R4的一端；
第十六NMOS管MN16的源极接GND；
第十七PMOS管MP17的源极接电源VDD，漏极接第十八PMOS管MP18的源极；
第十九NMOS管MN19的源极接GND；
第一或非门NOR1输出端接施密特触发器SMIT的输入端，第一或非门NOR1输入另一端接LS_Gate；
第二电阻R2、第三电阻R3的另一端接电源VDD；
第一电容C1、第二电容C2的另一端接GND；
第十三PMOS管MP13的漏极、第十四PMOS管MP14的源极、第四电阻R4的另一端、第十五NMOS管MN15的漏极、第十八PMOS管的漏极和第十九NMPS管MN19的漏极接LS_Gate；
第十八PMOS管MP18的栅极和第十九NMOS管MN19的栅极接占空比信号PWM；
所述PFET驱动电路第二十PMOS管MP20、第二十一NMOS管MN21、第五反相器INV5、第二或非门NOR2；
第五反相器INV5的输入接占空比信号PWM，输出接第二或非门NOR2输入的一端；
第二或非门NOR2输入的另一端接LS_Gate，输出接第二十PMOS管MP20的栅极和第二十一NMOS管MN21的栅极；
第二十PMOS管MP20的源极接电源VDD，漏极接第二十一NMOS管MN21的漏极和HS_Gate；
第二十一NMOS管MN21的源极接GND；
所述使能逻辑电路包括第二反相器INV2、第三反相器INV3和第四反相器INV4，第一与非门NAND1、第二与非门NAND2；
第三反相器INV3的输入接占空比输入PWM，输出接第一与非门NAND1输入的一端；
第四反相器INV4的输入接电感电流过零检测脉冲信号ZCD，输出接第二与非门NAND2输入的一端；
第二反相器INV2的输出接使能信号EN；
第一与非门NAND1的输出接第二与非门NAND2输入的另一端和第二反相器INV2的输入；
第二与非门NAND2的输出接第一与非门NAND1输入的另一端；
所述功率级电路，包第一功率管NFET、第二功率管PFET、功率电感L、滤波电容CO；第二功率管PFET管栅极接HS_Gate，源极接电源VDD，漏极接NFET管的漏极、功率电感L的一端和SW；
第一功率管NFET管栅极接LS_Gate，源极接滤波电容CO的一端和功率地PGND。。
本发明的有益效果为：低噪声功率管驱动电路在Buck变换器工作在DCM情况下，PFET关断，NFET驱动浮空情况下控制NFET缓慢关断。相比传统电源变换器快速关断NFET导致输出端SW完全浮空并振荡的情况，由低噪声功率管驱动电路控制的电源变换器可以在避免电感产生反流的同时抑制电源输出端SW振荡的振幅，并加速振荡的衰减。在不影响电源转换效率的同时增加电源变换器在DCM情况下工作的稳定性和电磁兼容性。
附图说明
图1为本发明提出的低噪声功率管驱动电路图。
图2为本发明中的EN信号逻辑仿真图。
图3为本发明电路单个周期内部的信号仿真图。
图4为传统变换器工作在DCM情况下的SW仿真波形。
图5为实施本发明提出电路的变换器工作在DCM模式的SW的仿真波形。
具体实施方式
下面结合附图和仿真实例对本发明的技术方案进行详细的描述：
附图1为本发明提出的低噪声功率管驱动电路图，包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五NMOS管MN5、第六PMOS管MP6、第七PMOS管MP7、第八NMOS管MN8、第九PMOS管MP9、第十NMOS管MN10、第十一PMOS管MP11、第十二PMOS管MP12、第十三PMOS管MP13、第十四PMOS管MP14、第十五NMOS管MN15、第十六NMOS管MN16、第十七PMOS管MP17、第十八PMOS管MP18、第十九NMOS管MN19、第二十PMOS管MP20、第二十一NMOS管MN21、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第一电容C1、第二电容C2、第一反相器INV1、第二反相器INV2、第三反相器INV3、第四反相器INV4、第五反相器INV5、施密特触发器SMIT、第一或非门NOR1、第二或非门NOR2、第一与非门NAND1、第二与非门NAND2、功率管PFET、功率管NFET、功率电感L、滤波电容CO。
低噪声功率管驱动电路结构可以划分为5部分：使能逻辑、PFET驱动、NFET驱动和功率级。共有4种工作状态：EN＝0、PWM＝1时为状态1，NFET驱动关断NFET，PFET驱动打开PFET，功率电感电流上升，电容CO由放电到充电；EN＝0、PWM＝0时为状态2，NFET驱动打开NFET，PFET驱动关断PFET，功率电感电流下降，电容CO由充电到放电；PWM＝0，电感电流过零脉冲ZCD后，EN＝1时，NFET驱动快速下拉LS_Gate到地GND时为状态3；PWM＝0，状态3之后，NFET上拉LS_Gate到NFET亚阈区开启后缓慢下拉到地GND为状态4；PWM再次变为1时，EN重置为0，开启新一轮循环。附图2所示为使能逻辑中输出EN与输入PWM和ZCD脉冲之间的逻辑功能仿真，下表列出4个状态下的关键信号：
表1状态逻辑真值表
NFET驱动是实现开关节点SW振铃抑制作用的关键模块，其中有个重要结构：电流注入模块和栅电压控制模块。
电流注入模块包括：第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五NMOS管MN5、第六PMOS管MP6、第七PMOS管MP7、第八NMOS管MN8、第九PMOS管MP9、第十NMOS管MN10、第十一PMOS管MP11、第一电阻R1、第二电阻R2和第一电容C1。其中C1和R2控制状态4时NFET关断的速度，为了均衡电感漏电流损耗与削弱SW振荡的性能，一般将C1*R5与变换器开关周期T0设定在同一数量级。该结构起到控制栅电压控制模块的栅极注入电流大小的功能。
栅电压控制模块包括：第十二PMOS管MP12、第十三PMOS管MP13、第十四PMOS管MP14、第十五NMOS管MN15、第十六NMOS管MN16、第三电阻R3、第四电阻R4和第二电容C2。C2的电容和R4的电阻很小，起到延长在状态3将LS_Gate下拉到地GND时长的作用，为了在状态4使R4将MN15连接为二极管形式的效果，R4*C2应远小于变换器开关周期T0。
如附图3所示为NFET驱动在一个周期内状态1、状态2、状态3和状态4时几个重要节点电压或电流波形。因为输出节点振铃只会出现在NFET和PFET都关断时刻，即状态3和状态4，因此下面着重说明NFET驱动如何在状态3和状态4抑制开关节点SW的振铃：在状态1和状态2时，第十七PMOS管开启，第十八PMOS管MP18和第十九NMOS管MN19控制LS_Gate，第二十PMOS管MN20和第二十一NMOS管MN21控制HS_Gate，电流注入模块和栅电压控制模块使能端口关闭，第九PMOS管MP9关断，第十NMOS管MN10开启，第一电容C1和第二电阻R2通过第八NMOS管MN8向GND泄放电流，平衡状态时有:
IDS,MP11,OFF＝IDS,MN8,OFF
VC1,OFF＝VDD-VGS,MP11-R2·IDS,MN8
第十三PMOS管MP13、第十四PMOS管MP14和第十六NMOS管MN16关断，LS_Gate脱离栅电压控制模块的控制。
在状态3，PWM＝0，PFET驱动MP20开启，关断PFET；EN＝1，NFET驱动MP17、MN19关断，LS_Gate由栅电压控制模块接管。第十三PMOS管MP13、第十四PMOS管MP14和第十六NMOS管MN16开启，MP14快速拉高MN15栅极和第二电容C2的电压，MN15和MN16同时导通，将LS_Gate下拉到GND，在这之后由于MP14的漏极电压高于源极电压，MP14关断。R4缓慢将M15栅极电压下拉到与LS_Gate同电位，状态3只有几纳秒的持续时间，在持续时间内，M15和M16始终开启，LS_Gate始终为GND。
在状态4，PWM＝0，PFET驱动MP20开启，关断PFET；EN＝1，NFET驱动MP17、MN19关断，LS_Gate由栅电压控制模块接管。第九PMOS管MP9开启，第十NMOS管MN10关断，第六PMOS管MP6和第二电阻R2同时向第一电容C1充电，C1电平逐渐升高。第十二PMOS管MP12同第十一PMOS管MP11构成电流镜接法，MP12复制MP11电流，电流复制比为：
第十三PMOS管MP13开启，第十四PMOS管MP14关断，第四电阻R4近似将第十五NMOS管MN15连接为二极管形式，MP12复制得来的电流流经MN15转化为电压信号LS_Gate，由于C1电压从低缓慢充电至VDD，因此MP12复制的来的电流由大逐渐减小到零，LS_Gate随IDS,MN13从GND电平快速上升后缓慢下降，推导LS_Gate电平：
有
IDS,MP15≈IDS,MP12
其中
综上4式，LS_Gate可由下式直接求出：
其中L、W、Vth均为MN15的参数。实际电路在工作中会由于EN的突变产生一定的误差，但是依旧可以由上式做参考进行估算，LS_Gate最终下拉到约为MN15的阈值电压Vth，因为MN15的阈值电压低于NFET，所以NFET此时完全关断。
附图4为使用一般驱动模块，在变换器工作在DCM模式下开关节点SW和NFET栅极电压波形，仿真测量得到振铃峰值约为3.5V，在状态3和状态4总共约2.6us内始终在振荡。附图5为使用低噪声功率管驱动模块，其余条件完全一致的情况下的对比波形，仿真测量得到振铃峰值约为1.9V，振铃幅度在快速衰减，振铃只持续了约1.7us。相比附图4的振铃，附图5的振铃峰值被削弱了约46％，振荡快速衰减，振荡时间明显缩短，低噪声功率管驱动模块作用明显。
Claims (1)
1.一种具有低噪声特性的功率管驱动电路，用于BUCK变换器，所述BUCK变换器包括上功率管和下功率管，定义上功率管的驱动信号为HS_Gate，下功率管的驱动信号为LS_Gate，上功率管和下功率管的连接节点为SW，其特征在于，所述驱动电路包括NFET驱动电路、PFET驱动电路、使能逻辑电路和功率级电路；
所述NFET驱动电路，包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五NMOS管MN5、第六PMOS管MP6、第七NMOS管MN7、第八NMOS管MN8、第九PMOS管MP9、第十NMOS管MN10、第十一PMOS管MP11、第十二PMOS管MP12、第十三PMOS管MP13、第十四PMOS管MP14、第十五NMOS管MN15、第十六NMOS管MN16、第十七PMOS管MP17、第十八PMOS管MP18和第十九NMOS管MN19、第一电容C1、第二电容C2、第一电阻R1、第二电阻R2、第三电阻R3第四R4、第一反相器INV1、第一或非门NOR1、施密特触发器SMIT；
第一PMOS管MP1的栅极接第三PMOS管MP3的栅极、第六PMOS管MP6的栅极、第二PMOS管MP2的漏极和第一电阻R1的一端，源极接电源VDD，漏极接第二PMOS管MP2的源极；
第二PMOS管MP2的栅极接第一电阻R1的另一端、第四PMOS管MP4的栅极、第七PMOS管MP7的栅极和电流基准IREF；
第三PMOS管MP3的源极接电源VDD，漏极接第四PMOS管MP4的源极；
第四PMOS管MP4的漏极接第五NMOS管MN5的漏极；
第五NMOS管MN5的栅极接第八NMOS管MN8的栅极，源极接GND；
第六PMOS管MP6的源极接电源VDD，漏极接第九PMOS管MP9的源极；
第七PMOS管MP7的源极接第九PMOS管MP9的漏极，漏极接第十NMOS管MN10的漏极、第十一PMOS管MP11的漏极和栅极、第十二PMOS管MP12的栅极和第一电容C1的一端；
第八NMOS管MN8的源极接GND，漏极接第十NMOS管MN10的源极；
第九PMOS管MP9的栅极接施密特触发器SMIT的输出端；
第十NMOS管MN10的栅极接施密特触发器SMIT的输出端；
第十一PMOS管MP11的源极接第二电阻R2的一端；
第十二PMOS管MP12的源极接第三电阻R3的一端，漏极接第十三PMOS管MP13的源极；；
第十三PMOS管MP13的栅极接第十四PMOS管MP14的栅极、第一或非门NOR1输入的一端和第一反相器INV1的输出端；
第十四PMOS管MP14的漏极接第二电容C2的一端；
第十五NMOS管MN15的源极接第十六NMOS管MN16的漏极、栅极接第四电阻R4的一端；
第十六NMOS管MN16的源极接GND；
第十七PMOS管MP17的源极接电源VDD，漏极接第十八PMOS管MP18的源极；
第十九NMOS管MN19的源极接GND；
第一或非门NOR1输出端接施密特触发器SMIT的输入端，第一或非门NOR1输入另一端接LS_Gate；
第二电阻R2、第三电阻R3的另一端接电源VDD；
第一电容C1、第二电容C2的另一端接GND；
第十三PMOS管MP13的漏极、第十四PMOS管MP14的源极、第四电阻R4的另一端、第十五NMOS管MN15的漏极、第十八PMOS管的漏极和第十九NMPS管MN19的漏极接LS_Gate；
第十八PMOS管MP18的栅极和第十九NMOS管MN19的栅极接占空比信号PWM；
所述PFET驱动电路第二十PMOS管MP20、第二十一NMOS管MN21、第五反相器INV5、第二或非门NOR2；
第五反相器INV5的输入接占空比信号PWM，输出接第二或非门NOR2输入的一端；
第二或非门NOR2输入的另一端接LS_Gate，输出接第二十PMOS管MP20的栅极和第二十一NMOS管MN21的栅极；
第二十PMOS管MP20的源极接电源VDD，漏极接第二十一NMOS管MN21的漏极和HS_Gate；
第二十一NMOS管MN21的源极接GND；
所述使能逻辑电路包括第二反相器INV2、第三反相器INV3和第四反相器INV4，第一与非门NAND1、第二与非门NAND2；
第三反相器INV3的输入接占空比输入PWM，输出接第一与非门NAND1输入的一端；
第四反相器INV4的输入接电感电流过零检测脉冲信号ZCD，输出接第二与非门NAND2输入的一端；
第二反相器INV2的输出接使能信号EN；
第一与非门NAND1的输出接第二与非门NAND2输入的另一端和第二反相器INV2的输入；
第二与非门NAND2的输出接第一与非门NAND1输入的另一端；
所述功率级电路，包第一功率管NFET、第二功率管PFET、功率电感L、滤波电容CO；第二功率管PFET管栅极接HS_Gate，源极接电源VDD，漏极接NFET管的漏极、功率电感L的一端和SW；
第一功率管NFET管栅极接LS_Gate，源极接滤波电容CO的一端和功率地PGND。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210787671.1A CN115102375B (zh) | 2022-07-06 | 2022-07-06 | 一种具有低噪声特性的功率管驱动电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210787671.1A CN115102375B (zh) | 2022-07-06 | 2022-07-06 | 一种具有低噪声特性的功率管驱动电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115102375A true CN115102375A (zh) | 2022-09-23 |
| CN115102375B CN115102375B (zh) | 2024-04-12 |
Family
ID=83297685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210787671.1A Active CN115102375B (zh) | 2022-07-06 | 2022-07-06 | 一种具有低噪声特性的功率管驱动电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115102375B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150318786A1 (en) * | 2014-05-02 | 2015-11-05 | Intersil Americas, Llc | System and method for maintaining a constant output voltage ripple in a buck converter in discontinuous conduction mode |
| CN105071639A (zh) * | 2015-08-07 | 2015-11-18 | 上海贝岭股份有限公司 | 一种开关电源驱动延迟控制电路 |
| CN106656046A (zh) * | 2016-11-25 | 2017-05-10 | 中国电子科技集团公司第五十四研究所 | 一种带有使能功能的电阻电容振荡器电路 |
| CN107546964A (zh) * | 2017-08-22 | 2018-01-05 | 成都芯辰微电子技术有限公司 | 一种dc‑dc转换器的环路控制系统及控制方法 |
| JP2021010286A (ja) * | 2019-07-03 | 2021-01-28 | ローム株式会社 | 駆動回路 |
| CN112332668A (zh) * | 2020-10-28 | 2021-02-05 | 中国电子科技集团公司第五十八研究所 | 一种峰值电流模Buck-Boost高精度过零检测电路 |
-
2022
- 2022-07-06 CN CN202210787671.1A patent/CN115102375B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150318786A1 (en) * | 2014-05-02 | 2015-11-05 | Intersil Americas, Llc | System and method for maintaining a constant output voltage ripple in a buck converter in discontinuous conduction mode |
| CN105071639A (zh) * | 2015-08-07 | 2015-11-18 | 上海贝岭股份有限公司 | 一种开关电源驱动延迟控制电路 |
| CN106656046A (zh) * | 2016-11-25 | 2017-05-10 | 中国电子科技集团公司第五十四研究所 | 一种带有使能功能的电阻电容振荡器电路 |
| CN107546964A (zh) * | 2017-08-22 | 2018-01-05 | 成都芯辰微电子技术有限公司 | 一种dc‑dc转换器的环路控制系统及控制方法 |
| JP2021010286A (ja) * | 2019-07-03 | 2021-01-28 | ローム株式会社 | 駆動回路 |
| CN112332668A (zh) * | 2020-10-28 | 2021-02-05 | 中国电子科技集团公司第五十八研究所 | 一种峰值电流模Buck-Boost高精度过零检测电路 |
Non-Patent Citations (1)
| Title |
|---|
| 陈哲，等: "抑制GaN变换器振铃的高频驱动电路设计", 《电力电子技术》, vol. 53, no. 6, 20 June 2019 (2019-06-20), pages 125 - 133 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115102375B (zh) | 2024-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2016015566A1 (zh) | 软启动方法及电路 | |
| JP4317825B2 (ja) | インバータ装置 | |
| US8044685B2 (en) | Floating driving circuit | |
| TW201336217A (zh) | 電壓轉換電路 | |
| KR950004745B1 (ko) | 반도체 디지탈 회로 | |
| CN1674443A (zh) | 电平变换电路 | |
| CN110837267B (zh) | 一种高可靠性上电复位电路 | |
| US5202588A (en) | Substrate bias circuit | |
| JP2003163590A (ja) | 電源立ち上がり時の動作を安定化したレベルコンバータ回路 | |
| JPH04229714A (ja) | バッファを有する集積回路 | |
| CN107947774B (zh) | 用于IGBT栅极驱动芯片的LDMOS电平移位dv/dt噪声抑制电路 | |
| US6016072A (en) | Regulator system for an on-chip supply voltage generator | |
| CN111106822B (zh) | 一种电源上电模块 | |
| CN117394844A (zh) | 电平移位电路、驱动电路和半桥电路 | |
| CN114679036A (zh) | 一种用于功率ldmos的高速栅极驱动电路 | |
| CN115102375B (zh) | 一种具有低噪声特性的功率管驱动电路 | |
| JP3652793B2 (ja) | 半導体装置の電圧変換回路 | |
| CN105790567A (zh) | 一种抗振铃电路 | |
| CN219046464U (zh) | 一种采用浮地稳压及升压的半桥驱动电路 | |
| JP3876878B2 (ja) | 電源装置 | |
| CN113810040B (zh) | 用于转换速率控制的电路和方法 | |
| CN111193500B (zh) | 一种能够同步外部时钟的振荡器 | |
| JP2019169912A (ja) | Ｄ級増幅器 | |
| CN117254775B (zh) | 一种自偏置振荡电路 | |
| CN210670016U (zh) | 一种mos管驱动电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |