CN219046464U

CN219046464U - 一种采用浮地稳压及升压的半桥驱动电路

Info

Publication number: CN219046464U
Application number: CN202223485380.1U
Authority: CN
Inventors: 王欢
Original assignee: Ruitao Electronic Technology Wuxi Co ltd
Current assignee: Ruitao Electronic Technology Wuxi Co ltd
Priority date: 2022-12-27
Filing date: 2022-12-27
Publication date: 2023-05-19
Anticipated expiration: 2032-12-27

Abstract

本实用新型公开了一种采用浮地稳压及升压的半桥驱动电路，包括受控于PWM控制的高压驱动电路，还包括浮地稳压电路和为浮地稳压电路供电的升压电路，高压驱动电路用于控制外部高压功率管NMOS1的栅极；浮地稳压电路给高压驱动电路供电，浮地稳压电路和高压驱动电路的参考地电压为外部高压功率管NMOS1的源极电压即浮动电压V _S，扩展了半桥驱动电路的供电电压范围，不仅解决了传统自举升压半桥驱动电路不能实现全占空比PWM驱动的问题，同时实现了全占空比PWM驱动和传统自举升压驱动的兼容，提高了半桥驱动电路的适应性，突破了应用限制，拓展了驱动电路的应用领域。

Description

一种采用浮地稳压及升压的半桥驱动电路

技术领域

本实用新型涉及一种PWM驱动电路，属于集成电路设计技术领域。

背景技术

在采用半桥或者由半桥构成的全桥电路驱动负载如照明灯具等时，高电压侧和低电压侧的功率MOS管通常都采用NMOS管。由于NMOS功率管导通时漏极和源极的电压差很小，且漏极一般接高压电源，因此，驱动电路输出控制功率管栅极的电压就需要比电源电压高，驱动电路通常采用二极管和电容构成自举升压电路来实现。NMOS功率管导通时，二极管截止，自举电容上保持的电压加在功率管的栅极和源极之间，但由于漏电的存在，电容上电压不能长时间保持，需要周期性地关断功率管，此时二极管导通，给电容充电，电容充满电后才能再次导通功率管。所以，采用自举升压的驱动方式无法实现全占空比的PWM（PulseWidth Modulation，脉冲宽度调制）驱动，限制了很多需求和应用。

在隔离型半桥驱动电路中，PWM信号一般需要经过光耦实现隔离输入，但光耦一般工作频率比较低，几kHz以下的PWM信号容易耦合通过，但频率升高后幅度衰减严重，无法耦合通过，而很多照明应用要求PWM驱动信号频率高达20kHz以上，如摄像、拍照等对灯光的闪烁频率要求很高，因此，采用单纯的光耦隔离方式难以胜任。

发明内容

为了克服现有技术的不足，本实用新型提供一种通过优化电路设计，降低对输入PWM控制信号占空比和频率的要求，具有全占空比的采用浮地稳压及升压的半桥驱动电路。

本实用新型解决其技术问题所采用的技术方案是：

一种采用浮地稳压及升压的半桥驱动电路，包括受控于PWM控制的高压驱动电路、低压驱动电路，高压驱动电路和低压驱动电路的电路结构和工作原理与传统的自举升压半桥驱动电路相同。本实用新型的特点是还包括一浮地稳压电路，所述高压驱动电路用于控制外部高压功率管NMOS1的栅极，所述低压驱动电路用于控制外部低压功率管NMOS2的栅极；所述外部高压功率管NMOS1的源极与所述外部低压功率管NMOS2的漏极连接，所述外部高压功率管NMOS1的漏极接电源V_DDH，所述外部低压功率管NMOS2的源极接地；所述浮地稳压电路给所述高压驱动电路供电，所述浮地稳压电路和高压驱动电路的参考地电压为所述外部高压功率管NMOS1的源极电压即浮动电压V_S。可选的，所述浮地稳压电路的输出端V_H与所述外部高压功率管NMOS1的源极之间连接有外部电容C1。由于采用了浮地稳压电路为半桥驱动电路的高压侧高压驱动电路供电，浮地稳压电路的输出端V_H的电压值为V _H压，地电位为高压侧的外部高压功率管NMOS1的源极电压即浮动电压V _S，无论其输入电源是否高于外部高压功率管NMOS1的电源V_DDH的电压V _DDH压，电压V _DDH压和浮动电压V _S之间的电压差被限定在一定范围内，保证外部高压功率管NMOS1的栅极和源极电压差不超过其击穿电压，可以工作在0-100%的全占空比状态，无需像传统半桥驱动一样必须周期性关断功率管为自举电容充电。

所述浮地稳压电路包括电阻R2、电阻R3、二极管D1、晶体管NMOS6、稳压二极管D2、稳压二极管D3和稳压二极管D4；所述电阻R2和电阻R3的一端连接后接所述升压电路的输出端电压V _BST，所述电阻R2的另一端接所述稳压二极管D2的阴极，所述稳压二极管D2的阳极接所述稳压二极管D3的阴极，所述稳压二极管D3的阳极接所述稳压二极管D4的阴极，所述稳压二极管D4的阳极接所述浮动电压V_S；所述电阻R3的另一端接所述二极管D1的阳极，所述二极管D1的阴极接所述晶体管NMOS6的漏极，所述晶体管NMOS6的栅极接所述电阻R2与所述稳压二极管D2的接点，所述晶体管NMOS6的源极为所述浮地稳压电路的输出端V_H。电阻R2和电阻R3为限流电阻，串联的稳压二极管D2、稳压二极管D3和稳压二极管D4为所述晶体管NMOS6的栅极提供稳定的参考电压。输出端V_H为高压驱动电路的电源，浮动电压V _S为高压驱动电路的地，二者压差保持相对稳定，该压差小于晶体管NMOS1的栅-源击穿电压，但该电压绝对值随浮动电压V _S浮动。二极管D1可以在输入电源为非升压电源即电源V_DD时使该浮地稳压电路兼容自举升压工作方式，工作在周期性通断状态。

本实用新型还包括为所述浮地稳压电路供电的升压电路，升压电路的升压幅度和时钟信号CLK的幅度有关，控制时钟信号CLK的幅度可以控制输出端电压V _BST的大小，具体来说，所述升压电路的输入端接电源V_DD，所述升压电路的输出端电压V _BST大于所述电源V_DDH的电压V _DDH压，所述电源V_DD的电压V _DD压小于所述电压V _DDH压，该驱动方案既可以应用于半桥驱动电路，也可以应用于全桥驱动电路。升压电路可以采用外部的电压升高电路代替，PWM信号频率变换电路产生的时钟信号CLK输出给该电压升高电路，外部的电压升高电路与内置的升压电路结构和工作是原理相同，只是位置的差异。

所述升压电路包括电阻R4、二极管D5、电阻R5、二极管D6、电容C4和电容C5；所述电阻R4的一端接所述电源V_DD，另一端接所述二极管D5的阳极，所述二极管D5的阴极接所述电阻R5的一端，所述电阻R5的另一端接所述二极管D6的阳极，所述二极管D6的阴极与所述电容C5的一端连接，所述电容C5的另一端接地，所述电容C5和二极管D6的接点为所述升压电路的输出端电压V _BST，所述电容C4的一端接所述二极管D5和电阻R5的接点，另一端接所述时钟信号CLK。

本实用新型的升压电路、浮地稳压电路、高压驱动电路和低压驱动电路被封装成一个集成块，可以减少工艺偏差或者温度变化的影响，该集成块不含集成芯片通用的单元模块，如偏置电压源和电流源等基本电路。

本实用新型的有益效果是：本实用新型采用了浮地稳压电路和升压电路，扩展了半桥驱动电路的供电电压范围，不仅解决了传统自举升压半桥驱动电路不能实现全占空比PWM驱动的问题，同时实现了全占空比PWM驱动和传统自举升压驱动的兼容，提高了半桥驱动电路的适应性，突破了应用限制，拓展了驱动电路的应用领域。

附图说明

下面结合附图和实施例对本实用新型进一步说明。

图1是本实用新型的电路原理图。

图2是PWM信号频率变换电路的电路图。

图3是浮地稳压电路的电路图。

图4是升压电路的电路图。

具体实施方式

为使本实用新型的目的、技术方案和优点更加清楚明了，下面结合具体实施方式并参照附图，对本实用新型进一步详细说明。需要说明的是，在不冲突的情况下，本实用新型的实施例及实施例中的特征可以相互组合。本领域的技术人员应该理解，本实施例的描述只是示例性的，而并非要限制本实用新型的保护范围。

参照图1至图4，本实用新型的半桥驱动电路，包括受控于PWM控制的高压驱动电路、低压驱动电路，高压驱动电路和低压驱动电路的电路结构和工作原理与传统的自举升压半桥驱动电路相同。本实用新型的特点是还包括一浮地稳压电路，所述高压驱动电路用于控制外部高压功率管NMOS1的栅极，所述低压驱动电路用于控制外部低压功率管NMOS2的栅极；所述外部高压功率管NMOS1的源极与所述外部低压功率管NMOS2的漏极连接，所述外部高压功率管NMOS1的漏极接电源V_DDH，所述外部低压功率管NMOS2的源极接地；所述浮地稳压电路给所述高压驱动电路供电，所述浮地稳压电路和高压驱动电路的参考地电压为所述外部高压功率管NMOS1的源极电压即浮动电压V _S。可选的，所述浮地稳压电路的输出端V_H与所述外部高压功率管NMOS1的源极之间连接有外部电容C1。

由于采用了浮地稳压电路为半桥驱动电路的高压侧高压驱动电路供电，浮地稳压电路的输出端V_H的电压值为V _H压，地电位为高压侧的外部高压功率管NMOS1的源极电压即浮动电压V _S，无论其输入电源是否高于外部高压功率管NMOS1的电源V_DDH的电压V _DDH压，电压V _DDH压和浮动电压V _S之间的电压差被限定在一定范围内，保证外部高压功率管NMOS1的栅极和源极电压差不超过其击穿电压，可以工作在0-100%的全占空比状态，无需像传统半桥驱动一样必须周期性关断功率管为自举电容充电。

所述PWM信号频率变换电路包括电平转换电路、滤波电路、PWM信号产生电路和三角波发生电路；所述电平转换电路的输入端接参考电压V _R1、参考电压V _R2和所述外部PWM控制信号V_PWM，输出端接所述滤波电路的输入端，所述滤波电路的输出端和所述三角波发生电路的输出端接所述PWM信号产生电路的输入端，所述PWM信号产生电路的输出端输出两路信号分别为所述高压驱动信号V_PWM1和低压驱动信号V_PWM2；所述三角波发生电路的输入端接所述参考电压V _R1和参考电压V _R2。

所述电平转换电路包括反相器N1、反相器N2、晶体管NMOS3、晶体管PMOS1、晶体管NMOS4和晶体管PMOS2；所述滤波电路包括电阻R1和电容C2，所述PWM信号产生电路包括比较器Comp3、反相器N3和反相器N4；所述晶体管NMOS3的源极和漏极分别与所述晶体管PMOS1的源极和漏极连接，所述晶体管NMOS4的源极和漏极分别与所述晶体管PMOS2的源极和漏极连接，所述晶体管PMOS1的栅极与所述晶体管NMOS4的栅极连接；所述晶体管NMOS3和晶体管PMOS1的源极的接点接所述参考电压V _R1，所述晶体管NMOS4和晶体管PMOS2的源极的接点接所述参考电压V _R2，所述反相器N1的输入端接所述外部PWM控制信号V_PWM，输出端分三路，第一路接所述晶体管NMOS3的栅极，第二路接所述晶体管PMOS2的栅极，第三路接所述反相器N2的输入端；所述反相器N2的输出端接所述晶体管PMOS1与晶体管NMOS4的栅极的接点；所述晶体管NMOS3、晶体管PMOS1、晶体管NMOS4和晶体管PMOS2的漏极共接后接所述电阻R1的一端，所述电阻R1的另一端接所述比较器Comp3的正输入端，所述比较器Comp3的负输入端接所述三角波发生电路；所述电容C2的一端接所述电阻R1和比较器Comp3的接点，另一端接地；所述比较器Comp3的输出端接所述反相器N3的输入端，所述反相器N3的输出端接所述反相器N4的输入端，所述反相器N3的输出端为所述低压驱动信号V_PWM2，所述反相器N4的输出端为所述高压驱动信号V_PWM1。

所述三角波发生电路包括比较器Comp1、比较器Comp2、反相器N5、反相器N6、反相器N7、或非门ON1、或非门ON2、晶体管NMOS5，电流源I₁、电流源I₂和电容C3；所述比较器Comp1的正输入端接所述参考电压V _R1，所述比较器Comp2的负输入端接所述参考电压V _R2，所述比较器Comp1的负输入端与所述比较器Comp2的正输入端共接后接所述比较器Comp3的负输入端；所述反相器N5的输入端接所述比较器Comp1的输出端，所述反相器N5的输出端与所述或非门ON1的一个输入端连接，所述或非门ON1的输出端接所述反相器N7的输入端，所述反相器N6的输入端接所述比较器Comp2的输出端，所述反相器N6的输出端与所述或非门ON2的一个输入端连接，所述或非门ON2的输出端与所述或非门ON1的另一个输入端连接，所述或非门ON2的另一个输入端接所述或非门ON1与所述反相器N7的接点；所述晶体管NMOS5的栅极接所述反相器N7的输出端，漏极接所述电流源I₁的负极，源极接所述电流源I₂的正极，所述电流源I₁的正极接电源V_DDL，所述电流源I₂的负极接地；所述电容C3的一端接地，另一端分两路，一路接所述电流源I₁与晶体管NMOS5的接点，另一路接所述比较器Comp1、比较器Comp2和比较器Comp3的接点。

外部PWM控制信号V_PWM经过反相器N1和反相器N2后产生两路反相的PWM波形，两路反相的PWM波形轮流导通由晶体管NMOS3与晶体管PMOS1构成的一组传输门和晶体管NMOS4与晶体管PMOS2构成的另一组传输门，两组传输门的输入分别是参考电压V _R1和参考电压V _R2，两组传输门的输出端短接在一起，若参考电压V _R1>参考电压V _R2，经过传输门后，外部PWM控制信号V_PWM的高、低电平就分别转换为参考电压V _R1、参考电压V _R2的电压值，再经过电阻R1和电容C2构成的低通滤波器后得到经过电平转换后PWM信号的平均值。从电路结构上来看，只要传输门能正常响应，任意频率的外部PWM控制信号V_PWM都可以通过传输门，因此，外部PWM控制信号V_PWM的频率范围可以很宽。

比较器Comp1的正负端输入分别为参考电压V _R1和电容C3上的电压，比较器Comp2的正负端输入分别为电容C3上的电压和参考电压V _R2，电容C3上的电压是三角波电压。或非门ON1和或非门ON2构成SR触发器，比较器Comp1比较三角波峰值电压和参考电压V _R1的大小，输出经过反相器N5后作为SR触发器的一路输入。比较器Comp2比较三角波谷值电压和参考电压V _R2的大小，输出经过反相器N6后作为SR触发器的另一路输入。SR触发器的输出经过反相器N7后控制晶体管NMOS5的开关，当电容C3上的三角波电压峰值高于参考电压V _R1后，晶体管NMOS5导通，电容C3以电流I _2流－I _1流放电（I _2流为电流源I₂的电流值，I _1流为电流源I₂的电流值），放电过程使电容C3上电压线性下降；当电容C3上电压下降到低于参考电压V _R2后，晶体管NMOS5关断，电容C3以电流I _1流充电，电压再次线性升高，周而复始，形成三角波。该三角波接到比较器Comp3的负输入端，电容C2上的电平转换后PWM信号的平均值接到比较器9的正端，二者的比较结果为方波，频率与三角波频率一致，占空比与电容C2的电压有关，即与外部PWM控制信号V_PWM的占空比有关。若外部PWM控制信号V_PWM的占空比小，经过电平转换和低通滤波后，电容C2上的平均电压就低，比较器Comp3输出方波的占空比也低，从而与外部PWM控制信号V_PWM的占空比保持一致。最后，比较器Comp3的输出经过反相器N3和反相器N4后完成频率转换，频率与内部产生的三角波频率一样，得到占空比与原始外部PWM控制信号V_PWM完全一致的两路新的高压驱动信号V_PWM1和低压驱动信号V_PWM2，这样的PWM信号，既解决了隔离驱动中光耦必须低频工作和实际应用中需要高频驱动的矛盾，又通过维持PWM信号占空比不变保证了输出功率的稳定。根据上述工作原理过程描述可知，PWM信号频率变换电路的设计关键在于先对输入的外部PWM控制信号V_PWM进行电平转换，其高、低电平和三角波的峰值、谷值电压保持严格一致，经电平转后PWM信号的平均值和三角波进行比较，进而产生新的PWM信号，频率变换为三角波的频率，占空比保持和输入的外部PWM控制信号V_PWM号一致。即PWM信号频率变换电路只改变外部PWM控制信号V_PWM的频率，不改变其占空比，使外部高压功率管NMOS1和外部低压功率管NMOS2的平均功率和频率变换前保持一致。

所述浮地稳压电路包括电阻R2、电阻R3、二极管D1、晶体管NMOS6、稳压二极管D2、稳压二极管D3和稳压二极管D4；所述电阻R2和电阻R3的一端连接后接所述升压电路的输出端电压压V _BST，所述电阻R2的另一端接所述稳压二极管D2的阴极，所述稳压二极管D2的阳极接所述稳压二极管D3的阴极，所述稳压二极管D3的阳极接所述稳压二极管D4的阴极，所述稳压二极管D4的阳极接所述浮动电压V _S；所述电阻R3的另一端接所述二极管D1的阳极，所述二极管D1的阴极接所述晶体管NMOS6的漏极，所述晶体管NMOS6的栅极接所述电阻R2与所述稳压二极管D2的接点，所述晶体管NMOS6的源极为所述浮地稳压电路的输出端V_H。电阻R2和电阻R3为限流电阻，串联的稳压二极管D2、稳压二极管D3和稳压二极管D4为所述晶体管NMOS6的栅极提供稳定的参考电压，该参考电压的值为稳压二极管D2、稳压二极管D3和稳压二极管D4的稳压电压，输出端V_H为高压驱动电路的电源，浮动电压V _S为高压驱动电路的地，V _H压-V _S的电压值为晶体管NMOS6的栅极参考电压减去晶体管NMOS6的导通电压V _GS6，该电压差值适宜稳定在15V左右，符合一般NMOS功率管的驱动要求。当V _BST较低，V _H压-V _S的电压值也可以低于15V，取决于升压电路的输出电压值，V _H压-V _S的压差保持相对稳定，该压差小于晶体管NMOS1的栅-源击穿电压，但该电压绝对值随浮动电压V _S浮动。二极管D1可以在输入电源为非升压电源即电源V_DD时使该浮地稳压电路兼容自举升压工作方式，工作在周期性通断状态。

在不采用升压电路时，浮地稳压电路的电源为V_DD，电源为V_DD的电压V_DD压≤V _DDH压，二极管D1和晶体管NMOS6串联，外部功率管关断时，晶体管NMOS6的源极电压即浮动电压V _S为低电平，几乎为0，二极管D1导通，通过晶体管NMOS6为外部电容C1充电至电压约为V_DD压-V _GS6，当外部功率管再次导通时，浮动电压V _S升高到略低于V _DDH压的某个电压，外部电容C1上的电能不能突变，导致浮地稳压电路的输出电压V _H压升高，晶体管NMOS6的源极电压升高，二极管D1截止，外部电容C1上的电压保持稳定，维持外部高压功率管NMOS1的栅-源电压差，使外部功率管一直处于导通状态，从而实现在无升压电路或者升压电压不够高时对外部NMOS功率管的自举升压驱动，当晶体管NMOS1需要关断时，浮地稳压电路会限制输出电压，而不需要像传统自举升压电路要通过限制输入电源来限制驱动电路的电源，保证晶体不发生栅极和源极之间由于驱动电压过高而产生击穿。晶体管NMOS6为高压MOS管，漏极耐压高，可以承受的电压范围宽，所以，本实用新型所述的浮地稳压电路既能用于升压后的0-100%全占空比PWM驱动，又能用于无升压电路时在很宽输入电源电压范围内的自举升压驱动，对输入电源电压几乎无限制，适用性大幅度提高，能满足很多特殊应用需求。

本实用新型的半桥驱动电路还包括为所述浮地稳压电路供电的升压电路，所述PWM信号频率变换电路还提供一个时钟信号CLK给所述升压电路，升压电路的升压幅度和时钟信号CLK的幅度有关，控制时钟信号CLK的幅度可以控制输出端电压V _BST的大小，具体来说，三角波发生电路还包括反相器N8、反相器N9，所述反相器N7的输出端接所述反相器N8的输入端，所述反相器N8的输出端接所述反相器N9的输入端，所述反相器N9的输出端为时钟信号CLK。所述升压电路的输入端接电源V_DD，所述升压电路的输出端电压V _BST大于所述电源V_DDH的电压V _DDH压，所述电源V_DD的电压V _DD压小于所述电压V _DDH压，该驱动方案既可以应用于半桥驱动电路，也可以应用于全桥驱动电路。升压电路可以采用外部的电压升高电路代替，PWM信号频率变换电路产生的时钟信号CLK输出给该电压升高电路，外部的电压升高电路与内置的升压电路结构和工作是原理相同，只是位置的差异。

所述升压电路包括电阻R4、二极管D5、电阻R5、二极管D6、电容C4和电容C5；所述电阻R4的一端接所述电源V_DD，另一端接所述二极管D5的阳极，所述二极管D5的阴极接所述电阻R5的一端，所述电阻R5的另一端接所述二极管D6的阳极，所述二极管D6的阴极与所述电容C5的一端连接，所述电容C5的另一端接地，所述电容C5和二极管D6的接点为所述升压电路的输出端电压V_BST，所述电容C4的一端接所述二极管D5和电阻R5的接点，另一端接所述时钟信号CLK。

当时钟信号CLK为低电平电压为0时，电源V_DD通过电阻R4和二极管D5给电容C4充电，若电阻R4的压差为V _R4，二极管D5的压差为V _D5, 电容C4充电至V _DD压-V _R4-V _D5,当时钟信号CLK为高电平电压为V _CLK时，由于电容C4上的电压不能突变，导致二极管D5截止，二极管D6导通，电容C4通过电阻R5和二极管D6给电容C5充电，V _D5为电阻R5的压差，V _D6为二极管D6的压差，经过多个周期后，电容C5的电压大约稳定在V _DD压+V _CLK-V _R4-V _D5-V _R5-V _D6实现升压，升压值主要和时钟电压V _CLK幅度有关。

本实用新型的升压电路、浮地稳压电路、高压驱动电路、低压驱动电路和PWM信号频率变换电路被封装成一个集成块，构成半桥驱动电路主体部分，也可以构成全桥电路，该集成块不含集成芯片通用的单元模块，如偏置电压源和电流源等基本电路。

以上的实施方式不能限定本发明创造的保护范围，专业技术领域的人员在不脱离本发明创造整体构思的情况下，所做的均等修饰与变化，均仍属于本发明创造涵盖的范围之内。

Claims

1.一种采用浮地稳压及升压的半桥驱动电路，包括受控于PWM控制的高压驱动电路，所述高压驱动电路用于控制外部高压功率管NMOS1的栅极；其特征在于还包括浮地稳压电路和为所述浮地稳压电路供电的升压电路，所述浮地稳压电路给所述高压驱动电路供电，所述浮地稳压电路和高压驱动电路的参考地电压为所述外部高压功率管NMOS1的源极电压即浮动电压V _S。

2.根据权利要求1所述的采用浮地稳压及升压的半桥驱动电路，其特征在于还包括受控于PWM控制的低压驱动电路，所述低压驱动电路用于控制外部低压功率管NMOS2的栅极；所述外部高压功率管NMOS1的源极与所述外部低压功率管NMOS2的漏极连接，所述外部高压功率管NMOS1的漏极接电源V_DDH，所述外部低压功率管NMOS2的源极接地。

3.根据权利要求1所述的采用浮地稳压及升压的半桥驱动电路，其特征在于所述浮地稳压电路的输出端V_H与所述外部高压功率管NMOS1的源极之间连接有外部电容C1。

4.根据权利要求1所述的采用浮地稳压及升压的半桥驱动电路，其特征在于所述浮地稳压电路包括电阻R2、电阻R3、二极管D1、晶体管NMOS6、稳压二极管D2、稳压二极管D3和稳压二极管D4；所述电阻R2和电阻R3的一端连接后接所述升压电路的输出端，所述电阻R2的另一端接所述稳压二极管D2的阴极，所述稳压二极管D2的阳极接所述稳压二极管D3的阴极，所述稳压二极管D3的阳极接所述稳压二极管D4的阴极，所述稳压二极管D4的阳极接所述浮动电压V _S；所述电阻R3的另一端接所述二极管D1的阳极，所述二极管D1的阴极接所述晶体管NMOS6的漏极，所述晶体管NMOS6的栅极接所述电阻R2与所述稳压二极管D2的接点，所述晶体管NMOS6的源极为所述浮地稳压电路的输出端V_H。

5.根据权利要求1所述的采用浮地稳压及升压的半桥驱动电路，其特征在于所述升压电路的输入端接电源V_DD，所述升压电路的输出端电压V _BST大于所述电源V_DDH的电压V _DDH压，所述电源V_DD的电压V _DD压小于所述电压V _DDH压。

6.根据权利要求5所述的采用浮地稳压及升压的半桥驱动电路，其特征在于所述升压电路包括电阻R4、二极管D5、电阻R5、二极管D6、电容C4和电容C5；所述电阻R4的一端接所述电源V_DD，另一端接所述二极管D5的阳极，所述二极管D5的阴极接所述电阻R5的一端，所述电阻R5的另一端接所述二极管D6的阳极，所述二极管D6的阴极与所述电容C5的一端连接，所述电容C5的另一端接地，所述电容C5和二极管D6的接点为所述升压电路的输出端电压V _BST，所述电容C4的一端接所述二极管D5和电阻R5的接点，另一端接时钟信号CLK。

7.根据权利要求2所述的采用浮地稳压及升压的半桥驱动电路，其特征在于所述升压电路、浮地稳压电路、高压驱动电路和低压驱动电路被封装成一个集成块。