CN115029672B - 溅射方法及半导体器件的制造方法 - Google Patents
溅射方法及半导体器件的制造方法 Download PDFInfo
- Publication number
- CN115029672B CN115029672B CN202210958211.0A CN202210958211A CN115029672B CN 115029672 B CN115029672 B CN 115029672B CN 202210958211 A CN202210958211 A CN 202210958211A CN 115029672 B CN115029672 B CN 115029672B
- Authority
- CN
- China
- Prior art keywords
- substrate
- sputtering
- voltage
- electrostatic chuck
- barrier layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/34—Sputtering
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/02—Pretreatment of the material to be coated
- C23C14/024—Deposition of sublayers, e.g. to promote adhesion of the coating
- C23C14/025—Metallic sublayers
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/0641—Nitrides
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/50—Substrate holders
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/54—Controlling or regulating the coating process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
- H01J37/3411—Constructional aspects of the reactor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Physics & Mathematics (AREA)
- Analytical Chemistry (AREA)
- Plasma & Fusion (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physical Vapour Deposition (AREA)
Abstract
本发明提供一种溅射方法及半导体器件的制造方法，溅射方法包括：提供一衬底，衬底中形成有开口；利用第一电压将衬底固定于溅射设备的静电卡盘上；执行溅射工艺以形成粘附层及阻挡层，在溅射工艺中利用第二电压将衬底固定于静电卡盘上，第二电压小于第一电压，且静电卡盘的进气开关处于关闭状态；形成导电材料层。本发明中，利用第二电压以减小衬底与静电卡盘接触的紧密程度，及关闭静电卡盘的进气开关以减少气体带走衬底的热量，从而减少或防止衬底的热量损失，以使粘附层及阻挡层的应力在衬底的较高温度中得以逐渐释放，进而减少裂纹或剥落的出现，提高了其制造良率。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种溅射方法及半导体器件的制造方法。
背景技术
在半导体工艺制程中，利用钨塞作为互连结构应用较为广泛。钨塞的形成过程可包括：在接触孔中形成粘附层（例如钛），所述粘附层覆盖接触孔的内壁，再形成阻挡层（例如氮化钛），所述阻挡层覆盖粘附层，再执行退火工艺，并在开口中填充钨以形成钨塞。
通常利用常温溅射机台（装置）形成上述粘附层及阻挡层。但是，执行退火工艺后，经常发现粘附层或阻挡层出现裂纹（Crack）或剥落（Peeling）缺陷，严重影响产品良率。业界尝试采用IMP（Ionized metal plasma，离子化金属）溅射设备形成粘附层，并采用两步法形成阻挡层，即，首先在粘附层上利用常温溅射机台形成部分厚度（较薄）的阻挡层，再利用MOCVD（金属有机化学气相沉积）设备形成剩余厚度（较厚）的阻挡层，由此以改善上述问题。
然而，上述利用IMP设备及MOCVD设备形成粘附层及阻挡层不仅成本较高，需要额外的机台，并且增加了工艺复杂程度，不利于制造成本的降低。
发明内容
本发明的目的在于提供一种溅射方法及半导体器件的制造方法，用以提高产品的制造良率并降低其制造成本。
为解决上述技术问题，本发明提供的溅射方法，包括：提供一衬底，所述衬底中形成有开口；将所述衬底置于溅射设备的静电卡盘的正面上，并设置所述静电卡盘的电压为第一电压；执行溅射工艺以在所述开口内依次形成粘附层及阻挡层，在执行所述溅射工艺时设置所述静电卡盘的电压为第二电压，所述第二电压小于所述第一电压，且所述静电卡盘的背面所连接的进气管道上的进气开关处于关闭状态。
可选的，所述第一电压为200伏特~600伏特，所述第一电压的持续时间为1秒~10秒。
可选的，所述第二电压为1~50伏特。
可选的，所述溅射设备为常温直流溅射设备，所述常温直流溅射设备的静电卡盘中未设置加热单元。
可选的，所述粘附层的材质包括钛，所述阻挡层的材质包括氮化钛，所述衬底的材质包括硅。
可选的，所述溅射工艺中的工艺气体从所述衬底的上方通入，且在形成所述粘附层时的工艺气体包括氩气，在形成所述阻挡层时的工艺气体包括氩气及氮气。
可选的，所述溅射工艺中电源功率为25000瓦特~40000瓦特。
可选的，形成所述粘附层时的电源功率大于形成所述阻挡层时的电源功率。
可选的，所述导电材料层的材质包括钨。
可选的，在所述溅射设备的同一个溅射腔室中依次形成所述粘附层及所述阻挡层。
基于本发明的另一方面，本实施例还提供一种半导体器件的制造方法，采用如上述的溅射方法在开口内依次形成粘附层及阻挡层。
综上所述，本发明提供的溅射方法中：利用设置第一电压将衬底固定于静电卡盘上后，在溅射工艺过程中通过设置小于第一电压的第二电压以减小衬底与静电卡盘接触的紧密程度，并且关闭静电卡盘的进气开关以减少气体带走衬底的热量，从而减少或防止衬底的热量损失。另外，利用溅射工艺过程中离子溅射到衬底的能量使衬底的温度升高，以使粘附层及阻挡层在形成过程中的应力在衬底的较高温度中得以逐渐释放，进而减少或避免裂纹或剥落的出现，提高了其制造良率。在上述过程中，并未采用额外的设备、装置或者工艺步骤，使其具有较低的制造成本。
附图说明
本领域的普通技术人员应当理解，提供的附图用于更好地理解本发明，而不对本发明的范围构成任何限定。
图1为本申请实施例提供的溅射方法的流程图。
图2a~图2d是本申请实施例提供的溅射方法的相应步骤对应的结构示意图。
附图中：10-衬底；11-介质层；12-开口；13—静电卡盘；14-静电卡盘的进气开关；21-粘附层；22-阻挡层；30-导电材料层。
具体实施方式
为使本发明的目的、优点和特征更加清楚，以下结合附图和具体实施例对本发明作进一步详细说明。需说明的是，附图均采用非常简化的形式且未按比例绘制，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
如在本发明中所使用的，单数形式“一”、“一个”以及“该”包括复数对象，术语“或”通常是以包括“和/或”的含义而进行使用的，术语“若干”通常是以包括“至少一个”的含义而进行使用的，术语“至少两个”通常是以包括“两个或两个以上”的含义而进行使用的，此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括一个或者至少两个该特征，除非内容另外明确指出外。
图1为本申请实施例提供的溅射方法的流程图。
如图1所示，本实施例提供的溅射方法，包括：
S1：提供一衬底，所述衬底中形成有开口；
S2：将所述衬底置于溅射设备的静电卡盘的正面上，并设置所述静电卡盘的电压为第一电压；
S3：执行溅射工艺以在所述开口内依次形成粘附层及阻挡层，在执行所述溅射工艺时设置所述静电卡盘的电压为第二电压，所述第二电压小于所述第一电压，且所述静电卡盘的背面所连接的进气管道上的进气开关处于关闭状态。
图2a~图2d是本申请实施例提供的溅射方法的相应步骤对应的结构示意图。接下来，将结合图2a~图2d对溅射方法进行详细说明。
下面将结合流程图对溅射方法进行详细介绍。
首先，请参照图2a，执行步骤S1，提供一衬底10，衬底10中形成有开口12。
其中，衬底10可以是本领域技术人员所熟知的任意合适的基底材料，例如可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。本实施例中以衬底10的材质为硅为例加以说明。
衬底10上覆盖有介质层11，介质层11覆盖衬底10的表面，并在介质层11中形成有暴露衬底10中的元件层（未示出）的开口12。开口12可为接触孔，并部分延伸至元件层中，以增大接触面积，降低接触电阻。其中，介质层11可为层间介质层或者金属间介质层，元件层可为源漏结构、栅极结构或者其他（上一级）互连结构（例如接触孔插塞或者互连线）。在实际中，开口12还可包括接触孔以及位于其上的互连线沟槽（导电沟槽中形成互连线），以便在形成接触孔插塞的同时形成互连线。
在本实施例中，衬底10上覆盖的介质层11为层间介质层（ILD），开口12为层间介质层中的接触孔，并暴露衬底10中的源漏结构（元件层）。
接着，请参照图2b，执行步骤S2，将衬底10置于溅射设备的静电卡盘13的正面上，并设置静电卡盘13的电压为第一电压。
溅射设备具有多个腔室（Chamber），衬底10在多个腔室中顺次流转以溅射形成膜层，多个腔室（Chamber）可包括预除气腔室、预清洗腔室以及镀膜腔室。其中，预除气腔室利用高温（例如200℃~300℃）去除衬底10中的水汽，预清洗腔室利用离子（例如氩离子）冲刷衬底10的表面以及开口12的内壁的颗粒及氧化层，镀膜腔室可用于在衬底10的表面及开口12的内壁上形成相应的溅射膜层。溅射设备可以仅包含一个镀膜腔室，也可以包含至少两个以上镀膜腔室以分步骤形成同一溅射膜层或至少两个溅射膜层。
在本实施例中，在同一个镀膜腔室内先后（依次）形成粘附层21及阻挡层22，减少不同镀膜腔室的流转，以提高制造效率。
具体的，将衬底10放置于镀膜腔室的静电卡盘13（Electro Static Chuck，ESC）上。静电卡盘13具有一个或多个嵌入的电极（图中未示出），以产生使用静电将衬底10保持在静电卡盘13上的电场。静电卡盘13中连接设置有进气管道，利用该进气管路从衬底的背面或边缘通入工艺气体，并在位于静电卡盘13的背面的进气管道上设置有进气开关14。当然实际中，静电卡盘13中还可设置有其他结构，例如举升结构，通过举升结构以实现衬底10的取放。
将衬底10准确定位于静电卡盘13上后，设置静电卡盘13的电压为第一电压并持续预设时间，第一电压例如为200伏特~600伏特，预设时间可为1秒~10秒，使衬底10固定（吸附）于静电卡盘13上不会发生偏移。实际中，静电卡盘13中还可设置有举升结构、进气结构，通过举升结构以实现衬底10的取放，以及通过进气结构的进气开关14控制部分工艺气体通入镀膜腔室。不难理解，第一电压越大，持续时间越长，静电卡盘13对衬底10的静电吸附效果越强，则衬底10与静电卡盘13的接触越紧密。
接着，请参照图2c，执行步骤S3，执行溅射工艺以分别形成粘附层21及阻挡层22，粘附层21覆盖开口12的内壁，阻挡层22覆盖粘附层21，在溅射工艺中利用第二电压将衬底10固定于静电卡盘13上，第二电压小于第一电压，且静电卡盘13的进气开关14处于关闭状态。
在静电卡盘13的第一电压持续预设时间（例如1秒~10秒）后，将第一电压切换设置为第二电压，且第二电压小于第一电压，以减少衬底10与静电卡盘13的接触的紧密程度，用于减少衬底10与静电卡盘13之间的热传导率。第二电压可持续至溅射工艺结束，第二电压可为1~50伏特，实验发现，如果设置第二电压越小，上述降低衬底10与静电卡盘13的热传导率的效果越好，又兼顾了静电卡盘13的固定效果。
在上述将静电卡盘13切换为第二电压的同时，即可从衬底10的正面通入第一工艺气体执行溅射工艺以形成覆盖衬底10及开口12的内壁的粘附层21。在本实施例中，以衬底10为硅衬底，且后续在开口12中填充的导电材料层30包括钨为例，粘附层21的材料为钛，第一工艺气体包括氩气。
需要特别说明的是，在执行溅射工艺时，静电卡盘的进气开关14（例如从衬底10背面的边缘进气）处于关闭状态，以防止气体（常温）从衬底10背面进入时带走衬底10的热量，使衬底10的温度降低。经过前述预除气处理及预清洁处理的衬底10在进入镀膜腔室时，其温度是高于镀膜腔室的温度（常温溅射机台），在溅射过程中靶材离子轰击衬底10使得衬底10温度上升，而通过设置第二电压降低衬底10与静电卡盘13的热传导率以及防止静电卡盘13的进气带走热量的方式，使得在执行溅射工艺过程中衬底10处于较高温度（相对于其他常温溅射机台的衬底），其温度可为100℃~300℃。当然，刚开始衬底10的温度可能相对较低，但随着执行溅射工艺而逐渐升温。
在衬底10上溅射形成粘附层21的过程中，通过衬底10较高的温度（加热温度）可使得在粘附层21成膜过程中的应力被释放，而不是一直积累应力从而导致发生裂纹、剥落等缺陷。并且，在上述溅射工艺过程中，并不需要专门针对衬底10的加热装置（加热单元），例如设置于静电卡盘13的背面用于衬底10加热的加热装置，由此，上述方法特别适用于利用常温溅射设备形成质量较佳（应力较小）的粘附层21，当然，将上述方法应用于具有对衬底10加热装置的溅射设备（非常温溅射设备），也可通过不使用加热单元而减少相应的能耗以及加热单元相关的维护成本。
另外，由于关闭了静电卡盘的进气开关14，避免了工艺气体对衬底10的从背面的冲击力影响，还可第二电压设置为较小值（例如设置为1伏特），以减少衬底10与静电卡盘13的接触的紧密程度以减少两者之间的热传导率，从而提高在衬底10在溅射工艺过程中的温度及升温速率。
在衬底10上及开口12的内壁形成粘附层21后，从衬底10的正面通入第二工艺气体，以在粘附层21上反应溅射形成阻挡层22。以粘附层21的材料包括钛为例，第二工艺气体可包括氮气及氩气，在同一镀膜腔室中形成氮化钛以作为阻挡层22。与形成粘附层21的过程类似，溅射形成阻挡层22的过程中，静电卡盘13维持第二电压，且静电卡盘的进气开关14处于关闭状态。相较于粘附层21，阻挡层22的厚度更厚（本实施例中可为50nm~60nm），阻挡层22的应力更大，由此，在溅射形成阻挡层22的过程中衬底10的较高温度对阻挡层22的应力释放的效果及作用更明显。
以通过自电离电浆方式（Self-Ionized Plasma，SIP）的溅射工艺形成粘附层21及阻挡层22为例，溅射工艺中电源功率（直流电源）为25000瓦特~40000瓦特，形成粘附层21时的直流电源功率大于形成阻挡层22时的直流电源功率，形成粘附层21时的直流电源功率例如为37000瓦特，形成阻挡层22时的直流电源功率例如为33000瓦特。当然，本实施例并不以溅射工艺的电源类型或电离方式为限制，其溅射电源还可为射频电源，其电离方式还可为其他可行的电离方式。
此外，在实际中，当关闭静电卡盘的进气开关14时，还可适当增大衬底10正面的工艺气体（包括第一工艺气体及第二工艺气体）的通入流量，以尽量减少工艺参数的变动。
执行上述溅射工艺形成粘附层21及阻挡层22后，再执行退火工艺，以降低后续的接触电阻，该退火工艺可为快速热退火或者激光扫描退火，以快速热退火为例，其退火温度可为100℃~300℃，退火时间可为5分钟~15分钟。应理解，若开口12底部的元件层包括硅（重掺杂），退火工艺还可以使开口12底部的硅与粘附层21形成钛硅化物。
接着，请参照图2d，形成导电材料层30，导电材料层30覆盖阻挡层22，并填充开口12。
以粘附层21的材质包括钛且阻挡层22的材质包括氮化钛为例，导电材料层30的材质为钨，并可通过CVD工艺形成钨。导电材料层30覆盖衬底10表面上及开口12内的阻挡层22，并延伸至开口12的上方，去除衬底10上的导电材料层30、阻挡层22、粘附层21以及开口12上述的导电材料层30，以开口12中的导电材料层30、粘附层21及阻挡层22作为互连结构。
本实施例还提供一种半导体器件的制造方法，该半导体器件具有互连结构，且至少一互连结构采用如上述的溅射方法在开口内依次形成粘附层及阻挡层，即该半导体器件的制造方法包括如上述的溅射方法。
综上所述，本发明提供的溅射方法中：利用设置第一电压将衬底固定于静电卡盘上后，在溅射工艺过程中通过设置小于第一电压的第二电压以减小衬底与静电卡盘接触的紧密程度，并且关闭静电卡盘的进气开关以减少气体带走衬底的热量，从而减少或防止衬底的热量损失。另外，利用溅射工艺过程中离子溅射到衬底的能量使衬底的温度升高，以使粘附层及阻挡层在形成过程中的应力在衬底的较高温度中得以逐渐释放，进而减少或避免裂纹或剥落的出现，提高了其制造良率。在上述过程中，并未采用额外的设备、装置或者工艺步骤，使其具有较低的制造成本。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (8)
1.一种溅射方法，其特征在于，包括：
提供一衬底，所述衬底中形成有开口；
将所述衬底置于溅射设备的静电卡盘的正面上，并设置所述静电卡盘的电压为第一电压，所述第一电压为200伏特~600伏特，所述第一电压的持续时间为1秒~10秒；
执行溅射工艺以在所述开口内依次形成粘附层及阻挡层，在执行所述溅射工艺时设置所述静电卡盘的电压为第二电压，所述第二电压小于所述第一电压，且所述静电卡盘的背面所连接的进气管道上的进气开关处于关闭状态，所述第二电压为1伏特~50伏特。
2.根据权利要求1所述的溅射方法，其特征在于，所述溅射设备为常温直流溅射设备，所述常温直流溅射设备的静电卡盘中未设置加热单元。
3.根据权利要求2所述的溅射方法，其特征在于，所述粘附层的材质包括钛，所述阻挡层的材质包括氮化钛，所述衬底的材质包括硅。
4.根据权利要求3所述的溅射方法，其特征在于，所述溅射工艺中的工艺气体从所述衬底的上方通入，且在形成所述粘附层时的工艺气体包括氩气，在形成所述阻挡层时的工艺气体包括氩气及氮气。
5.根据权利要求3所述的溅射方法，其特征在于，所述溅射工艺中电源功率为25000瓦~40000瓦。
6.根据权利要求5所述的溅射方法，其特征在于，形成所述粘附层时的电源功率大于形成所述阻挡层时的电源功率。
7.根据权利要求3所述的溅射方法，其特征在于，在所述溅射设备的同一个溅射腔室中依次形成所述粘附层及所述阻挡层。
8.一种半导体器件的制造方法，其特征在于，采用如权利要求1至7中任一项所述的溅射方法在开口内依次形成粘附层及阻挡层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210958211.0A CN115029672B (zh) | 2022-08-11 | 2022-08-11 | 溅射方法及半导体器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210958211.0A CN115029672B (zh) | 2022-08-11 | 2022-08-11 | 溅射方法及半导体器件的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115029672A CN115029672A (zh) | 2022-09-09 |
| CN115029672B true CN115029672B (zh) | 2022-11-04 |
Family
ID=83129937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210958211.0A Active CN115029672B (zh) | 2022-08-11 | 2022-08-11 | 溅射方法及半导体器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115029672B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117127154A (zh) * | 2023-10-16 | 2023-11-28 | 粤芯半导体技术股份有限公司 | 一种半导体器件中的互连金属的沉积方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7033931B2 (en) * | 2003-08-01 | 2006-04-25 | Agere Systems Inc. | Temperature optimization of a physical vapor deposition process to prevent extrusion into openings |
| JP6217233B2 (ja) * | 2013-08-21 | 2017-10-25 | 住友電気工業株式会社 | 半導体装置の製造方法 |
-
2022
- 2022-08-11 CN CN202210958211.0A patent/CN115029672B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN115029672A (zh) | 2022-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6245654B1 (en) | Method for preventing tungsten contact/via plug loss after a backside pressure fault | |
| CN115029672B (zh) | 溅射方法及半导体器件的制造方法 | |
| US9758896B2 (en) | Forming cobalt interconnections on a substrate | |
| WO2002058132A1 (en) | A method of filling trenches | |
| JP2001230256A (ja) | 半導体素子接着層構造および構造形成プロセス | |
| TWI801374B (zh) | 阻障膜沉積及處理 | |
| US8906806B2 (en) | Method of manufacturing semiconductor device | |
| US6254739B1 (en) | Pre-treatment for salicide process | |
| US7632737B2 (en) | Protection in integrated circuits | |
| US7220623B2 (en) | Method for manufacturing silicide and semiconductor with the silicide | |
| CN115058695B (zh) | 溅射方法及半导体器件的制造方法 | |
| CN110473775A (zh) | 改善薄膜剥离的方法 | |
| KR100458297B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR100497200B1 (ko) | 스퍼터 식각 방법 및 이를 이용하여 형성된 반도체 소자의금속플러그 | |
| JP2009094380A (ja) | 半導体装置の製造方法 | |
| JP4301628B2 (ja) | ドライエッチング方法 | |
| CN115084374B (zh) | Mim电容结构的形成方法 | |
| JPH11354466A (ja) | 接点用開口を有する半導体基板に接点を形成する方法 | |
| JP2005079199A (ja) | 半導体製造方法 | |
| KR100282985B1 (ko) | 반도체 소자의 확산 장벽 금속 형성 방법 | |
| KR20060104398A (ko) | 반도체 소자의 제조 방법 | |
| JPH11354633A (ja) | 半導体装置の製造方法 | |
| KR100602789B1 (ko) | 반도체 소자의 장벽금속막 형성 방법 | |
| KR20080040070A (ko) | 스퍼터링을 이용한 반도체 제조장치 | |
| KR20090080277A (ko) | 반도체 소자의 금속 배선 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: No. 28, Fenghuang 5th Road, Zhongxin Guangzhou Knowledge City, Huangpu District, Guangzhou, Guangdong 510000 Patentee after: Yuexin Semiconductor Technology Co.,Ltd. Address before: No. 28, Fenghuang 5th Road, Zhongxin Guangzhou Knowledge City, Huangpu District, Guangzhou, Guangdong 510000 Patentee before: Guangzhou Yuexin Semiconductor Technology Co.,Ltd. |