CN117127154A - 一种半导体器件中的互连金属的沉积方法 - Google Patents
一种半导体器件中的互连金属的沉积方法 Download PDFInfo
- Publication number
- CN117127154A CN117127154A CN202311337022.2A CN202311337022A CN117127154A CN 117127154 A CN117127154 A CN 117127154A CN 202311337022 A CN202311337022 A CN 202311337022A CN 117127154 A CN117127154 A CN 117127154A
- Authority
- CN
- China
- Prior art keywords
- deposition
- preset
- substrate
- layer
- deposited
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000151 deposition Methods 0.000 title claims abstract description 541
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 155
- 239000002184 metal Substances 0.000 title claims abstract description 155
- 238000000034 method Methods 0.000 title claims abstract description 93
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 230000008021 deposition Effects 0.000 claims abstract description 521
- 239000000758 substrate Substances 0.000 claims abstract description 104
- 238000005137 deposition process Methods 0.000 claims abstract description 10
- 230000008569 process Effects 0.000 claims description 65
- 239000007789 gas Substances 0.000 claims description 49
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 39
- 229910052710 silicon Inorganic materials 0.000 claims description 39
- 239000010703 silicon Substances 0.000 claims description 39
- 238000004544 sputter deposition Methods 0.000 claims description 38
- 238000001816 cooling Methods 0.000 claims description 37
- 238000010438 heat treatment Methods 0.000 claims description 21
- 238000001556 precipitation Methods 0.000 claims description 18
- 239000011261 inert gas Substances 0.000 claims description 16
- 238000001179 sorption measurement Methods 0.000 claims description 15
- 239000013077 target material Substances 0.000 claims description 10
- 238000001465 metallisation Methods 0.000 claims description 8
- 230000008859 change Effects 0.000 claims description 6
- 238000007872 degassing Methods 0.000 claims description 5
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims 1
- 230000037230 mobility Effects 0.000 description 20
- 230000000694 effects Effects 0.000 description 10
- 229910052782 aluminium Inorganic materials 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- 230000007547 defect Effects 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- -1 aluminum-silicon-copper Chemical compound 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 230000001376 precipitating effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/34—Sputtering
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/02—Pretreatment of the material to be coated
- C23C14/021—Cleaning or etching treatments
- C23C14/022—Cleaning or etching treatments by means of bombardment with energetic particles or radiation
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/02—Pretreatment of the material to be coated
- C23C14/024—Deposition of sublayers, e.g. to promote adhesion of the coating
- C23C14/025—Metallic sublayers
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/14—Metallic material, boron or silicon
- C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
- C23C14/165—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon by cathodic sputtering
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/54—Controlling or regulating the coating process
- C23C14/542—Controlling the film thickness or evaporation rate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32051—Deposition of metallic or metal-silicide layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Organic Chemistry (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本申请提供了一种半导体器件中的互连金属的沉积方法，其中，该方法包括：在待沉积衬底的表面上按照第一预设沉积条件执行互连金属的第一次沉积操作，以得到在所述待沉积衬底的表面上沉积的第一沉积层，第一预设沉积条件用于限制第一沉积层的互连金属的晶粒尺寸；在所述第一沉积层的表面按照第二预设沉积条件执行互连金属的第二次沉积操作，以在所述第一沉积层的表面沉积第二沉积层，第二预设沉积条件用于限制沉积过程中互连金属的原子迁移率及沉积速率；在所述第二沉积层的表面按照第三预设沉积条件执行互连金属的第三次沉积操作，以在所述第二沉积层的表面沉积的第三沉积层，第三预设沉积条件用于限制沉积操作形成的沉积层厚度及沉积速率。
Description
技术领域
本申请涉及金属沉积技术领域，尤其涉及一种半导体器件中的互连金属的沉积方法。
背景技术
在集成电路制造工艺中广泛应用互连金属进行金属薄膜沉积，以形成互连结构，从而连接前道工艺产生的不同功能区。但是，使用含有硅的金属进行金属沉积时，由于铝硅互溶且硅在铝中的溶解度较大，硅易通过扩散效应进入金属铝中，同时铝会回填到硅扩散所形成的孔隙中，因而在铝硅接触区形成“尖峰”，易导致器件短路，常通过在铝中掺入硅和铜形成铝硅铜合金(AlSiCu)以强化互连金属的可靠性、提高器件性能。由于在各个温度下硅在铝中的固溶度不同，高温下硅更加溶于铝，从而在沉积过程中为了防止硅析出而在高温情况下沉积铝硅铜，而持续的高温沉积则会增大金属沉积薄膜的晶粒尺寸，影响后续的薄膜刻蚀工艺，严重时也会造成薄膜刻蚀后的残留等问题，影响集成电路的器件性能。
发明内容
有鉴于此，本申请的目的在于至少提供一种半导体器件中的互连金属的沉积方法，通过对待沉积衬底按序依次进行多次沉积操作，在第一次沉积操作生成互连金属的晶粒尺寸较小的第一沉积层，在第二次沉积过程中提高互连金属层表面原子迁移率沉积出第二沉积层，以提高第二沉积层的填充能力，在第三次沉积操作时保持高温沉积，提高互连金属中硅的溶解度，降低互连金属表面的硅析出以生成第三沉积层，以使第一沉积层、第二沉积层以及第三沉积层的厚度之和为目标沉积厚度，从而完成互连金属的沉积，解决了现有技术中互连金属沉积而生成的沉积层的晶粒尺寸较大且存在较多缝隙的技术问题，达到了减少晶粒尺寸以避免后期刻蚀时出现残留缺陷，以及减少互连金属表面硅析出，降低缺陷的技术效果。
本申请主要包括以下几个方面：
第一方面，本申请实施例提供一种半导体器件中的互连金属的沉积方法，方法包括：在待沉积衬底的表面上按照第一预设沉积条件执行互连金属的第一次沉积操作，以得到在所述待沉积衬底的表面上沉积的第一沉积层，所述第一预设沉积条件用于限制第一沉积层的互连金属的晶粒尺寸；在所述第一沉积层的表面按照第二预设沉积条件执行互连金属的第二次沉积操作，以在所述第一沉积层的表面沉积第二沉积层，所述第二预设沉积条件用于限制沉积过程中互连金属的原子迁移率及沉积速率；在所述第二沉积层的表面按照第三预设沉积条件执行互连金属的第三次沉积操作，以在所述第二沉积层的表面沉积的第三沉积层，所述第三预设沉积条件用于限制沉积操作的沉积速率及形成的沉积层厚度，以提高沉积效率，同时使得第一沉积层的厚度、第二沉积层的厚度和第三沉积层的厚度之和为沉积互连金属的目标沉积厚度。
可选地，所述第一预设沉积条件包括：通过控制第一次沉积操作的沉积温度、沉积速率，以减小形成第一沉积层的互连金属的晶粒尺寸，所述第二预设沉积条件包括：通过控制第二次沉积操作的沉积温度、沉积速率，以提高形成第二沉积层的互连金属的原子迁移率并降低沉积速率，所述第三预设沉积条件包括：通过控制第三次沉积操作的沉积温度、沉积速率和沉积时间，以提高形成第三沉积层的沉积层沉积速率并控制第三沉积层的厚度。
可选地，所述待沉积衬底被布置在沉积腔内的静电卡盘上，所述待沉积衬底的底面与所述静电卡盘接触，所述待沉积衬底将所述沉积腔划分为所述待沉积衬底的表面之上的第一沉积腔和所述待沉积衬底的底面之下的第二沉积腔，在第一沉积腔内位于所述待沉积衬底的表面的上方设置有互连金属靶材，通过向所述互连金属靶材施加溅射功率来沉积互连金属，其中，通过改变施加在互连金属靶材上的溅射功率，来控制沉积操作的沉积速率，以及通过仅对第一沉积腔充入预设工艺气体，或，对所述第一沉积腔及所述第二沉积腔均充入预设工艺气体并对所述静电卡盘施加吸附电压，来控制沉积操作的沉积温度，以改变互连金属的原子迁移率和改变互连金属的晶粒尺寸，以及通过改变沉积时间，来控制沉积操作的沉积层厚度。
可选地，所述第一预设沉积条件包括施加在所述互连金属靶材上的第一预设溅射功率、对第一沉积腔充入预设工艺气体，所述第一预设溅射功率为第一预设功率范围内的任一功率，通过以下方式执行互连金属的第一次沉积操作：仅对所述第一沉积腔充入预设工艺气体，以降低第一次沉积操作的沉积温度；在所述互连金属靶材上施加所述第一预设溅射功率，以提高沉积速率，以在第一次沉积操作过程中减小互连金属的晶粒尺寸，以在所述待沉积衬底的表面沉积出第一沉积层。
可选地，所述第二预设沉积条件包括施加在所述互连金属靶材上的第二预设溅射功率、对所述第一沉积腔充入预设工艺气体、对所述第二沉积腔充入预设工艺气体、对所述静电卡盘施加吸附电压，所述第二预设溅射功率为第二预设功率范围内的任一功率，通过以下方式执行互连金属的第二次沉积操作：对所述静电卡盘施加吸附电压，对所述第一沉积腔充入预设工艺气体，以及对所述第二沉积腔充入预设工艺气体，以提升第二次沉积操作的沉积温度；在所述互连金属靶材上施加所述第二预设溅射功率，以降低沉积速率，以在第二次沉积操作过程中提升互连金属的原子迁移率，以在所述第一沉积层的表面沉积出第二沉积层。
可选地，所述第三预设沉积条件包括加在所述互连金属靶材上的第三预设溅射功率、对所述第一沉积腔充入预设工艺气体、对所述第二沉积腔充入预设工艺气体、对所述静电卡盘施加吸附电压，所述第三预设溅射功率为第三预设功率范围内的任一功率，通过以下方式执行互连金属的第三次沉积操作：对所述静电卡盘施加吸附电压，对所述第一沉积腔充入预设工艺气体，以及对所述第二沉积腔充入预设工艺气体，以在第三次沉积操作过程中保持第二次沉积操作的沉积温度；在所述互连金属靶材上施加预设沉积时间的第三预设溅射功率，以提高沉积速率，以在预设沉积时间之后在所述第二沉积层的表面沉积出预设厚度的第三沉积层。
可选地，所述互连金属为含硅的合金。
可选地，所述方法还包括：在执行第三次沉积操作之后，得到具有所述目标沉积厚度的沉积层的待冷却衬底；将所述待冷却衬底移动至第一冷却腔内的第一托盘上，以将所述第一冷却腔分离为所述待冷却衬底的表面之上的第一真空腔与所述待冷却衬底的底面之下的第二真空腔，所述待冷却衬底的底面与所述第一托盘接触；对所述第一真空腔和所述第二真空腔在第一预设冷却时间内分别充入的预设惰性气体，以得到冷却后的目标衬底，所述第一预设冷却时间用于降低硅析出。
可选地，通过以下方式获取所述待沉积衬底：将待处理衬底移动至加热腔内的加热器上，所述待处理衬底为已执行前道工艺的晶圆，所述待处理衬底的表面为承载前道工艺所产生的器件的一面，所述加热器与所述待处理衬底的底面接触；在所述加热腔内充入预设惰性气体，以控制所述加热腔内的气压在预设保压时间段内维持为预设除气压强；在预设保压时间段结束之后对所述加热腔内的气体抽真空；将抽真空后的所述加热腔内的所述待处理衬底移动至第二冷却腔内的第二托盘上，以将所述第二冷却腔分离为所述待处理衬底的表面之上的第三真空腔与所述待处理衬底的底面之下的第四真空腔，所述待处理衬底的底面与所述第二托盘接触；对所述第三真空腔和所述第四真空腔在第二预设冷却时间内分别充入的预设惰性气体，得到所述待沉积衬底。
第二方面，本申请实施例还提供一种互连金属沉积设备，互连金属沉积设备用于执行上述第一方面或第一方面中任一种可能的实施方式中所述的沉积方法。
本申请实施例提供的一种半导体器件中的互连金属的沉积方法，方法包括：在待沉积衬底的表面上按照第一预设沉积条件执行互连金属的第一次沉积操作，以得到在所述待沉积衬底的表面上沉积的第一沉积层，所述第一预设沉积条件用于限制第一沉积层的互连金属的晶粒尺寸；在所述第一沉积层的表面按照第二预设沉积条件执行互连金属的第二次沉积操作，以在所述第一沉积层的表面沉积第二沉积层，所述第二预设沉积条件用于限制沉积过程中互连金属的原子迁移率及填充性能；在所述第二沉积层的表面按照第三预设沉积条件执行互连金属的第三次沉积操作，以在所述第二沉积层的表面沉积的第三沉积层，所述第三预设沉积条件用于限制沉积操作形成的互连金属层的硅溶解度及沉积层厚度，以使得互连金属层表面硅析出降低及第一沉积层的厚度、第二沉积层的厚度和第三沉积层的厚度之和为沉积互连金属的目标沉积厚度。本申请通过对待沉积衬底按序依次进行多次沉积操作，在第一次沉积操作生成互连金属的晶粒尺寸较小的第一沉积层，在第二次沉积过程中提高互连金属表面原子迁移率，得到高填充性能的第二沉积层，以提高互连金属的填充效果，在第三次沉积操作时生成第三沉积层，以使互连金属的硅溶解度提高及第一沉积层、第二沉积层以及第三沉积层的厚度之和为目标沉积厚度，从而完成互连金属的沉积，解决了现有技术中互连金属沉积而生成的沉积层的晶粒尺寸较大且存在较多缝隙的技术问题，达到了减少晶粒尺寸以避免后期刻蚀时出现残留缺陷，以及减少互连金属表面硅析出，降低缺陷的技术效果。
为使本申请的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1示出了本申请实施例所提供的一种半导体器件中的互连金属的沉积方法的流程图。
图2示出了本申请实施例所提供的沉积腔的示意图。
图3示出了本申请实施例所提供的第一冷却腔的示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，应当理解，本申请中的附图仅起到说明和描述的目的，并不用于限定本申请的保护范围。另外，应当理解，示意性的附图并未按实物比例绘制。本申请中使用的流程图示出了根据本申请的一些实施例实现的操作。应当理解，流程图的操作可以不按顺序实现，没有逻辑的上下文关系的步骤可以反转顺序或者同时实施。此外，本领域技术人员在本申请内容的指引下，可以向流程图添加一个或多个其他操作，也可以从流程图中移除一个或多个操作。
另外，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的全部其他实施例，都属于本申请保护的范围。
现有技术中，沉积含硅互连金属时常通过高温沉积或者互连金属沉积后进行高温热处理，以降低互连金属的硅析出，这都会使得沉积出的互连金属层的晶粒尺寸较大，导致后续进行刻蚀时容易产生金属残留等缺陷，若降低沉积温度也容易导致出现硅析出，且导致沉积过程中产生缝隙，从而影响器件性能。
基于此，本申请实施例提供了一种半导体器件中的互连金属的沉积方法，通过对待沉积衬底按序依次进行多次沉积操作，在第一次沉积操作生成互连金属的晶粒尺寸较小的第一沉积层，在第二次沉积过程中提高互连金属层表面原子迁移率沉积出第二沉积层，以提高第二沉积层的填充能力，在第三次沉积操作时保持高温沉积，提高互连金属中硅的溶解度，降低互连金属表面的硅析出以生成第三沉积层，以使第一沉积层、第二沉积层以及第三沉积层的厚度之和为目标沉积厚度，从而完成互连金属的沉积，解决了现有技术中互连金属沉积而生成的沉积层的晶粒尺寸较大且存在较多缝隙的技术问题，达到了减少晶粒尺寸以避免后期刻蚀时出现残留缺陷，以及减少互连金属表面硅析出，降低缺陷的技术效果：
请参阅图1，图1为本申请实施例所提供的一种半导体器件中的互连金属的沉积方法的流程图。如图1所示，本申请实施例提供的沉积方法，包括以下步骤：
S101：在待沉积衬底的表面上按照第一预设沉积条件执行互连金属的第一次沉积操作，以得到在所述待沉积衬底的表面上沉积的第一沉积层。
互连金属为含硅的合金，具体的，互连金属为铝硅铜。
第一预设沉积条件用于限制第一沉积层的互连金属的晶粒尺寸，第一预设沉积条件包括：通过控制第一次沉积操作的沉积温度、沉积速率，以减小形成第一沉积层的互连金属的晶粒尺寸。
具体的，第一沉积条件还包括，通过控制第一次沉积操作的沉积时间，来控制第一沉积层的厚度。
也就是说，通过第一预设沉积条件在待沉积衬底的表面上沉积出晶粒尺寸较小的第一沉积层，使得后续沉积膜层以第一沉积层的小尺寸晶粒为模板生长，从而控制后续沉积操作的互连金属的晶粒尺寸。即，在晶粒尺寸较小的第一沉积层上再进行后续沉积时，不会产生较大的晶粒尺寸的互连金属的沉积层，从而在进行三次沉积操作之后得到的整体的沉积层的晶粒尺寸都较小。
由于第一沉积层只需要为互连金属沉积构造一个晶粒尺寸较小的种子层，进而第一次沉积操作的沉积时间可以设置的较短，只需要保证在待沉积衬底的表面产生一层较薄的沉积层即可。
所述待沉积衬底被布置在沉积腔内的静电卡盘上，所述待沉积衬底的底面与所述静电卡盘接触，所述待沉积衬底将所述沉积腔划分为所述待沉积衬底的表面之上的第一沉积腔和所述待沉积衬底的底面之下的第二沉积腔，在第一沉积腔内位于所述待沉积衬底的表面的上方设置有互连金属靶材，通过向所述互连金属靶材施加溅射功率来沉积互连金属，其中，通过改变施加在互连金属靶材上的溅射功率，来控制沉积操作的沉积速率，以及通过仅对第一沉积腔充入预设工艺气体，或，对所述第一沉积腔及所述第二沉积腔均充入预设工艺气体并对所述静电卡盘施加吸附电压，来控制沉积操作的沉积温度，以改变互连金属的原子迁移率和改变互连金属的晶粒尺寸，以及通过改变沉积时间，来控制沉积操作的沉积层厚度。
也就是说，在待沉积衬底放置在静电卡盘之后，待沉积衬底将沉积腔划分为第一沉积腔和第二沉积腔，从而可以通过仅对第一沉积腔充入预设工艺气体来减少静电卡盘的导热效果，通过对所述第一沉积腔及所述第二沉积腔均充入预设工艺气体并对所述静电卡盘施加吸附电压来增加静电卡盘的导热效果，从而起到控制沉积操作的沉积温度的效果。
在沉积温度较高时，互连金属的原子迁移率会增加，从而导致相邻的原子结合而增加互连金属的晶粒尺寸，且由于硅在温度越高的情况下在金属中的溶解度越好，进而在沉积温度较高时，可以相应的避免硅析出；在沉积温度较低时，互连金属的原子迁移率会降低，从而导致相邻的原子移动程度较小，而降低互连金属的晶粒尺寸，增加硅析出的可能性。
通过增加对互连金属靶材上施加的溅射功率，来增加沉积速率，以更快速的沉积出沉积层，以及通过增加沉积时间的方式来增加沉积层的沉积厚度。
所述第一预设沉积条件包括施加在所述互连金属靶材上的第一预设溅射功率、对第一沉积腔充入预设工艺气体，所述第一预设溅射功率为第一预设功率范围内的任一功率，通过以下方式执行互连金属的第一次沉积操作：仅对所述第一沉积腔按照充入预设工艺气体，以降低第一次沉积操作的沉积温度；在所述互连金属靶材上施加所述第一预设溅射功率，以提高沉积速率，以在第一次沉积操作过程中减小互连金属的晶粒尺寸，以在所述待沉积衬底的表面沉积出第一沉积层。
第一预设功率范围为18000瓦至25000瓦。
也就是说，通过降低第一次沉积操作的沉积温度，来减少原子迁移率，从而产生较小的晶粒尺寸，而高的沉积功率是为了更快速的沉积成核得到第一沉积层。
请参阅图2，图2为本申请实施例所提供的沉积腔的示意图。如图2所示，待沉积衬底位于沉积腔的静电卡盘上，待沉积衬底的表面之上为第一沉积腔，待沉积衬底的地面之下为第二沉积腔，可以对第一沉积腔和第二沉积腔分别充入预设工艺气体。
具体的，将待沉积衬底传输入至预设温度范围的静电卡盘上，预设温度范围为350℃～450℃，也就是说，保持静电卡盘在预设温度范围内，但不对静电卡盘施加吸附电压、也不对第二沉积腔通入预设工艺气体，降低静电卡盘的导热效果，以保持第一次沉积操作的沉积温度在低温下。仅对第一沉积腔中通入30至150sccm(标准立方厘米每分钟)的预设工艺气体，使第一沉积腔的压力位于2～12mTorr(毫托)之间，进而控制第二沉积腔处于真空状态，然后对互连金属靶材上施加18000～25000W中的任一溅射功率，以进行第一次沉积操作，且由于第二沉积腔中不通入预设工艺气体来提高静电卡盘的导热能力，进而待沉积衬底保持在低温下，此时表面的互连金属原子迁移率较低，快速沉积出晶粒尺寸较小的第一沉积层，第一沉积层的厚度在500～1700埃之间，也就是说，通过控制第一次沉积操作的时间来控制第一沉积层的沉积厚度。
具体的，可以通过前期实验得到在各溅射功率下的沉积厚度与沉积时间的比值，以作为各溅射功率下的沉积速率，从而通过设定的溅射功率对应的沉积速率以及所需的沉积厚度，来设置每次沉积操作的沉积时间。
具体的，本申请中的预设工艺气体为氩气Ar。
S102：在所述第一沉积层的表面按照第二预设沉积条件执行互连金属的第二次沉积操作，以在所述第一沉积层的表面沉积第二沉积层。
所述第二预设沉积条件用于限制沉积过程中互连金属的原子迁移率及沉积速率；所述第二预设沉积条件包括：通过控制第二次沉积操作的沉积温度、沉积速率，以提高形成第二沉积层的互连金属的原子迁移率并降低沉积速率。
也就是说，通过增加第二次沉积操作的沉积温度，来增加形成第二沉积层的互连金属的原子迁移率，以及通过控制第二次沉积操作的沉积速率，来减少第二沉积层的缝隙，增加第二次沉积操作的填充能力。
所述第二预设沉积条件包括施加在所述互连金属靶材上的第二预设溅射功率、对所述第一沉积腔充入预设工艺气体、对所述第二沉积腔充入预设工艺气体、对所述静电卡盘施加吸附电压，所述第二预设溅射功率为第二预设功率范围内的任一功率，通过以下方式执行互连金属的第二次沉积操作：对所述静电卡盘施加吸附电压，对所述第一沉积腔充入预设工艺气体，以及对所述第二沉积腔充入预设工艺气体，以提升第二次沉积操作的沉积温度；在所述互连金属靶材上施加所述第二预设溅射功率，以降低沉积速率，以在第二次沉积操作过程中提升互连金属的原子迁移率，以在所述第一沉积层的表面沉积出第二沉积层。
第二预设功率范围为4000瓦至8000瓦。
具体的，在第一次沉积操作结束之后，保持静电卡盘的温度，对静电卡盘施加吸附电压，使得吸附电压位于300至1000伏之间，对第一沉积腔充入30至150sccm的预设工艺气体，使得第一沉积腔的压强位于2至12mTorr之间，对第二沉积腔充入1至5sccm的预设工艺气体，使得第二沉积腔的压强位于2至8mTorr之间进行导热，且保持第一沉积腔的压强大于第二沉积腔的压强，避免待沉积衬底偏离静电卡盘，从而增加沉积温度。对互连金属沉积靶材施加4000瓦至8000瓦中的任一功率的溅射功率，以在第一沉积层的表面沉积第二沉积层。
由于第二次沉积操作的沉积温度较高，从而使得互连金属的原子迁移率较高，提高了互连金属的硅溶解度，减少互连金属表面的硅析出，且由于减少了溅射功率，从而降低了沉积速率，使得第二次沉积操作过程中互连金属得到充分生长，从而增加了填充能力，使得第二沉积层尽量将待沉积衬底上由于前道工艺而产生的接触孔、沟槽等进行充分填充，使得第二沉积层具有高阶梯覆盖率。
S103：在所述第二沉积层的表面按照第三预设沉积条件执行互连金属的第三次沉积操作，以在所述第二沉积层的表面沉积的第三沉积层。
所述第三预设沉积条件用于限制沉积操作的沉积速率及形成的沉积层厚度，以使得第一沉积层的厚度、第二沉积层的厚度和第三沉积层的厚度之和为沉积互连金属的目标沉积厚度。
所述第三预设沉积条件包括：通过控制第三次沉积操作的沉积温度、沉积速率和沉积时间，以提高形成第三沉积层的沉积速率并控制第三沉积层的厚度。
所述第三预设沉积条件包括加在所述互连金属靶材上的第三预设溅射功率、预设沉积时间、对所述第一沉积腔充入预设工艺气体、对所述第二沉积腔充入预设工艺气体、对所述静电卡盘施加吸附电压，所述第三预设溅射功率为第三预设功率范围内的任一功率，通过以下方式执行互连金属的第三次沉积操作：对所述静电卡盘施加吸附电压，对所述第一沉积腔充入预设工艺气体，以及对所述第二沉积腔充入预设工艺气体，以在第三次沉积操作过程中保持第二次沉积操作的沉积温度，以保持互连金属的硅溶解度，减少互连金属表面的硅析出；在所述互连金属靶材上施加预设沉积时间的第三预设溅射功率，以提高沉积速率，以在预设沉积时间之后在所述第二沉积层的表面沉积出预设厚度的第三沉积层。
第三预设功率范围设置为10000瓦至30000瓦，也就是说，在第一次沉积操作过程中，由于预设的第一沉积层设计晶粒尺寸较小，故沉积温度较低，且需要快速成核沉积第一沉积层，从而设置第一次沉积操作的溅射功率较高；而第二次沉积操作需要减少沉积层中的缝隙，提高沉积层填充能力，进而需要在溅射功率较低、沉积温度较高的情况下低沉积速率沉积出第二沉积层，从而第二次沉积操作的溅射功率设置的最小。第三次沉积操作需要在高沉积温度下快速沉积一定厚度的沉积层，且由于第二沉积层已完成衬底表面接触孔、沟槽等的填充，沉积层的表面较平整，故提高第三沉积层的溅射功率以提高沉积效率且避免产生缝隙。
具体的，在第二次沉积操作结束之后，保持静电卡盘的温度及吸附电压，保持第一沉积腔的压强位于2至12mTorr之间，保持第二沉积腔的压强位于2至8mTorr之间，且保持第一沉积腔的压强大于第二沉积腔的压强，在互连金属靶材上施加预设沉积时间的第三预设溅射功率，以提高沉积速率，以在预设沉积时间之后在所述第二沉积层的表面沉积出预设厚度的第三沉积层，且使得第一沉积层、第二沉积层和第三沉积层的厚度之和为目标沉积厚度。
目标沉积厚度一般设置为2000至50000埃之间。
所述方法还包括：在执行第三次沉积操作之后，得到具有所述目标沉积厚度的沉积层的待冷却衬底；将所述待冷却衬底移动至第一冷却腔内的第一托盘上，以将所述第一冷却腔分离为所述待冷却衬底的表面之上的第一真空腔与所述待冷却衬底的底面之下的第二真空腔，所述待冷却衬底的底面与所述第一托盘接触；对所述第一真空腔和所述第二真空腔在第一预设冷却时间内分别充入的预设惰性气体，以得到冷却后的目标衬底，所述第一预设冷却时间用于降低硅析出。
也就是说，待冷却衬底的表面上包含沉积操作产生的沉积层。
具体的，请参阅图3，图3为本申请实施例所提供的第一冷却腔的示意图。如图3所示，在第三次沉积操作执行之后，得到待冷却衬底，将待冷却衬底移动至第一冷却腔的第一托盘上，第一冷却腔为常温真空腔，在第一真空腔充入预设惰性气体，使得第一真空腔的压强处于2至10mTorr之间，对第二真空腔充入预设惰性气体，使得第二真空腔的压强处于1至5mTorr之间，使待冷却衬底在第一预设冷却时间内快速降温冷却到200℃以下，第一预设冷却时间一般为10至30秒之间，以减少硅析出，起到快速冷却的作用。
通过以下方式获取所述待沉积衬底：将待处理衬底移动至加热腔内的加热器上，所述待处理衬底为已执行前道工艺的晶圆，所述待处理衬底的表面为承载前道工艺所产生的器件的一面，所述加热器与所述待处理衬底的底面接触；在所述加热腔内充入预设惰性气体，以控制所述加热腔内的气压在预设保压时间段内维持为预设除气压强；在预设保压时间段结束之后对所述加热腔内的气体抽真空；将抽真空后的所述加热腔内的所述待处理衬底移动至第二冷却腔内的第二托盘上，以将所述第二冷却腔分离为所述待处理衬底的表面之上的第三真空腔与所述待处理衬底的底面之下的第四真空腔，所述待处理衬底的底面与所述第二托盘接触；对所述第三真空腔和所述第四真空腔在第二预设冷却时间内分别充入的预设惰性气体，得到所述待沉积衬底。
也就是说，将进行前道工艺之后得到的待处理衬底移动至加热腔的加热器上，加热腔的温度处于250℃～320℃之间，对加热腔中充入预设惰性气体，预设惰性气体可以是Ar或氮气(N2)等惰性气体，使得加热腔内的压强在预设保压时间段内处于5～10mTorr毫托之间，在预设保压时间段结束之后对加热腔抽真空，将待处理衬底的表面上的气体带走，以完成高温除气。在完成高温除气后，待处理衬底移动至第二冷却腔内的第二托盘上，第二冷却腔为常温真空腔，对第三真空腔充入预设惰性气体，使得第三真空腔的压强处于2至10mTorr之间，对第四真空腔充入预设惰性气体，使得第四真空腔的压强处于1至5mTorr之间，且保证第三真空腔的压强大于第四真空腔的压强，避免待处理衬底偏离，以使在第二预设冷却时间结束后将待处理衬底冷却至50℃以下，得到待沉积衬底。
一般的，为了提高沉积效率，第二冷却腔和第一冷却腔是两个冷却腔，但是在对于沉积效率没有要求时，第二冷却腔和第一冷却腔可以是同一个冷却腔。
本申请实施例中还提供了一种互连金属沉积设备，互连金属沉积设备用于执行如上述实施例中任一所述的沉积方法。
进而，本申请通过利用不同温度下的原子迁移率不同，以及不同溅射功率下沉积速率不同的特点，通过设置对互连金属进行分步的沉积操作，在低沉积温度、高沉积功率下快速沉积出晶粒尺寸较小的第一沉积层，在高沉积温度、低沉积功率下提高沉积层的原子迁移率，以生成缝隙较小、填充能力好且沉积层的表面的粗糙度低的第二沉积层，在高沉积温度、较高沉积功率下快速沉积出所需厚度的第三沉积层，以提高沉积效率，从而实现梯度控制沉积操作，解决了现有的沉积方法中易出现硅析出、填充存在缝隙、表面的粗糙度较高等技术问题，得到降低硅析出、降低粗糙度、提高填充性能的互连金属沉积层，以提高互连的可靠性。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统和装置的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。在本申请所提供的几个实施例中，应所述理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个处理器可执行的非易失的计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者所述技术方案的部分可以以软件产品的形式体现出来，所述计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
以上仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。
Claims (10)
1.一种半导体器件中的互连金属的沉积方法，其特征在于，所述方法包括：
在待沉积衬底的表面上按照第一预设沉积条件执行互连金属的第一次沉积操作，以得到在所述待沉积衬底的表面上沉积的第一沉积层，所述第一预设沉积条件用于限制第一沉积层的互连金属的晶粒尺寸；
在所述第一沉积层的表面按照第二预设沉积条件执行互连金属的第二次沉积操作，以在所述第一沉积层的表面沉积第二沉积层，所述第二预设沉积条件用于限制沉积过程中互连金属的原子迁移率及沉积速率；
在所述第二沉积层的表面按照第三预设沉积条件执行互连金属的第三次沉积操作，以在所述第二沉积层的表面沉积的第三沉积层，所述第三预设沉积条件用于限制沉积操作形成的沉积层厚度及沉积速率，以使得第一沉积层的厚度、第二沉积层的厚度和第三沉积层的厚度之和为沉积互连金属的目标沉积厚度，同时实现互连金属层快速高效沉积。
2.根据权利要求1所述的方法，其特征在于，所述第一预设沉积条件包括：通过控制第一次沉积操作的沉积温度、沉积速率，以减小形成第一沉积层的互连金属的晶粒尺寸，
所述第二预设沉积条件包括：通过控制第二次沉积操作的沉积温度、沉积速率，以提高形成第二沉积层的互连金属的原子迁移率并降低沉积速率，
所述第三预设沉积条件包括：通过控制第三次沉积操作的沉积温度、沉积速率和沉积时间，以提高形成第三沉积层的沉积速率并控制第三沉积层的厚度。
3.根据权利要求2所述的方法，其特征在于，所述待沉积衬底被布置在沉积腔内的静电卡盘上，所述待沉积衬底的底面与所述静电卡盘接触，所述待沉积衬底将所述沉积腔划分为所述待沉积衬底的表面之上的第一沉积腔和所述待沉积衬底的底面之下的第二沉积腔，
在第一沉积腔内位于所述待沉积衬底的表面的上方设置有互连金属靶材，通过向所述互连金属靶材施加溅射功率及电离产生轰击靶材的Ar离子来沉积互连金属，
其中，通过改变施加在互连金属靶材上的溅射功率，来控制沉积操作的沉积速率，
以及通过仅对第一沉积腔充入预设工艺气体，或，对所述第一沉积腔及所述第二沉积腔均充入预设工艺气体并对所述静电卡盘施加吸附电压，来控制沉积操作的沉积温度，以改变互连金属的原子迁移率和改变互连金属的晶粒尺寸，
以及通过改变沉积时间，来控制沉积操作的沉积层厚度。
4.根据权利要求3所述的方法，其特征在于，所述第一预设沉积条件包括施加在所述互连金属靶材上的第一预设溅射功率、对第一沉积腔充入预设工艺气体，所述第一预设溅射功率为第一预设功率范围内的任一功率，
通过以下方式执行互连金属的第一次沉积操作：
仅对所述第一沉积腔充入预设工艺气体，以降低第一次沉积操作的沉积温度；
在所述互连金属靶材上施加所述第一预设溅射功率，以高沉积速率，以在第一次沉积操作过程中减小互连金属的晶粒尺寸，以在所述待沉积衬底的表面沉积出第一沉积层。
5.根据权利要求3所述的方法，其特征在于，所述第二预设沉积条件包括施加在所述互连金属靶材上的第二预设溅射功率、对所述第一沉积腔充入预设工艺气体、对所述第二沉积腔充入预设工艺气体、对所述静电卡盘施加吸附电压，所述第二预设溅射功率为第二预设功率范围内的任一功率，
通过以下方式执行互连金属的第二次沉积操作：
对所述静电卡盘施加吸附电压，对所述第一沉积腔充入预设工艺气体，以及对所述第二沉积腔充入预设工艺气体，以提升第二次沉积操作的沉积温度；
在所述互连金属靶材上施加所述第二预设溅射功率，以降低沉积速率，以在第二次沉积操作过程中提升互连金属的原子迁移率，以在所述第一沉积层的表面沉积出第二沉积层。
6.根据权利要求3所述的方法，其特征在于，所述第三预设沉积条件包括加在所述互连金属靶材上的第三预设溅射功率、对所述第一沉积腔充入预设工艺气体、对所述第二沉积腔充入预设工艺气体、对所述静电卡盘施加吸附电压，所述第三预设溅射功率为第三预设功率范围内的任一功率，
通过以下方式执行互连金属的第三次沉积操作：
对所述静电卡盘施加吸附电压，对所述第一沉积腔充入预设工艺气体，以及对所述第二沉积腔充入预设工艺气体，以在第三次沉积操作过程中保持第二次沉积操作的沉积温度；
在所述互连金属靶材上施加第三预设溅射功率，以提高沉积速率，以在预设沉积时间之后在所述第二沉积层的表面快速沉积出预设厚度的第三沉积层。
7.根据权利要求1所述的方法，其特征在于，所述互连金属为含硅的合金。
8.根据权利要求7所述的方法，其特征在于，所述方法还包括：
在执行第三次沉积操作之后，得到具有所述目标沉积厚度的沉积层的待冷却衬底；
将所述待冷却衬底移动至第一冷却腔内的第一托盘上，以将所述第一冷却腔分离为所述待冷却衬底的表面之上的第一真空腔与所述待冷却衬底的底面之下的第二真空腔，所述待冷却衬底的底面与所述第一托盘接触；
对所述第一真空腔和所述第二真空腔在第一预设冷却时间内分别充入的预设惰性气体，以得到冷却后的目标衬底，所述第一预设冷却时间用于降低硅析出。
9.根据权利要求1所述的方法，其特征在于，通过以下方式获取所述待沉积衬底：
将待处理衬底移动至加热腔内的加热器上，所述待处理衬底为已执行前道工艺的晶圆，所述待处理衬底的表面为承载前道工艺所产生的器件的一面，所述加热器与所述待处理衬底的底面接触；
在所述加热腔内充入预设惰性气体，以控制所述加热腔内的气压在预设保压时间段内维持为预设除气压强；
在预设保压时间段结束之后对所述加热腔内的气体抽真空；
将抽真空后的所述加热腔内的所述待处理衬底移动至第二冷却腔内的第二托盘上，以将所述第二冷却腔分离为所述待处理衬底的表面之上的第三真空腔与所述待处理衬底的底面之下的第四真空腔，所述待处理衬底的底面与所述第二托盘接触；
对所述第三真空腔和所述第四真空腔在第二预设冷却时间内分别充入的预设惰性气体，得到所述待沉积衬底。
10.一种互连金属沉积设备，其特征在于，所述互连金属沉积设备用于执行如权利要求1至9任一所述的沉积方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311337022.2A CN117127154A (zh) | 2023-10-16 | 2023-10-16 | 一种半导体器件中的互连金属的沉积方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311337022.2A CN117127154A (zh) | 2023-10-16 | 2023-10-16 | 一种半导体器件中的互连金属的沉积方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117127154A true CN117127154A (zh) | 2023-11-28 |
Family
ID=88856634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311337022.2A Pending CN117127154A (zh) | 2023-10-16 | 2023-10-16 | 一种半导体器件中的互连金属的沉积方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117127154A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6140236A (en) * | 1998-04-21 | 2000-10-31 | Kabushiki Kaisha Toshiba | High throughput A1-Cu thin film sputtering process on small contact via for manufacturable beol wiring |
| CN1779938A (zh) * | 2004-10-07 | 2006-05-31 | 应用材料公司 | 控制衬底温度的方法和装置 |
| CN101421825A (zh) * | 2006-02-09 | 2009-04-29 | 东京毅力科创株式会社 | 成膜方法、等离子体成膜装置和存储介质 |
| CN108389832A (zh) * | 2018-02-07 | 2018-08-10 | 上海华虹宏力半导体制造有限公司 | 金属铝填孔的方法 |
| CN109671668A (zh) * | 2018-12-20 | 2019-04-23 | 中芯集成电路（宁波）有限公司 | 一种半导体器件的制造方法 |
| CN115029672A (zh) * | 2022-08-11 | 2022-09-09 | 广州粤芯半导体技术有限公司 | 溅射方法及半导体器件的制造方法 |
-
2023
- 2023-10-16 CN CN202311337022.2A patent/CN117127154A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6140236A (en) * | 1998-04-21 | 2000-10-31 | Kabushiki Kaisha Toshiba | High throughput A1-Cu thin film sputtering process on small contact via for manufacturable beol wiring |
| CN1779938A (zh) * | 2004-10-07 | 2006-05-31 | 应用材料公司 | 控制衬底温度的方法和装置 |
| CN101421825A (zh) * | 2006-02-09 | 2009-04-29 | 东京毅力科创株式会社 | 成膜方法、等离子体成膜装置和存储介质 |
| CN108389832A (zh) * | 2018-02-07 | 2018-08-10 | 上海华虹宏力半导体制造有限公司 | 金属铝填孔的方法 |
| CN109671668A (zh) * | 2018-12-20 | 2019-04-23 | 中芯集成电路（宁波）有限公司 | 一种半导体器件的制造方法 |
| CN115029672A (zh) * | 2022-08-11 | 2022-09-09 | 广州粤芯半导体技术有限公司 | 溅射方法及半导体器件的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10879113B2 (en) | Semiconductor constructions; and methods for providing electrically conductive material within openings | |
| US5725739A (en) | Low angle, low energy physical vapor deposition of alloys | |
| US6323124B1 (en) | Resputtering to achieve better step coverage | |
| JP2001220667A (ja) | スパッタされたドープ済みのシード層を形成する方法及び装置 | |
| JP2020506289A (ja) | 反応性ガス及びバイアス電力によって、ｐｖｄカーボンの膜品質を改善するための方法 | |
| KR102574313B1 (ko) | 배리어 막 증착 및 처리 | |
| KR20210021105A (ko) | 니켈 실리사이드 재료들을 형성하는 방법 | |
| JP6929940B2 (ja) | Ｐｖｄルテニウムを使用した方法及び装置 | |
| US8906806B2 (en) | Method of manufacturing semiconductor device | |
| US6743485B2 (en) | Pre-treatment for salicide process | |
| JP2000021884A (ja) | 半導体素子における配線形成方法 | |
| TWI651807B (zh) | Ｃｕ配線之製造方法 | |
| CN117127154A (zh) | 一种半导体器件中的互连金属的沉积方法 | |
| JPH1074707A (ja) | アルミニウム接触用チタニウム・アルミナイド湿潤層 | |
| US9218961B2 (en) | Methods of forming a metal containing layer on a substrate with high uniformity and good profile control | |
| WO2022186897A1 (en) | Subtractive metals and subtractive metal semiconductor structures | |
| US20040222083A1 (en) | Pre-treatment for salicide process | |
| US8334206B2 (en) | Method for producing metallic interconnect lines | |
| KR100305211B1 (ko) | 반도체 소자의 워드라인 형성 방법 | |
| JPH02219224A (ja) | 半導体装置の製造方法 | |
| JP2002203814A (ja) | 成膜方法及び装置 | |
| JPWO2011034089A1 (ja) | 成膜方法 | |
| KR20120004849A (ko) | 반도체 장치 제조방법 | |
| JPH1174223A (ja) | 基板上に金属層を形成する方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |